DE19681689C2 - Verfahren zur Herstellung eines gesichertern Halbleiterbauelementes mit Analysierschutz - Google Patents

Verfahren zur Herstellung eines gesichertern Halbleiterbauelementes mit Analysierschutz

Info

Publication number
DE19681689C2
DE19681689C2 DE19681689T DE19681689T DE19681689C2 DE 19681689 C2 DE19681689 C2 DE 19681689C2 DE 19681689 T DE19681689 T DE 19681689T DE 19681689 T DE19681689 T DE 19681689T DE 19681689 C2 DE19681689 C2 DE 19681689C2
Authority
DE
Germany
Prior art keywords
circuit
layer
silicon
circuit arrangement
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19681689T
Other languages
English (en)
Other versions
DE19681689T1 (de
Inventor
Matthew Rollender
Ray Hirt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE19681689T1 publication Critical patent/DE19681689T1/de
Application granted granted Critical
Publication of DE19681689C2 publication Critical patent/DE19681689C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer integrierten Schaltung.
Informationspiraterie und Informationsdiebstahl sind wachsende Probleme des Informationszeitalters. Die Verletz­ barkeit von elektronisch gespeicherten persönlichen, finan­ ziellen sowie medizinischen Informationen betrifft Kranken­ häuser, Banken und andere Geldinstitute, Arbeitgeber und Versicherer sowie private Einzelpersonen. Das Problem wird durch die Tatsache verschlimmert, daß für den Zugang zu an­ deren Datenbanken Teile der persönlichen Daten, beispiels­ weise die Reisepaßnummer, die Sozialversicherungsnummer, die Führerscheinnummer und der Geburtsname der Mutter als Pass­ wörter verwendet werden. Mit anderen Worten, sobald in ein gesichertes Bauelement eingebrochen ist, ist es leichter, auch in weitere einzubrechen. Das Bekanntwerden auch nur ei­ niger persönlicher Informationen eines potentiellen Opfers kann einen Kriminellen in seinem Ziel unterstützen, Gelder von dem Konto des Opfers zu überweisen oder von diesem abzu­ heben, nicht autorisierte Kreditkarten zu bestellen und in einigen Fällen ganze Identitäten zu stehlen.
Ein wachsendes Problem ist ferner der Diebstahl von In­ formationen über Firmengeschäfte und Technologiebesitz. Im Geschäftsleben fühlen rücksichtslose Wettbewerber und Ver­ tragspartner und sogar außenstehende Investoren einen An­ reiz, Besitzstandsinformationen zu stehlen, Strategien von Firmengeschäften zu erfahren oder bei Geschäftsverhandlungen unfaire Vorteile zu erlangen. Auch können in der Software- und Elektronikindustrie skrupellose Techniker, die nicht in der Lage sind, ein bereits von einem Wettbewerber gelöstes technologisches Problem zu überwinden, versuchen, die technologischen Geheimnisse des Wettbewerbers zu erfahren, indem sie einen Halbleiterchip, wie beispielsweise einen GaAs-Chip einer integrierten Schaltung oder einen Silizium­ chip, auf seine Funktion hin untersuchen.
Außerdem erlernen immer mehr herkömmliche Diebe, wie man elektronische Sicherheitsmaßnahmen durch gefälschte "Chip­ karten", Zugangskarten, elektronische Ausweise und Namens­ etiketten überwindet, die typischerweise eine oder mehrere integrierte Schaltungen aufweisen. Da der Einsatz derartiger Silizium-Bauelemente zur Kontrolle des Zugangs zu Gebäuden gebräuchlicher wird, kann erwartet werden, daß auch der An­ reiz steigt, derartige Zugangsmittel zu fälschen.
Schließlich hat die einfache Einsichtnahme bei elektro­ nischen Bauelementen ernsthafte Auswirkungen für die Vertei­ digungsindustrie. Ein militärischer Feind, der beschlagnahm­ te elektronische Bauelemente mit klassifizierten Informatio­ nen untersuchen kann, kann der nationalen Sicherheit scha­ den.
Fig. 1 zeigt ein bekanntes Sicherheits-Bauelement. Eine erste Siliziumschicht 22 enthält vertrauliche elektronische Daten oder eine kodierte Schaltung und ist über Verbindungen 26 mit einer zweiten Siliziumschicht 24 verbunden, die auf ähnliche Weise vertrauliche elektronische Daten oder eine kodierte Schaltung enthält. Die Verbindung 26 ist an einen oder mehrere Anschlüsse 28 und 29 auf jeder Siliziumschicht 22 und 24 angeschlossen. Die Siliziumschichten 22 und 24 sind mit einigen Sicherheitsmaßnahmen ausgestattet, um eine unberechtigte Prüfung zu vereiteln. Auf jeder Silizium­ schicht 22 und 24 sind Verarbeitsfunktionen derart verteilt, daß die eigentliche Schaltung schwieriger zu verstehen ist, und auf den Siliziumschichten 22 und 24 befinden sich einige Schaltungen, die außer der Erschwerung einer unerwünschten Einsichtnahme keine wirksame Funktion haben. Bei dem in Fig. 1 gezeigten bekannten Paket bzw. der Baueinheit sind die beiden Siliziumschichten 22 und 24 und die Verbindung 26 durch eine Schutzschicht 30 aus gehärtetem und sprödem Mate­ rial umgeben, die die Siliziumschichten 22 und 24 vor Licht und physischen Störungen schützt. Aufgrund der Sprödigkeit der Schutzschicht 30 werden die Siliziumschichten 22 und 24 selbst zerstört, wenn das Paket irgendeiner merklichen Ge­ walteinwirkung ausgesetzt wird, einschließlich Wegschneiden oder -brennen der Schutzschicht 30.
Obwohl diese Maßnahmen eine Einsichtnahme erschweren, beseitigen sie nicht die Gefahr einer unberechtigten physi­ schen, elektronischen oder chemischen Untersuchung der Schaltungen auf den Siliziumschichten 22 und 24; das in Fig. 1 gezeigte bekannte Bauelement ist in Wirklichkeit nicht sicher. Ein ungewolltes Eindringen in das Bauelement kann entweder physikalisch oder chemisch erfolgen. Ein Eindring­ ling kann die Schutzschicht 30 physisch wegschneiden oder chemisch wegbrennen. Beides kann in einer abgedunkelten Um­ gebung erfolgen, um lichtempfindliche Schaltungen vor der Zerstörung im Licht zu schützen. Ein solches Entfernen der Schutzschicht 30 bewirkt ein Freilegen der Anschlüsse 28 und 29 jeder Siliziumschicht 22 und 24, erlaubt somit ein elek­ tronisches Testen und kann die gesamte Oberfläche der Sili­ ziumschicht freilegen und somit eine visuelle Einsichtnahme (durch ein Elektronenmikroskop) von allen oder fast allen elektronischen Spuren auf der Oberfläche der Siliziumschicht ermöglichen.
In der nachveröffentlichten Patentanmeldung WO 96/30944 A2 ist es beschrieben, zwei jeweils eine Teilschaltung enthaltende Chips mit einander zugewandter Chipoberfläche mittels über die Chipoberfläche ragender Kontaktflächen zu verbinden, wo­ bei eine Inspektion der aufeinander angeordneten Chips un­ möglich ist und ein Trennen der Chips deren Funktionsfähig­ keit beseitigt.
Aus der Druckschrift EP 0 920 057 A2 ist es bekannt, über einer integrierten Halbleiterschaltung eine Leitschicht aufzubringen, die einerseits als mechanisches Schild und Schild gegen eine REM-Untersuchung dient und die anderer­ seits zur Schaltung gehört und Signale führt, so daß ihre Beseitigung die darunterliegende Schaltung funktionsfähig machen würden.
Aufgabe der Erfindung ist es, herstellungstechnisch die Sicherheit der in ei­ ner integrierten Schaltung enthaltenen Informationen zu er­ höhen und eine Inspektion einer funktionsfähigen Schaltung zu verhindern.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst.
Es wird ein Verfahren zur Herstellung einer vertrauli­ chen Schaltung (z. B. einer vertrauliche Informationen ent­ haltenden integrierten Schaltung) beschrieben, durch welches die Schaltung vor Betrachtung durch unberechtigte Einsicht­ nahme geschützt ist. Die vertraulichen Daten oder Schaltung sind bzw. ist auf zwei separate integrierte Schaltungs­ schichten oder Chips verteilt, wobei jede Schicht einen Teil der Schaltung aufweist, der ohne den Teil der Schaltung auf der anderen Schicht unverständlich ist und wobei keiner der Teile direkt beobachtet werden kann, ohne daß die andere Schicht zerstört wird. Die beiden Schichten mit den inte­ grierten Schaltungen (IC) sind direkt miteinander verbunden, wobei die Oberseite der ersten IC-Schicht der Oberseite der zweiten IC-Schicht gegenüberliegt und an dieser befestigt ist und wobei die vertraulichen Schaltungen auf jeder Sili­ ziumschicht ohne außerhalb des die ICs tragenden Pakets an­ geordnete externe Anschlüsse direkt mit den Schaltungen auf der anderen Siliziumschicht verbunden sind. Die auf jeder Oberseite gespeicherten Daten werden gelöscht oder zerstört, sobald die IC-Schichten getrennt oder eine der IC-Schichten zerstört wird. Gewalteinwirkung auf eine der beiden IC- Schichten oder das Belichten einer der beiden IC-Schichten zerstört die Daten oder die Schaltung auf zumindest einer der IC-Schichten und macht die Daten oder die Schaltung un­ lesbar.
Bei einigen Ausführungsbeispielen ist die Erfindung auf einen IC-Stapel wie z. B. einen Stapel von Siliziumschichten erweitert, wobei Teile jeder Schaltung auf eine Reihe von Siliziumschichten verteilt sind. Die an diesen Schaltungen teilhabenden Siliziumschichten sind direkt miteinander ver­ bunden, wobei ein Teil der Oberseite jeder Siliziumschicht mit einem Teil einer an der Schaltung teilhabenden angren­ zenden Siliziumschicht verbunden ist.
Erfindungsgemäß wird eine vertrauliche Schicht aus Sili­ zium durch eine andere Siliziumschicht vor Einsichtnahme ge­ schützt und die Siliziumschicht kann ohne Zerstören oder Be­ schädigen einer benachbarten Siliziumschicht nicht betrach­ tet werden. Prinzip der Erfindung ist, daß nichts existiert, was weggeschnitten oder weggebrannt werden kann, außer Siliziumschichten, die zu­ sätzliche Teile der vertraulichen Schaltung enthalten. Folg­ lich erhalten die Schaltungen einen höheren Grad an Schutz und Sicherheit, als ihn bekannte Technologien bieten.
Vorteilhafte Weiterbildungen des erfindungsgemäßen Ver­ fahrens sind in den Unteransprüchen gekennzeichnet.
Die Erfindung ist mit Hilfe der nachfolgenden detail­ lierten Beschreibung und den beigefügten Zeichnungen ver­ schiedener Ausführungsbeispiele vollständiger zu verstehen, wobei die Ausführungsbeispiele die Erfindung nicht auf die speziellen Ausführungsbeispiele beschränken sollen, sondern lediglich der Erläuterung und dem Verständnis dienen sollen.
Fig. 1 zeigt ein bekanntes Sicherheits-Bauelement;
Fig. 2 zeigt ein erfindungsgemäßes Bauelement;
Fig. 3 zeigt ein zweites Ausführungsbeispiel der Er­ findung mit Schutzschichten;
Fig. 4 zeigt ein drittes erfindungsgemäßes Ausfüh­ rungsbeispiel, bei dem die Schutzschicht zwi­ schen den beiden Chips angeordnet ist;
Fig. 5 zeigt ein erfindungsgemäßes Ausführungsbei­ spiel, bei dem zur Sicherheit Schutzschichten hinzugefügt sind;
Fig. 6 zeigt ein erfindungsgemäßes Ausführungsbei­ spiel, bei dem zwischen den beiden Chips eine reaktive Schicht angeordnet ist.
Im folgenden wird auf Fig. 2 Bezug genommen, in der ein erfindungsgemäßes Ausführungsbeispiel eines Bauelements dar­ gestellt ist. Die Schaltung wird auf einer oberen Silizium­ schicht 42 und einer unteren Siliziumschicht 44 gefertigt, die ohne externe Verbindungen derart zusammengefügt sind, daß beide Schichten direkt miteinander kommunizieren. Es sei angemerkt, daß Silizium nur als ein Beispiel und nicht zur Beschränkung eingesetzt wird und daß jeder beliebige Halb­ leiter, wie z. B. GaAs, eingesetzt werden kann. Die Topolo­ gie der Schaltung auf einer der Siliziumschichten kann nicht untersucht werden, ohne zumindest einen Teil der anderen Si­ liziumschicht zu zerstören. Bei einer Ausführungsform ent­ schlüsselt die Logik auf der oberen Siliziumschicht 42 die Signale auf der unteren Siliziumschicht 44. Bei einer ande­ ren Ausführungsform enthält jede Siliziumschicht eine Logik, um die Signale der anderen zu entschlüsseln. Es bedarf kei­ ner Schutzschicht 30: Jede Siliziumschicht schützt die ande­ re vor Einsichtnahme. Elektronenmikroskope können keine der Siliziumschichten durchdringen, um die andere zu untersu­ chen. Beide Siliziumschichten können eine aktive Schaltung aufweisen, oder das Bauelement kann mit einer aktiven Schal­ tung auf einer der Schichten ausgebildet sein und mit reinen Verbindungen oder Dekodierern auf der anderen. Wenn das ver­ trauliche Material als Software vorliegt, kann die Software bei einer unberechtigten Untersuchung nicht einfach auf ei­ nen anderen Chip übertragen und dort untersucht werden; auf einer Siliziumschicht gespeicherte Software oder Daten wäre bzw. wären ohne die eigentliche logische Schaltung auf der anderen Siliziumschicht nutzlos. Geheimschlüssel auf minde­ stens einer Siliziumschicht werden zerstört, wenn die Bau­ elemente voneinander getrennt werden oder wenn die verbunde­ nen Oberflächen voneinander getrennt oder Licht oder Luft ausgesetzt werden. Die Siliziumschichten sind ohne die Schlüssel nutzlos.
Bei einigen Ausführungsbeispieln der vorliegenden Erfin­ dung enthält mindestens ein Chip, wie in Fig. 2 dargestellt, einen in Hardware oder Software implementierten Code, der mit dem Code der Schaltung auf dem anderen Chip zusammen­ wirkt. Die den Code empfangende Schaltung ist derart ausge­ bildet, daß eine Operation ohne den Empfang des Codes unmög­ lich ist und daß eine Unterbrechung des Codes einen unwider­ bringlichen Informationsverlust bewirkt. Eine unberechtigte Untersuchung der Chips kann nicht durch einfaches Übertragen der erfindungsgemäß geschützten Software auf einen anderen Chip zur dortigen Untersuchung erfolgen; auf einer Silizium­ schicht gespeicherte Software oder Daten wäre bzw. wären oh­ ne die eigentliche logische Schaltung auf mindestens einer anderen Siliziumschicht nutzlos. Geheimschlüssel auf minde­ stens einer Siliziumschicht werden zerstört, sobald die Bau­ elemente getrennt werden, und die Siliziumschichten sind oh­ ne die Schlüssel nutzlos. Alternativ kann der erste Chip ei­ ne Schaltung enthalten, die ein Interrupt-Signal erzeugt, wenn die Chips getrennt werden, wobei das Interrupt-Signal Informationen oder eine Schaltung auf dem zweiten Chip zer­ stört. Als dritte Alternative ändert der erste Chip eine Spannung an einem Anschluß des zweiten Chips, womit eine Löschfunktion auf dem zweiten Chip erzeugt werden kann. Die Geheimschlüssel können auf einer der Siliziumschich­ ten angeordnet oder derart aufgeteilt sein, daß auf jeder Siliziumschicht ein Teil des Geheimschlüssels erscheint, und sie können in verschiedenen Bereichen auf den Silizium­ schichten angeordnet sein. Eine mögliche Ausführungsform der Geheimschlüssel enthält auf einer Siliziumschicht eine erste Funktion, die Zufallscodes erzeugt, die auf der zweiten Siliziumschicht empfangen und übersetzt werden und der er­ sten Siliziumschicht zur Verfügung gestellt werden, wo der übersetzte Code mit dem anfänglichen Zufallscode verglichen wird, wobei jede Unterbrechung der Codeübertragung einen Einbruch in die Sicherheit der Schichten anzeigt.
In Fig. 3 ist ein erfindungsgemäßes Ausführungsbeispiel dargestellt, bei dem mindestens eine Schaltung auf zumindest einem Chip EPROMs, EEPROMs oder Flash-EPROMs enthält. Da der EPROM 35 zumindest teilweise gelöscht wird, wenn er Licht und insbesondere ultraviolettem Licht ausgesetzt wird, kön­ nen in den EPROMs 35 gespeicherte vertrauliche Informationen dadurch gesichert werden, daß die EPROMs 35 Licht ausgesetzt werden, sobald die den EPROM 35 enthaltene Topologie der Halbleiterschicht von der anderen Schicht getrennt wird. Bei einigen Ausführungsbeispielen speichert die Schaltung in den EPROMs 35 anstatt von vertraulichen Informationen einen Code, der eine Löschung der Daten oder eine Zerstörung der Schaltung verhindert, solange die EPROMs 35 den Code gespei­ chert halten. Bei diesen letzten Ausführungsbeispielen wird der Code aus dem EPROM 35 gelöscht, wenn der EPROM 35 Licht ausgesetzt wird, und es wird dadurch eine Reaktion in den Schaltungen erzeugt, die zumindest auf einer der Schichten entweder andere Daten löscht oder Schaltungen zerstört.
Im folgenden wird auf Fig. 4 Bezug genommen, in der ein Ausführungsbeispiel gezeigt ist, bei dem zwischen den Sili­ ziumchips eine Glas- oder Siliziummaterialschicht angeordnet ist. Das Glas- oder Siliziummaterial ist von derartiger Zusammensetzung, daß nahezu jedes Material, das die Oberflä­ che des Siliziumchips verbrennen oder angreifen kann, auch mit dem Glas- oder Siliziummaterial zerstörend reagieren würde. Bei dem in Fig. 4 dargestellten Ausführungsbeispiel würde der Versuch, durch Wegbrennen des Glas- oder Silizium­ materials die Topologie der ersten oder zweiten Silizium­ schicht zu ermitteln, zu einer Zerstörung der Silizium­ schichten selbst führen. Bei einigen Ausführungsbeispielen ist das Glas- oder Siliziummaterial porös ausgebildet und gestattet es dadurch, daß eine Säure oder ein anderes auf dem Glas- oder Siliziummaterial aufgebrachtes aggressives Material zu der Topologie der Schaltung selbst gelangt. Es sei angemerkt, daß das Glas- oder Siliziummaterial durch andere Materialien zu ersetzen ist, die einem Galliumarse­ nid-Substrat chemisch ähneln, wenn die Erfindung in Verbin­ dung mit Galliumarsenid-Halbleiterschaltungen verwendet wird, und durch andere Materialien, wenn andere Arten von integrierten Schaltungen Einsatz finden. Wenn folglich das eine oder beide IC-Schichten umgebende oder zwischen zwei IC-Schichten angeordnete Material einem Brenn-, Säure- oder Korrosionsangriff ausgesetzt wird, wird beträchlicher Scha­ den auch bei den Halbleiterschichten selbst auftreten.
Im folgenden wird auf Fig. 5 Bezug genommen, in der ein erfindungsgemäßes Ausführungsbeispiel dargestellt ist, bei dem zur weiteren Sicherheit Schutzschichten hinzugefügt sind. Ein Paar von Halbleiterchips mit jeweils einer Schal­ tungsanordnung auf einer Seite des Chips, die der Schal­ tungsanordnung auf der Seite des anderen Chips gegenüber­ liegt und mit dieser verbunden ist, ist von mehreren Schich­ ten eines Schutzumschlags umgeben. Die Innenschicht 30 des Schutzumschlags besteht aus einem Material ähnlich dem be­ kannten gehärtetem, spröden Material und schützt das Silizi­ um vor direkter Betrachtung sowie vor einem Abbau, welcher sonst von einer reaktiven Schicht 80 hervorgerufen werden könnte. Die reaktive Schicht 80 reagiert heftig mit Luft oder anderen atmosphärischen Gasen und zerstört die Schal­ tung auf den Chips. Die reaktive Schicht 80 ist durch eine zweite Schutzschicht 82 vor einem Kontakt mit Luft oder anderen atmosphärischen Gasen geschützt, wobei die zweite Schutzschicht 82 stabil genug ausgebildet ist, um die Schal­ tungen während des Versands, der Inbetriebnahme, des Einsat­ zes und der Instandhaltung der Chips zu schützen.
Im folgenden wird auf Fig. 6 Bezug genommen, in der ein drittes erfindungsgemäßes Ausführungsbeispiel dargestellt ist, bei dem nur die reaktive Schicht 80 zwischen den beiden Chips angeordnet ist. Bei dem in Fig. 6 dargestellten Aus­ führungsbeispiel ist die reaktive Schicht 80 von einer che­ mischen Zusammensetzung, die nicht mit der Schaltung oder dem Substrat der Siliziumchips 42 und 44 reagiert. Eine Schutzschicht 80 schützt die Chips vor einer Beschädigung, die sonst beim Transport und Einbau der Chips auftreten könnte.
Unter Bezugnahme auf die Fig. 3 und 4 sei angemerkt, daß die innere Schicht 30 weggelassen werden kann, wenn eine reaktive Schicht 80 eine chemische Zusammensetzung aufweist, die nicht mit irgendeinem Teil der Siliziumschicht oder der Topologie der darauf hergestellten Schaltung reagiert. Wenn überdies eine reaktive Schicht eine Zusammensetzung auf­ weist, die mit nur einem Teil der Siliziumschicht und nicht mit anderen Teilen der Siliziumschicht reagieren würde, dann müssen nur diejenigen Teile durch einen Teil der inneren Schicht 30 geschützt werden, die von der reaktiven Schicht angegriffen werden. Ferner kann die gesamte reaktive Schicht inert ausgebildet sein, wobei das Erfordernis einer inneren Schicht 30 umgangen wird.

Claims (5)

1. Verfahren zum Herstellen einer integrierten Schal­ tung, wobei
eine erste Schaltungsanordnung auf einer Oberseite einer ersten Halbleiterschicht hergestellt wird,
eine zweite Schaltungsanordnung auf einer Oberseite ei­ ner zweiten Halbleiterschicht hergestellt wird, und
die erste und zweite Halbleiterschicht so angeordnet werden, daß die Oberseite der ersten Halbleiterschicht an der Oberseite der zweiten Halbleiterschicht anliegt, wobei die Oberseiten in direkten Kontakt zueinander gebracht und derart miteinander verbunden werden, daß die erste und zwei­ te Schaltungsanordnung eine Gesamtschaltungsanordnung bil­ den,
wobei die Schaltungsanordnungen und die Verbindung so ausgebildet werden, daß eine merkliche Gewalteinwirkung auf die Verbindung oder eine Lichteinwirkung auf die Oberseite einer der Halbleiterschichten die Schaltungsanordnung zer­ stört.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in wenigstens einer der Schaltungsanordnungen Daten ge­ speichert werden, wobei die Schaltungsanordnung durch Licht­ einwirkung derart zerstört wird, daß die Daten zerstört oder gelöscht werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Daten einen geheimen Schlüssel umfassen.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in die erste Schaltungsanordnung eine aktive Schaltung und in die zweite Schaltungsanordnung eine aktive oder passive Unterstützungsschaltung eingebracht wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der Oberseite zumindest einer der Halbleiterschich­ ten eine reaktive Schicht aufgebracht wird, bevor die Ober­ seiten miteinander verbunden werden, wobei die reaktive Schicht bei einer Freilegung mit Luft oder anderen atmosphä­ rischen Gasen reagiert und dabei die Schaltungsanordnung zerstört.
DE19681689T 1995-12-20 1996-12-12 Verfahren zur Herstellung eines gesichertern Halbleiterbauelementes mit Analysierschutz Expired - Fee Related DE19681689C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/575,295 US5824571A (en) 1995-12-20 1995-12-20 Multi-layered contacting for securing integrated circuits
PCT/US1996/019808 WO1997022990A1 (en) 1995-12-20 1996-12-12 Secure semiconductor device

Publications (2)

Publication Number Publication Date
DE19681689T1 DE19681689T1 (de) 1998-11-05
DE19681689C2 true DE19681689C2 (de) 2001-05-10

Family

ID=24299720

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681689T Expired - Fee Related DE19681689C2 (de) 1995-12-20 1996-12-12 Verfahren zur Herstellung eines gesichertern Halbleiterbauelementes mit Analysierschutz

Country Status (9)

Country Link
US (1) US5824571A (de)
KR (1) KR100307895B1 (de)
CN (1) CN1134825C (de)
AU (1) AU1416997A (de)
DE (1) DE19681689C2 (de)
GB (1) GB2323212B (de)
HK (1) HK1016341A1 (de)
TW (1) TW329048B (de)
WO (1) WO1997022990A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131014C1 (de) * 2001-06-27 2002-09-05 Infineon Technologies Ag Gegen Analyse geschütztes Halbleiterbauelement und zugehöriges Herstellungsverfahren
DE10205208A1 (de) * 2002-02-08 2003-09-18 Conti Temic Microelectronic Schaltungsanordnung mit einer mit einem programmierbaren Speicherelement bestückten Leiterplatte
DE10238835A1 (de) * 2002-08-23 2004-03-11 Infineon Technologies Ag Halbleiterchip, Chipanordnung mit zumindest zwei Halbleiterchips und Verfahren zur Überprüfung der Ausrichtung zumindest zweier übereinander liegender Halbleiterchips in einer Chipanordnung

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR9908393A (pt) * 1998-12-30 2000-10-31 Infineon Technologies Ag Disposição de circuito integrado vertical
US6414884B1 (en) * 2000-02-04 2002-07-02 Lucent Technologies Inc. Method and apparatus for securing electronic circuits
GB0112674D0 (en) * 2001-05-24 2001-07-18 Avx Ltd Manufacture of solid state electronic components
DE102004014435A1 (de) * 2004-03-24 2005-11-17 Siemens Ag Anordnung mit einem integrierten Schaltkreis
GB0410975D0 (en) 2004-05-17 2004-06-16 Nds Ltd Chip shielding system and method
US8074082B2 (en) * 2004-10-08 2011-12-06 Aprolase Development Co., Llc Anti-tamper module
DE102005005622B4 (de) * 2005-02-08 2008-08-21 Infineon Technologies Ag Sicherheits-Chipstapel und ein Verfahren zum Herstellen eines Sicherheits-Chipstapels
EP1840964A1 (de) * 2006-03-31 2007-10-03 Irvine Sensors Corp. Halbleitervorrichtung mit Zugriffsschutz
EP2009693A1 (de) * 2007-06-29 2008-12-31 Axalto S.A. Herstellungsverfahren eines gesischerten elektronischen System, entsprechende Vorrichtung zur Schützen von einer integrierten Schaltung und entsprechendes elektronisches System
GB201311834D0 (en) 2013-07-02 2013-08-14 Qinetiq Ltd Electronic hardware assembly

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996030944A2 (de) * 1995-03-30 1996-10-03 Siemens Aktiengesellschaft Trägermodul
EP0920057A2 (de) * 1989-01-12 1999-06-02 General Instrument Corporation Schützen eines integrierten Schaltungschips mit einem leitenden Schild

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725671A (en) * 1970-11-02 1973-04-03 Us Navy Pyrotechnic eradication of microcircuits
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPS63237144A (ja) * 1987-03-25 1988-10-03 Sega Enterp:Kk 模倣防止機能付半導体装置
US4956749A (en) * 1987-11-20 1990-09-11 Hewlett-Packard Company Interconnect structure for integrated circuits
US5072331A (en) * 1991-04-26 1991-12-10 Hughes Aircraft Company Secure circuit structure
FR2716280B1 (fr) * 1994-02-11 1996-04-12 Solaic Sa Procédé de protection des composants de cartes à mémoire contre des utilisations frauduleuses.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0920057A2 (de) * 1989-01-12 1999-06-02 General Instrument Corporation Schützen eines integrierten Schaltungschips mit einem leitenden Schild
WO1996030944A2 (de) * 1995-03-30 1996-10-03 Siemens Aktiengesellschaft Trägermodul

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131014C1 (de) * 2001-06-27 2002-09-05 Infineon Technologies Ag Gegen Analyse geschütztes Halbleiterbauelement und zugehöriges Herstellungsverfahren
DE10205208A1 (de) * 2002-02-08 2003-09-18 Conti Temic Microelectronic Schaltungsanordnung mit einer mit einem programmierbaren Speicherelement bestückten Leiterplatte
US7218529B2 (en) 2002-02-08 2007-05-15 Conti Temic Microelectronic Gmbh Circuit arrangement with a programmable memory element on a circuit board, with security against reprogramming
DE10238835A1 (de) * 2002-08-23 2004-03-11 Infineon Technologies Ag Halbleiterchip, Chipanordnung mit zumindest zwei Halbleiterchips und Verfahren zur Überprüfung der Ausrichtung zumindest zweier übereinander liegender Halbleiterchips in einer Chipanordnung

Also Published As

Publication number Publication date
GB2323212B (en) 2000-12-13
KR20000064497A (ko) 2000-11-06
CN1209217A (zh) 1999-02-24
GB9811429D0 (en) 1998-07-22
DE19681689T1 (de) 1998-11-05
TW329048B (en) 1998-04-01
CN1134825C (zh) 2004-01-14
HK1016341A1 (en) 1999-10-29
GB2323212A (en) 1998-09-16
WO1997022990A1 (en) 1997-06-26
KR100307895B1 (ko) 2001-11-15
US5824571A (en) 1998-10-20
AU1416997A (en) 1997-07-14

Similar Documents

Publication Publication Date Title
DE19681689C2 (de) Verfahren zur Herstellung eines gesichertern Halbleiterbauelementes mit Analysierschutz
DE60130154T2 (de) Ein kartenlesegerät
US6759736B2 (en) Semiconductor device comprising a security coating and smartcard provided with such a device
DE112007002037B4 (de) Erkennen von auf Strahlung basierenden Angriffen
DE102016109960A1 (de) Halbleitergehäuse, Chipkarte und Verfahren zum Herstellen eines Halbleitergehäuses
EP1358676A2 (de) Abschirmvorrichtung für integrierte schaltungen
EP0221351B1 (de) Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement
WO2005078794A1 (de) Nicht planar ausgebildete integrierte schaltungsanordnung
DE10340289A1 (de) Sicherungseinrichtung für Hardwarebaugruppen
EP1326203A2 (de) Verfahren und Anordnung zum Schutz von digitalen Schaltungsteilen
WO2001037230A1 (de) Elektronisches bauelement und verfahren zum schützen einer in dem bauelement enthaltenen integrierten schaltung
EP0823129A1 (de) Chip-abdeckung
DE102005016294A1 (de) Chip-Abdeckung
EP2210221B1 (de) Herstellen eines portablen datenträgers
WO2000016272A1 (de) Zugriffsgeschützter datenträger
WO2007000295A1 (de) Integritätsgeschützter datenträger
DE102005045816B4 (de) Verfahren, Softwareprogrammprodukt und Vorrichtung zur Herstellung von Sicherheitsdokumenten
DE102014226879B4 (de) Halbleiterlogikbauelement mit verschleierter Vergleichslogik
DE112005002314T5 (de) Mechanismus zum Erzeugen eingeschränkter und uneingeschränkter Ausführungsumgebungen
DE19822218A1 (de) Zugriffsgeschützter Datenträger
DE19822220B4 (de) Zugriffsgeschützter Datenträger
DE4435251A1 (de) Mehrstufige Zugriffssteuerung auf Datenträgerkarten
EP0920659A1 (de) Gegen äussere eingriffe gesicherte halbleiterschaltung
WO2000060663A1 (de) Integrierter schaltkreis mit schutzschicht aus diamantähnlichem amorphem kohlenstoff
WO1999007013A1 (de) Nur-lese-speicher und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8607 Notification of search results after publication
D2 Grant after examination
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: ZENZ PATENT- UND RECHTSANWAELTE, DE

R081 Change of applicant/patentee

Owner name: MICRON TECHNOLOGY, INC., US

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, US

Effective date: 20130917

Owner name: MICRON TECHNOLOGY, INC., BOISE, US

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US

Effective date: 20130917

R082 Change of representative

Representative=s name: ZENZ PATENT- UND RECHTSANWAELTE, DE

Effective date: 20130917

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee