WO2005078794A1 - Nicht planar ausgebildete integrierte schaltungsanordnung - Google Patents

Nicht planar ausgebildete integrierte schaltungsanordnung Download PDF

Info

Publication number
WO2005078794A1
WO2005078794A1 PCT/DE2005/000248 DE2005000248W WO2005078794A1 WO 2005078794 A1 WO2005078794 A1 WO 2005078794A1 DE 2005000248 W DE2005000248 W DE 2005000248W WO 2005078794 A1 WO2005078794 A1 WO 2005078794A1
Authority
WO
WIPO (PCT)
Prior art keywords
integrated circuit
substrate
carrier
circuit arrangement
circuit system
Prior art date
Application number
PCT/DE2005/000248
Other languages
English (en)
French (fr)
Inventor
Jürgen Fischer
Manfred Mengel
Frank PÜSCHNER
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to US10/598,054 priority Critical patent/US7633149B2/en
Publication of WO2005078794A1 publication Critical patent/WO2005078794A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Definitions

  • the present invention relates to an integrated circuit arrangement which has effective protection against attacks on a circuit integrated in the circuit arrangement.
  • the material that covers the surface of the chip is dissolved.
  • This material can either be a plastic molding compound, which forms the housing of the semiconductor component, or a so-called “globe top", which only serves to protect the chip surface and the electrical connections against mechanical ones To protect damage.
  • the passivation layer of the semiconductor chip is generally accessible. This can be selectively removed using etching, laser or FIB (Focused Ion Beam) methods.
  • the structure of the integrated circuit can be subsequently analyzed by removing and photographing the exposed layer in layers.
  • the applicant is aware of methods for producing integrated circuit arrangements in which the substrate on which an integrated circuit is formed is not planar, at least in one direction of propagation.
  • the protective layer covering the integrated circuit arrangement can still be removed by means of an etching process, so that access to the layers of the substrate having the integrated circuit is made possible.
  • the object of the present invention is therefore to propose an integrated circuit arrangement with an integrated circuit formed in a substrate, in which exposure of the substrate is made more difficult and thus improved protection against analysis is provided.
  • the integrated circuit arrangement according to the invention comprises a curved substrate on which an integrated circuit is formed in, for example, several layers.
  • the substrate with the side having the integrated circuit is arranged on a chemically resistant carrier.
  • the carrier consists of ceramic and has a high chemical resistance, so that the carrier cannot be detached by the conventional etching processes.
  • a surface of the carrier facing the substrate is adapted to the curvature of the substrate and can be connected to the substrate in a simple manner in terms of process technology.
  • the curved support additionally fixes the curvature of the substrate, so that the substrate can no longer be brought into a planar shape by, for example, exerting pressure.
  • This figure shows in cross section an integrated circuit arrangement with a substrate arranged on a carrier.
  • a substrate 2 which is generally composed of several layers, has an integrated circuit constructed in a known manner.
  • the substrate 2 is curved at least in one direction of propagation.
  • the side 3 of the substrate 2 which has the integrated circuit and on which, for example, semiconductor components of the integrated circuit are formed and which is convex due to the curvature of the substrate 2 is connected to a carrier 4.
  • the carrier 4 has a cavity 5 corresponding to the dimensions of the convex surface of the substrate, so that a connection can be achieved in a simple manner, for example by using an adhesive.
  • the cavity 5 formed in the carrier 4 is dimensioned such that the substrate 2 is completely accommodated in the cavity 5 of the carrier 4.
  • the carrier 4 is also planar on a side 6 facing away from the substrate 2.
  • the carrier 4 is made of a chemically resistant material, it cannot be removed by etching.
  • the curved carrier 4 fixes the substrate curvature, so that the substrate 2 can no longer be placed in a planar shape.
  • the carrier 4 could only be removed by a grinding process, which then also simultaneously destroys the substrate layers arranged below the carrier 4.
  • the invention enables very reliable protection against analysis by the combination of the use of a curved substrate, which is arranged with the side having the integrated circuit on a chemically resistant carrier. LIST OF REFERENCE NUMBERS

Abstract

Die vorliegende Erfindung betrifft eine integrierte Schaltungsanordnung (1), die aus einem nicht planaren Substrat (2) besteht, auf dem zumindest einseitig eine integrierte Schaltung ausgebildet ist, wobei das Substrat (2) mit einer die integrierte Schaltung aufweisende Seite (3) auf einem Träger (4) angeordnet ist und der Träger (4) aus einem chemisch resistenten Material hergestellt ist.

Description

Beschreibung NICHT PLANAR AUSGEBILDETE INTEGRIERTE SCHALTUNGSANORDNUNG
Die vorliegende Erfindung betrifft eine integrierte Schal- tungsanordnung, die einen wirksamen Schutz gegen Angriffe auf eine in der Schaltungsanordnung integrierte Schaltung aufweist .
Bei integrierten Schaltungen in sicherheitsrelevanten Anwendungsbereichen tritt die Schwierigkeit auf, dass die Schaltungen gegen Angriffe zum Ausspionieren oder Analysieren der betreffenden Schaltung, z. B. mittels FIB (Focused Ion Beam) , geschützt werden müssen. Auch optische oder mechanische Ana- lysemethoden werden angewandt.
Es bestehen bereits eine Anzahl von Sicherheitskonzepten, mit denen die integrierten Schaltungen gegen derartige Angriffe geschützt, insbesondere mit einem Schutzschirm versehen wer- den können, bei dem beispielsweise aktive Bauelemente eingesetzt werden, um einen äußeren Angriff auf die Schaltung abzuschirmen. Bisher wurde allerdings die Gefahr einer Analyse der Schaltungen von der Rückseite eines Halbleiterchips, d. h. durch das Halbleitersubstrat hindurch, vernachlässigt.
Es ist möglich, eine integrierte Schaltung einer Analyse, dem sogenannten "Reverse Engineering", zu unterziehen. Diese Analyse kann dazu dienen, die Funktionsweise zu analysieren oder aber die Funktionsweise zum Zwecke einer Manipulation eines Dateninhaltes oder des Funktionsablaufs zu beeinflussen.
Zum Zwecke der Analyse wird beispielsweise das Material aufgelöst, welches die Oberfläche des Chips bedeckt. Dieses Material kann entweder eine Kunststoffpressmasse sein, welche das Gehäuse des Halbleiterbauelementes bildet, oder ein sogenannter "Globe Top", der lediglich dazu dient, die Chipoberfläche sowie die elektrischen Verbindungen gegen mechanische Beschädigungen zu schützen. Nach dem Entfernen des den Halbleiterchip umgebenden oder bedeckenden Materials ist in der Regel die Passivierungsschicht des Halbleiterchips zugänglich. Diese kann mittels Ätzverfahren, Laser- oder FIB- (Focused Ion Beam) Methoden selektiv entfernt werden. Durch das schichtweise Abtragen und Fotografieren der jeweils freigelegten Schicht lässt sich der Aufbau der integrierten Schaltung nachträglich analysieren.
Damit einzelne Schichten nicht mittels Schleifverfahren vollständig analysierbar abgetragen werden können, sind der Anmelderin Verfahren zur Herstellung integrierter Schaltungsanordnungen bekannt, bei denen das Substrat, auf dem eine integrierte Schaltung ausgebildet ist, zumindest in einer Aus- breitungsrichtung nicht planar ausgebildet ist. Die die integrierte Schaltungsanordnung abdeckende Schutzschicht kann jedoch nach wie vor mittels Ätzverfahren entfernt werden, so dass ein Zugang zu den die integrierte Schaltung aufweisende Schichten des Substrats ermöglicht ist.
Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, eine integrierte Schaltungsanordnung mit einer in einem Substrat ausgebildeten integrierten Schaltung vorzuschlagen, bei der ein Freilegen des Substrats erschwert wird und somit ein verbesserter Schutz gegen eine Analyse gegeben ist.
Diese Aufgabe wird mit der integrierten Schaltungsanordnung mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Die erfindungsgemäße integrierte Schaltungsanordnung umfasst ein gekrümmtes Substrat, auf dem eine integrierte Schaltung in beispielsweise mehreren Schichten ausgebildet ist. Erfindungsgemäß ist das Substrat mit der die integrierte Schaltung aufweisende Seite auf einem chemisch resistenten Träger angeordnet . Der Träger besteht in einer bevorzugten Ausführungsform aus Keramik und weist eine hohe chemische Resistenz auf, so dass durch die herkömmlichen Ätzverfahren ein Ablösen des Trägers nicht erzielbar ist.
In vorteilhafter Weise ist eine dem Substrat zugewandte Oberfläche des Trägers der Krümmung des Substrats angepasst und kann prozesstechnisch auf einfache Weise mit dem Substrat verbunden werden. Der gekrümmte Träger fixiert dabei zusätz- lieh die Krümmung des Substrats, so dass das Substrat nicht mehr durch beispielsweise Ausüben eines Drucks in eine plana- re Form gebracht werden kann.
Es folgt eine Beschreibung der erfindungsgemäßen integrierten Schaltungsanordnung anhand der beigefügten Figur. Diese Figur zeigt im Querschnitt eine integrierte Schaltungsanordnung mit einem auf einem Träger angeordneten Substrat.
In der Figur ist der grundsätzliche Aufbau der integrierten Schaltungsanordnung 1 dargestellt. Ein Substrat 2, welches in der Regel aus mehreren Schichten aufgebaut ist, weist eine in bekannter Weise aufgebaute integrierte Schaltung auf. Das Substrat 2 ist zumindest in einer Ausbreitungsrichtung gekrümmt .
Um die integrierte Schaltung vor einer Analyse zu schützen, ist die die integrierte Schaltung aufweisende Seite 3 des Substrats 2, auf der beispielsweise Halbleiterbauelemente der integrierten Schaltung ausgebildet sind, und die aufgrund der Krümmung des Substrats 2 konvex ausgebildet ist, mit einem Träger 4 verbunden. Der Träger 4 weist hierzu eine den Abmaßen der konvexen Oberfläche des Substrats entsprechende Kavi- tät 5 auf, so dass auf einfache Weise eine Verbindung, beispielsweise durch Verwendung eines Klebstoffes, erzielt wer- den kann. Die in dem Träger 4 ausgebildete Kavität 5 ist in diesem Ausführungsbeispiel so bemessen, dass das Substrat 2 in der Kavität 5 des Trägers 4 vollständig aufgenommen ist. Der Träger 4 ist weiterhin auf einer dem Substrat 2 abgewandten Seite 6 planar ausgebildet. Wichtig für die Erfindung ist jedoch nur die prinzipielle Ausgestaltung der Anordnung eines gekrümmt ausgebildeten Substrats 2, das mit einem Träger 4 verbunden ist, der aus einem chemisch resistenten Material hergestellt ist. Somit ist auch die Ausbildung eines Trägers 4 denkbar, der andere Formen aufweist und beispielsweise nur als eine vollflächige Abdeckung ausgebildet ist.
Eine Manipulation oder Analyse der integrierten Schaltung bedingt das Entfernen des Trägers 4, so dass die darunter lie- genden Schichten des Substrats 2 zugänglich werden. Dadurch, dass der Träger 4 aus einem chemisch resistenten Material hergestellt ist, kann dieser nicht durch Abätzen entfernt werden. Der gekrümmte Träger 4 bewirkt eine Fixierung der Substratkrümmung, so dass das Substrat 2 nicht mehr in eine planare Form versetzt werden kann. Somit könnte der Träger 4 lediglich durch einen Schleifvorgang entfernt werden, der dann auch gleichzeitig ein Zerstören der unterhalb des Trägers 4 angeordneten Substratschichten bewirkt .
Die Erfindung ermöglicht einen sehr sicheren Schutz gegen eine Analyse durch die Kombination der Verwendung eines gekrümmten Substrats, welches mit der die integrierte Schaltung aufweisenden Seite auf einem chemisch resistenten Träger angeordnet ist . Bezugszeichenliste
1 Integrierte Schaltungsanordnung
2 Substrat
3 Seite
4 Träger
5 Kavität
6 Seite

Claims

Patentansprüche
1. Integrierte Schaltungsanordnung (1) bestehend aus einem nicht planaren Substrat (2), auf dem zumindest einseitig eine integrierte Schaltung ausgebildet ist, d a d u r c h g e k e n n z e i c h n e t, dass das Substrat (2) mit der die integrierte Schaltung aufweisende Seite (3) auf einem Träger (4) angeordnet ist und der Träger (4) aus einem chemisch resistenten Material hergestellt ist.
2. Integrierte Schaltungsanordnung (1) nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass das chemisch resistente Material des Trägers (4) aus Keramik gebildet ist.
3. Integrierte Schaltungsanordnung (1) nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, dass der Träger (4) auf einer der integrierten Schaltung abgewand- ten Seite (6) eine planare Oberfläche aufweist.
4. Integrierte Schaltungsanordnung (1) nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, dass das Substrat (2) ganzflächig mit dem Träger (4) verbunden ist .
5. Integrierte Schaltungsanordnung (1) nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, dass der Träger (4) eine Kavität(5) aufweist, in die das Substrat (2) vollständig aufgenommen ist.
PCT/DE2005/000248 2004-02-16 2005-02-14 Nicht planar ausgebildete integrierte schaltungsanordnung WO2005078794A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/598,054 US7633149B2 (en) 2004-02-16 2005-02-14 Integrated circuit arrangement

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004007690A DE102004007690B3 (de) 2004-02-16 2004-02-16 Integrierte Schaltungsanordnung
DE102004007690.1 2004-02-16

Publications (1)

Publication Number Publication Date
WO2005078794A1 true WO2005078794A1 (de) 2005-08-25

Family

ID=34853494

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2005/000248 WO2005078794A1 (de) 2004-02-16 2005-02-14 Nicht planar ausgebildete integrierte schaltungsanordnung

Country Status (3)

Country Link
US (1) US7633149B2 (de)
DE (1) DE102004007690B3 (de)
WO (1) WO2005078794A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566585B2 (en) 2005-10-25 2009-07-28 Infineon Technologies Ag Semiconductor component and method for production of a semiconductor component

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101378418B1 (ko) * 2007-11-01 2014-03-27 삼성전자주식회사 이미지센서 모듈 및 그 제조방법
US8691663B2 (en) * 2009-11-06 2014-04-08 Alliance For Sustainable Energy, Llc Methods of manipulating stressed epistructures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60747A (ja) * 1983-06-17 1985-01-05 Hitachi Ltd レジンモ−ルドｉｃパツケ−ジ
JPS61101036A (ja) * 1984-10-24 1986-05-19 Hitachi Ltd 半導体装置
JPH01244625A (ja) * 1988-03-26 1989-09-29 Mitsubishi Electric Corp 半導体装置
EP1047128A2 (de) * 1999-04-23 2000-10-25 Sharp Kabushiki Kaisha Verbogenes Halbleiterbauelement und dessen Herstellungsverfahren
WO2002065548A2 (de) * 2001-02-14 2002-08-22 Infineon Technologies Ag Integrierte schaltungsanordnung aus einem flächigen substrat
JP2003174114A (ja) * 2001-12-07 2003-06-20 Fuji Electric Co Ltd 半導体回路基板および半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027191A (en) * 1989-05-11 1991-06-25 Westinghouse Electric Corp. Cavity-down chip carrier with pad grid array
DE4415132C2 (de) * 1994-04-29 1997-03-20 Siemens Ag Verfahren zur formgebenden Bearbeitung von dünnen Wafern und Solarzellen aus kristallinem Silizium
JPH1140702A (ja) * 1997-07-23 1999-02-12 Nec Corp 半導体素子実装用基板、および半導体装置の製造方法
US6429530B1 (en) * 1998-11-02 2002-08-06 International Business Machines Corporation Miniaturized chip scale ball grid array semiconductor package
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP3627565B2 (ja) * 1999-03-30 2005-03-09 セイコーエプソン株式会社 半導体装置およびその製造方法
JP3726998B2 (ja) * 1999-04-01 2005-12-14 株式会社村田製作所 表面波装置
JP3265301B2 (ja) * 2000-06-05 2002-03-11 株式会社東芝 半導体装置とその製造方法
DE10043955A1 (de) * 2000-09-06 2002-04-04 Infineon Technologies Ag Halbleiterchip mit einer Schutzabdeckung und zugehöriges Herstellungsverfahren
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
DE10126508B4 (de) * 2001-05-30 2008-11-13 Infineon Technologies Ag Vorrichtung mit mittels Spritzgusstechnik verpackten elektronischen Bauteilen, Spritzgusswerkzeug und Verfahren zum Verpacken von elektronischen Bauteilen
US6791072B1 (en) * 2002-05-22 2004-09-14 National Semiconductor Corporation Method and apparatus for forming curved image sensor module
DE10352285A1 (de) * 2003-11-08 2005-06-09 Dr. Johannes Heidenhain Gmbh Optoelektronische Bauelementanordnung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60747A (ja) * 1983-06-17 1985-01-05 Hitachi Ltd レジンモ−ルドｉｃパツケ−ジ
JPS61101036A (ja) * 1984-10-24 1986-05-19 Hitachi Ltd 半導体装置
JPH01244625A (ja) * 1988-03-26 1989-09-29 Mitsubishi Electric Corp 半導体装置
EP1047128A2 (de) * 1999-04-23 2000-10-25 Sharp Kabushiki Kaisha Verbogenes Halbleiterbauelement und dessen Herstellungsverfahren
WO2002065548A2 (de) * 2001-02-14 2002-08-22 Infineon Technologies Ag Integrierte schaltungsanordnung aus einem flächigen substrat
JP2003174114A (ja) * 2001-12-07 2003-06-20 Fuji Electric Co Ltd 半導体回路基板および半導体装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 009, no. 110 (E - 314) 15 May 1985 (1985-05-15) *
PATENT ABSTRACTS OF JAPAN vol. 010, no. 283 (E - 440) 26 September 1986 (1986-09-26) *
PATENT ABSTRACTS OF JAPAN vol. 013, no. 581 (E - 865) 21 December 1989 (1989-12-21) *
PATENT ABSTRACTS OF JAPAN vol. 2003, no. 10 8 October 2003 (2003-10-08) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566585B2 (en) 2005-10-25 2009-07-28 Infineon Technologies Ag Semiconductor component and method for production of a semiconductor component

Also Published As

Publication number Publication date
US7633149B2 (en) 2009-12-15
DE102004007690B3 (de) 2005-10-13
US20080237837A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
DE102006019118A1 (de) Element mit optischer Markierung, Verfahren zur Herstellung und Verwendung
WO2005078794A1 (de) Nicht planar ausgebildete integrierte schaltungsanordnung
EP1358676B1 (de) Abschirmvorrichtung für integrierte schaltungen
EP1272984B1 (de) Tragbarer datenträger mit schutz vor seitenkanalattacken
EP1346413A2 (de) Schaltungsanordnung
DE102013224060B4 (de) Erschweren von optischem Reverse Engineering
DE102009009499B4 (de) Markierungsverfahren, Halbleiterbauelement sowie Solar-Modul
DE10106836B4 (de) Integrierte Schaltungsanordnung aus einem flächigen Substrat
EP0789394A2 (de) Verfahren zum Vereinzeln von in einem Körper enthaltenen elektronischen Elementen
DE19822218B4 (de) Zugriffsgeschützter Datenträger
EP1110185B1 (de) Zugriffsgeschützter datenträger
WO2007093279A2 (de) Verfahren zur herstellung von elektronischen bauelementen und drucksensor
DE102018209579B4 (de) Elektronische vorrichtung und verfahren zum herstellen derselben
DE19822220B4 (de) Zugriffsgeschützter Datenträger
DE102008060275B4 (de) Verfahren zum Strukturieren eines gebondeten Wafers
DE19750316A1 (de) Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten
DE10330610B4 (de) Elektronisches Sensorbauteil und Verfahren zu dessen Herstellung
DE19634135A1 (de) Halbleiterschaltung, insbesondere zur Verwendung in einem integrierten Baustein
DE102004016949A1 (de) Detektormodul für einen Röntgen-Computertomografen
DE102004020187B4 (de) Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
EP1136942A1 (de) Schaltungsanordnung zum Schützen einer Schaltung gegen Analyse und Manipulation
DE10221657A1 (de) Informationsmatrix
WO2002071326A1 (de) Chipkartenmodul
DE102012215606A1 (de) Schichtstruktur für Halbleiterbauelement mit Schutzvorrichtung gegen physikalische und chemische Angriffe
DE10337033A1 (de) Anschlussleitungsloser Sockel für ein aufgedecktes Halbleiterbauelement

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 10598054

Country of ref document: US