DE102004007690B3 - Integrierte Schaltungsanordnung - Google Patents

Integrierte Schaltungsanordnung Download PDF

Info

Publication number
DE102004007690B3
DE102004007690B3 DE102004007690A DE102004007690A DE102004007690B3 DE 102004007690 B3 DE102004007690 B3 DE 102004007690B3 DE 102004007690 A DE102004007690 A DE 102004007690A DE 102004007690 A DE102004007690 A DE 102004007690A DE 102004007690 B3 DE102004007690 B3 DE 102004007690B3
Authority
DE
Germany
Prior art keywords
integrated circuit
substrate
carrier
circuit arrangement
analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004007690A
Other languages
English (en)
Inventor
Manfred Dr. Mengel
Frank PÜSCHNER
Jürgen Fischer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004007690A priority Critical patent/DE102004007690B3/de
Priority to PCT/DE2005/000248 priority patent/WO2005078794A1/de
Priority to US10/598,054 priority patent/US7633149B2/en
Application granted granted Critical
Publication of DE102004007690B3 publication Critical patent/DE102004007690B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

Die vorliegende Erfindung betrifft eine integrierte Schaltungsanordnung (1), die aus einem nicht planaren Substrat (2) besteht, auf dem zumindest einseitig eine integrierte Schaltung ausgebildet ist, wobei das Substrat (2) mit einer die integrierte Schaltung aufweisenden Seite (3) auf einem Träger (4) angeordnet ist und der Träger (4) aus einem chemisch resistenten Material hergestellt ist.

Description

  • Die vorliegende Erfindung betrifft eine integrierte Schaltungsanordnung, die einen wirksamen Schutz gegen Angriffe auf eine in der Schaltungsanordnung integrierte Schaltung aufweist.
  • Bei integrierten Schaltungen in sicherheitsrelevanten Anwendungsbereichen tritt die Schwierigkeit auf, dass die Schaltungen gegen Angriffe zum Ausspionieren oder Analysieren der betreffenden Schaltung, z. B. mittels FIB (Focused Ion Beam), geschützt werden müssen. Auch optische oder mechanische Analysemethoden werden angewandt.
  • Es bestehen bereits eine Anzahl von Sicherheitskonzepten, mit denen die integrierten Schaltungen gegen derartige Angriffe geschützt, insbesondere mit einem Schutzschirm versehen werden können, bei dem beispielsweise aktive Bauelemente eingesetzt werden, um einen äußeren Angriff auf die Schaltung abzuschirmen. Bisher wurde allerdings die Gefahr einer Analyse der Schaltungen von der Rückseite eines Halbleiterchips, d. h. durch das Halbleitersubstrat hindurch, vernachlässigt.
  • Es ist möglich, eine integrierte Schaltung einer Analyse, dem sogenannten "Reverse Engineering", zu unterziehen. Diese Analyse kann dazu dienen, die Funktionsweise zu analysieren oder aber die Funktionsweise zum Zwecke einer Manipulation eines Dateninhaltes oder des Funktionsablaufs zu beeinflussen.
  • Zum Zwecke der Analyse wird beispielsweise das Material aufgelöst, welches die Oberfläche des Chips bedeckt. Dieses Material kann entweder eine Kunststoffpressmasse sein, welche das Gehäuse des Halbleiterbauelementes bildet, oder ein sogenannter "Globe Top", der lediglich dazu dient, die Chipoberfläche sowie die elektrischen Verbindungen gegen mechanische Beschädigungen zu schützen. Nach dem Entfernen des den Halbleiterchip umgebenden oder bedeckenden Materials ist in der Regel die Passivierungsschicht des Halbleiterchips zugänglich. Diese kann mittels Ätzverfahren, Laser- oder FIB-(Focused Ion Beam) Methoden selektiv entfernt werden. Durch das schichtweise Abtragen und Fotografieren der jeweils freigelegten Schicht lässt sich der Aufbau der integrierten Schaltung nachträglich analysieren.
  • Damit einzelne Schichten nicht mittels Schleifverfahren vollständig analysierbar abgetragen werden können, sind der Anmelderin Verfahren zur Herstellung integrierter Schaltungsanordnungen bekannt, bei denen das Substrat, auf dem eine integrierte Schaltung ausgebildet ist, zumindest in einer Ausbreitungsrichtung nicht planar ausgebildet ist. Die die integrierte Schaltungsanordnung abdeckende Schutzschicht kann jedoch nach wie vor mittels Ätzverfahren entfernt werden, so dass ein Zugang zu den die integrierte Schaltung aufweisende Schichten des Substrats ermöglicht ist.
  • In der D1 (US 2002/0197771 A1) ist ein Halbleiterbauelement angegeben, bei dem der Halbleiterchip und die Leiterplatte flexibel ausgestaltet sind und auf einer gekrümmten Oberfläche befestigt werden können.
  • In der D2 ( EP 1 028 463 A1 ) wird ein flexibles Gehäuse mit einem sehr dünnen Halbleiterchip angegeben, wobei beide gekrümmt werden können und auf einer gekrümmten Oberfläche befestigt werden können.
  • In der D3 (US 2001/0049155 A1) werden Halbleiterchips entlang des Umfangs eines zylindrischen Substrats befestigt.
  • Die D4 ( DE 101 26 508 A1 ) betrifft eine Anmeldung in der elektronische Bauelemente mittels Spritzgusstechnik umgossen werden. Um Spannungen aufgrund von unterschiedlichen thermischen Ausdehnungskoeffizienten zu vermeiden ist in dem Spritzgusswerkzeug eine Verwölbung des Systemträgers vorgesehen. Im entspannten Zustand ist dieses Keramiksubstrat plan, die Verwölbung der Keramik bildet sich nach Schwindung der Kunststoffschicht wieder zurück.
  • Die D5 ( US 6 429 530 B1 ) offenbart einen Chipträger mit einem flexiblen Substrat, wobei das Substrat einen geringeren Umfang aufweist als der Halbleiterchip der darauf befestigt wird. Ziel ist es mechanischen Stress an den Ecken der durch thermische Ausdehnungsunterschiede zwischen dem Chip und dem Chipträger entsteht und die daraus folgende Warpage zu reduzieren.
  • In der D6 ( DE 198 32 976 A1 ) wird ein Flip-Chip in einen Hohlraum eines Keramiksubstrats montiert.
  • Die D7 ( EP 1 041 715 A2 ) betrifft einen Flip-Chip der in einem Hohlraum eines Substrats, welches aus Keramik bestehen kann, montiert ist. In 4 ist eine Ausführungsform gezeigt, bei der das Substrat konvex ausgeführt ist.
  • Die D8 (US 2002/0074655 A1) betrifft die Befestigung eines sphärischen Halbleiters in einem Substrat. Dieses Substrat kann eine Aushöhlung wie in den 4, 5 und 6 gezeigt, besitzen.
  • Die D9 (WO 02/21596 A2) betrifft ein Halbleiterchip, der mit einer Schutzabdeckung aus einem schleiffesten und/oder ätzresistenten Material versehen ist.
    •
  • Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, eine integrierte Schaltungsanordnung mit einer in einem Substrat ausgebildeten integrierten Schaltung vorzuschlagen, bei der ein Freilegen des Substrats erschwert wird und somit ein verbesserter Schutz gegen eine Analyse gegeben ist.
  • Diese Aufgabe wird mit der integrierten Schaltungsanordnung mit den Merkmalendes Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen. Die DE 101 26 508 A1 und die US 64 29 530 B1 bilden den Oberbegriff des Anspruchs 1.
  • Die erfindungsgemäße integrierte Schaltungsanordnung umfasst ein gekrümmtes Substrat, auf dem eine integrierte Schaltung in beispielsweise mehreren Schichten ausgebildet ist. Erfindungsgemäß ist das Substrat mit der die integrierte Schaltung aufweisende Seite auf einem chemisch resistenten Träger angeordnet, welches aus Keramik hergestellt ist und auf einer der integrierten Schaltung abgewandten Seite eine planare Oberfläche aufweist.
  • Der Träger besteht aus Keramik und weist eine hohe chemische Resistenz auf, so dass durch die herkömmlichen Ätzverfahren ein Ablösen des Trägers nicht erzielbar ist.
  • In vorteilhafter Weise ist eine dem Substrat zugewandte Oberfläche des Trägers der Krümmung des Substrats angepasst und kann prozesstechnisch auf einfache Weise mit dem Substrat verbunden werden. Der gekrümmte Träger fixiert dabei zusätzlich die Krümmung des Substrats, so dass das Substrat nicht mehr durch beispielsweise Ausüben eines Drucks in eine planare Form gebracht werden kann.
  • Es folgt eine Beschreibung der erfindungsgemäßen integrierten Schaltungsanordnung anhand der beigefügten Figur. Diese Figur zeigt im Querschnitt eine integrierte Schaltungsanordnung mit einem auf einem Träger angeordneten Substrat.
  • In der Figur ist der grundsätzliche Aufbau der integrierten Schaltungsanordnung 1 dargestellt. Ein Substrat 2, welches in der Regel aus mehreren Schichten aufgebaut ist, weist eine in bekannter Weise aufgebaute integrierte Schaltung auf. Das Substrat 2 ist zumindest in einer Ausbreitungsrichtung gekrümmt.
  • Um die integrierte Schaltung vor einer Analyse zu schützen, ist die die integrierte Schaltung aufweisende Seite 3 des Substrats 2, auf der beispielsweise Halbleiterbauelemente der integrierten Schaltung ausgebildet sind, und die aufgrund der Krümmung des Substrats 2 konvex ausgebildet ist, mit einem Träger 4 verbunden. Der Träger 4 weist hierzu eine den Abmaßen der konvexen Oberfläche des Substrats entsprechende Kavität 5 auf, so dass auf einfache Weise eine Verbindung, beispielsweise durch Verwendung eines Klebstoffes, erzielt werden kann.
  • Die in dem Träger 4 ausgebildete Kavität 5 ist in diesem Ausführungsbeispiel so bemessen, dass das Substrat 2 in der Kavität 5 des Trägers 4 vollständig aufgenommen ist. Der Träger 4 ist weiterhin auf einer dem Substrat 2 abgewandten Seite 6 planar ausgebildet.
  • Eine Manipulation oder Analyse der integrierten Schaltung bedingt das Entfernen des Trägers 4, so dass die darunter liegenden Schichten des Substrats 2 zugänglich werden. Dadurch, dass der Träger 4 aus einem chemisch resistenten Material hergestellt ist, kann dieser nicht durch Abätzen entfernt werden. Der gekrümmte Träger 4 bewirkt eine Fixierung der Substratkrümmung, so dass das Substrat 2 nicht mehr in eine planare Form versetzt werden kann. Somit könnte der Träger 4 lediglich durch einen Schleifvorgang entfernt werden, der dann auch gleichzeitig ein Zerstören der unterhalb des Trägers 4 angeordneten Substratschichten bewirkt.
  • Die Erfindung ermöglicht einen sehr sicheren Schutz gegen eine Analyse durch die Kombination der Verwendung eines gekrümmten Substrats, welches mit der die integrierte Schaltung aufweisenden Seite auf einem chemisch resistenten Träger angeordnet ist.
    •
    • 1
    Integrierte Schaltungsanordnung
    2
    Substrat
    3
    Seite
    4
    Träger
    5
    Kavität
    6
    Seite

Claims (3)

  1. Integrierte Schaltungsanordnung (1) bestehend aus einem nicht planaren Substrat (2), auf dem zumindest einseitig eine integrierte Schaltung ausgebildet ist, und die die integrierte Schaltung aufweisende Seite (3) auf einem Träger (4) angeordnet ist, der aus einer chemisch resistenten Keramik hergestellt ist, dadurch gekennzeichnet, dass der Träger (4) auf einer der integrierten Schaltung abgewandten Seite (6) eine planare Oberfläche aufweist.
  2. Integrierte Schaltungsanordnung (1) nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (2) ganzflächig mit dem Träger (4) verbunden ist.
  3. Integrierte Schaltungsanordnung (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Träger (4) eine Kavität(5) aufweist, in die das Substrat (2) vollständig aufgenommen ist.
DE102004007690A 2004-02-16 2004-02-16 Integrierte Schaltungsanordnung Expired - Fee Related DE102004007690B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004007690A DE102004007690B3 (de) 2004-02-16 2004-02-16 Integrierte Schaltungsanordnung
PCT/DE2005/000248 WO2005078794A1 (de) 2004-02-16 2005-02-14 Nicht planar ausgebildete integrierte schaltungsanordnung
US10/598,054 US7633149B2 (en) 2004-02-16 2005-02-14 Integrated circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004007690A DE102004007690B3 (de) 2004-02-16 2004-02-16 Integrierte Schaltungsanordnung

Publications (1)

Publication Number Publication Date
DE102004007690B3 true DE102004007690B3 (de) 2005-10-13

Family

ID=34853494

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004007690A Expired - Fee Related DE102004007690B3 (de) 2004-02-16 2004-02-16 Integrierte Schaltungsanordnung

Country Status (3)

Country Link
US (1) US7633149B2 (de)
DE (1) DE102004007690B3 (de)
WO (1) WO2005078794A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051332A1 (de) * 2005-10-25 2007-04-26 Infineon Technologies Ag Halbleitersubstrat, Halbleiterchip, Halbleiterbauteil und Verfahren zur Herstellung eines Halbleiterbauteils

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101378418B1 (ko) * 2007-11-01 2014-03-27 삼성전자주식회사 이미지센서 모듈 및 그 제조방법
US8691663B2 (en) * 2009-11-06 2014-04-08 Alliance For Sustainable Energy, Llc Methods of manipulating stressed epistructures

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19832976A1 (de) * 1997-07-23 1999-01-28 Nec Corp Einbausubstrat für Halbleiter-Vorrichtung und Verfahren für das Einbauen einer Halbleiter-Vorrichtung in dem Substrat
EP1028463A1 (de) * 1999-01-18 2000-08-16 Kabushiki Kaisha Toshiba Flexibles Gehäuse mit sehr dünnem Halbleiterchip, Modul und Multichip-Modul aus dem Gehäuse zusammengebaut und Herstellungsverfahren
EP1041715A2 (de) * 1999-04-01 2000-10-04 Murata Manufacturing Co., Ltd. Elektronisches Bauteil
WO2002021596A2 (de) * 2000-09-06 2002-03-14 Infineon Technologies Ag Halbleiterchip mit einer schutzabdeckung und zugehöriges herstellungsverfahren
US6429530B1 (en) * 1998-11-02 2002-08-06 International Business Machines Corporation Miniaturized chip scale ball grid array semiconductor package
DE10126508A1 (de) * 2001-05-30 2002-12-05 Infineon Technologies Ag Vorrichtung zum Verpacken von elektronischen Bauteilen mittels Spritzgusstechnik
US20020197771A1 (en) * 2001-05-28 2002-12-26 Yoshihisa Dotta Semiconductor package and a method for producing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60747A (ja) 1983-06-17 1985-01-05 Hitachi Ltd レジンモ−ルドｉｃパツケ−ジ
JPS61101036A (ja) 1984-10-24 1986-05-19 Hitachi Ltd 半導体装置
JPH01244625A (ja) 1988-03-26 1989-09-29 Mitsubishi Electric Corp 半導体装置
US5027191A (en) * 1989-05-11 1991-06-25 Westinghouse Electric Corp. Cavity-down chip carrier with pad grid array
DE4415132C2 (de) * 1994-04-29 1997-03-20 Siemens Ag Verfahren zur formgebenden Bearbeitung von dünnen Wafern und Solarzellen aus kristallinem Silizium
JP3627565B2 (ja) * 1999-03-30 2005-03-09 セイコーエプソン株式会社 半導体装置およびその製造方法
JP3515012B2 (ja) 1999-04-23 2004-04-05 シャープ株式会社 半導体装置およびその製造方法
JP3265301B2 (ja) * 2000-06-05 2002-03-11 株式会社東芝 半導体装置とその製造方法
DE10106836B4 (de) 2001-02-14 2009-01-22 Infineon Technologies Ag Integrierte Schaltungsanordnung aus einem flächigen Substrat
JP2003174114A (ja) * 2001-12-07 2003-06-20 Fuji Electric Co Ltd 半導体回路基板および半導体装置
US6791072B1 (en) * 2002-05-22 2004-09-14 National Semiconductor Corporation Method and apparatus for forming curved image sensor module
DE10352285A1 (de) * 2003-11-08 2005-06-09 Dr. Johannes Heidenhain Gmbh Optoelektronische Bauelementanordnung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19832976A1 (de) * 1997-07-23 1999-01-28 Nec Corp Einbausubstrat für Halbleiter-Vorrichtung und Verfahren für das Einbauen einer Halbleiter-Vorrichtung in dem Substrat
US6429530B1 (en) * 1998-11-02 2002-08-06 International Business Machines Corporation Miniaturized chip scale ball grid array semiconductor package
EP1028463A1 (de) * 1999-01-18 2000-08-16 Kabushiki Kaisha Toshiba Flexibles Gehäuse mit sehr dünnem Halbleiterchip, Modul und Multichip-Modul aus dem Gehäuse zusammengebaut und Herstellungsverfahren
EP1041715A2 (de) * 1999-04-01 2000-10-04 Murata Manufacturing Co., Ltd. Elektronisches Bauteil
WO2002021596A2 (de) * 2000-09-06 2002-03-14 Infineon Technologies Ag Halbleiterchip mit einer schutzabdeckung und zugehöriges herstellungsverfahren
US20020197771A1 (en) * 2001-05-28 2002-12-26 Yoshihisa Dotta Semiconductor package and a method for producing the same
DE10126508A1 (de) * 2001-05-30 2002-12-05 Infineon Technologies Ag Vorrichtung zum Verpacken von elektronischen Bauteilen mittels Spritzgusstechnik

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051332A1 (de) * 2005-10-25 2007-04-26 Infineon Technologies Ag Halbleitersubstrat, Halbleiterchip, Halbleiterbauteil und Verfahren zur Herstellung eines Halbleiterbauteils
DE102005051332B4 (de) * 2005-10-25 2007-08-30 Infineon Technologies Ag Halbleitersubstrat, Halbleiterchip, Halbleiterbauteil und Verfahren zur Herstellung eines Halbleiterbauteils
US7566585B2 (en) 2005-10-25 2009-07-28 Infineon Technologies Ag Semiconductor component and method for production of a semiconductor component

Also Published As

Publication number Publication date
US20080237837A1 (en) 2008-10-02
US7633149B2 (en) 2009-12-15
WO2005078794A1 (de) 2005-08-25

Similar Documents

Publication Publication Date Title
DE10164800A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102006019118A1 (de) Element mit optischer Markierung, Verfahren zur Herstellung und Verwendung
DE10156386B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
EP1358676B1 (de) Abschirmvorrichtung für integrierte schaltungen
DE102004007690B3 (de) Integrierte Schaltungsanordnung
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE19681689C2 (de) Verfahren zur Herstellung eines gesichertern Halbleiterbauelementes mit Analysierschutz
DE102008034159A1 (de) Elektronikbauelement und Verfahren zu seiner Herstellung
DE102007043183A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines solchen
DE10323296A1 (de) Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages
DE102020200817B3 (de) Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
DE102018129191B4 (de) Verfahren zum herstellen einer leuchtvorrichtung und eine leuchtvorrichtung mit einem lichtemittierenden optoelektronischen bauelement
DE10106836B4 (de) Integrierte Schaltungsanordnung aus einem flächigen Substrat
EP1518270B1 (de) Verfahren zum herstellen einer verpackung für halbleiterbauelemente
WO1999026287A1 (de) Siliziumfolie als träger von halbleiterschaltungen als teil von karten
DE102018209579B4 (de) Elektronische vorrichtung und verfahren zum herstellen derselben
DE102004020187B4 (de) Umverdrahtungssubstratstreifen mit mehreren Halbleiterbauteilpositionen
DE3914055A1 (de) Halbleiter-bauteil mit einer siliziumscheibe
DE102015104820B4 (de) Herstellung eines opto-elektronischen Halbleiterbauelements
DE10330610B4 (de) Elektronisches Sensorbauteil und Verfahren zu dessen Herstellung
EP1014444A1 (de) Integrierter Schaltkreis mit Schutzschicht und Verfahren zu dessen Herstellung
WO2002071326A1 (de) Chipkartenmodul
DE10147877B4 (de) Verfahren zur Herstellung eines Bauelementträgers geringer Bauhöhe
DE102004016949A1 (de) Detektormodul für einen Röntgen-Computertomografen

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee