DE102005051332A1 - Halbleitersubstrat, Halbleiterchip, Halbleiterbauteil und Verfahren zur Herstellung eines Halbleiterbauteils - Google Patents

Halbleitersubstrat, Halbleiterchip, Halbleiterbauteil und Verfahren zur Herstellung eines Halbleiterbauteils Download PDF

Info

Publication number
DE102005051332A1
DE102005051332A1 DE102005051332A DE102005051332A DE102005051332A1 DE 102005051332 A1 DE102005051332 A1 DE 102005051332A1 DE 102005051332 A DE102005051332 A DE 102005051332A DE 102005051332 A DE102005051332 A DE 102005051332A DE 102005051332 A1 DE102005051332 A1 DE 102005051332A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor chip
substrate
chip
flat conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005051332A
Other languages
English (en)
Other versions
DE102005051332B4 (de
Inventor
Horst Dipl.-Phys. Dr.rer.nat. Theuss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005051332A priority Critical patent/DE102005051332B4/de
Priority to US11/552,702 priority patent/US7566585B2/en
Publication of DE102005051332A1 publication Critical patent/DE102005051332A1/de
Application granted granted Critical
Publication of DE102005051332B4 publication Critical patent/DE102005051332B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Die Erfindung betrifft ein Halbleitersubstrat, einen Halbleiterchip (2) und ein Halbleiterbauteil mit Bereichen aus einem verspannten monokristallinen Material sowie ein Verfahren zur Herstellung eines solchen Halbleiterbauteils. Zur Erzielung verringerter Schaltzeiten soll ein Halbleiterchip (2) verhältnismäßig dicke verspannte Schichten aufweisen. Dazu weist das Halbleitersubstrat einen oder mehrere Bereiche mit einer von außen aufgeprägten, permanenten Krümmung auf, wobei die Kristallstruktur K in diesen Bereichen gestaucht und/oder geweitet und/oder verzerrt ist.

Description

  • Die Erfindung betrifft ein Halbleitersubstrat, einen Halbleiterchip und ein Halbleiterbauteil mit Bereichen aus einem verspannten monokristallinen Material sowie ein Verfahren zur Herstellung eines solchen Halbleiterbauteils.
  • Schichten aus verspanntem Silizium werden in der Halbleitertechnologie eingesetzt, um geringere Schaltzeiten von Halbleiterbauteilen zu erzielen. Verspanntes Silizium weist gegenüber relaxiertem Silizium ein verzerrtes Kristallgitter mit einer anderen Gitterkonstante auf. Die im relaxierten Zustand mehrfache Entartung der Valenzbandminima wird aufgehoben, wodurch die zum Stromfluss beitragende effektive Masse der Ladungsträger sinkt und somit ihre Beweglichkeit zunimmt. Dieser Effekt lässt sich zur Verringerung der Schaltzeiten eines Halbleiterbauteils nutzen.
  • Verspanntes Silizium wird herkömmlich durch Aufwachsen von Siliziumschichten auf SiGe-Schichten erzeugt. Umgekehrt ist es auch möglich, verspannte SiGe-Schichten auf relaxiertem Si zu erzeugen. Ge weist die gleiche Kristallstruktur wie Silizium, jedoch eine um 4,2% größere Gitterkonstante auf. Beim epitaktischen Aufwachsen einer Si-Schicht auf einer SiGe-Schicht führen Gitterfehlanpassungen im Silizium zu den gewünschten Verspannungen.
  • Durch Epitaxie lassen sich jedoch nicht beliebig dicke und beliebig stark verspannte Si-Schichten erzeugen. Ab einer Dicke von mehreren Lagen oder ab einem Ge-Anteil von mehr als 20% in der SiGe-Schicht werden Verspannungen durch die Bildung von Versetzungen abgebaut, die zu unerwünschten Streueffekten führen, oder aber die gebildeten Schichten sind metastabil, so dass bei Erwärmung des Materials in nachfolgenden Prozessschritten Versetzungen auftreten. Daher kann durch epitaktisches Aufwachsen von Si auf SiGe nur eine begrenzte Verspannung des Si mit einer begrenzten Schichtdicke erreicht werden.
    •
  • Aufgabe der Erfindung ist es, ein Halbleitersubstrat mit Bereichen aus verspanntem Material anzugeben, das gegenüber dem Stand der Technik deutlich verringerte Schaltzeiten ermöglicht.
  • Darüber hinaus ist es eine weitere Aufgabe der vorliegenden Erfindung, ein möglichst einfaches und kostengünstiges Verfahren zur Herstellung eines Halbleiterbauteils mit einem solchen Halbleitersubstrat anzugeben.
  • Erfindungsgemäß wird diese Aufgabe mit dem Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Patentansprüche.
  • Nach der vorliegenden Erfindung weist ein Halbleitersubstrat aus einem monokristallinen Material mit einer Kristallstruktur K einen oder mehrere Bereiche mit einer von außen aufgeprägten, permanenten Krümmung auf. Die Kristallstruktur K ist in diesen Bereichen gestaucht und/oder geweitet und/oder verzerrt.
  • Die Krümmung kann durch einen mechanischen Prozess, beispielsweise einen Biegeprozess oder eine ähnliche Verformung, induziert sein, so dass das Halbleitersubstrat aus einer Ebene herausgebogene Bereiche aufweist. Die Krümmung ist permanent induziert, was bedeutet, dass das Halbleitersubstrat nach Einbringen der Krümmungen oder Verspannungen so fixiert wird, dass die Krümmungen oder Verspannungen dauerhaft erhalten werden. Sie bringen eine lokal veränderte Gitterkonstante und/oder eine Verzerrung der Kristallstruktur in den gekrümmten Bereichen mit sich.
  • Das Halbleitersubstrat ist also beispielsweise nicht eben, sondern in sich gebogen oder gekrümmt. Es kann gleichmäßig um eine seiner Symmetrieachsen gebogen sein, so dass es die Form eines Zylindermantelsegments aufweist und die Oberflächen des Halbleitersubstrats Flächen mit koaxialen Kreissegmenten als Querschnitt bilden. Wird es dagegen um eine Achse parallel zu einer seiner Symmetrieachsen gebogen, stellen die Oberflächen des Halbleitersubstrats Flächen mit koaxialen Spiralsegmenten als Querschnitt dar. Das Halbleitersubstrat kann aber auch um mehr als eine Achse gebogen sein und eine weniger regelmäßige Form aufweisen.
  • Die Erfindung geht dabei von der Überlegung aus, dass zur Erzeugung von Verspannungen im Material aufwendige Verfahren wie die Epitaxie vermieden werden sollten. Verschiedene Materialien, beispielsweise Silizium, weisen nur eine geringe plastische Verformbarkeit auf. Diese Eigenschaft lässt sich gezielt nutzen, indem die beim Verbiegen des Materials auftretenden Kräfte in eine Stauchung und/oder Weitung und/oder Verzerrung der Kristallstruktur und damit in lokale Veränderungen der Gitterkonstante und/oder eine lokale Verzerrung der Kristallstruktur umgesetzt werden.
  • Das erfindungsgemäße Halbleitersubstrat hat den Vorteil, dass es Schichten aus verspanntem Material nahezu beliebiger Dicke aufweisen kann. Zudem ist das Halbleitersubstrat sehr robust und kann in nachfolgenden Prozessschritten problemlos erwärmt und bearbeitet werden, ohne dass Versetzungen im Material auftreten.
  • Ein solches Halbleitersubstrat kann aus verschiedenen halbleitenden Materialien hergestellt sein. Die Kristallstruktur kann eine Diamantstruktur oder eine Zinkblendestruktur sein. Als monokristallines Material kommt beispielsweise Silizium zum Einsatz, es sind aber auch andere monokristalline Materialien, insbesondere Verbindungshalbleiter, denkbar.
  • Das Halbleitersubstrat weist typischerweise eine <100>- oder <111>-Orientierung auf.
  • Das Halbleitersubstrat kann einer weiteren Bearbeitung unterzogen werden, bei der es beispielsweise mit Passivierungsschichten, Leiterbahnstrukturen und/oder Außenkontakten versehen und zu einem Halbleiterchip verarbeitet wird. Das Halbleitersubstrat kann dabei nahezu beliebig dicke und stark verspannte Schichten aufweisen. Somit lässt sich mit dem Halbleiterchip eine deutliche Verringerung der Schaltzeit erzielen.
  • Der Halbleiterchip kann zur Verwendung in einem Halbleiterbauteil auf einem Montagesubstrat angeordnet und mit diesem über elektrische Kontakte, beispielsweise über Bonddrähte oder Flip-Chip-Kontakte, verbunden sein. Als Montagesubstrat kommen verschiedene Substrate in Betracht, insbesondere Flachleiterrahmen und Umverdrahtungssubstrate.
  • Ein Halbleiterbauteil mit einem oder mehreren erfindungsgemäßen Halbleiterchips kann einen Flachleiterrahmen mit einem Innenflachleiter und Außenflachleitern aufweisen. Dabei ist der Innenflachleiter vorteilhafterweise gekrümmt, und zwar so, dass der erfindungsgemäße Halbleiterchip passgenau auf ihm angeordnet sein kann. Der Halbleiterchip ist elektrisch mit den Außenflachleitern verbunden.
  • Als Montagesubstrat kann alternativ auch ein Umverdrahtungssubstrat vorgesehen sein. Ein oder mehrere Abstandhalter können zwischen dem Umverdrahtungssubstrat und dem Halbleiterchip angeordnet sein, die die Krümmung des Halbleiterchips bewirken oder stützen. Es können auch Flip-Chip-Kontakte mit unterschiedlichen Dicken vorgesehen sein, mit denen der Halbleiterchip elektrisch mit dem Montagesubstrat verbunden ist und die gleichzeitig die Krümmung des Halbleiterchips bewirken oder stützen.
  • Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung eines Halbleiterbauteils mit mindestens einem Halbleiterchip, der ein Halbleitersubstrat umfasst. Zunächst wird dabei ein Halbleiterchip mit Bereichen aus einem monokristallinen Material, beispielsweise Silizium oder ein Verbindungshalbleiter, bereitgestellt. Außerdem wird ein Montagesubstrat zur Aufnahme des Halbleiterchips bereitgestellt, beispielsweise ein Umverdrahtungssubstrat oder ein Flachleiterrahmen.
  • Anschließend wird der Halbleiterchip auf das Substrat unter Verformen des Halbleiterchips derart, dass Verspannungen in das Halbleitersubstrat eingebracht werden, die im Halbleitersubstrat Bereiche mit Stauchungen und/oder Weitungen und/oder Verzerrungen des Kristallgitters induzieren, aufgebracht. Der Halbleiterchip wird so auf dem Montagesubstrat fixiert, dass seine Verformung und damit die Bereiche mit verformter Kristallstruktur dauerhaft erhalten bleiben.
  • Dabei kann die Krümmung des Halbleiterchips, die die gewünschte Verspannung des Materials bewirkt, schon vor der Montage des Halbleiterchips auf dem Substrat erzeugt worden sein oder auch erst während der Montage erzeugt werden. Der Halbleiterchip kann gleichmäßig in sich gebogen sein und die Form eines Zylindermantelsegments haben, er kann aber auch auf andere Weise gebogen oder verformt sein.
  • Dieses Verfahren weist verschiedene Vorteile auf. Es erlaubt das sehr einfache, schnelle und kostengünstige Einbringen von Verspannungen in das Halbleitersubstrat, beispielsweise durch einen mechanischen Prozess wie das Verbiegen des Halbleiterchips. Sehr aufwendige und zeitintensive Prozesse wie die Epitaxie und vor allem das extrem kostenintensive epitaktische Aufwachsen verspannter Schichten auf "Silicon on Glass"-Substraten sind nicht notwendig. Durch die Verformung des Halbleiterchips können unterschiedliche starke lokale Verzerrungen des Kristallgitters realisiert werden.
  • Ein besonders wichtiger Vorteil ist, dass sich mit dem erfindungsgemäßen Verfahren verspannte Bereiche mit nahezu beliebiger Dicke und starker Verspannung versetzungsfrei herstellen lassen. Denn starke Verspannungen in Materialschichten, die dicker als nur wenige Monolagen sind, erlauben eine deutliche Reduktion von Schaltzeiten des Halbleiterchips.
  • Vorteilhafterweise wird Silizium als Material für den Halbleiterchip oder zumindest für Teile des Halbleiterchips verwendet. Weil Silizium sich praktisch nicht plastisch verformen lässt, kann der Halbleiterchip nahezu bis zum spröden Bruch verformt und auf diese Weise mit stark verspannten Bereichen versehen werden.
  • Der Halbleiterchip weist vorteilhafterweise eine Vielzahl von Anschlüssen auf, die über Bonddrähte oder Flip-Chip-Kontakte mit Anschlüssen des Montagesubstrats elektrisch verbunden werden. Dabei kann die gewünschte Verformung des Halbleiterchips sehr einfach durch die elektrische Verbindung des Halbleiterchips mit dem Montagesubstrat mittels unterschiedlich dicker Flip-Chip-Kontakte erreicht werden. Während des Auflötens des Halbleiterchips und während des Erstarrens des Lotes wird dann der Halbleiterchip durch die unterschiedlich dicken Kontakte lokal näher an das Montagesubstrat gezogen und dabei in sich verformt.
  • Der Halbleiterchip kann beispielsweise auf einen Flachleiterrahmen aufgebracht werden. Dazu ist der Innenflachleiter des Flachleiterrahmens vorteilhafterweise mit der gewünschten Krümmung – beispielsweise als Kreissegment – vorgebogen, so dass sich der Halbleiterchip bei der Montage auf dem Innenflachleiter dieser Krümmung anpasst. Der Halbleiterchip kann jedoch auch schon vor der Montage gebogen oder anderweitig verformt werden.
  • Zum Anpressen des Halbleiterchips an den vorgebogenen Innenflachleiter wird vorteilhafterweise ein Bondwerkzeug benutzt, das als Gegenstück zum gekrümmten Innenflachleiter ausgeformt ist. Auf diese Weise kann eine besonders gute Anpassung des Halbleiterchips an den Innenflachleiter erzielt werden.
  • Alternativ kann der Halbleiterchip auch auf ein Umverdrahtungssubstrat aufgebracht werden. Um die gewünschte Krümmung des Halbleiterchips zu erreichen, werden vorteilhafterweise Abstandhalter auf dem Umverdrahtungssubstrat angeordnet, die nach der Montage des Halbleiterchips zwischen Halbleiterchip und dem Umverdrahtungssubstrat liegen. Diese Abstandhalter wirken in ähnlicher Weise wie unterschiedlich dicke Flip-Chip-Kontakte und halten den Halbleiterchip lokal in größerem Abstand vom Umverdrahtungssubstrat, so dass dem Halbleiterchip beim Verbinden mit dem Umverdrahtungssubstrat die gewünschte Krümmung aufgezwungen wird.
  • Mit dem erfindungsgemäßen Verfahren lässt sich eine Verspannung des Halbleitersubstrats also mit einfachen mechanischen Mitteln erzielen. Dabei kann der Prozess zum Einbringen der Verspannungen beim Aufbringen des Halbleiterchips auf ein Substrat, also in einem Schritt mit der Montage des Halbleiterchips, erfolgen. Er ist somit besonders zeitsparend. Auf technisch aufwendige Epitaxieverfahren, deren Einsatz zudem wegen der Bildung von Versetzungen enge Grenzen gesetzt sind, kann somit verzichtet werden.
    •
  • Ausführungsbeispiele der Erfindung werden im folgenden anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt schematisch ein Halbleiterbauteil gemäß einer ersten Ausführungsform der Erfindung;
  • 2 zeigt schematisch ein Halbleiterbauteil gemäß einer zweiten Ausführungsform der Erfindung;
  • 3 zeigt schematisch ein Halbleiterbauteil gemäß einer dritten Ausführungsform der Erfindung;
  • 4 zeigt schematisch ein Halbleiterbauteil gemäß einer vierten Ausführungsform der Erfindung;
  • 5 zeigt schematisch ein Halbleitersubstrat, das zu einem Zylindermantelsegment gebogen wurde.
  • Gleiche Teile sind in allen Figuren mit den gleichen Bezugszeichen versehen.
  • Das Halbleiterbauteil 1 gemäß 1 weist einen Halbleiterchip 2 auf, der auf einem Innenflachleiter 5 eines Flachleiterrahmens 3 angeordnet und über Bonddrähte 6 mit einem Außenflachleiter 4 des Flachleiterrahmens 3 elektrisch verbunden ist. Der Halbleiterchip 2, der Innenflachleiter 5, die Bonddrähte 6 und Teile des Außenflachleiters 4 sind von einem Kunststoffgehäuse 7 umschlossen.
  • Sowohl der Innenflachleiter 5 als auch der Halbleiterchip 2 sind nicht völlig eben, sondern weisen eine Krümmung auf, die durch einen Biegeprozess erzeugt wurde.
  • Da der Halbleiterchip 2 aus einem einkristallinen Material, beispielsweise aus Silizium, besteht, wird durch den Biegeprozess nicht nur die makroskopische Krümmung des Halbleiterchips 2 erreicht, sondern auch eine mikroskopische Verspannung des einkristallinen Chipmaterials, die zu lokalen Veränderungen der Gitterkonstante führt. In Bereichen, in denen das Material gedehnt wird, wird die Gitterkonstante vergrößert, in Bereichen, in denen das Material gestaucht wird, wird sie verkleinert.
  • Da die makroskopische Verbiegung des Halbleiterchips 2 dem Material die mikroskopischen Veränderungen der Gitterkonstanten und damit die Verspannung sozusagen aufzwingt, folgt die Geometrie der Verspannungen im Material der Krümmung des Halbleiterchips 2.
  • In dem Ausführungsbeispiel gemäß 1 wird der Innenflachleiter 5 vor dem Aufbringen des Halbleiterchips 2 in der gewünschten Form vorgebogen. Anschließend wird der Halbleiterchip 2, der schon gebogen oder noch eben sein kann, auf den gekrümmten Innenflachleiter 5 aufgebracht und unter Zuhilfenahme eines nicht dargestellten Bondwerkzeugs, das als Gegenstück zum vorgebogenen Innenflachleiter 5 ausgeformt ist, angepresst.
  • Über Bonddrähte 6 werden dann elektrische Verbindungen zwischen dem Halbleiterchip 2 und dem Außenflachleiter 4 hergestellt und der Halbleiterchip 2 wird mit einem Kunststoffgehäuse 7 umschlossen.
  • Je nach Anforderungen an die mikroskopischen Eigenschaften des Halbleiterchips 2, insbesondere an den lokalen Gitterabstand, kann der Halbleiterchip 2 auf unterschiedliche Weise gebogen sein. Eine Möglichkeit ist in 1 dargestellt, eine weitere in 2. Es sind jedoch auch weitere, auch ungleichmäßige Krümmungen mit komplizierteren Geometrien denkbar.
  • Durch die Wahl der Krümmung lassen sich die lokalen Eigenschaften des Halbleiterchips 2 besonders einfach und flexibel einstellen. Auf aufwendige Prozesse wie das epitaktische Aufwachsen von verspannten Kristallschichten kann verzichtet werden.
  • Es fallen daher auch weitere Nachteile von epitaktischen Schichten weg: Durch die Verbiegung des Halbleiterchips 2 kann das Kristallgitter in Schichten nahezu beliebiger Dicke beeinflusst und mit sehr starken Verspannungen versehen werden. Sowohl der Schichtdicke als auch der Stärke der Verspannungen sind jedoch bei epitaktischen Prozessen enge Grenzen gesetzt.
  • Statt auf einen Flachleiterrahmen 3 kann der Halbleiterchip 2 auch, wie in 3 dargestellt, auf ein Umverdrahtungssubstrat 8 aufgebracht und durch Flip-Chip-Kontakte 9 mit Kontaktanschlussflächen 10 des Umverdrahtungssubstrats 8 elektrisch verbunden werden.
  • Die gewünschte Krümmung des Halbleiterchips 2 wird gemäß 3 durch einen Abstandhalter 11 erreicht, der zwischen Umverdrahtungssubstrat 8 und Halbleiterchip 2 abgeordnet wird. Er unterstützt den Halbleiterchip 2 und hält ihn in der gekrümmten Position. Über die Länge des Abstandhalters 11 kann die Stärke der Krümmung eingestellt werden. Der Abstandhalter 11 kann aus einem elektrisch isolierenden Material bestehen oder aber auch aus einem leitenden. In letzterem Fall kann er als zusätzlicher Kontakt genutzt werden.
  • Anstelle eines Abstandhalters 11 kann der gekrümmte Halbleiterchip 2 auch durch Flip-Chip-Kontakte 9 unterschiedlicher Dicke unterstützt werden. 4 zeigt einen Halbleiterchip 2, der über mehrere Flip-Chip-Kontakte 9 unterschiedlicher Dicke mit dem Umverdrahtungssubstrat 8 verbunden ist.
  • Anstelle von Lotbällen können teilweise auch Lotsäulen zur Herstellung der Flip-Chip-Kontakte 9 verwendet werden. Damit können Flip-Chip-Kontakte 9 unterschiedlicher Dicke realisiert werden, die den Halbleiterchip 2 nach seiner Montage durch Auflöten auf das Umverdrahtungssubstrat 8 in seiner gekrümmten Position halten.
  • Lotsäulen können aus einem annähernd zylinderförmigen Teil aus hochschmelzendem Kupfer bestehen, der beispielsweise galvanisch abgeschieden sein kann, und einer Kappe aus einem Lotdepot, über das die elektrische und mechanische Verbindung erfolgt. Lotsäulen haben allgemein den Vorteil, dass sie bei gleicher Höhe einen geringeren Durchmesser habe als Lotkugeln und daher eine höhere Anschlussdichte ermöglichen.
  • Die vorliegende Erfindung gemäß 4 nutzt zusätzlich die Tatsache aus, dass Lotsäulen sehr einfach in verschiedenen Höhen hergestellt werden können und somit für die Einstellung der gewünschten Krümmung des Halbleiterchips 2 sehr gut geeignet sind.
  • Das erfindungsgemäße Halbleiterbauteil 1 ermöglicht gegenüber herkömmlichen Bauteilen deutlich reduzierte Schaltzeiten, weil der Halbleiterchip 2 durch Verbiegung eingebrachte Verzerrungen des Kristallgitters aufweist, die zu einer höheren Beweglichkeit der Ladungsträger führen.
  • Heute werden bei epitaktischen SiGe-Schichten mit 80% Silizium und 20% Germanium, die auf einem Silizium-Substrat aufgewachsen sind, Dehnungen bzw. Stauchungen der Gitterstruktur mit einer um Δl/l ≈ 1% veränderten Gitterkonstante erreicht, wobei l eine charakteristische Länge, beispielsweise die Gitterkonstante bezeichnet.
  • Um einen gleich starken Effekt in einem erfindungsgemäßen Halbleiterbauteil durch Verformung des Halbleitersubstrats zu erzielen, kann der Halbleiterchip 2 zu einem Zylindermantel segment verbogen werden, so dass sein Querschnitt wie in 5 dargestellt eine Kreisbahn bildet.
  • Aus der Rechnung
    Figure 00130001
    ergibt sich für eine Chipdicke d von 100 μm und eine Chiplänge 1 von 4 mm ein Biegeradius r von 5,4 mm. Mit dem Elastizitätsmodul E von Silizium, der hier wegen der Anisotropie der Kristallstruktur nur größenordnungsmäßig korrekt mit E ≈ 100 GPa angesetzt wird, lässt sich daraus die maximal auftretende Querkontraktionsspannung L berechnen:
    Figure 00130002
  • Sie liegt damit deutlich unter der Bruchspannung für Silizium von ca. 300 MPa. Mit d << r ergibt sich für den Öffnungswinkel α ≈ 42° und damit für die Durchbiegung b ≈ 350 μm.
  • Eine solche Durchbiegung b ist beispielweise bei der Montage des Halbleiterchips auf einem Montagesubstrat leicht erreichbar. Bei größeren Chipdicken d und kleineren Biegeradien r sind auf einfache Weise auch stärkere Verspannungen zu realisieren, ohne dass die Bruchspannung von Silizium erreicht wird.
    • 1
    Halbleiterbauteil
    2
    Halbleiterchip
    3
    Flachleiterrahmen
    4
    Außenflachleiter
    5
    Innenflachleiter
    6
    Bonddrähte
    7
    Kunststoffgehäuse
    8
    Umverdrahtungssubstrat
    9
    Flip-Chip-Kontakt
    10
    Kontaktanschlussfläche
    11
    Abstandhalter
    1
    Länge
    Δl
    Längenänderung
    d
    Dicke
    r
    Biegeradius
    b
    Durchbiegung
    α
    Öffnungswinkel

Claims (25)

  1. Halbleitersubstrat aus einem monokristallinen Material mit einer Kristallstruktur K, dadurch gekennzeichnet, dass das Halbleitersubstrat einen oder mehrere Bereiche mit einer von außen aufgeprägten, permanenten Krümmung aufweist und die Kristallstruktur K in diesen Bereichen gestaucht und/oder geweitet und/oder verzerrt ist.
  2. Halbleitersubstrat nach Anspruch 1, dadurch gekennzeichnet, dass das monokristalline Material eine Diamantstruktur aufweist.
  3. Halbleitersubstrat nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als monokristallines Material Silizium vorgesehen ist.
  4. Halbleitersubstrat nach Anspruch 1, dadurch gekennzeichnet, dass das monokristalline Material eine Zinkblendestruktur aufweist.
  5. Halbleitersubstrat nach Anspruch 4, dadurch gekennzeichnet, dass als monokristallines Material ein Verbindungshalbleiter vorgesehen ist.
  6. Halbleitersubstrat nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleitersubstrat eine <100>-Orientierung aufweist.
  7. Halbleitersubstrat nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleitersubstrat eine <111>-Orientierung aufweist.
  8. Halbleiterchip mit einem Halbleitersubstrat nach einem der Ansprüche 1 bis 7.
  9. Halbleiterbauteil mit mindestens einem Halbleiterchip nach Anspruch 8.
  10. Halbleiterbauteil nach Anspruch 9, das ein Montagesubstrat zur Aufnahme des Halbleiterchips aufweist, dadurch gekennzeichnet, dass der Halbleiterchip über Bonddrähte elektrisch mit dem Montagesubstrat verbunden ist.
  11. Halbleiterbauteil nach Anspruch 9, das ein Montagesubstrat zur Aufnahme des Halbleiterchips aufweist, dadurch gekennzeichnet, dass der Halbleiterchip über Flip-Chip-Kontakte elektrisch mit dem Montagesubstrat verbunden ist.
  12. Halbleiterbauteil nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass als Montagesubstrat ein Flachleiterrahmen vorgesehen ist.
  13. Halbleiterbauteil nach Anspruch 12, dadurch gekennzeichnet, dass der Flachleiterrahmen einen gekrümmten Innenflachleiter und Außenflachleiter aufweist und der Halbleiterchip auf dem gekrümmten Innenflachleiter angeordnet ist.
  14. Halbleiterbauteil nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass als Montagesubstrat ein Umverdrahtungssubstrat vorgesehen ist.
  15. Halbleiterbauteil nach Anspruch 14, dadurch gekennzeichnet, dass ein oder mehrere Abstandhalter zwischen dem Halbleiterchip und dem Umverdrahtungssubstrat angeordnet sind.
  16. Halbleiterbauteil nach Anspruch 11, dadurch gekennzeichnet, dass die Flip-Chip-Kontakte zumindest teilweise unterschiedliche Dicken aufweisen.
  17. Verfahren zur Herstellung eines Halbleiterbauteils mit mindestens einem Halbleiterchip mit einem Halbleitersubstrat, das folgende Schritte umfasst: – Bereitstellen eines Halbleiterchips mit Bereichen aus einem monokristallinen Material mit einer Kristallstruktur K, – Bereitstellen eines Montagesubstrats, – Aufbringen des Halbleiterchips auf das Montagesubstrat unter Verformen des Halbleiterchips derart, dass Verspannungen in das Halbleitersubstrat eingebracht werden, die im Halbleitersubstrat Bereiche mit Stauchungen und/oder Weitungen und/oder Verzerrungen der Kristallstruktur K bewirken, – Fixieren des verformten Halbleiterchips derart, dass die eingebrachten Verspannungen die Kristallstruktur K dauerhaft dauerhaft stauchen und/oder weiten und/oder verzerren.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass der Halbleiterchip über Bonddrähte elektrisch mit dem Montagesubstrat verbunden wird.
  19. Halbleiterbauteil nach Anspruch 17, dadurch gekennzeichnet, dass der Halbleiterchip über Flip-Chip-Kontakte elektrisch mit dem Montagesubstrat verbunden wird.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass die gewünschte Krümmung des Halbleiterchips über die elektrische Verbindung des Halbleiterchips mit dem Montagesubstrat mittels unterschiedlich dicker Flip-Chip-Kontakte eingestellt wird.
  21. Halbleiterbauteil nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass als Montagesubstrat ein Flachleiterrahmen verwendet wird.
  22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass der Flachleiterrahmen einen gekrümmten Innenflachleiter und Außenflachleiter aufweist und der Halbleiterchip auf dem gekrümmten Innenflachleiter des Flachleiterrahmens angeordnet und elektrisch mit Außenflachleitern des Flachleiterrahmens verbunden wird.
  23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass zur Anordnung des Halbleiterchips auf dem gekrümmten Innenflachleiter unter Erzeugung einer der Krümmung des Innenflachleiters angepassten Verbiegung des Halbleiterchips ein Bondwerkzeug, das als Gegenstück zum gekrümmten Innenflachleiter ausgeformt ist, zum Anpressen des Halbleiterchips verwendet wird.
  24. Verfahren nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass als Montagesubstrat ein Umverdrahtungssubstrat verwendet wird.
  25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass ein oder mehrere Abstandhalter auf dem Umverdrahtungssubstrat angeordnet werden, deren Höhen so gewählt werden, dass sie die Einstellung einer gewünschten Krümmung des Halbleiterchips bewirken.
DE102005051332A 2005-10-25 2005-10-25 Halbleitersubstrat, Halbleiterchip, Halbleiterbauteil und Verfahren zur Herstellung eines Halbleiterbauteils Expired - Fee Related DE102005051332B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005051332A DE102005051332B4 (de) 2005-10-25 2005-10-25 Halbleitersubstrat, Halbleiterchip, Halbleiterbauteil und Verfahren zur Herstellung eines Halbleiterbauteils
US11/552,702 US7566585B2 (en) 2005-10-25 2006-10-25 Semiconductor component and method for production of a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005051332A DE102005051332B4 (de) 2005-10-25 2005-10-25 Halbleitersubstrat, Halbleiterchip, Halbleiterbauteil und Verfahren zur Herstellung eines Halbleiterbauteils

Publications (2)

Publication Number Publication Date
DE102005051332A1 true DE102005051332A1 (de) 2007-04-26
DE102005051332B4 DE102005051332B4 (de) 2007-08-30

Family

ID=37905386

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005051332A Expired - Fee Related DE102005051332B4 (de) 2005-10-25 2005-10-25 Halbleitersubstrat, Halbleiterchip, Halbleiterbauteil und Verfahren zur Herstellung eines Halbleiterbauteils

Country Status (2)

Country Link
US (1) US7566585B2 (de)
DE (1) DE102005051332B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008256825A (ja) * 2007-04-03 2008-10-23 Hitachi Displays Ltd 表示装置
US8283766B2 (en) * 2010-09-02 2012-10-09 Oracle America, Inc Ramp-stack chip package with static bends
US9082632B2 (en) 2012-05-10 2015-07-14 Oracle International Corporation Ramp-stack chip package with variable chip spacing
US20150097286A1 (en) * 2013-04-12 2015-04-09 Xintec Inc. Chip package and method for fabricating the same
KR20200139390A (ko) 2019-06-04 2020-12-14 삼성전자주식회사 본딩 장치 및 그를 포함하는 반도체 패키지의 제조 설비

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004007690B3 (de) * 2004-02-16 2005-10-13 Infineon Technologies Ag Integrierte Schaltungsanordnung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0689233B1 (de) * 1994-06-24 2008-10-15 Sumitomo Electric Industries, Limited Wafer und sein Herstellungsverfahren
TW452982B (en) * 1998-10-05 2001-09-01 Seiko Epson Corp Semiconductor device and method for producing the same
JP3265301B2 (ja) * 2000-06-05 2002-03-11 株式会社東芝 半導体装置とその製造方法
US20030017626A1 (en) * 2001-07-23 2003-01-23 Motorola Inc. Method and apparatus for controlling propagation of dislocations in semiconductor structures and devices
US6893936B1 (en) 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004007690B3 (de) * 2004-02-16 2005-10-13 Infineon Technologies Ag Integrierte Schaltungsanordnung

Also Published As

Publication number Publication date
US7566585B2 (en) 2009-07-28
DE102005051332B4 (de) 2007-08-30
US20070092992A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
DE1127000C2 (de) Verfahren zum mechanisch festen verbinden eines verformbaren duennen elektrodendrahtes mit einem kristallinen halbleiterkoerper
DE19651566B4 (de) Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte
DE102005051332B4 (de) Halbleitersubstrat, Halbleiterchip, Halbleiterbauteil und Verfahren zur Herstellung eines Halbleiterbauteils
DE102009031371B4 (de) Läufer und Verfahren zur Herstellung eines Läufers einer elektrischen Maschine
DE102011075365B4 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102007037538A1 (de) Baugruppe sowie Herstellung einer Baugruppe
DE102013113232A1 (de) Gehäuste Halbleitervorrichtung mit Zugspannung und Verfahren zur Herstellung einer gehäusten Halbleitervorrichtung mit Zugspannung
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2454605C2 (de) Halbleiterbauelement
EP2593963A1 (de) Halbleiterbauelement, substrat und verfahren zur herstellung einer halbleiterschichtenfolge
DE102018130147A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
EP0185787A1 (de) Plastikumhülltes Halbleiterbauelement
DE102020118446A1 (de) Verbindungselement
DE102010038130B4 (de) Dickdraht-Bondanordnung und Verfahren zum Herstellen
DE112022002498T5 (de) Bonddraht für Halbleitervorrichtungen
DE3230376C2 (de) Draht aus Gold oder Goldlegierung
DE1514727A1 (de) Herstellung von pn-UEbergaengen durch plastische Verformung von Halbleitern
WO2015169603A1 (de) Verfahren und vorrichtung zum permanenten bonden
DE10126508B4 (de) Vorrichtung mit mittels Spritzgusstechnik verpackten elektronischen Bauteilen, Spritzgusswerkzeug und Verfahren zum Verpacken von elektronischen Bauteilen
WO1999026287A1 (de) Siliziumfolie als träger von halbleiterschaltungen als teil von karten
WO1997020350A2 (de) Halbleiterbauelement mit schottkykontakt und verfahren zu dessen herstellung
DE102021121625B3 (de) Verfahren zum Herstellen einer wenigstens ein aktives elektronisches Bauelement und wenigstens ein passives Bauelement aufweisenden elektronischen Baugruppe
CH693052A5 (de) Vorrichtung und Verfahren zum Aufbringen von integrierten Schaltungen auf einen Rahmen mit Anschlussfingern.
DE102006010273B4 (de) Verfahren zur Herstellung einer verspannten Schicht auf einem spannungskompensierten Schichtstapel mit geringer Defektdichte, Schichtstapel und dessen Verwendung
DE102022209804A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen, sowie ein Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee