EP2593963A1 - Halbleiterbauelement, substrat und verfahren zur herstellung einer halbleiterschichtenfolge - Google Patents

Halbleiterbauelement, substrat und verfahren zur herstellung einer halbleiterschichtenfolge

Info

Publication number
EP2593963A1
EP2593963A1 EP11745713.5A EP11745713A EP2593963A1 EP 2593963 A1 EP2593963 A1 EP 2593963A1 EP 11745713 A EP11745713 A EP 11745713A EP 2593963 A1 EP2593963 A1 EP 2593963A1
Authority
EP
European Patent Office
Prior art keywords
substrate
semiconductor
impurities
layer sequence
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP11745713.5A
Other languages
English (en)
French (fr)
Inventor
Peter Stauss
Patrick Rode
Philipp Drechsel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of EP2593963A1 publication Critical patent/EP2593963A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Definitions

  • the present application relates to a semiconductor device, a substrate for the production of a semiconductor device and a method for producing a
  • One object is to specify a semiconductor component which can be produced in a simplified and reliable manner. Furthermore, a substrate and a method are to be specified with which semiconductor layers can be deposited homogeneously and reliably.
  • a semiconductor device includes a semiconductor body mounted on a nitride
  • Compound semiconductor material based and a substrate on which the semiconductor body is disposed on. In the substrate targeted impurities are formed.
  • the semiconductor layer sequence is deposited on a substrate in an embodiment, wherein in the substrate targeted impurities are formed.
  • the semiconductor layer sequence can be separated
  • nitridic compound semiconductors in the present context means that the active epitaxial layer sequence or at least one layer thereof is a nitride Ii / V compound semiconductor material, preferably
  • this material need not necessarily have a mathematically exact composition according to the above formula. Rather, it may have one or more dopants as well as additional ingredients that are the characteristic
  • An impurity is understood to mean that the substrate is at least partially interspersed with impurities from one of a base material of the substrate Material.
  • the foreign atoms can, for example, at lattice sites of the substrate crystal or between
  • Targeted contamination in this context means, in particular, that the impurities are introduced in a defined manner in the production of the substrate, for example by targeted provision of the material for the impurities.
  • a substrate which is optimized for the lowest possible contamination during production and contains only residues of a foreign material that are not completely avoidable due to production is not considered to be contaminated in a targeted manner.
  • the impurities are in particular to increase the upper yield point of the substrate
  • the upper yield point thus provides a transition from one elastic region to one
  • the upper yield point can be increased so that the in the deposition of
  • Bracing leads to no or at least no significant plastic deformation.
  • the deposition can take place in the elastic region of the substrate.
  • the contaminants are formed such that the substrate acts on the substrate
  • Optoelectronic semiconductor devices can be increased by the use of targeted contaminated substrates.
  • the thickness of a substrate with intentionally introduced impurities to a substrate without such impurities be reduced without the upper yield point is exceeded.
  • the material requirements can be reduced and the production costs are reduced.
  • the impurities especially with regard to the material and the concentration, are expediently designed such that they increase the upper yield strength of the substrate.
  • the impurities are formed at a concentration of between 1 * 10 14 cm -3 and 1 * 10 cm m of the substrate.
  • Impurities can be electrically active (ie the
  • the impurities contain carbon, nitrogen, boron or oxygen. Furthermore, the
  • Contaminants may be formed with at least two of these materials, for example with oxygen and carbon, or with oxygen and boron.
  • oxygen and carbon or with oxygen and boron.
  • concentration of impurities is
  • the concentration of impurities is preferably between 1 * 10 14 cm -3 and
  • the deposition of the nitridic substance takes place, preferably epitaxially
  • Compound semiconductor material preferably such that the semiconductor layer sequence is compressively clamped at a deposition temperature with respect to the substrate (or pressure-spanned referred to). That is, that
  • Compound semiconductor material assumes a lattice constant that is smaller in the lateral plane than an intrinsic lattice constant of the compound semiconductor material. Upon cooling of the semiconductor layer sequence, the risk is reduced that the difference of the thermal
  • the strain at room temperature is at most 10%, more preferably at most 5%, most preferably at most 1%.
  • the substrate has a silicon surface that acts as a deposition plane
  • the substrate can be used in particular as a
  • Silicon bulk substrate or as an SOI Silicon On
  • Insulator substrate be formed.
  • the silicon surface is a (111) plane of the substrate.
  • Orientation is distinguished from other orientations by an increased upper yield point. Furthermore, due to its hexagonal symmetry, a (111) plane is particularly suitable for the deposition of nitridic
  • Semiconductor device preferably forms a functional region of the semiconductor device. In other words, the relevant for the functionality of the semiconductor device area outside the substrate is formed. Compared to a silicon-based semiconductor device in which the devices are typically at least partially embedded in the device
  • the semiconductor body has an active region which is provided for generating and / or for receiving radiation.
  • the decisive for the efficiency of the device in its operation active area is thus formed outside the substrate.
  • Semiconductor device as a, preferably active,
  • a transistor such as a high electron mobility transistor (HEMT) or as a bipolar transistor with
  • HBT Heterojunction bipolar transistor
  • Compound semiconductor material is suitable.
  • Such a substrate can also be used for the deposition of other III-V compound semiconductor materials, for example on the basis of phosphidic
  • On phosphidic compound semiconductors in this context means that the semiconductor body, in particular the active region preferably Al n Ga m I Ni n - m P, wherein 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1,
  • composition according to the above formula may contain one or more dopants as well as additional
  • the above formula includes only the essential constituents of the crystal lattice (Al, Ga, I n, P), even if these may be partially replaced by small amounts of other substances.
  • the substrate can be at least partially removed or thinned, for example mechanically, chemically or by means of coherent radiation.
  • the semiconductor layer sequence can be fixed to a carrier, which in particular mechanically stabilizes the semiconductor layer sequence.
  • a semiconductor device in which a growth substrate is removed is also referred to as a thin-film semiconductor device.
  • a light-emitting diode chip may be formed as a thin-film semiconductor component and in particular by at least one of the following characteristic
  • Characteristics distinguish: on a first end facing a carrier element
  • Epitaxial layer sequence is applied or formed a reflective layer that at least a portion of the generated in the epitaxial layer sequence
  • the epitaxial layer sequence reflects electromagnetic radiation back into them; the epitaxial layer sequence has a thickness in the range of 20 microns or less, more preferably in the range of 10 microns;
  • the epitaxial layer sequence contains at least one
  • Semiconductor layer having at least one surface which has a blending structure which, in the ideal case, results in an approximately ergodic distribution of the light in the epitaxial epitaxial layer sequence, i. it has as ergodically stochastic scattering behavior as possible.
  • a thin-film light-emitting diode chip is, to a good approximation, a Lambert surface radiator and is therefore particularly well suited for use in a headlight.
  • the described method and the described substrate are particularly suitable for the production of the semiconductor device described.
  • Figure 1 shows a first embodiment of a
  • FIGS. 2A to 2D show a first exemplary embodiment of a method for producing a semiconductor component on the basis of intermediate steps respectively shown in a schematic sectional view
  • FIGS. 3A to 3D show a second exemplary embodiment of a method for producing a semiconductor component on the basis of intermediate steps respectively shown in a schematic sectional view
  • Figure 1 is an embodiment of a
  • Semiconductor device 1 shown which is exemplarily formed as a thin-film LED chip.
  • the semiconductor component 1 has a semiconductor body 2 with a semiconductor layer sequence.
  • Semiconductor layer sequence which forms the semiconductor body is preferably epitaxially deposited on a substrate 3, for example by means of MOVPE or MBE.
  • the substrate 3 impurities 4 are formed, which are arranged on lattice sites or between adjacent lattice sites in the crystal structure of the substrate.
  • a substrate in particular, a volume silicon substrate is suitable.
  • SOI substrate it is also possible to use an SOI substrate.
  • the substrate has a
  • Silicon Semiconductor body facing surface in (111) orientation. In this orientation, silicon has an increased upper yield point. Silicon is further characterized by a high thermal conductivity. Furthermore, silicon substrates are in particular compared to others
  • Compound semiconductor material such as sapphire, silicon carbide or gallium nitride over a large area and inexpensive available.
  • the impurities 4 are preferably with a
  • the impurities may be electrically active or electrically inactive.
  • the impurities contain carbon, nitrogen, boron or oxygen.
  • the concentration of impurities is preferably between and including 1 * 10 17 cm -3
  • the concentration of impurities is preferably between 1 * 10 14 cm -3 and
  • Contaminants may be formed with at least two of these materials, for example with oxygen and carbon, or with oxygen and boron.
  • the substrate withstands a strain of at least 0.5 GPa, preferably of at least 1.0 GPa, without any plastic deformation occurring.
  • the semiconductor body 2 has an intermediate region 25 which adjoins the substrate 3. On the substrate
  • Component region 21 is formed.
  • the semiconductor layers of the semiconductor body 2 are based in each case on Al n Ga m In n m - n with 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and
  • the device region 21 has one for the production of
  • Semiconductor layer 24 is arranged.
  • charge carriers can be supplied from a first contact 91 and a second contact 92 different sides are injected into the active region 23 and recombine there under the emission of radiation.
  • the device region 21 preferably has a thickness of between 2 ym inclusive and 8 ym inclusive, more preferably between 4 ym inclusive and
  • Semiconductor device 1 but can also larger or
  • Substrate 3 may be between the active region 21 and the
  • Substrate 3, in particular on the intermediate region 25 facing side of the device region 21 may be formed a Bragg mirror which reflects in operation in the direction of the substrate radiated radiation.
  • the semiconductor layers of the intermediate region 25 serve primarily to increase the quality of the
  • the intermediate region 25 has a nucleation
  • Buffer layer 26 a transition layer 27 and a
  • Bracing region 28 which are sequentially deposited on the substrate.
  • Buffer layer 26 is formed on the basis of A1N. This layer serves for embossing the substrate 3 and has a thickness between 50 nm and 300 nm, for example 200 nm.
  • the downstream transition layer is based on AlGaN and is to, for example, gradual or continuous, increase the gallium content provided.
  • the bracing region 28 is for forming a compressive strain at the deposition temperature
  • a GaN layer is suitable, into which one or more AlGaN layers, for example 2 to 3 AlGaN layers
  • the thickness of the bracing region is preferably between 2 ⁇ m and 3 ⁇ m, for example 2.5 ⁇ m.
  • the strain is preferably at most 10%, more preferably at most 5%, most preferably at most 1%.
  • the intermediate region 25 is largely independent of the subsequent component region and can therefore also be used for other optoelectronic or electronic components
  • the semiconductor device of the present disclosure is a semiconductor device of the present disclosure.
  • described embodiment may also be designed as an electronic semiconductor device, such as a semiconductor device for high frequency technology or for power electronics.
  • a semiconductor device for high frequency technology or for power electronics for example, that can
  • the functional layers are thus formed outside the substrate 3.
  • the impurities 4 can therefore be introduced into the substrate to increase the upper yield point and thus bring about improved homogeneity of the deposition of the semiconductor layers, without the impurities having a negative influence on the functionality of the semiconductor components.
  • FIG. 2A to 2D Semiconductor devices is further processed, is shown in Figures 2A to 2D.
  • the method is described by way of example with reference to the production of a thin-film light-emitting diode chip, wherein for the sake of simplicity, only the region of the semiconductor layer sequence is shown, from which a semiconductor body emerges for a semiconductor component.
  • a substrate 3 which is specifically provided with impurities 4, provided.
  • the substrate can be produced for example by means of a Czochralski method or by means of a floating zone method.
  • a substrate 3 produced in the floating zone process can be distinguished by improved crystal quality.
  • the material provided for the formation of the impurity can be offered in the production so that it in the
  • Crystal of the substrate is installed on the lattice sites or between lattice sites.
  • a semiconductor layer sequence 20 is epitaxially deposited with an intermediate region 25 and a device region 21, these regions as in
  • the impurities 4 are preferably introduced with a concentration such that the deposition of the
  • the substrate holds by means of the impurities 4 during the deposition, ie at temperatures of about
  • connecting layer 6 for example, a solder or an electrically conductive adhesive layer on a
  • the support 8 does not have to satisfy the high crystalline properties of a growth substrate and can be chosen for other properties, for example in the
  • a semiconductor material such as silicon, germanium or gallium arsenide, or a suitable
  • a mirror layer 7 is formed between the carrier 8 and the semiconductor layer sequence 2.
  • the mirror layer is provided for the reflection of the radiation generated during operation in the active region 23.
  • Mirror layer preferably contains a metal with a high reflectivity for those generated in the active region
  • Radiation or a metallic alloy In the visible spectral range, for example, aluminum, silver, rhodium, palladium, nickel or chromium is suitable.
  • the carrier 8 serves for the mechanical stabilization of
  • the substrate 3 is no longer necessary for this purpose and can be removed, for example wet-chemically (Figure 2C).
  • Figure 2C wet-chemically
  • a surface of the semiconductor layer sequence facing away from the carrier 8 is provided with a structuring 29, for example a roughening.
  • Radiation can be increased in this way.
  • material of the intermediate region 25 is partially removed.
  • Transition layer 27 are completely removed, so that the structuring 29 can be formed in the bracing 29.
  • a first contact 91 and a second contact 92 are formed, for example by means of vapor deposition or sputtering.
  • One Completed thin-film semiconductor device is shown in Figure 2D.
  • Semiconductor layer sequence 20 itself can take place as described in connection with FIG. 2A.
  • Recesses 55 are formed facing away from each other, extending through the active region 23 into the first
  • Semiconductor layer 22 extend into it.
  • the first semiconductor layer 22 is electrically contacted with a first connection layer 51.
  • the second semiconductor layer 24 is provided with a second
  • Terminal layer 52 contacted electrically.
  • Connecting layer extends partially between the
  • the second connection layer 32 is in operation
  • Connection layer is particularly suitable for one of
  • connection layers 51, 52 can be applied by means of vapor deposition or sputtering.
  • the first insulation layer extends in regions between the first connection layer 51 and the second connection layer 52, so that these layers are electrically insulated from one another.
  • an oxide such as silicon oxide or a nitride, such as silicon nitride, is suitable for the insulating layer.
  • a carrier 8 is fixed by means of a bonding layer 6.
  • Connecting layer may be as described in connection with the first embodiment described in Figures 2A to 2D.
  • the substrate 3 As shown in Fig. 3C, the substrate 3, the
  • a radiation exit surface 200 of the semiconductor body 2 facing away from the carrier 8 is provided with a structuring 29 for increasing the coupling-out efficiency. This can be done before or after the exposure of the second connection layer 52.
  • a first contact 91 which is electrically conductively connected to the first semiconductor layer 22 via the first connection layer 51
  • a second contact 92 which is electrically conductively connected to the second semiconductor layer 24 via the second connection layer 52, is formed.
  • the second contact 92 is in the lateral direction of the
  • the radiation exit surface 200 is thus free of external electrical contact. The emerging from the radiation exit surface
  • Radiation power can be increased.
  • the contacts 91, 92 are arranged on different sides of the carrier 8.
  • contacts can also be arranged on the same side.
  • FIG. 4 shows results of measurements of the curvature C (in km -1 ) as a function of the deposition time t (in s) for
  • Curves 401 and 402 show the shape of the curvature C for two silicon substrates produced by the floating zone method, which differ in the concentration of impurities.
  • the curve 302 is a
  • Pollution is characterized by nitrogen.
  • concentration of the nitrogen impurity is about 10 14 cm -3 .
  • a curve 403 refers to a substrate deposited by the Czochralski method with an oxygen impurity concentration of about 10 17 cm -3 .
  • the curve 403 shows in the range between 4500 s and 9000 s a largely linear course with a substantially constant slope.
  • the slope suddenly increases by more than 7000 s.
  • the curvature can be reduced so that the deposition on the substrates in the lateral direction can be particularly homogeneous.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Halbleiterbauelement (1) mit einem Halbleiterkörper (2), der auf einem nitridischen Verbindungshalbleitermaterial basiert, und mit einem Substrat (3), auf dem der Halbleiterkörper angeordnet ist, angegeben. In dem Substrat sind gezielt Verunreinigungen ausgebildet. Weiterhin werden ein Substrat und ein Verfahren zur Herstellung einer Halbleiterschichtenfolge (20) für ein Halbleiterbauelement (1) angegeben.

Description

Beschreibung
Halbleiterbauelement, Substrat und Verfahren zur Herstellung einer Halbleiterschichtenfolge
Die vorliegende Anmeldung betrifft ein Halbleiterbauelement, ein Substrat für die Herstellung eines Halbleiterbauelements sowie ein Verfahren zur Herstellung einer
Halbleiterschichtenfolge für ein Halbleiterbauelement.
Während der epitaktischen Abscheidung von nitridischem
Verbindungshalbleitermaterial auf einem Aufwachssubstrat kann eine Verspannung der abgeschiedenen Halbleiterschichten relativ zum Aufwachssubstrat zu einer Verbiegung des
Aufwachssubstrats führen. Eine solche Verbiegung kann
bewirken, dass das Aufwachssubstrat nicht mehr vollflächig auf dem Substrathalter aufliegt, wodurch die thermische
Anbindung zum Substrathalter beeinträchtigt wird. Dies kann eine inhomogene Abscheidung der Halbleiterschichten
verursachen .
Eine Aufgabe ist es, ein Halbleiterbauelement anzugeben, das vereinfacht und zuverlässig herstellbar ist. Weiterhin soll ein Substrat sowie ein Verfahren angegeben werden, mit dem Halbleiterschichten homogen und zuverlässig abgeschieden werden können.
Diese Aufgabe wird durch ein Halbleiterbauelement, ein
Substrat beziehungsweise ein Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Patentansprüche. In einer Ausführungsform weist ein Halbleiterbauelement einen Halbleiterkörper, der auf einem nitridischen
Verbindungshalbleitermaterial basiert, und ein Substrat, auf dem der Halbleiterkörper angeordnet ist, auf. In dem Substrat sind gezielt Verunreinigungen ausgebildet.
Bei einem Verfahren zur Herstellung einer
Halbleiterschichtenfolge auf der Basis eines nitridischen Verbindungshalbleitermaterials wird in einer Ausführungsform die Halbleiterschichtenfolge auf einem Substrat abgeschieden, wobei in dem Substrat gezielt Verunreinigungen ausgebildet sind. Zur Herstellung von Halbleiterbauelementen können aus der Halbleiterschichtenfolge durch Vereinzelung
Halbleiterkörper für Halbleiterbauelemente hervorgehen.
„Auf nitridischen Verbindungshalbleitern basierend" bedeutet im vorliegenden Zusammenhang, dass die aktive Epitaxie- Schichtenfolge oder zumindest eine Schicht davon ein Nitrid- Ii I /V-Verbindungshalbleitermaterial , vorzugsweise
AlnGamIni-n-mN umfasst, wobei 0 < n < 1, 0 < m < 1 und n+m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen
physikalischen Eigenschaften des AlnGamIni-n-mN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (AI, Ga, In, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Unter einer Verunreinigung wird verstanden, dass das Substrat zumindest bereichsweise durchsetzt ist mit Fremdatomen aus einem von einem Grundmaterial des Substrats verschiedenen Material. Die Fremdatome können beispielsweise an Gitterplätzen des Substrat-Kristalls oder zwischen
benachbarten Gitterplätzen eingebaut sein.
Eine gezielte Verunreinigung bedeutet in diesem Zusammenhang insbesondere, dass die Verunreinigungen bei der Herstellung des Substrats in definierter Weise eingebracht werden, beispielsweise durch gezieltes Anbieten des Materials für die Verunreinigungen. Ein Substrat, das bei der Fertigung auf eine möglichst geringe Verunreinigung hin optimiert ist und lediglich fertigungsbedingt nicht vollständig vermeidbare Rückstände eines Fremdmaterials enthält, wird dagegen nicht als gezielt verunreinigt angesehen.
Die Verunreinigungen sind insbesondere zur Erhöhung der oberen Fließgrenze (upper yield point) des Substrats
vorgesehen. Oberhalb der oberen Fließgrenze tritt eine plastische Verformung ein. Die obere Fließgrenze stellt also einen Übergang von einem elastischen Bereich zu einem
plastischen Bereich dar. Insbesondere verhält sich die
Antwort eines Materials nicht mehr proportional zur
einwirkenden Verspannung. Je höher die obere Fließgrenze ist, desto höher kann die einwirkende Verspannung sein, ohne dass eine plastische Verformung auftritt.
Im Unterschied zu einer elastischen Verformung geht ein
Material bei einer plastischen Verformung bei Wegnahme der Verspannung nicht mehr in seinen Ausgangszustand zurück.
Bei einer plastischen Verformung eines Kristalls können
Versetzungen im Substrat wandern und/oder es können neue Versetzungen entstehen. Der Zusammenhang zwischen plastischer Deformation und der Bewegung von Versetzungen ist im
Zusammenhang mit der Härtung von Metallen in dem Artikel „Solid Solution Hardening & Strength" in Technical Tidbits, Vol. 2, No. 10 (Oktober 2000), veröffentlicht durch Brush Wellman Inc., Cleveland, beschrieben.
Mittels der Verunreinigungen kann die obere Fließgrenze derart erhöht werden, dass die bei der Abscheidung der
Halbleiterschichtenfolge auf das Substrat einwirkende
Verspannung zu keiner oder zumindest keiner wesentlichen plastischen Verformung führt. Mit anderen Worten kann die Abscheidung im elastischen Bereich des Substrats erfolgen.
Vorzugsweise sind die Verunreinigungen derart ausgebildet, dass das Substrat einer auf das Substrat einwirkenden
Verspannung von bis zu 0,5 GPa, bevorzugt von bis zu 1,0 GPa, standhält, ohne eine plastische Verformung zu erfahren. Bei der Abscheidung von Halbleitermaterial, etwa auf der Basis von nitridischen Verbindungshalbleitern, nimmt die auf das Substrat einwirkende Spannung mit zunehmender Schichtdicke des Halbleitermaterials zu. Weiterhin ist die Verspannung umso größer, je größer die Gitterfehlanpassung zwischen dem Substrat und dem Halbleitermaterial ist. Je höher die obere Fließgrenze ist, desto größer kann also die Schichtdicke sein, ohne dass eine plastische Verformung eintritt. Die Verformung des Substrats ist in diesem Fall im Wesentlichen durch dessen Eigenschaften im elastischen Bereich bestimmt.
Es hat sich herausgestellt, dass sich - entgegen dem
grundsätzlichen Bestreben, die Kristallqualität mindernde Verunreinigungen weitestgehend zu eliminieren - die
Zuverlässigkeit des Herstellungsverfahrens für
Halbleiterschichtenfolgen für elektronische oder
optoelektronische Halbleiterbauelemente durch die Verwendung von gezielt verunreinigten Substraten erhöhen lässt. Insbesondere kann Halbleitermaterial mit einer
vergleichsweise hohen Dicke, etwa 3 ym oder mehr, mit hoher kristalliner Qualität und Homogenität in lateraler Richtung, also senkrecht zur Abscheiderichtung, hergestellt werden. Die Gefahr einer in lateraler Richtung inhomogenen Abscheidung ist aufgrund der reduzierten Verformung des Substrats und insbesondere einer damit verbundenen gleichmäßigeren
thermischen Anbindung verringert.
Weiterhin kann bei einer vorgegebenen während der Abscheidung der Halbleiterschichten auf das Substrat einwirkenden
maximalen Verspannung die Dicke eines Substrats mit gezielt eingebrachten Verunreinigungen gegenüber einem Substrat ohne solche Verunreinigungen verringert sein, ohne dass die obere Fließgrenze überschritten wird. So können der Materialbedarf reduziert und die Herstellungskosten gesenkt werden.
Die Verunreinigungen sind, insbesondere hinsichtlich des Materials und der Konzentration, zweckmäßigerweise derart ausgebildet, dass sie die obere Fließgrenze des Substrats erhöhen .
In einer bevorzugten Ausgestaltung sind die Verunreinigungen mit einer Konzentration zwischen einschließlich 1*1014 cm-3 und 1*10 cm m dem Substrat ausgebildet. Die
Verunreinigungen können elektrisch aktiv (also die
elektrische Leitfähigkeit des Substrats erhöhend) oder elektrisch inaktiv ausgebildet sein. Die zu einer
signifikanten Erhöhung der oberen Fließgrenze erforderliche Konzentration hängt insbesondere von dem Material der
Verunreinigungen ab. Vorzugsweise enthalten die Verunreinigungen Kohlenstoff, Stickstoff, Bor oder Sauerstoff. Weiterhin können die
Verunreinigungen mit mindestens zwei dieser Materialien gebildet sein, beispielsweise mit Sauerstoff und Kohlenstoff, oder mit Sauerstoff und Bor. Bei Sauerstoff, Kohlenstoff und Bor beträgt die Konzentration der Verunreinigungen
vorzugsweise zwischen einschließlich 1*1017 cm-3 und
einschließlich 1*10 cm , besonders bevorzugt zwischen einschließlich 1*1018 cm"3 und einschließlich 1 * 1020 cm"3. Bei Stickstoff beträgt die Konzentration der Verunreinigungen vorzugsweise zwischen einschließlich 1*1014 cm"3 und
einschließlich 1*1016 cm"3.
Insbesondere bei einem Substrat, das einen kleineren
thermischen Ausdehnungskoeffizienten aufweist als das
abzuscheidende Material, beispielsweise bei einem Silizium- Substrat oder einem Siliziumkarbid-Substrat, erfolgt die, vorzugsweise epitaktische, Abscheidung des nitridischen
Verbindungshalbleitermaterials bevorzugt derart, dass die Halbleiterschichtenfolge bei einer Abscheidetemperatur bezüglich des Substrats kompressiv verspannt (oder auch druckverspannt bezeichnet) ist. Das heißt, das
Verbindungshalbleitermaterial nimmt eine Gitterkonstante an, die in der lateralen Ebene kleiner ist als eine intrinsische Gitterkonstante des Verbindungshalbleitermaterials. Beim Abkühlen der Halbleiterschichtenfolge ist so die Gefahr verringert, dass die Differenz der thermischen
Ausdehnungskoeffizienten zwischen der
Halbleiterschichtenfolge und dem Substrat Störungen in der Halbleiterschichtenfolge, beispielsweise Risse, zur Folge hat . In einer bevorzugten Weiterbildung ist die kompressive
Verspannung derart an eine Differenz des thermischen
Ausdehnungskoeffizienten zwischen der
Halbleiterschichtenfolge und dem Substrat angepasst, dass die Halbleiterschichtenfolge bei Raumtemperatur unverspannt oder zumindest im Wesentlichen unverspannt ist. Vorzugsweise beträgt die Verspannung bei Raumtemperatur höchstens 10 %, besonders bevorzugt höchstens 5 %, am meisten bevorzugt höchstens 1 %.
In einer bevorzugten Ausgestaltung weist das Substrat eine Silizium-Oberfläche auf, die als eine Abscheideebene
vorgesehen ist. Das Substrat kann insbesondere als ein
Silizium-Volumen-Substrat oder als ein SOI (Silicon On
Insulator) -Substrat ausgebildet sein.
Weiterhin bevorzugt ist die Silizium-Oberfläche eine (111)- Ebene des Substrats. Ein Silizium-Substrat in dieser
Orientierung zeichnet sich gegenüber anderen Orientierungen durch eine erhöhte obere Fließgrenze aus. Weiterhin eignet sich eine (111) -Ebene aufgrund ihrer sechszähligen Symmetrie besonders für die Abscheidung von nitridischem
Verbindungshalbleitermaterial .
Die Halbleiterschichtenfolge des Halbleiterkörpers des
Halbleiterbauelements bildet vorzugsweise einen funktionalen Bereich des Halbleiterbauelements. Mit anderen Worten ist der für die Funktionalität des Halbleiterbauelements maßgebliche Bereich außerhalb des Substrats ausgebildet. Verglichen mit einem Halbleiterbauelement auf Silizium-Basis, bei dem die Bauelemente typischerweise zumindest teilweise in das
Silizium-Substrat integriert werden, ist so die Gefahr verringert, dass eine durch die Verunreinigungen verursachte verringerte Kristallqualität des Substrats die Funktionalität des Halbleiterbauelements beeinträchtigt. Zur Erhöhung der oberen Fließgrenze können also Verunreinigungen mit
vergleichsweise hoher Konzentration eingebracht werden, ohne dass sich dies nachteilig auf die Funktionalität des
Halbleiterbauelements auswirkt.
In einer Ausgestaltungsvariante weist der Halbleiterkörper einen aktiven Bereich auf, der zur Erzeugung und/oder zum Empfangen von Strahlung vorgesehen ist. Der für die Effizienz des Bauelements in dessen Betrieb maßgebliche aktive Bereich ist also außerhalb des Substrats ausgebildet.
In einer alternativen Ausgestaltungsvariante ist das
Halbleiterbauelement als ein, vorzugsweise aktives,
elektronisches Halbleiterbauelement ausgebildet,
beispielsweise als ein Transistor, etwa als ein Transistor mit hoher Elektronenbeweglichkeit (high electron mobility transistor, HEMT) oder als ein Bipolartransistor mit
HeteroÜbergang (heteroj unction bipolar transistor, HBT) .
Es hat sich herausgestellt, dass sich ein Substrat, in dem gezielt Verunreinigungen zur Erhöhung der oberen Fließgrenze des Substrats ausgebildet sind, besonders zur Verwendung als Aufwachssubstrat für die Abscheidung von nitridischem
Verbindungshalbleitermaterial eignet .
Ein solches Substrat kann aber auch für die Abscheidung von anderen III-V-Verbindungshalbleitermaterialien verwendet werden, beispielsweise auf der Basis von phosphidischen
Verbindungshalbleitermaterialien . „Auf phosphidischen Verbindungshalbleitern basierend" bedeutet in diesem Zusammenhang, dass der Halbleiterkörper, insbesondere der aktive Bereich vorzugsweise AlnGamI ni-n-mP umfasst, wobei 0 < n < 1, 0 < m < 1 und n+m < 1 ist,
vorzugsweise mit n + 0 und/oder m + 0. Dabei muss dieses Material nicht zwingend eine mathematisch exakte
Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es ein oder mehrere Dotierstoffe sowie zusätzliche
Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (AI, Ga, I n , P) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Nach der Abscheidung, insbesondere nach dem Abkühlen auf Raumtemperatur, kann das Substrat zumindest bereichsweise entfernt oder gedünnt werden, beispielsweise mechanisch, chemisch oder mittels kohärenter Strahlung. Vor dem Entfernen des Substrats kann die Halbleiterschichtenfolge an einem Träger befestigt werden, der die Halbleiterschichtenfolge insbesondere mechanisch stabilisiert.
Ein Halbleiterbauelement, bei dem ein Aufwachssubstrat entfernt ist, wird auch als Dünnfilm-Halbleiterbauelement bezeichnet .
Beispielsweise kann ein Leuchtdioden-Chip als Dünnfilm- Halbleiterbauelement ausgebildet sein und sich insbesondere durch mindestens eines der folgenden charakteristischen
Merkmale auszeichnen: an einer zu einem Trägerelement hin gewandten ersten
Hauptfläche einer Strahlungserzeugenden
Epitaxieschichtenfolge ist eine reflektierende Schicht aufgebracht oder ausgebildet, die zumindest einen Teil der in der Epitaxieschichtenfolge erzeugten
elektromagnetischen Strahlung in diese zurückreflektiert; die Epitaxieschichtenfolge weist eine Dicke im Bereich von 20ym oder weniger, insbesondere im Bereich von 10 ym auf; und
die Epitaxieschichtenfolge enthält mindestens eine
Halbleiterschicht mit zumindest einer Fläche, die eine Durchmischungsstruktur aufweist, die im Idealfall zu einer annähernd ergodischen Verteilung des Lichtes in der epitaktischen Epitaxieschichtenfolge führt, d.h. sie weist ein möglichst ergodisch stochastisches Streuverhalten auf.
Ein Grundprinzip eines Dünnschicht-Leuchtdiodenchips ist beispielsweise in I. Schnitzer et al . , Appl . Phys . Lett. 63 (16), 18. Oktober 1993, 2174 - 2176 beschrieben, deren
Offenbarungsgehalt insofern hiermit durch Rückbezug
aufgenommen wird.
Ein Dünnfilm-Leuchtdioden-Chip ist in guter Näherung ein Lambert ' scher Oberflächenstrahler und eignet sich von daher besonders gut für die Anwendung in einem Scheinwerfer.
Das beschriebene Verfahren und das beschriebene Substrat sind zur Herstellung des beschriebenen Halbleiterbauelements besonders geeignet. Im Zusammenhang mit dem
Halbleiterbauelement ausgeführte Merkmale können daher auch für das Verfahren beziehungsweise das Substrat herangezogen werden und umgekehrt. Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der
Ausführungsbeispiele in Verbindung mit den Figuren.
Es zeigen:
Figur 1 ein erstes Ausführungsbeispiel für ein
Halbleiterbauelement in schematischer Schnittansicht; die Figuren 2A bis 2D ein erstes Ausführungsbeispiel für ein Verfahren zur Herstellung eines Halbleiterbauelements anhand von jeweils in schematischer Schnittansicht dargestellten Zwischenschritten; die Figuren 3A bis 3D ein zweites Ausführungsbeispiel für ein Verfahren zur Herstellung eines Halbleiterbauelements anhand von jeweils in schematischer Schnittansicht dargestellten Zwischenschritten; und
Figur 4 Ergebnisse einer Messung der Krümmung C für
verschiedene Substrate als Funktion der Abscheidedauer t.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen.
Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren
Verständnis übertrieben groß dargestellt sein. In Figur 1 ist ein Ausführungsbeispiel für ein
Halbleiterbauelement 1 gezeigt, das exemplarisch als ein Dünnfilm-Leuchtdiodenchip ausgebildet ist.
Das Halbleiterbauelement 1 weist einen Halbleiterkörper 2 mit einer Halbleiterschichtenfolge auf. Die
Halbleiterschichtenfolge, die den Halbleiterkörper bildet, ist vorzugsweise epitaktisch, etwa mittels MOVPE oder MBE, auf einem Substrat 3 abgeschieden.
In dem Substrat 3 sind Verunreinigungen 4 ausgebildet, die auf Gitterplätzen oder zwischen benachbarten Gitterplätzen in die Kristallstruktur des Substrats angeordnet sind. Als Substrat eignet sich insbesondere ein Volumen-Silizium- Substrat. Es kann aber auch ein SOI-Substrat verwendet werden. Vorzugsweise weist das Substrat eine dem
Halbleiterkörper zugewandten Oberfläche in ( 111 ) -Orientierung auf. In dieser Orientierung weist Silizium eine erhöhte obere Fließgrenze auf. Silizium zeichnet sich weiterhin durch eine hohe thermische Leitfähigkeit aus. Weiterhin sind Silizium- Substrate insbesondere im Vergleich zu anderen
Aufwachssubstraten für nitridisches
Verbindungshalbleitermaterial wie Saphir, Siliziumkarbid oder Galliumnitrid großflächig und kostengünstig verfügbar.
Die Verunreinigungen 4 sind vorzugsweise mit einer
Konzentration zwischen einschließlich 1*1014 cm-3 und
1*10 cm m das Substrat eingebracht. Die Verunreinigungen können elektrisch aktiv oder elektrisch inaktiv ausgebildet sein .
Vorzugsweise enthalten die Verunreinigungen Kohlenstoff, Stickstoff, Bor oder Sauerstoff. Bei Sauerstoff, Kohlenstoff und Bor beträgt die Konzentration der Verunreinigungen vorzugsweise zwischen einschließlich 1*1017 cm-3 und
einschließlich 1*10 cm , besonders bevorzugt zwischen einschließlich 1*1018 cm"3 und einschließlich 1 * 1020 cm"3. Bei Stickstoff beträgt die Konzentration der Verunreinigungen vorzugsweise zwischen einschließlich 1*1014 cm"3 und
einschließlich 1*1016 cm"3. Weiterhin können die
Verunreinigungen mit mindestens zwei dieser Materialien gebildet sein, beispielsweise mit Sauerstoff und Kohlenstoff, oder mit Sauerstoff und Bor.
Mit den genannten Konzentrationen kann erzielt werden, dass das Substrat bei der Abscheidung der Halbleiterschichtenfolge für den Halbleiterkörper 2 einer Verspannung von mindestens 0,5 GPa, bevorzugt von mindestens 1,0 GPa standhält, ohne dass eine plastische Verformung eintritt.
Der Halbleiterkörper 2 weist einen Zwischenbereich 25 auf, der an das Substrat 3 angrenzt. Auf der dem Substrat
abgewandten Seite des Zwischenbereichs ist ein
Bauelementbereich 21 ausgebildet.
Die Halbleiterschichten des Halbleiterkörpers 2 basieren jeweils auf AlnGamIni-n-mN mit 0 < n < 1, 0 < m < 1 und
n+m < 1.
Der Bauelementbereich 21 weist einen zur Erzeugung von
Strahlung vorgesehenen aktiven Bereich 23 auf, der zwischen einer ersten Halbleiterschicht 22 und einer zweiten
Halbleiterschicht 24 angeordnet ist.
Im Betrieb des Halbleiterbauelements können über einen ersten Kontakt 91 und einen zweiten Kontakt 92 Ladungsträger von unterschiedlichen Seiten in den aktiven Bereich 23 injiziert werden und dort unter Emission von Strahlung rekombinieren.
Der Bauelementbereich 21 weist vorzugsweise eine Dicke zwischen einschließlich 2 ym und einschließlich 8 ym auf, besonders bevorzugt zwischen einschließlich 4 ym und
einschließlich 5 ym. Abhängig von der Art des
Halbleiterbauelements 1 können aber auch größere oder
kleinere Dicken zweckmäßig sein.
Zur Vermeidung einer Absorption von Strahlung durch das
Substrat 3 kann zwischen dem aktiven Bereich 21 und dem
Substrat 3, insbesondere auf der dem Zwischenbereich 25 zugewandten Seite des Bauelementbereichs 21 ein Bragg-Spiegel ausgebildet sein, der im Betrieb in Richtung des Substrats abgestrahlte Strahlung reflektiert.
Die Halbleiterschichten des Zwischenbereichs 25 dienen vorwiegend der Steigerung der Qualität der
Halbleiterschichten des für den Betrieb maßgeblichen
Bauelementbereichs 21.
Der Zwischenbereich 25 weist eine Nukleations- und
Pufferschicht 26, eine Übergangsschicht 27 und einen
Verspannungsbereich 28 auf, die nacheinander auf dem Substrat abgeschieden sind.
Die an das Substrat 3 angrenzende Nukleations- und
Pufferschicht 26 ist auf der Basis von A1N ausgebildet. Diese Schicht dient der Beikeimung des Substrats 3 und weist eine Dicke zwischen 50 nm und 300 nm auf, beispielsweise 200 nm. Die nachgeordnete Übergangsschicht basiert auf AlGaN und ist zur, beispielsweise schrittweisen oder kontinuierlichen, Steigerung des Gallium-Gehalts vorgesehen.
Der Verspannungsbereich 28 ist für das Ausbilden einer kompressiven Verspannung bei der Abscheidetemperatur
vorgesehen. Beim Abkühlen nach der Abscheidung kann diese kompressive Verspannung die durch den Unterschied im
thermischen Ausdehnungskoeffizienten zwischen dem Substrat und der Halbleiterschichtenfolge des Halbleiterkörpers 2 verursachte Zugverspannung vollständig oder zumindest
teilweise kompensieren. Für den Verspannungsbereich eignet sich eine GaN-Schicht, in die eine oder mehrere AlGaN- Schichten, beispielsweise 2 bis drei AlGaN-Schichten
eingebettet sind. Die Dicke des Verspannungsbereichs liegt vorzugsweise zwischen 2 ym und 3 ym, beispielsweise 2,5 ym.
Bei Raumtemperatur beträgt die Verspannung vorzugsweise höchstens 10 %, besonders bevorzugt höchstens 5 %, am meisten bevorzugt höchstens 1 %.
Der Zwischenbereich 25 ist weitgehend unabhängig von dem nachfolgenden Bauelementbereich und kann daher auch für andere optoelektronische oder elektronische Bauelemente
Anwendung finden.
Beispielsweise kann das Halbleiterbauelement von dem
beschriebenen Ausführungsbeispiel abweichend auch als ein elektronisches Halbleiterbauelement ausgebildet sein, etwa als ein Halbleiterbauelement für die Hochfrequenztechnik oder für die Leistungselektronik. Beispielsweise kann das
Halbleiterbauelement als ein Transistor, etwa als HBT oder als HEMT, ausgeführt sein. In diesem Fall weist der auf dem Zwischenbereich 25 angeordnete Bauelementbereich 21 die für das jeweilige elektronische Halbleiterbauelement charakteristischen funktionalen Schichten auf, beispielsweise die zumindest einen HeteroÜbergang bildenden
Halbleiterschichten in einem HBT oder eine Schicht, in dem sich ein zweidimensionales Elektronengas ausbildet, im Fall eines HEM . Die funktionalen Schichten sind somit außerhalb des Substrats 3 ausgebildet. Die Verunreinigungen 4 können zur Erhöhung der oberen Fließgrenze also in das Substrat eingebracht sein und damit eine verbesserte Homogenität der Abscheidung der Halbleiterschichten bewirken, ohne dass die Verunreinigungen negativen Einfluss auf die Funktionalität der Halbleiterbauelemente nehmen.
Ein Ausführungsbeispiel für ein Verfahren zur Herstellung einer Halbleiterschichtenfolge, die nachfolgend in
Halbleiterbauelemente weiterverarbeitet wird, ist in den Figuren 2A bis 2D gezeigt. Das Verfahren wird exemplarisch anhand der Herstellung eines Dünnfilm-Leuchtdiodenchips beschrieben, wobei zur vereinfachten Darstellung lediglich der Bereich der Halbleiterschichtenfolge gezeigt ist, aus dem ein Halbleiterkörper für ein Halbleiterbauelement hervorgeht.
Als Aufwachssubstrat wird ein Substrat 3, das gezielt mit Verunreinigungen 4 versehen ist, bereitgestellt. Das Substrat kann beispielsweise mittels eines Czochralski-Verfahrens oder mittels eines Floating Zone-Verfahrens hergestellt werden.
Ein im Floating-Zone-Verfahren hergestelltes Substrat 3 kann sich durch eine verbesserte Kristallqualität auszeichnen. Das zur Ausbildung der Verunreinigung vorgesehene Material kann bei der Herstellung so angeboten werden, dass es in den
Kristall des Substrats auf den Gitterplätzen oder zwischen Gitterplätzen eingebaut wird. Auf dem Substrat 3 wird eine Halbleiterschichtenfolge 20 mit einem Zwischenbereich 25 und einem Bauelementbereich 21 epitaktisch abgeschieden, wobei diese Bereiche wie im
Zusammenhang mit Figur 1 beschrieben ausgebildet sein können (Figur 2A) .
Die Verunreinigungen 4 sind vorzugsweise mit einer derartigen Konzentration eingebracht, dass die Abscheidung der
Halbleiterschichtenfolge im Bereich der elastischen
Verformung, also unterhalb der oberen Fließgrenze erfolgt.
Vorzugsweise hält das Substrat mittels der Verunreinigungen 4 während der Abscheidung, also bei Temperaturen von ca.
1000° C, einer Verspannung von mindestens 0,5 GPa, besonders bevorzugt mindestens 1,0 GPa stand, ohne eine plastische Verformung zu erfahren.
Nach der Abscheidung der Halbleiterschichtenfolge 20 kann diese in Halbleiterbauelemente weiterverarbeitet werden. Bei der Herstellung eines Dünnfilm-Halbleiterchips wird die
Halbleiterschichtenfolge, wie in Figur 2B dargestellt, mittels einer Verbindungsschicht 6, beispielsweise einem Lot oder einer elektrisch leitfähigen Klebeschicht an einem
Träger 8 befestigt.
Der Träger 8 muss nicht die hohen kristallinen Eigenschaften an ein Aufwachssubstrat erfüllen und kann hinsichtlich anderer Eigenschaften gewählt werden, beispielsweise im
Hinblick auf eine hohe thermische Leitfähigkeit. Für den Träger eignet sich beispielsweise ein Halbleitermaterial, etwa Silizium, Germanium oder Galliumarsenid, oder eine
Keramik, etwa Aluminiumnitrid oder Bornitrid. Vor dem Befestigen wird eine Spiegelschicht 7 zwischen dem Träger 8 und der Halbleiterschichtenfolge 2 ausgebildet. Die Spiegelschicht ist für die Reflexion der im Betrieb im aktiven Bereich 23 erzeugten Strahlung vorgesehen. Die
Spiegelschicht enthält vorzugsweise ein Metall mit einer hohen Reflektivität für die im aktiven Bereich erzeugte
Strahlung oder eine metallische Legierung. Im sichtbaren Spektralbereich eignet sich beispielsweise Aluminium, Silber, Rhodium, Palladium, Nickel oder Chrom.
Der Träger 8 dient der mechanischen Stabilisierung der
Halbleiterschichtenfolge 20. Das Substrat 3 ist hierfür nicht mehr erforderlich und kann entfernt werden, beispielsweise nasschemisch (Figur 2C) . Alternativ oder ergänzend kann aber auch ein mechanisches Verfahren, etwa Schleifen, Polieren oder Läppen, Anwendung finden.
Nach dem Entfernen des Substrats 3 wird eine dem Träger 8 abgewandte Oberfläche der Halbleiterschichtenfolge mit einer Strukturierung 29, beispielsweise einer Aufrauung, versehen. Die Auskoppeleffizienz für im aktiven Bereich erzeugte
Strahlung kann so gesteigert werden.
Für das Ausbilden der Strukturierung 29 wird Material des Zwischenbereichs 25 teilweise entfernt. Beispielsweise können die Nukleations- und Pufferschicht 26 und die
Übergangsschicht 27 vollständig entfernt werden, so dass die Strukturierung 29 in dem Verspannungsbereich 29 ausgebildet werden kann.
Für die Injektion von Ladungsträgern in den aktiven Bereich 23 werden ein erster Kontakt 91 und ein zweiter Kontakt 92 ausgebildet, etwa mittels Aufdampfens oder Aufsputterns . Ein fertig gestelltes Dünnfilm-Halbleiterbauelement ist in Figur 2D dargestellt.
Das in den Figuren 3A bis 3D gezeigte zweite
Ausführungsbeispiel für ein Verfahren zur Herstellung eines Halbleiterbauelements unterscheidet sich von dem ersten
Ausführungsbeispiel in der Weiterverarbeitung der
Halbleiterschichtenfolge 20. Nicht explizit beschriebene Schritte in der Weiterverarbeitung oder Eigenschaften des herzustellenden Halbleiterbauelements können wie im ersten Ausführungsbeispiel durchgeführt werden beziehungsweise ausgestaltet sein. Die Herstellung der
Halbleiterschichtenfolge 20 selbst kann wie im Zusammenhang mit Figur 2A beschrieben erfolgen.
Wie in Figur 3B dargestellt, werden in der
Halbleiterschichtenfolge 20 von der dem Substrat 3
abgewandten Seite her Ausnehmungen 55 ausgebildet, die sich durch den aktiven Bereich 23 hindurch in die erste
Halbleiterschicht 22 hinein erstrecken.
In diesen Ausnehmungen 55 wird die erste Halbleiterschicht 22 mit einer ersten Anschlussschicht 51 elektrisch kontaktiert.
Die zweite Halbleiterschicht 24 wird mit einer zweiten
Anschlussschicht 52 elektrisch kontaktiert. Die zweite
Anschlussschicht verläuft bereichsweise zwischen der
Halbleiterschichtenfolge 20 und der ersten Anschlussschicht 51. Die zweite Anschlussschicht 32 ist im Betrieb
vorzugsweise weiterhin zur Reflexion von im aktiven Bereich 23 erzeugter Strahlung vorgesehen. Für die zweite
Anschlussschicht eignet sich insbesondere eines der im
Zusammenhang mit der Spiegelschicht genannten Materialien. Die Anschlussschichten 51, 52 können mittels Aufdampfens oder Sputterns aufgebracht werden.
Vor dem Abscheiden der ersten Anschlussschicht 51 wird eine Isolationsschicht 53 aufgebracht, die die Seitenflächen der Ausnehmungen 55 bedeckt. Ein elektrischer Kurzschluss des aktiven Bereichs 23 wird so verhindert. Weiterhin verläuft die erste Isolationsschicht bereichsweise zwischen der ersten Anschlussschicht 51 und der zweiten Anschlussschicht 52, so dass diese Schichten elektrisch voneinander isoliert sind. Für die Isolationsschicht eignet sich beispielsweise ein Oxid, etwa Siliziumoxid oder ein Nitrid, etwa Siliziumnitrid.
Auf der dem Substrat 3 abgewandten Seite der
Halbleiterschichtenfolge 20 wird ein Träger 8 mittels einer Verbindungsschicht 6 befestigt. Der Träger und die
Verbindungsschicht können wie im Zusammenhang mit dem in den Figuren 2A bis 2D beschriebenen ersten Ausführungsbeispiel ausgeführt sein.
Wie in Figur 3C dargestellt, werden das Substrat 3, die
Nukleations- und Pufferschicht 26 und die Übergangsschicht 27 entfernt. Nachfolgend wird die zweite Anschlussschicht 53 durch bereichsweises Entfernen der Halbleiterschichtenfolge 20 freigelegt.
Eine dem Träger 8 abgewandte Strahlungsaustrittsfläche 200 des Halbleiterkörpers 2 wird mit einer Strukturierung 29 zur Erhöhung der Auskoppeleffizienz versehen. Dies kann vor oder nach dem Freilegen der zweiten Anschlussschicht 52 erfolgen. Für die externe elektrische Kontaktierung werden ein erster Kontakt 91, der über die erste Anschlussschicht 51 mit der ersten Halbleiterschicht 22 elektrisch leitend verbunden ist, sowie ein zweiter Kontakt 92, der über die zweite Anschlussschicht 52 mit der zweiten Halbleiterschicht 24 elektrisch leitend verbunden ist, ausgebildet.
Der zweite Kontakt 92 ist in lateraler Richtung von dem
Halbleiterkörper 2 beabstandet. Die Strahlungsaustrittsfläche 200 ist somit frei von einem externen elektrischen Kontakt. Die aus der Strahlungsaustrittsfläche austretende
Strahlungsleistung kann so erhöht werden.
In diesem Ausführungsbeispiel sind die Kontakte 91, 92 auf unterschiedlichen Seiten des Trägers 8 angeordnet. Die
Kontakte können aber auch auf derselben Seite angeordnet sein .
In Figur 4 sind Ergebnisse von Messungen der Krümmung C (in km-1) als Funktion der Abscheidedauer t (in s) für
verschiedene Substrate gezeigt, die Verunreinigungen in verschiedenen Konzentrationen aufweisen. Während der
gezeigten Abscheidedauer von etwa 9200 s wird jeweils
Halbleitermaterial mit einer Dicke von etwa 4 ym epitaktisch aufgewachsen .
Die Kurven 401 und 402 zeigen den Verlauf der Krümmung C für zwei Silizium-Substrate, die mit dem Floating Zone-Verfahren hergestellt wurden und die sich durch die Konzentration der Verunreinigungen unterscheiden. Die Kurve 302 ist einem
Substrat zugeordnet, das sich durch eine gegenüber dem zur Kurve 401 gehörigen Substrat um eine gezielt erhöhte
Verunreinigung mit Stickstoff auszeichnet. Die Konzentration der Stickstoff-Verunreinigung beträgt etwa 1014 cm-3. Eine Kurve 403 bezieht sich auf ein mit dem Czochralski- Verfahren abgeschiedenes Substrat mit einer Konzentration der Sauerstoff-Verunreinigung von etwa 1017 cm-3.
Alle Kurven zeigen in dem dargestellten Bereich mit
zunehmender Abscheidedauer einen Anstieg der Krümmung. Die Kurve 403 zeigt im Bereich zwischen 4500 s und 9000 s einen weitgehend linearen Verlauf mit im Wesentlichen gleich bleibender Steigung. Bei den Kurven 401 und 402 nimmt die Steigung dagegen jeweils oberhalb von 7000 s sprungartig eine größere Steigung an. Für die Kurve 401 ist hierbei der
Bereich, in dem die Steigung größer ist als in dem linearen Bereich, zu kleineren Zeiten, also zu kleineren Schichtdicken hin verschoben. Dieses Verhalten sowie die im Vergleich zur Kurve 402 größere Steigung zeigen, dass die plastische
Verformung bei der Kurve 401 zum einen früher einsetzt und zum anderen stärker ausfällt.
Die Messungen zeigen somit, dass das Substrat mit der
höchsten Konzentration an Verunreinigungen die geringste Krümmung aufweist. Durch eine gezielte Verunreinigung kann also die Krümmung verringert werden, so dass die Abscheidung auf den Substraten in lateraler Richtung besonders homogen erfolgen kann.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2010 027 411.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist .

Claims

Patentansprüche
1. Halbleiterbauelement (1) mit einem Halbleiterkörper, der auf einem nitridischen Verbindungshalbleitermaterial basiert, und mit einem Substrat, auf dem der Halbleiterkörper
angeordnet ist, wobei in dem Substrat gezielt
Verunreinigungen (4) ausgebildet sind.
2. Halbleiterbauelement nach Anspruch 1,
bei dem die Verunreinigungen zur Erhöhung der oberen
Fließgrenze des Substrats vorgesehen sind.
3. Halbleiterbauelement nach Anspruch 1 oder 2,
bei dem das Substrat eine Silizium-Oberfläche (30) aufweist.
4. Halbleiterbauelement nach Anspruch 3,
bei dem die Oberfläche (30) eine (111) -Ebene ist.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, beu den das Substrat ein Silizium-Volumen-Substrat ist.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, bei dem die Verunreinigungen mit einer Konzentration zwischen einschließlich 1*1014 cm"3 und l* 1020cm"3 in dem Substrat ausgebildet sind.
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, bei dem die Verunreinigungen Kohlenstoff, Stickstoff, Bor oder Sauerstoff enthalten.
8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, bei dem der Halbleiterkörper einen aktiven Bereich (23) , der zur Erzeugung und/oder zum Empfangen von Strahlung vorgesehenen ist, aufweist.
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, das als elektronisches Halbleiterbauelement ausgebildet ist.
10. Substrat (3) für die Abscheidung von nitridischem
Verbindungshalbleitermaterial, wobei in dem Substrat gezielt Verunreinigungen (4) zur Erhöhung der oberen Fließgrenze ausgebildet sind.
11. Verwendung eines Substrats (3), in dem gezielt
Verunreinigungen (4) zur Erhöhung der oberen Fließgrenze des Substrats ausgebildet sind, als Aufwachssubstrat für ein nitridisches Verbindungshalbleitermaterial .
12. Verfahren zur Herstellung einer Halbleiterschichtenfolge (20) auf der Basis eines nitridischen
Verbindungshalbleitermaterials, bei dem die
Halbleiterschichtenfolge auf einem Substrat (3) abgeschieden wird, in dem gezielt Verunreinigungen (4) ausgebildet sind.
13. Verfahren nach Anspruch 12,
bei dem das Substrat nach der Abscheidung der
Halbleiterschichtenfolge zumindest bereichsweise entfernt oder gedünnt wird.
14. Verfahren nach Anspruch 12 oder 13,
bei dem die Halbleiterschichtenfolge bei einer
Abscheidetemperatur relativ zum Substrat kompressiv verspannt abgeschieden wird.
15. Verfahren nach einem der Ansprüche 12 bis 14, bei dem die Halbleiterschichtenfolge in eine Mehrzahl Halbleiterbauelementen (1) gemäß einem der Ansprüche 1 vereinzelt wird.
EP11745713.5A 2010-07-15 2011-07-07 Halbleiterbauelement, substrat und verfahren zur herstellung einer halbleiterschichtenfolge Withdrawn EP2593963A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010027411A DE102010027411A1 (de) 2010-07-15 2010-07-15 Halbleiterbauelement, Substrat und Verfahren zur Herstellung einer Halbleiterschichtenfolge
PCT/EP2011/061523 WO2012007350A1 (de) 2010-07-15 2011-07-07 Halbleiterbauelement, substrat und verfahren zur herstellung einer halbleiterschichtenfolge

Publications (1)

Publication Number Publication Date
EP2593963A1 true EP2593963A1 (de) 2013-05-22

Family

ID=44532778

Family Applications (1)

Application Number Title Priority Date Filing Date
EP11745713.5A Withdrawn EP2593963A1 (de) 2010-07-15 2011-07-07 Halbleiterbauelement, substrat und verfahren zur herstellung einer halbleiterschichtenfolge

Country Status (7)

Country Link
US (1) US20130200432A1 (de)
EP (1) EP2593963A1 (de)
KR (1) KR20130044324A (de)
CN (1) CN103003917A (de)
DE (1) DE102010027411A1 (de)
TW (1) TW201205647A (de)
WO (1) WO2012007350A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5729182B2 (ja) * 2010-08-31 2015-06-03 株式会社リコー ｎ型ＩＩＩ族窒化物単結晶の製造方法、ｎ型ＩＩＩ族窒化物単結晶および結晶基板
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
CN103887395A (zh) * 2012-12-19 2014-06-25 晶元光电股份有限公司 发光元件
KR102222215B1 (ko) * 2013-05-15 2021-03-03 루미리즈 홀딩 비.브이. 기판내에 산란 특징을 갖는 led
DE102016203298B3 (de) 2016-03-01 2017-03-23 Nasp Iii/V Gmbh Verfahren zur Charakterisierung von Halbleitermaterialien
JP7378562B2 (ja) 2021-10-27 2023-11-13 財團法人工業技術研究院 平衡応力を有する半導体基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3712668A1 (de) * 1987-04-14 1988-10-27 Hans J Scheel Verfahren und vorrichtung zur zuechtung von kristallen nach der czochralski-methode
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
TWI240439B (en) * 2003-09-24 2005-09-21 Sanken Electric Co Ltd Nitride semiconductor device and manufacturing method thereof
JP2007095858A (ja) * 2005-09-28 2007-04-12 Toshiba Ceramics Co Ltd 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
US8304809B2 (en) * 2007-11-16 2012-11-06 Furukawa Electric Co., Ltd. GaN-based semiconductor device and method of manufacturing the same
JP5568837B2 (ja) * 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法
FR2929445B1 (fr) * 2008-03-25 2010-05-21 Picogiga Internat Procede de fabrication d'une couche de nitrure de gallium ou de nitrure de gallium et d'aluminium
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
US7983317B2 (en) * 2008-12-16 2011-07-19 Corning Incorporated MQW laser structure comprising plural MQW regions
US20130234185A1 (en) * 2012-03-06 2013-09-12 Landauer, Inc. Doped sapphire as substrate and light converter for light emitting diode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2012007350A1 *

Also Published As

Publication number Publication date
US20130200432A1 (en) 2013-08-08
TW201205647A (en) 2012-02-01
CN103003917A (zh) 2013-03-27
WO2012007350A1 (de) 2012-01-19
DE102010027411A1 (de) 2012-01-19
KR20130044324A (ko) 2013-05-02

Similar Documents

Publication Publication Date Title
EP2609632B1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
EP2289115B1 (de) Verfahren zur herstellung eines optoelektronischen bauelementes
EP2112699B1 (de) Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
WO2012007350A1 (de) Halbleiterbauelement, substrat und verfahren zur herstellung einer halbleiterschichtenfolge
DE112016005028T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
EP1929552B1 (de) Optoelektronisches halbleiterbauelement mit stromaufweitungsschicht
DE4319268A1 (de) Vertikaler Diamant-Feldeffekttransistor und Herstellungsmethode für diesen
DE102011011140A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
WO2007121735A2 (de) Verbundsubstrat und verfahren zur herstellung eines verbundsubstrats
DE10203801A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1675189A2 (de) Verfahren zur Herstellung eines Halbleiterchips
EP2286470A1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
DE102010052727B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derartiger Halbleiterchip
DE10203809B4 (de) Strahlungsemittierendes Halbleiterbauelement
WO2012089540A1 (de) Verbundsubstrat, halbleiterchip mit verbundsubstrat und verfahren zur herstellung von verbundsubstraten und halbleiterchips
DE102008028345A1 (de) Halbleiterkörper und Verfahren zur Herstellung eines Halbleiterkörpers
DE102015111838B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102004036962A1 (de) Verfahren zur Herstellung von Halbleiterchips in Dünnfilmtechnik und Halbleiterchip in Dünnfilmtechnik
DE102010052542B4 (de) Halbleiterchip und Verfahren zu dessen Herstellung
DE102008060372B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Epitaxieschicht und eines Siliziumkarbid-Bauelementes
DE102004004780B9 (de) Verfahren zum Herstellen eines Bauelementes mit einem elektrischen Kontaktbereich und Bauelement mit einem elektrischen Kontaktbereich
DE102018115594A1 (de) Halbleiterbauelement mit druckverspannter schicht und verfahren zur herstellung des halbleiterbauelements mit druckverspannter schicht

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20130115

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20131107