CN103003917A - 半导体器件、衬底和用于制造半导体层序列的方法 - Google Patents

半导体器件、衬底和用于制造半导体层序列的方法 Download PDF

Info

Publication number
CN103003917A
CN103003917A CN2011800349322A CN201180034932A CN103003917A CN 103003917 A CN103003917 A CN 103003917A CN 2011800349322 A CN2011800349322 A CN 2011800349322A CN 201180034932 A CN201180034932 A CN 201180034932A CN 103003917 A CN103003917 A CN 103003917A
Authority
CN
China
Prior art keywords
substrate
semiconductor
semiconductor device
impurity
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800349322A
Other languages
English (en)
Inventor
彼得·施陶斯
帕特里克·罗德
菲利普·德雷克塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN103003917A publication Critical patent/CN103003917A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

提出一种半导体器件（1），所述半导体器件具有半导体本体（2）和衬底（3），其中所述半导体本体以氮化物的化合物半导体材料为基础并且半导体本体设置在所述衬底上。在衬底中有针对性地构成杂质。此外，提出一种衬底和一种用于制造半导体器件（1）的半导体层序列（20）的方法。

Description

半导体器件、衬底和用于制造半导体层序列的方法
技术领域
本申请涉及一种半导体器件、一种用于制造半导体器件的衬底以及一种用于制造半导体器件的半导体层序列的方法。
背景技术
当氮化物的化合物半导体材料在生长衬底上外延沉积时，已沉积的半导体层的相对于生长衬底的应力导致生长衬底的弯曲。这种弯曲能够引起：生长衬底不再整面地平放在衬底支架上，由此损害到衬底支架的热连接。这能够造成半导体层的不均匀沉积。
发明内容
目的是提出一种半导体器件，所述半导体器件能够简化地并且可靠地制造。此外，能够应提出一种衬底以及一种方法，借助于所述方法能够均匀地并且可靠地沉积半导体层。
所述目的通过根据独立权利要求所述的一种半导体器件、一种衬底以及一种方法来实现。设计方案和改进形式是从属权利要求的主题。
在一个实施形式中，半导体器件具有半导体本体和衬底，所述半导体本体以氮化物的化合物半导体材料为基础，半导体本体设置在所述衬底上。在衬底中有针对性地构成有杂质。
在一个实施形式中，在制造以氮化物的化合物半导体材料为基础的半导体层序列时，将半导体层序列沉积在衬底上，其中在衬底中有针对性地构成有杂质。为了制造半导体器件，能够通过分离从半导体层序列中得出用于半导体器件的半导体本体。
“以氮化物的化合物半导体为基础”在本文中表示，有源的外延层序列或其中的至少一个层包括优选为AlnGamIn1-n-mN的氮化物-III/V族-化合物半导体材料，其中0≤n≤1，0≤m≤1并且n+m≤1。在此，所述材料不必强制性地具有根据上述公式的数学上精确的组分。相反地，所述材料能够具有基本上没有改变AlnGamIn1-n-mN材料的特有的物理特性的一种或多种掺杂物质以及附加的组分。然而为了简化，上述公式仅包含晶格的主要组成部分（Al、Ga、In、N），即使所述组成部分能够部分地通过少量的其他物质替换时也如此。
杂质理解成，衬底至少局部地用由与衬底的基本材料不同的材料构成的杂质原子混合。杂质原子例如能够嵌入到衬底晶体的晶格位置处或者相邻的晶格位置之间。
有针对性的杂质在本文中尤其表示，在制造衬底时以限定的方式引入杂质，例如通过有针对性地提供杂质的材料。相反地，不将下述衬底视作是被有针对性地混有杂质的，所述衬底在制造中向杂质尽可能少的方向进行优化并且仅由制造引起地包含杂质材料的不能够完全避免的残余物。
杂质尤其设置成用于提高衬底的屈服上限（上屈服点）。在屈服上限之上出现塑性变形。因此，屈服上限为从弹性范围到塑性范围的过渡部。特别地，材料的响应不再正比于作用的应力。屈服上限越高，作用的应力就能够越高，而没有出现塑性变形。
不同于弹性变形，材料在塑性变形的情况下在取消应力时不再恢复其初始状态。在晶体的塑性变形中，位错能够在衬底中移动并且/或者能够出现新的位错。在由位于Cleveland的Brush Wellman Inc.在Technical Tidbits中，卷2，No.10（2000年十月）中公开的文章“SolidSolution Hardening&Strength”中结合材料的硬化描述了塑性变形和位错移动之间的关系。
屈服上限能够借助于杂质来提高，使得作用的应力在将半导体层序列沉积到衬底上时没有或至少没有导致显著的塑性变形。换言之，能够在衬底的弹性范围中进行沉积。
优选地，杂质构成为使得衬底承受住直到0.5GPa、优选地直到1.0GPa的作用到衬底上的应力，而没有经受塑性变形。在沉积例如以氮化物的化合物半导体为基础的半导体材料时，作用到衬底上的应力随着半导体材料层厚度的增加而增大。此外，应力越大，衬底和半导体材料之间的晶格失配就越大。屈服上限越高，那么层厚度就能够越大，而没有出现塑性变形。在该情况下，衬底的变形基本上通过其在弹性范围中的特性来确定。
已证实的是，——违背尽可能地除去降低晶体质量的杂质的基本意图——通过应用有针对性地掺杂的衬底能够提高用于电子的或光电子的半导体器件的半导体层序列的制造方法的可靠性。
特别地，能够制造具有大约3μm或更大的相对高的厚度且在横向方向上、也就是说垂直于沉积方向地具有高的结晶质量和均匀性的半导体材料。由于减少衬底的变形和尤其与此关联的更均匀的热连接，降低在横向方向上不均匀沉积的危险。
此外，在沉积半导体层期间作用到衬底上的预设的最大的应力的情况下，具有有针对性地引入的杂质的衬底的厚度相对于没有这种杂质的衬底减小，而没有超过屈服上限。因此，能够减少材料需求并且降低制造成本。
杂质尤其在材料和浓度方面适当地构成为，使得所述杂质提升衬底的屈服上限。
在一个优选的设计方案中，在衬底中构成有浓度在1*1014cm-3和1*1020cm-3之间的杂质，其中包括边界值。杂质能够构成为电活性的（也就是增加衬底的导电性）或电惰性的。对于显著地提升屈服上限而言必需的浓度尤其取决于杂质的材料。
优选地，杂质包含碳、氮、硼或氧。此外，杂质能够由所述材料中的至少两种、例如由氧和碳或者由氧和硼形成。在氧、碳和硼的情况下，杂质的浓度优选位于1*1017cm-3和1*1020cm-3之间，尤其优选位于1*1018cm-3和1*1020cm-3之间，其中包括边界值。在氮的情况下，杂质的浓度优选位于1*1014cm-3和1*1016cm-3之间，其中包括边界值。
特别地，在与要沉积的材料相比具有更小热膨胀系数的衬底中、例如在硅衬底或碳化硅衬底中，优选进行氮化物的化合物半导体材料的优选外延的沉积，使得半导体层序列在沉积温度下相对于衬底压缩地发生应变（或者也称作受到压应变）。也就是说，化合物半导体材料具有在横向平面中小于化合物半导体材料的固有晶格常数的晶格常数。因此，在冷却半导体层序列时降低下述危险：半导体层序列和衬底之间的热膨胀系数的差引起半导体层序列中例如为裂纹的缺陷。
在一个优选的改进形式中，压缩的应变匹配于半导体层序列和衬底之间的热膨胀系数的差，使得半导体层序列在室温下没有应变或者至少基本上没有应变。优选地，应变在室温下最高为10%、尤其优选最高为5%、最优选最高为1%。
在一个优选的设计方案中，衬底具有设置成沉积平面的硅表面。衬底尤其能够构成为硅体积衬底或构成为SOI（Silicon On Insulator，绝缘体上的硅）衬底。
此外优选的是，硅表面是衬底的（111）平面。与其他的定向相比，硅衬底在该定向中的特征在于提高的屈服上限。此外，（111）平面由于其六重对称性而尤其适用于沉积氮化物的化合物半导体材料。
半导体器件的半导体本体的半导体层序列优选形成半导体器件的功能区域。换言之，对于半导体器件的功能而言决定性的区域构成在衬底之外。因此，与器件典型地至少部分地集成到硅衬底中的基于硅的半导体器件相比较，降低衬底的由杂质引起的降低的晶体质量损害半导体器件的功能的危险。因此，为了提升屈服上限能够引入具有相对高浓度的杂质，而没有负面地影响半导体器件的功能。
在一个设计方案变型形式中，半导体本体具有设置成用于产生和/或用于接收辐射的有源区域。因此，对于器件在其工作时的效率而言决定性的有源区域也构成在衬底之外。
在一个替选的设计方案变型形式中，半导体器件构成为优选有源的、电子的半导体器件，例如构成为晶体管，如构成为具有高的电子迁移率的晶体管（high electron mobility transistor，HEMT，高电子迁移率晶体管）或者构成为具有异质结的双极型晶体管（heterojunctionbipolar transistor，HBT，异质结双极型晶体管）。
已证实的是，其中有针对性地构成有用于提升衬底的屈服上限的杂质的衬底尤其适合用作沉积氮化物的化合物半导体材料的生长衬底。
但是，这种衬底也能够用于沉积例如以磷化物的化合物半导体材料为基础的其他的III-V族化合物半导体材料。
“以磷化物的化合物半导体为基础”在本文中表示，半导体本体、尤其是有源区域优选地包括AlnGamIn1-n-mP，其中0≤n≤1，0≤m≤1并且n+m≤1，优选地n≠0和/或m≠0。在此，所述材料不必强制性地具有根据上述公式的数学上精确的组分。相反地，所述材料能够具有基本上不改变材料的物理特性的一种或多种掺杂物质以及附加的组成部分。然而为了简化，上述公式仅包含晶格的主要组成部分（Al、Ga、In、P），即使所述组成部分能够部分地由少量的其他物质替换时也如此。
在沉积之后，尤其在冷却到室温之后，例如能够机械地、化学地或借助于相干辐射至少局部地移除或打薄衬底。在移除衬底之前，半导体层序列能够固定在使半导体层序列尤其机械稳定的载体上。
移除了生长衬底的半导体器件也称作薄膜半导体器件。
例如，发光二极管芯片能够构成为薄膜半导体器件并且其特征尤其在于下述特有特征中的至少一个：
-在产生辐射的外延层序列的朝向载体元件的第一主面上施加或构成反射层，所述反射层将在外延层序列中产生的电磁辐射中的至少一部分反射回所述外延层序列中；
-外延层序列具有20μm或更小的范围内的、尤其10μm范围内的厚度；以及
-外延层序列包含至少一个半导体层，所述半导体层带有至少一个具有混匀结构的面，所述混匀结构在理想情况下引起光在外延的外延层序列中接近遍历的分布，也就是说，所述混匀结构具有尽可能遍历随机的散射特性。
薄层发光二极管芯片的基本原理例如在I.Schnitzer等在Appl.Phys.Lett.63（16），1993年10月18日，2174-2176中描述，对此其公开内容在此通过引用并入本文。
薄层发光二极管芯片良好地近似于朗伯表面辐射体，并且因此尤其良好地适合于使用在探照灯中。
所描述的方法和所描述的衬底尤其适合于制造所描述的半导体器件。因此，结合半导体器件所详述的特征也能够考虑用于方法或衬底，并且反之亦然。
附图说明
其他的特征、设计方案和有利方案从以下实施例结合附图的描述中得出。
其示出：
图1示出半导体器件的第一实施例的示意剖面图；
图2A至2D根据分别以示意剖面图示出的中间步骤示出用于制造半导体器件的方法的第一实施例；
图3A至3D根据分别以示意剖面图示出的中间步骤示出用于制造半导体器件的方法的第二实施例；和
图4示出对作为沉积持续时间t的函数的不同衬底的曲率C的测量结果。
具体实施方式
相同的、相同类型的或起相同作用的元件在图中设有相同的附图标记。
图和在图中示出的元件彼此间的大小比例不能够视作是按照比例的。相反地，为了更好的可视性和/或为了更好的理解能够夸大地示出各个元件。
在图1中示出半导体器件1的实施例，所述半导体器件示例性地构成为薄膜发光二极管芯片。
半导体器件1具有带有半导体层序列的半导体本体2。形成半导体本体的半导体层序列优选例如借助于MOVPE（金属有机物气相外延）或MBE（分子束外延）来外延地沉积在衬底3上。
在衬底3中构成有杂质4，所述杂质在晶格位置上或者在相邻的晶格格位之间设置到衬底的晶体结构中。体积硅衬底尤其适合用作衬底。但是也能够使用SOI衬底。优选地，衬底具有以（111）定向的、朝向半导体本体的表面。在该定向中，硅具有提高的屈服上限。此外，硅的特征在于高的导热性。此外，硅衬底与其他用于例如为蓝宝石、碳化硅或氮化镓的氮化物的化合物半导体材料生长衬底相比尤其能够以大面积并且低成本的方式得到使用。
杂质4优选地以1*1014cm-3和1*1020cm-3之间的浓度引入到衬底中，其中包括边界值。杂质能够构成为是电活性的或电惰性的。
优选地，杂质包含碳、氮、硼或氧。在氧、碳和硼的情况下，杂质的浓度优选位于1*1017cm-3和1*1020cm-3之间，尤其优选位于1*1018cm-3和1*1020cm-3之间，其中包括边界值。在氮的情况下，杂质的浓度优选位于1*1014cm-3和1*1016cm-3之间，其中包括边界值。此外，杂质能够由所述材料中的至少两种形成，例如由氧和碳、或者由氧和硼形成。
借助于已知的浓度能够实现，衬底在沉积半导体本体2的半导体层序列时承受至少0.5GPa、优选至少1.0GPa的应力，而没有出现塑性变形。
半导体本体2具有邻接于衬底3的中间区域25。在中间区域的背离衬底的一侧上构成有器件区域21。
半导体本体2的半导体层分别以AlnGamIn1-n-mN为基础，其中0≤n≤1、0≤m≤1并且n+m≤1。
半导体器件21具有设置成用于产生辐射的有源区域23，所述有源区域设置在第一半导体层22和第二半导体层24之间。
在半导体器件工作时，载流子能够经由第一接触部91和第二接触部92从不同侧注入到有源区域23中并且在那里复合以便发射辐射。
器件区域21优选具有2μm和8μm之间的、尤其优选4μm和5μm之间的厚度，其中包括边界值。但是，与半导体器件1的类型相关的是，更大的或更小的厚度也能够是适当的。
为了避免通过衬底3吸收辐射，在有源区域21和衬底3之间、尤其在器件区域21的朝向中间区域25的一侧上构成布拉格镜，所述布拉格反射镜在工作时反射朝衬底的方向放射的辐射。
中间区域25的半导体层主要用于提高对工作而言决定性的器件区域21的半导体层的质量。
中间区域25具有依次沉积在衬底上的晶核形成和缓冲层26、过渡层27和应变区域28。
邻接于衬底3的晶核形成和缓冲层26以AlN为基础构成。所述层用于衬底3的引晶并且具有50nm和300nm之间的、例如为200nm的厚度。设置在后方的过渡层以AlGaN为基础并且设置成用于例如逐步地或连续地提高镓含量。
应变区域28设置成用于在沉积温度下形成压缩应力。在沉积之后冷却时，所述压缩应力能够完全地或至少部分地补偿由于衬底和半导体本体2的半导体层序列之间的热膨胀系数差而引起的拉应力。适合用于应变区域的是GaN层，将一个或多个AlGaN层、例如将2至三个AlGan层嵌入到所述GaN层中。应变区域的厚度优选位于2μm和3μm之间，例如为2.5μm。
在室温下，应变优选为最高10%、尤其优选为最高5%、最优选为最高1%。
中间区域25尽可能地独立于随后的器件区域，并且因此也能够用于其它的光电子或电子器件。
例如，半导体器件也能够偏离所描述的实施例而构成为电子半导体器件，例如构成为用于高频技术或用于电力电子学的半导体器件。例如，半导体器件能够构成为例如HBT或HEMT的晶体管。在该情况下，设置在中间区域25上的器件区域21具有对于相应的电子半导体器件而言特有的功能层，例如在HBT中的形成至少一个异质结的半导体层或在HEMT的情况下构成有二维的电子气体的层。因此，功能层构成在衬底3之外。因此为了提升屈服上限能够将杂质4嵌入到衬底中，进而引起半导体层沉积的提高的均匀化，而杂质没有对半导体器件的功能施加负面影响。
在图2A至2D中示出用于制造半导体层序列的方法的一个实施例，所述半导体层序列随后继续加工成半导体器件。根据薄膜发光二极管芯片的制造来示例性地描述所述方法，其中为了简化视图仅示出半导体层序列的区域，从所述区域中得出半导体器件的半导体本体。
提供有针对性地设有杂质4的衬底3作为生长衬底。例如能够借助于切克劳斯基法或借助于浮区法制造衬底。
在浮区法中制造的衬底3的特征能够在于改进的晶体质量。能够在制造中提供设置成用于构成有杂质的材料，使得所述材料在晶格位置上或在晶格位置之间嵌入到衬底的晶体中。
在衬底3上外延地沉积具有中间区域25和器件区域21的半导体层序列20，其中所述区域能够如结合图1描述的那样来构成（图2A）。
优选地，杂质4以如下浓度引入，即，使得在弹性变形的范围中、也就是在屈服上限之下进行半导体层序列的沉积。
优选地，衬底借助于杂质4在沉积期间、也就是在大约为1000℃的温度下承受最小为0.5GPa、尤其优选最小为1.0GPa的应力，而没有经受塑性变形。
在沉积半导体层序列20之后，所述半导体层序列能够继续加工成半导体器件。在制造薄膜半导体芯片时，如在图2B中示出，半导体层序列借助于例如为焊料或导电粘接层的连接层6固定在载体8上。
载体8不必满足生长衬底的高的结晶特性并且能够关于其他特性而进行选择，例如在高的导热性方面进行选择。例如，半导体材料如硅、锗或砷化锗或者陶瓷如氮化铝或氮化硼适合用于载体。
在固定之前，在载体8和半导体层序列2之间构成镜层7。镜层设置成用于反射在工作时在有源区域23中产生的辐射。镜层优选包含对在有源区域23中产生的辐射具有高反射率的金属或金属合金。在可见的光谱范围中，例如铝、银、铑、钯、镍或铬是适合的。
载体8用于机械地稳定半导体层序列20。为此，衬底3不再是必需的并且例如能够以湿化学法移除（图2C）。但是，替选地或补充地，也能够使用例如为研磨、抛光或磨光的机械方法。
在移除衬底3之后，半导体层序列的背离载体8的表面设有例如为粗化部的结构部29。因此，能够提高在有源区域中产生的辐射的耦合输出效率。
为了构成结构部29而部分地移除中间区域25的材料。例如，能够完全地移除晶核形成和缓冲层26和过渡层27，使得能够在应变区域29中形成结构部29。
为将载流子注入到有源区域23中，例如借助于蒸镀或溅镀构成第一接触部91和第二接触部92。在图2D中示出完成的薄层半导体器件。
在图3A至3D中示出的用于制造半导体器件的方法的第二实施例与第一实施例的不同之处在于半导体层序列20的继续加工。继续加工中没有明确描述的步骤或要制造的半导体器件的特性能够如在第一实施例中那样执行或实施。半导体层序列20的制造本身能够如结合图2A描述的那样进行。
如在图3B中示出，在半导体层序列20中，从背离衬底3的一侧起构成凹部55，所述凹部穿过有源区域23延伸到第一半导体层22中。
在所述凹部55中，第一半导体层22与第一连接层51电接触。
第二半导体层24与第二连接层52电接触。第二连接层局部地在半导体层序列20和第一连接层51之间延伸。此外，第二连接层32在工作时还优选设置成用于反射在有源区域23中产生的辐射。尤其结合镜层提到的材料中的一种适合于第二连接层。连接层51、52能够借助于蒸镀或溅镀来施加。
在沉积第一连接层51之前施加绝缘层53，所述绝缘层覆盖凹部55的侧面。因此阻止有源区域23的电短路。此外，第一绝缘层局部地在第一连接层51和第二连接层52之间延伸，使得所述第一连接层和第二连接层彼此电绝缘。例如，适用于绝缘层的是例如为二氧化硅的氧化物或例如为氮化硅的氮化物。
在半导体层序列20的背离衬底3的一侧上借助于连接层6固定载体8。载体和连接层能够如结合图2A至2D中描述的第一实施例一样构成。
如在图3C中示出，移除衬底3、晶核形成和缓冲层26和过渡层27。随后，通过局部地移除半导体层序列20而露出第二连接层53。
半导体本体2的背离载体8的辐射出射面200设有结构部29以用于提高耦合输出效率。这能够在露出第二连接层52之前或之后进行。为了进行外部的电接触而构成第一接触部91以及第二接触部92，所述第一接触部经由第一连接层51与第一半导体层22导电地连接，所述第二接触部经由第二连接层52与第二半导体层24导电地连接。
第二接触部92在横向方向上与半导体本体2隔开。因此，辐射出射面200没有外部的电接触部。因此，能够提高从辐射出射面射出的辐射功率。
在该实施例中，将接触部91、92设置在载体8的不同侧上。但是，接触部也能够设置在相同的侧上。
在图4中示出不同的衬底的作为沉积持续时间t（以s为单位）的函数的曲率C（以km-1为单位）的测量结果，所述不同的衬底具有不同浓度的杂质。在大约9200s的所示出的沉积持续时间期间，分别外延地生长具有大约4μm厚度的半导体材料。
曲线401和402示出两个硅衬底的曲率C的变化，所述硅衬底借助浮区法制造并且在杂质的浓度方面不同。曲线302与下述衬底相关联，所述衬底的特征在于与属于曲线401的衬底相比有针对性地增加的具有氮的杂质。氮杂质的浓度大约为1014cm-3。
曲线403与借助于切克劳斯基法沉积的具有大约1017cm-3氧杂质浓度的衬底相关。
所有的曲线在示出的区域中随着沉积持续时间的增加而示出曲率的增大。曲线403在4500s和9000s之间的范围中示出斜率基本上保持相等的、尽可能线性的变化。相反地，在曲线401和402中，斜率分别在7000s之上阶跃性地具有更大的斜率。在此，对于曲线401，斜率大于线性区域中的斜率的区域朝向更少的时间、也就是朝向更小的层厚度移动。所述关系以及与曲线402相比更大的斜率示出：曲线401中的塑性变形一方面更早地开始，并且另一方面更强地下降。
因此，测量示出，具有最高浓度杂质的衬底具有最小的曲率。那么通过有针对性的掺杂能够降低曲率，使得能够尤其均匀地在横向方向上进行在衬底上的沉积。
本专利申请要求德国专利申请102010027411.9的优先权，其公开内容在此通过引用并入本文。
本发明不局限于根据实施例进行的描述。相反地，本发明包括每个新特征以及特征的任意的组合，这尤其是包含在权利要求中的特征的任意的组合，即使所述特征或所述组合自身没有明确地在权利要求中或实施例中说明时也如此。

Claims (15)

1.半导体器件（1），所述半导体器件具有半导体本体和衬底，所述半导体本体以氮化物的化合物半导体材料为基础，并且所述半导体本体设置在所述衬底上，其中在所述衬底中有针对性地构成杂质（4）。
2.根据权利要求1所述的半导体器件，
其中所述杂质设置成用于提升所述衬底的屈服上限。
3.根据权利要求1或2所述的半导体器件，
其中所述衬底具有硅表面（30）。
4.根据权利要求3所述的半导体器件，
其中所述表面（30）是（111）平面。
5.根据权利要求1至4之一所述的半导体器件，
其中所述衬底是硅体积衬底。
6.根据权利要求1至5之一所述的半导体器件，
其中所述杂质以1*1014cm-3和1*1020cm-3之间的浓度构成在所述衬底中，其中包括边界值。
7.根据权利要求1至6之一所述的半导体器件，
其中所述杂质包含碳、氮、硼或氧。
8.根据权利要求1至7之一所述的半导体器件，
其中所述半导体本体具有设置成用于产生和/或接收辐射的有源区域（23）。
9.根据权利要求1至7之一所述的半导体器件，
所述半导体器件构成为电子半导体器件。
10.用于沉积氮化物的化合物半导体材料的衬底（3），其中在所述衬底中有针对性地构成有用于提升屈服上限的杂质（4）。
11.衬底（3）作为氮化物的化合物半导体材料的生长衬底的应用，在所述衬底中有针对性地构成有用于提升所述衬底的屈服上限的杂质（4）。
12.用于制造以氮化物的化合物半导体材料为基础的半导体层序列（20）的方法，其中将所述半导体层序列沉积在衬底（3）上，在所述衬底中有针对性地构成有杂质（4）。
13.根据权利要求12所述的方法，
其中在所述半导体层序列沉积之后至少局部地移除或打薄所述衬底。
14.根据权利要求12或13所述的方法，
其中在沉积温度下相对于所述衬底以压缩应变的形式沉积所述半导体层序列。
15.根据权利要求12至14之一所述的方法，
其中将所述半导体层序列分割成多个根据权利要求1至9之一所述的半导体器件（1）。
CN2011800349322A 2010-07-15 2011-07-07 半导体器件、衬底和用于制造半导体层序列的方法 Pending CN103003917A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010027411.9 2010-07-15
DE102010027411A DE102010027411A1 (de) 2010-07-15 2010-07-15 Halbleiterbauelement, Substrat und Verfahren zur Herstellung einer Halbleiterschichtenfolge
PCT/EP2011/061523 WO2012007350A1 (de) 2010-07-15 2011-07-07 Halbleiterbauelement, substrat und verfahren zur herstellung einer halbleiterschichtenfolge

Publications (1)

Publication Number Publication Date
CN103003917A true CN103003917A (zh) 2013-03-27

Family

ID=44532778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800349322A Pending CN103003917A (zh) 2010-07-15 2011-07-07 半导体器件、衬底和用于制造半导体层序列的方法

Country Status (7)

Country Link
US (1) US20130200432A1 (zh)
EP (1) EP2593963A1 (zh)
KR (1) KR20130044324A (zh)
CN (1) CN103003917A (zh)
DE (1) DE102010027411A1 (zh)
TW (1) TW201205647A (zh)
WO (1) WO2012007350A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198918A (zh) * 2013-05-15 2018-06-22 皇家飞利浦有限公司 具有衬底中的散射特征的led

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5729182B2 (ja) * 2010-08-31 2015-06-03 株式会社リコー ｎ型ＩＩＩ族窒化物単結晶の製造方法、ｎ型ＩＩＩ族窒化物単結晶および結晶基板
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
CN103887395A (zh) * 2012-12-19 2014-06-25 晶元光电股份有限公司 发光元件
DE102016203298B3 (de) 2016-03-01 2017-03-23 Nasp Iii/V Gmbh Verfahren zur Charakterisierung von Halbleitermaterialien
JP7378562B2 (ja) 2021-10-27 2023-11-13 財團法人工業技術研究院 平衡応力を有する半導体基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378238A (zh) * 2001-03-26 2002-11-06 日立电线株式会社 生长GaN晶体基片的方法和GaN晶体基片
CN1941405A (zh) * 2005-09-28 2007-04-04 东芝陶瓷株式会社 化合物半导体装置用基板和使用该基板的化合物半导体装置
US20080203382A1 (en) * 2007-02-28 2008-08-28 Sanken Electric Co., Ltd. Semiconductor wafer, devices made therefrom, and method of fabrication
WO2009118244A1 (en) * 2008-03-25 2009-10-01 Picogiga International Method for manufacturing a layer of gallium nitride or gallium and aluminum nitride

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3712668A1 (de) * 1987-04-14 1988-10-27 Hans J Scheel Verfahren und vorrichtung zur zuechtung von kristallen nach der czochralski-methode
TWI240439B (en) * 2003-09-24 2005-09-21 Sanken Electric Co Ltd Nitride semiconductor device and manufacturing method thereof
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
US8304809B2 (en) * 2007-11-16 2012-11-06 Furukawa Electric Co., Ltd. GaN-based semiconductor device and method of manufacturing the same
JP5568837B2 (ja) * 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
US7983317B2 (en) * 2008-12-16 2011-07-19 Corning Incorporated MQW laser structure comprising plural MQW regions
US20130234185A1 (en) * 2012-03-06 2013-09-12 Landauer, Inc. Doped sapphire as substrate and light converter for light emitting diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378238A (zh) * 2001-03-26 2002-11-06 日立电线株式会社 生长GaN晶体基片的方法和GaN晶体基片
CN1941405A (zh) * 2005-09-28 2007-04-04 东芝陶瓷株式会社 化合物半导体装置用基板和使用该基板的化合物半导体装置
US20080203382A1 (en) * 2007-02-28 2008-08-28 Sanken Electric Co., Ltd. Semiconductor wafer, devices made therefrom, and method of fabrication
WO2009118244A1 (en) * 2008-03-25 2009-10-01 Picogiga International Method for manufacturing a layer of gallium nitride or gallium and aluminum nitride

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ICHIRO YONENAGA,ET AL: "Mechanical strength of silicon crystals as a function of the oxygen concentration", 《 JOURNAL OF APPLIED PHYSICS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198918A (zh) * 2013-05-15 2018-06-22 皇家飞利浦有限公司 具有衬底中的散射特征的led
CN108198918B (zh) * 2013-05-15 2020-10-02 皇家飞利浦有限公司 具有衬底中的散射特征的led

Also Published As

Publication number Publication date
WO2012007350A1 (de) 2012-01-19
TW201205647A (en) 2012-02-01
EP2593963A1 (de) 2013-05-22
US20130200432A1 (en) 2013-08-08
KR20130044324A (ko) 2013-05-02
DE102010027411A1 (de) 2012-01-19

Similar Documents

Publication Publication Date Title
JP5312797B2 (ja) オプトエレクトロニクス用基板の作製方法
CN103280497B (zh) 用于制造光电子器件的方法以及光电子器件
US20130214285A1 (en) Semiconductor Component and Method for Producing a Semiconductor Component
CN103003917A (zh) 半导体器件、衬底和用于制造半导体层序列的方法
KR101615822B1 (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼, 및 질화물 반도체층의 형성 방법
KR101422300B1 (ko) 복합 기판 및 이를 위한 제조 방법
CN104518062B (zh) 制造半导体发光器件的方法
US8125001B2 (en) Method for manufacturing gallium oxide based substrate, light emitting device, and method for manufacturing the light emitting device
JP2008205514A (ja) Ｉｉｉ−ｖ族窒化物半導体素子
KR20070102114A (ko) 질화물 반도체 발광소자 및 그 제조 방법
US9355852B2 (en) Method for manufacturing semiconductor device
CN102790147A (zh) 氮化物半导体器件、氮化物半导体晶片以及用于制造氮化物半导体层的方法
US8633508B2 (en) Semiconductor element and a production method therefor
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
WO2007002607A2 (en) ELECTRONIC AND/OR OPTOELECTRONIC DEVICES GROWN ON FREE-STANDING GaN SUBSTRATES WITH GaN SPACER STRUCTURES
US8372727B2 (en) Method for fabricating light emitting device
CN108110097A (zh) GaN基LED器件及其制备方法
CN107004724B (zh) 半导体装置及其制造方法
CN109841708B (zh) 半导体器件及其制备方法
Liu et al. Optimization of a common buffer platform for monolithic integration of InGaN/GaN light-emitting diodes and AlGaN/GaN high-electron-mobility transistors
US11616164B2 (en) Method for producing a nitride compound semiconductor component
KR101384071B1 (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
CN101577302A (zh) 发光二极管
CN112135933B (zh) 晶核层的沉积方法
CN117712249A (zh) 一种发光二极管外延片及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130327