CN103280497B - 用于制造光电子器件的方法以及光电子器件 - Google Patents

用于制造光电子器件的方法以及光电子器件 Download PDF

Info

Publication number
CN103280497B
CN103280497B CN201310119419.4A CN201310119419A CN103280497B CN 103280497 B CN103280497 B CN 103280497B CN 201310119419 A CN201310119419 A CN 201310119419A CN 103280497 B CN103280497 B CN 103280497B
Authority
CN
China
Prior art keywords
layer
sequence
contact
buffering
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310119419.4A
Other languages
English (en)
Other versions
CN103280497A (zh
Inventor
帕特里克·罗德
马丁·斯特拉斯伯格
卡尔·英格尔
卢茨·赫佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN103280497A publication Critical patent/CN103280497A/zh
Application granted granted Critical
Publication of CN103280497B publication Critical patent/CN103280497B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

在用于制造光电子器件的方法中，提供具有第一热膨胀系数的生长衬底（10）。将多层缓冲层序列（11）施加到生长衬底上。接着，外延沉积层序列（2），其具有不同于第一热膨胀系数的第二热膨胀系数。此外，该层序列还包括用于发射电磁辐射的有源层。接着，在外延沉积的层序列（2）上施加支承衬底（15）。去除生长衬底（10）并且将多层缓冲层序列（11）结构化，用于提高电磁辐射的耦合输出。最后，接触外延沉积的层序列（2）。

Description

用于制造光电子器件的方法以及光电子器件
本申请是申请号为200980123973.1的发明专利申请的分案申请。
本专利申请要求德国专利申请102008030584.7的优先权，其公开内容通过引用结合于此。
本发明涉及一种用于制造光电子器件的方法以及一种光电子器件。
光电子器件(通常也简化地称作发光二极管或发光二极管芯片)具有数目越来越多的不同应用可能性，这些可能性最近使对这种器件的需求上升。这样，发光二极管尤其越来越多地用作汽车领域中的发光装置，但也越来越多地用于工业和家庭应用中。因此，这除了取决于技术特性譬如低耗电或者长使用寿命之外，也取决于以大件数尽可能成本低廉地制造。
目前，在可见光的绿色或者蓝色光谱中发光的高效光电子器件、尤其是发光二极管的制造与高的制造开销相联系。例如，为了制造基于氮化镓/氮化镓铟的光电子器件，使用由蓝宝石构成的生长衬底，该生长衬底在随后的工艺步骤中例如通过激光剥离工艺又被去除。除了线状生长衬底的低可伸缩性之外，另外的工艺步骤也会在光电子器件内产生应力，这些应力会降低器件的效率以及制造产量。因此，要求提出一种方法，该方法能够实现以大件数制造具有良好的可伸缩性和低技术要求的光电子器件。此外，这种器件应在实现良好电特性的同时还实现高效的光耦合输出。
这些任务通过独立权利要求的主题来解决。本发明的改进方案和扩展方案是从属权利要求的主题。
本发明提出了一种解决方案，其能够实现在其他领域中已知的用于制造高效的光电子器件的硅制造技术。在该方法中，提供生长衬底，该生长衬底包含硅或者甚至在一个实施形式中由硅构成。含有硅的材料作为生长衬底具有第一热膨胀系数。接着将多层缓冲层序列施加到生长衬底上。接着，将具有与第一热膨胀系数不同的第二热膨胀系数的层序列外延地沉积在多层缓冲层序列上。此外，该层序列包括适于发射电磁辐射的有源层。
通过多层缓冲层序列，减少了在层序列中由于生长衬底和层序列的不同热膨胀引起的应力。多层缓冲层序列由此用作补偿不同的热膨胀的缓冲层。
接着，将支承衬底施加在外延生长的层序列上并且去除生长衬底。然而在此情况下，仅仅剥离生长衬底，而多层缓冲层序列保留在外延沉积的层序列上。该缓冲层序列现在被结构化，以便提高在工作中产生的电磁辐射从外延沉积的层序列的耦合输出。最后，层序列从后侧电接触并且形成接合接触部。
在本发明中，因此利用多层缓冲层序列来进行光耦合输出。而外延沉积的层序列的接触通过缓冲层进行或者在外延沉积的层序列的背离多层缓冲层序列的侧上进行。在后一方案中，导电差的多层缓冲层序列不必分开。更确切地说，可以通过接触孔或者引线直接接触外延沉积的层序列。这能够在必要时通过外延沉积的层序列的部分层实现良好电流扩展以及高效的光耦合输出的同时实现光电子器件的低的正向电压。
为了制造层序列可以使用薄膜技术。
在本上下文中，术语薄膜技术表示一种用于制造薄膜发光二极管芯片的技术。薄膜发光二极管芯片的特征在于至少以下典型的特征的至少一个：
-在产生辐射的半导体层序列(尤其为产生辐射的外延层序列)的朝向支承元件、尤其是朝向支承衬底的主面上施加或者构建有反射层，该反射层将在半导体层序列中产生的电磁辐射的至少一部分反射回该半导体层序列中；
-薄膜发光二极管芯片具有支承元件，该支承元件不是其上外延生长了半导体层序列的生长衬底，而是单独的支承元件，其事后固定在半导体层序列上；
-半导体层序列具有范围为20μm或更小的、尤其是10μm或更小的厚度；
-半导体层序列没有生长衬底。在此，“没有生长衬底”意味着：必要时用于生长的生长衬底被从半导体层序列去除或者至少强烈薄化。尤其是，生长衬底薄化到使得其本身或者仅仅与外延层序列一起单独不是自支承的(freitragend)；以及
-半导体层序列包含至少一个半导体层，所述半导体层具有至少一个具有混匀结构的面，其在理想情况下引起光在半导体层序列中的近似各态历经的分布，也就是说，所述面具有尽可能各态历经的随机散射特性。
薄膜发光二极管芯片的基本原理例如在I.Schnitzer等人所著Appl.Phys.Lett.63(16)(1993年10月18日第2174-2176页)的出版物中进行了描述，其公开内容通过引用结合于此。薄膜发光二极管芯片的例子在出版物EP0905797A2和WO02/13281A1中进行了描述，其公开内容同样通过引用结合于此。薄膜发光二极管芯片良好地近似为朗伯表面辐射器并且因此例如良好地适于应用在大灯、例如车辆大灯中。
在一个实施例中，外延沉积的层序列的材料基于氮化物化合物半导体。
通常，外延沉积的层序列的材料具有如下热膨胀系数：其明显不同于含硅的生长衬底的热膨胀系数。在将层序列直接沉积在含硅的生长衬底上时，由于制造工艺期间的高的温度梯度而出现热应力，该应力会导致外延沉积的薄层序列损伤，并且在最差的情况下会导致外延沉积的薄层序列折断。
由于该原因，根据本发明在生长衬底和外延沉积的层序列之间施加多层缓冲层序列。优选地，多层缓冲层序列包括由氮化镓和氮化铝构成的部分层。部分层用于降低由于不同的膨胀系数引起的、通过制造过程诱发的应力(Verspannung)。
为此，在一个实施例中缓冲层序列可以包括第一部分缓冲层和至少一个第二部分缓冲层。合乎目的地，该缓冲层序列包含多个第一部分缓冲层和第二部分缓冲层，它们在形成多层层序列的情况下相叠设置。在此，部分缓冲层的材料同样可以具有不同热膨胀系数。此外，可以设计的是，使用第一部分缓冲层的材料，其在施加到第二部分缓冲层上时被略微张紧。
在合适选择材料的情况下，这样可以防止在外延沉积的层序列中的热应力，因为部分缓冲层用作这种应力的缓冲器或牺牲层。在外延层序列中出现的应力延伸到已略微张紧的部分缓冲层中。在那里，部分缓冲层可以撕裂或者折断，由此消除应力，而外延层序列在结构上基本不改变。
可以合乎目的的是，两个部分缓冲层的至少一个以如下材料构建：该材料也被利用来制造外延沉积的层序列。在使用例如基于氮化物的III-V半导体时，同样可以将基于氮化物的化合物半导体例如氮化镓用作在部分缓冲层中的多层缓冲层序列的材料。例如氮化铝适于作为第二部分缓冲层的材料。
此外，多层缓冲层序列具有如下优点：现在可以使用不同的技术来去除生长衬底。例如，为了去除可以将生长衬底刻蚀掉，其中多层缓冲层序列可以用作刻蚀停止层。由此，与传统上基于蓝宝石或碳化硅的技术的机械去除方法相比，实现明显更平缓地去除生长衬底。在一个实施中，基于硅的生长衬底借助湿化学刻蚀来去除。
多层缓冲层序列的结构化同样可以通过刻蚀来进行。在此情况下可能的是，对缓冲层序列设置准确限定的结构。可替选地，例如也可以通过以厚度为0μm到3μm(典型为1μm到2μm)的粗化进行随机结构化。在多层缓冲层序列的厚度为1μm到5μm(典型2μm到4μm)的情况下，还可能的是，将缓冲层序列在部分区域中完全剥蚀并且还将其下的外延生长的层序列结构化到这些部分区域中。
在一个实施例中，在施加支承衬底之前在外延生长的层序列上沉积镜层。镜层例如可以包括反射金属如银，但也可以包含铝或者其他高反射性的材料。在另一扩展方案中，镜层在沉积在外延生长的层序列之后被封装，即用绝缘材料包围。这防止了镜层例如由于氧化而提早老化。
为了接触外延生长的层序列，尤其是外延生长的层序列的两个不同掺杂的部分层以输送相应的载流子，可以设计的是，在部分区域中完全去除多层缓冲层。由此，位于其下的外延生长的层序列被暴露。接着，在其中去除多层缓冲层的部分区域中构建接触部，该接触部电接触生长的层序列。接触因此并不通过多层缓冲层来进行，而是直接借助层序列经由对多层缓冲层的相应结构化来进行。
这尤其是在多层缓冲层具有明显更差的导电性使得对缓冲层的接触导致器件的正向电压提高并且由此导致效率降低时才是适宜的。相应地，这样例如借助有目的地刻蚀通过缓冲层实现连接到外延生长的层序列上。这种刻蚀工艺例如可以包括RIE(反应离子刻蚀)、ICP、以及例如通过磷酸(H3PO4)的化学刻蚀方法。导电差的多层缓冲层这样被分开并且接触部直接构建在外延生长的层序列的高导电性的电流扩展层上。然而，化学去除是困难的，因为缓冲层序列的不同的部分层非常薄并且刻蚀工艺相应地复杂。外延的层序列、由此总体上的刻蚀工艺也难以控制，因为刻蚀过程应尽可能精确地在电流扩展层或连接到缓冲层序列的第一层上停止。
在一个可替选的实施形式中，从背侧引入接触部。根据本发明，因此提出了将对于产生的光的层的耦合输出功能与电流耦合输入层分离。对此，提出了借助在外延生长的层序列的与多层缓冲层背离的侧上的开口形成孔。在孔的侧壁上的绝缘层防止了不希望的短路。接着，该孔通过导电材料填充，使得至少在孔的底部区域中建立外延生长的层序列的电接触。在此，合乎目的的是，孔穿过部分层并且尤其是外延生长的层序列的有源层。当在要接触的层中的孔结束并且孔的侧壁设置有绝缘材料来防止短路时，相应地可以借助这种孔接触外延生长的层序列的每个部分层。最后，构建接合接触部，其与孔的导电材料相连。
在此情况下，可以设计的是，在外延生长的层序列从生长衬底去除并且施加到支承衬底上之前，在外延生长的层序列上构建孔、导电材料以及至接合线和接合接触部的引线。
在另一扩展形式中，产生通过支承衬底的穿通的孔，其中穿通的孔的侧壁设置有绝缘材料。支承衬底中的孔构建为使得暴露在外延生长的层序列和支承衬底之间的导电层。接着，用导电材料填充该孔。由此，可以接触在外延生长的层序列和支承衬底之间的导电层。这些层又用于接触外延生长的层序列的各个部分层。
当生长衬底包括半导体材料、尤其是硅时，该方法特别适合。恰好硅是一种可良好延展的技术，使得光电子器件也可以以大的件数制造。由于硅和具有用于发射光的光电子器件的层序列的热膨胀系数，在外延生长的层序列和包含硅的支承衬底之间附加地施加多层缓冲层序列是合乎目的的，以便避免热应力。然而与此相对，可以特别简单地通过湿化学方法去除由硅构成的生长衬底，使得在此减少光电子器件的机械负荷。
本发明的另一方面涉及一种光电子器件，其包括外延生长的层序列，该层序列具有适于发射电磁辐射的有源区。在此情况下，设计的是，在工作中朝着外延生长的层序列的表面方向发出电磁辐射。此外，光电子器件包括在外延生长的层序列的表面上的多层的结构化的缓冲层序列。多层缓冲层序列用于提高在器件工作中的光耦合输出效率。此外，设置有接触元件，其可以设置在器件的背离光发射的侧上。对此可替选地，在部分区域中去除多层缓冲层序列并且在那里设置接触垫，该接合垫直接接触外延生长的层序列或者外延生长的层序列的电流扩展层。
与目前的光电子器件的不同在于，已在制造外延沉积的层序列之前产生了用于光耦合输出的多层缓冲层序列。
在一个实施形式中设计的是，多层缓冲层序列具有与外延生长的层序列的部分层相同的材料。由此，在制造过程期间可以降低在外延生长的层序列内由制造过程引起的热应力。
以下借助实施例参照附图详细地阐述了本发明。
其中：
图1示出了在制造过程期间在生长衬底上外延生长的层序列的实施例，
图2示出了光电子器件的制造过程的另一步骤，
图3示出了在去除生长衬底之后的光电子器件的制造过程的第三步骤，
图4示出了带有在器件的表面上的接触部的光电子器件的制造过程的第四步骤，
图5示出了用于制造光电子器件的方法的第二实施形式，
图6示出了根据所提出的制造方法产生的光电子器件的第一实施形式，
图7示出了根据所提出的制造方法产生的光电子器件的第二实施形式，
图8示出了根据所提出的制造方法产生的光电子器件的第三实施形式，
图9示出了在制造过程期间的光电子器件的部分，用于阐述多层缓冲结构。
在实施例和附图中，相同或作用相同的组成部分设置有相同的附图标记。附图和附图中所示的元件的大小关系基本上不应视为合乎比例的。更确切地说，各个元件例如层为了更好的理解和/或更好的可示出性而可以夸大或夸厚地示出。不同的实施的各个方面可以容易地彼此组合并且在所使用的技术的领域中进行替换。
图1示出了根据所提出的原理的在制造过程期间的光电子器件。在该实施形式中，由硅构成的晶片设置为生长衬底10。而光电子器件应由III-V化合物半导体制造。该光电子器件具有与硅不同的热膨胀系数。在所使用的借助MOVPE(“MetalOrganicVapourPhaseEpitaxy”金属有机气相外延)的制造方法中，使用在数百摄氏度直到大约700℃-800℃的温度。由此在制造过程期间会产生大的温度梯度。此外，存在其他制造方法，例如MBE或HVPE，它们以在1100℃左右的温度工作。
例如，由硅构成的生长衬底10会由于其较大的质量而比沉积到其上的层明显更冷。出于此原因，将用于发射电磁辐射的层序列直接外延沉积到硅上是非常困难的，因为不同的热膨胀系数会导致在所沉积的层序列中的应力。应力大到使得层断裂或者撕裂并且于是在原子水平上损伤器件。由此，器件的效率降低并且视损伤也会完全故障。
根据本发明提出的是，在生长衬底10和以后要沉积的外延层序列2之间生长多层缓冲结构11。其用于使不同的热膨胀系数彼此匹配并且于是减小在以后要沉积的外延层序列2中的可能的应力。
由硅构成的生长衬底10在此在(111)方向上取向，然而生长衬底的其他空间取向也是可能的。这样，例如(100)或(110)以及更高的空间取向也是适合的。在衬底10上现在尤其是施加有由AlN和GaN构成的多层缓冲结构11。
该过程在图9中详细地示出。从生长衬底10开始沉积由氮化铝AlN构成的多层缓冲层11的第一层11a。氮化铝是绝缘体，其还具有良好的热学导热性。在第一氮化铝层11a上现在交替地将由氮化镓构成的层11f至11i与氮化铝构成的另外的层11b至11d交替地一起施加。氮化镓压缩地生长到氮化铝上，也就是说，氮化镓沉积到氮化铝上导致氮化镓层的略微张紧。由此，各个氮化镓层11f至11i形成牺牲层，其由于AlN和GaN的不同的晶格常数而略微张紧。固有的应力补偿了由于不同的膨胀系数引起的另外的热应力(伸展或者收缩)，其中牺牲层吸收附加的热诱发的应力。
在本实施例中，作为最后的层11e又沉积由氮化铝构成的层。多层缓冲结构11的部分层的厚度可以是不同的。例如，由氮化铝构成的、首先沉积到硅上的部分层11a可以比另外的部分缓冲层明显更厚。多层缓冲结构除了降低在后续制造工艺步骤期间的热膨胀之外也可以用于补偿生长衬底10的表面上的不平坦性。由此，为发射光的层序列的以后的外延沉积的工艺步骤提供了尽可能均匀的表面。
最后，在多层缓冲层的最后的部分层11e的上侧上施加有高导电性的电流扩展层12a。例如，其可以是金属或也可以是由高掺杂的氮化镓构成的薄层。其具有小的横向电阻并且用于在以后接触时能够将电流尽可能均匀地分配到层序列12的要沉积的部分层中。
在施加多层缓冲层11之后现在沉积层序列，其包括在光电子器件工作中适于发射光的有源层。对此，可以使用III/V化合物半导体材料。尤其是，适于此的是基于氮化镓的化合物半导体，其也用于多层缓冲层序列。
III/V化合物半导体材料具有来自第三主族的至少一种元素，譬如B、Al、Ga、In和来自第五主族的元素，譬如N、P、As。尤其是，术语“III/V化合物半导体材料”包括二元、三元或四元化合物的组，它们包含来自第三主族的至少一种元素和来自第五主组的至少一种元素，例如氮化物化合物半导体和磷化物化合物半导体。此外，这种二元、三元或四元化合物例如可以具有一种或多种掺杂材料以及附加的组成成分。
“基于氮化物化合物半导体材料”在本上下文中意味着：半导体层序列或者其至少一部分、特别优选的是至少有源区具有氮化物化合物半导体材料，例如GaN、AlnGa1-nN、InnGa1-nN或AlnGamIn1-n-mN或者由其构成，其中0≤n≤1，0≤m≤1且n+m≤1。在此，该材料并不必一定具有根据上式的数学上精确的组分。更确切地说，其例如可以具有一种或多种掺杂材料以及附加的组成部分。而为了简明起见，上式只包含晶格的主要组成部分(Al、Ga、In、N)，即使其可以部分地通过少量的其他材料替代和/或补充。而氮化物化合物半导体材料始终包含氮或氮化合物。
同样可能的是，也使用其他半导体材料。属于此的例如是II/VI化合物半导体材料，其具有来自第二主族的至少一种元素，譬如De、Mg、Ca、Sr和来自第六主族的材料，譬如O、S、Se。尤其是，II/VI化合物半导体材料包括二元、三元或四元化合物，它们包含来自第二主族的至少一种元素和来自第六主族的至少一种元素。此外，这种化合物可以包括掺杂材料。属于II/VI化合物半导体材料的例如是ZnO、ZnMgO、CdS、CnCdS和MgBeO。
在本实施例中，半导体层序列2具有n掺杂的第一部分层，其在电流扩展层上与多层缓冲层相邻地生长。在n掺杂的层上沉积有另一现在更多p掺杂的部分层。在两个不同掺杂的部分层之间形成贫载流子的区域，其称作pn结。在该区域(其膨胀基本上取决于两个部分层的掺杂浓度)中，在光电子器件的工作中进行载流子复合。在载流子复合时在所有方向上发射电磁辐射。
在所提出的光电子器件中，还设计的是，电磁辐射通过以后还要结构化的缓冲层序列11来耦合输出。为此目的，在外延层序列2上安置有附加的镜层22，其具有高的反射系数。由此，在光电子器件的工作中朝着镜层22的方向的电磁辐射被该镜层反射，并且于是朝着缓冲层序列11的方向偏转。
镜层22经历老化过程，该老化过程例如通过氧化、由于氧或者也借助湿气而引起。为了能够尽可能减少老化过程，镜层22被绝缘材料23完全包围并且于是被封装。
现在将支承衬底15施加到镜层的封装部23上。图2示出了在处理阶段中的光电子器件的示意图。
接着，去除由硅构成的生长衬底10。这例如可以通过刻蚀方法、例如通过湿化学刻蚀来进行。化学方法与机械剥离方法相比具有如下优点：生长衬底10的剥离在对于层序列2的机械负荷方面明显更平缓地进行。此外，多层缓冲层11在刻蚀方法中用作自然的刻蚀停止层，该刻蚀方法选择性地刻蚀生长衬底10的材料。
在根据图3去除生长衬底10之后，现在在部分区域17中进行缓冲层11的结构化。对此，可以使用不同的方法。例如，缓冲层可以随机地结构化，其中该缓冲层部分被刻蚀。可替选地，也可以在部分区域17中设置缓冲层11的棱锥体、小丘等等形式的周期性结构。刻蚀导致不平坦的表面，由此使光耦合输出变得容易。
在缓冲层的总厚度为1μm到5μm(典型为2μm到4μm)和外延生长的层序列的厚度总体上为1μm到7μm(典型为4μm到6μm)的情况下，可以将部分区域17中的缓冲层11有目的地或无目的地粗化。例如，通过选择性地去除多层缓冲层可以产生1μm高的棱锥体。在缓冲层11中的粗化和这些棱锥体用于在光电子器件以后的工作中将光耦合输出。换言之，在剥离生长衬底10时并不去除缓冲层11，而是作为光耦合输出层保留在层序列上，这节约了在制造方法中的工艺步骤以及将附加的光耦合输出层构建在外延生长的层序列2的上侧上。
在根据图3的实施例中，强烈夸张地示出了粗化。然而可能的是，去除在部分区域中的缓冲层并且在此外还将其下的外延生长的层序列2的一部分结构化。
除了结构化的部分区域17之外，设置有多层缓冲层序列的附加的部分区域11’，在这些部分区域中以后构建接触元件。对此根据图4将多层缓冲序列的部分区域11’刻蚀，以便形成沟。该沟完全穿过多层缓冲层序列11并且因此接触外延层序列2’的在其下的部分层。接着，沟填充以一种材料并且形成接触垫18。该接触垫18电接触外延的层序列2，其方式是其将导电差的多层缓冲层序列11’完全分开。在图4的实施例中，接触垫接触高掺杂的氮化镓层，其用作层序列2’的电流扩展层并且在图9中作为层12a示出。
图5示出了根据所提出的原理的光电子器件的制造的另一实施例。
在该实施例中同样将硅晶片用作生长衬底10。在该生长衬底上沉积有多层缓冲层序列11，以便平衡生长衬底10的不同的热膨胀特性和外延层序列2的以后的部分层12至14。简化示出的是，外延层序列2包括n掺杂的第一部分层12，例如由n掺杂的氮化镓构成，以及p掺杂的第二部分层14。在两个部分层12和14之间形成pn结13。
在该实施例中，光电子器件通过各个层序列来实现。然而，除了单个pn结之外，多个相叠设置的pn结也是可能的。此外，不同的材料可以用于制造各个pn结，以便产生不同波长的光。此外，各个部分层12和14可以包括另外的电流扩展层和载流子输送层或载流子阻挡层。
在外延沉积层序列2之后，根据图6将多个孔50引入外延生长的层序列2。这些孔如所示地穿过部分层14和13并且在n掺杂的第一部分层12中结束。它们用于部分层12的电接触。
为此目的，其侧壁设置有绝缘材料52，以便防止部分层14或13中的短路。接着，得到的绝缘孔填充以导电材料45。第一接触层60被施加到表面上，以便接触部分层14。第一接触层60可以包括反射性材料并且于是同时用作反射层。可替选地，其可以通过透明导电氧化物例如ITO形成。
在第一接触层60的下侧上的绝缘部53防止在导电材料45和第一接触层60之间的短路。第二接触层40施加到绝缘层53上，第二接触层与在孔50中的材料45导电连接。因此，形成第二接触层40，其可以在光电子器件之下向外引导至相应的接触元件。如果第一接触层60通过透明导电氧化物形成，则第二接触层40可以通过反射性材料构建。
接着，支承衬底15被施加到第二接触层40上并且以湿化学方式去除生长衬底10。缓冲层11的粗化改进了从光电子器件和层序列2的光耦合输出。最后，在部分区域中，外延层序列2被去除并且设置有接触垫61，其接触第一接触层60。用于接触第二接触层40的第二接触垫出于清楚原因而不再示出。
图7示出了一种可替选的实施形式。在产生外延层序列2之后，在最后的部分层14上平面地沉积第一接触层60。接着，在接触层60中设置有大面积的结构，其具有多个孔50。这些孔穿过第一接触层60以及两个部分层14和13并且在部分层12或者在层序列2的部分层12的电流扩展层中结束。孔50的侧壁52又设置有绝缘材料。此外，在各个孔50之间的区域中施加有另一绝缘层53。接着，孔填充以导电材料45并且形成另外的第二接触层65。第二接触层接触导电材料45并且设置在电绝缘层53上。
第二接触层65向外引导用于形成相应的接触垫。另一绝缘层54施加到第二接触层65以及第一接触层60上。该另一绝缘层用于平衡相应的高度差以及用于使光电子器件平面化。接着，支承衬底15固定在第二绝缘层54上并且去除生长衬底10。在将多层缓冲层序列11粗化和结构化之后，得到图7中所示的实施形式。第一接触层60通过另一接触垫向外电引导并且接触p掺杂的部分层14。第二接触层65通过孔50中的材料45接触外延生长的层序列2的第一部分层12。
在根据图6和图7的两个实施形式中，接触垫设置在与光电子器件相同的侧上。图8示出了具有背侧接触部的可替选的实施形式。在该实施形式中，第一接触层60’平面地沉积在外延层序列2上。在部分区域中，接触层60’被中断，使得在部分区域中形成孔50，其穿过层序列2的部分层14和13并且在部分层12中结束。侧壁又设置有绝缘材料52。此外，绝缘材料53在部分区域60’上与孔50相邻地设置。由此，防止了第二接触层65和第一接触层60’之间的短路。第一接触层60’又可被镜面化。
接着，第一接触层60’和第二接触层65被平面化，例如通过化学/机械抛光来平面化。在平面化的表面上现在施加绝缘的支承衬底15。在支承体衬底15中在另外的步骤中设置有多个孔62’和65’，其接着填充以导电材料62或66。它们因此形成后面的接触部用于对接触层60’和65进行接触。接着，又借助化学方法去除由硅构成的生长衬底，而多层缓冲层11并未被一同去除。在最后的步骤中，可以将多层缓冲层11结构化或粗化，以便改进从光电子器件的光耦合输出。
通过将生长在硅衬底上的外延层序列2与通过反射的第一接触层60’的穿通接触部结合，在同时良好的欧姆性连接的情况下一方面实现了通过另外存在的多层缓冲层序列的良好的光耦合输出。通过该方案不必将导电差的缓冲结构11分开。更确切地说，外延层序列的各个部分层可以直接从背侧或者通过接触孔电连接。由此，在同时良好的光耦合输出和在各个部分层中的良好电流扩展的情况下实现了低的正向电压。
多层缓冲层序列11因此在制造过程期间用于减小热应力，该热应力在制造过程期间会导致层序列2的损伤。然而同时，多层缓冲层序列在所谓的“围绕接合工艺(Umbondprozess)”中并未被去除，而是保留在外延生长的层序列2的第一部分层12的表面上。
所提出的制造方法能够实现大规模地制造针对不同的应用领域的光电子器件，其中难以控制的工艺、尤其是在硅生长衬底上制造氮化镓和其他III/V化合物半导体也是可能的。

Claims (12)

1.一种用于制造光电子器件的方法，包括：
-提供基于硅的生长衬底(10)，该生长衬底具有第一热膨胀系数；
-施加含氮化物的多层缓冲层序列(11)；
-外延沉积层序列(2)，其具有不同于第一热膨胀系数的第二热膨胀系数，并且还包括掺杂的第一部分层(12)，与第一部分层不同地掺杂的第二部分层(14)以及适于发射电磁辐射的有源层；
-在外延沉积的层序列中构建接触部，包括：
在外延沉积的层序列(2)的第二部分层(14)上平面地沉积第一接触层(60’)，使得第二部分层与第一接触层(60’)电连接；
随后借助在层序列的背离该多层缓冲层的侧上的开口构建至少一个第一孔(50)，其中在第一孔的侧壁上构建绝缘层(52)，用导电材料(45)填充所述第一孔，使得形成第二接触层(65)，并且使得在所述第一孔的至少一个底部区域中形成与第一部分层的电接触；
将第一接触层(60’)和第二接触层(65)平面化；
将支承衬底(15)施加在接触的外延沉积的层序列(2)上，其中第二部分层布置在第一部分层和支承衬底之间；
在支承衬底中构建第二孔(62’)和第三孔(65’)，其中所述第二孔和第三孔用第一导电材料填充，使得在第二孔中建立至第一接触层的接触，并且在第三孔中建立至第一孔中的导电材料的接触；
-去除生长衬底(10)；以及
-将多层缓冲层序列(11)结构化，用于提高电磁辐射的耦合输出。
2.根据权利要求1所述的方法，其中为了提高电磁辐射的耦合输出而将外延生长的层序列(2)的一些部分结构化。
3.根据权利要求1或2所述的方法，其中多层缓冲层序列(11)包括第一部分缓冲层(11a，11b)和至少一个第二部分缓冲层(11f，11g)，并且实施为使得降低由于不同的第一热膨胀系数和第二热膨胀系数而通过制造过程诱发的热应力。
4.根据权利要求1或2所述的方法，其中生长衬底(10)被刻蚀以去除，并且多层缓冲层序列(11)用作刻蚀停止部。
5.根据权利要求1或2所述的方法，其中层序列(2)包括部分层(12，14)的边界区域，其中所述边界区域形成有源层(13)，在其中在器件工作中进行载流子复合。
6.根据权利要求1或2所述的方法，其中层序列(2)包括至少一个电流扩展层。
7.根据权利要求1或2所述的方法，还包括：将镜层沉积在外延层序列(2)的背离含氮化物的缓冲层序列(11)的侧上。
8.根据权利要求7所述的方法，其中镜层形成电流扩展层。
9.根据权利要求6所述的方法，其中在多层的含氮化物的缓冲层序列(11)和外延层序列的部分层之间形成电流扩展层。
10.根据权利要求1或2所述的方法，其中多层含氮化物的缓冲层序列(11)的部分缓冲层(11f，11g)具有与外延生长的层序列(2)的部分层相同的材料。
11.根据权利要求1或2所述的方法，还包括结构化多层缓冲层序列的表面来产生光耦合输出层(17)，其中所述多层缓冲层序列被刻蚀。
12.根据权利要求1或2所述的方法，其中生长衬底主要包括硅，并且具有如下空间取向的至少一个：
-(111)取向，
-(100)取向，
-(110)取向，
-(kk0)取向，以及
-(k00)取向，
其中k是大于1的整数。
CN201310119419.4A 2008-06-27 2009-06-09 用于制造光电子器件的方法以及光电子器件 Active CN103280497B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008030584A DE102008030584A1 (de) 2008-06-27 2008-06-27 Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102008030584.7 2008-06-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009801239731A Division CN102067343B (zh) 2008-06-27 2009-06-09 用于制造光电子器件的方法以及光电子器件

Publications (2)

Publication Number Publication Date
CN103280497A CN103280497A (zh) 2013-09-04
CN103280497B true CN103280497B (zh) 2016-08-03

Family

ID=41211955

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009801239731A Active CN102067343B (zh) 2008-06-27 2009-06-09 用于制造光电子器件的方法以及光电子器件
CN201310119419.4A Active CN103280497B (zh) 2008-06-27 2009-06-09 用于制造光电子器件的方法以及光电子器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009801239731A Active CN102067343B (zh) 2008-06-27 2009-06-09 用于制造光电子器件的方法以及光电子器件

Country Status (8)

Country Link
US (2) US8283191B2 (zh)
EP (1) EP2289115B1 (zh)
JP (1) JP5520942B2 (zh)
KR (1) KR101629984B1 (zh)
CN (2) CN102067343B (zh)
DE (1) DE102008030584A1 (zh)
TW (1) TWI390773B (zh)
WO (1) WO2009155897A1 (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471288B2 (en) * 2009-09-15 2013-06-25 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device including an auxiliary electrode in contact with a back surface of an n-type layer
KR101039999B1 (ko) * 2010-02-08 2011-06-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
DE102010025320B4 (de) 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
KR101252032B1 (ko) * 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
KR101692410B1 (ko) * 2010-07-26 2017-01-03 삼성전자 주식회사 발광소자 및 그 제조방법
DE102010033137A1 (de) * 2010-08-03 2012-02-09 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
DE102010044986A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
KR101114191B1 (ko) * 2010-09-17 2012-03-13 엘지이노텍 주식회사 발광소자
KR101730152B1 (ko) 2010-10-06 2017-04-25 엘지이노텍 주식회사 발광 소자
KR101761386B1 (ko) * 2010-10-06 2017-07-25 엘지이노텍 주식회사 발광 소자
EP2442374B1 (en) * 2010-10-12 2016-09-21 LG Innotek Co., Ltd. Light emitting device
DE102011011140A1 (de) 2011-02-14 2012-08-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
JP5050109B2 (ja) 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
DE102011016302A1 (de) 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
TWI434405B (zh) 2011-06-07 2014-04-11 Univ Nat Chiao Tung 具有積體電路與發光二極體之異質整合結構及其製作方法
KR101880445B1 (ko) * 2011-07-14 2018-07-24 엘지이노텍 주식회사 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
CN103000777B (zh) * 2011-09-15 2018-08-07 晶元光电股份有限公司 发光元件
KR101827975B1 (ko) 2011-10-10 2018-03-29 엘지이노텍 주식회사 발광소자
CN103050593A (zh) * 2011-10-17 2013-04-17 大连美明外延片科技有限公司 AlGaInP四元系发光二极管外延片及其生长方法
EP2597687B1 (en) * 2011-11-23 2016-02-03 Imec Method for producing a GaN LED device
JP6574130B2 (ja) * 2012-03-19 2019-09-11 ルミレッズ ホールディング ベーフェー シリコン基板上に成長される発光デバイス
JP5740350B2 (ja) * 2012-05-31 2015-06-24 株式会社東芝 半導体発光素子
JP2015519011A (ja) * 2012-06-07 2015-07-06 コーニンクレッカ フィリップス エヌ ヴェ ウェハレベルで形成される成形材料内に金属ピラーを有するチップスケール発光デバイス
DE102012105176B4 (de) * 2012-06-14 2021-08-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
TW201401552A (zh) * 2012-06-19 2014-01-01 High Power Optoelectronics Inc 發光二極體的熱應力釋放結構
US8552457B1 (en) * 2012-08-07 2013-10-08 High Power Opto. Inc. Thermal stress releasing structure of a light-emitting diode
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
US9082692B2 (en) 2013-01-02 2015-07-14 Micron Technology, Inc. Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices
DE102013103409A1 (de) * 2013-04-05 2014-10-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Modul
KR102188495B1 (ko) * 2014-01-21 2020-12-08 삼성전자주식회사 반도체 발광소자의 제조 방법
JP5788046B2 (ja) * 2014-04-03 2015-09-30 株式会社東芝 半導体発光素子
KR102163956B1 (ko) * 2014-04-07 2020-10-12 엘지이노텍 주식회사 발광소자 및 조명시스템
CN106165128B (zh) * 2014-04-07 2018-11-09 Lg 伊诺特有限公司 发光元件和照明系统
KR102163967B1 (ko) * 2014-04-16 2020-10-12 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102153125B1 (ko) * 2014-06-11 2020-09-07 엘지이노텍 주식회사 발광소자 및 조명시스템
DE102014108373A1 (de) * 2014-06-13 2015-12-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102015105509A1 (de) * 2015-04-10 2016-10-13 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015111046B9 (de) * 2015-07-08 2022-09-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
KR102432015B1 (ko) * 2015-11-09 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자 및 발광소자 패키지
CN105470359B (zh) * 2015-12-31 2018-05-08 天津三安光电有限公司 具有内嵌式电极结构的高功率led结构及其制备方法
DE102017103041B4 (de) * 2017-02-15 2023-12-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen und optoelektronisches Bauelement
US10892296B2 (en) * 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
DE102019106521A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Aufwachsstruktur für ein Strahlung emittierendes Halbleiterbauelement und Strahlung emittierendes Halbleiterbauelement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101027795A (zh) * 2004-09-27 2007-08-29 松下电器产业株式会社 半导体发光元件及其制造方法和安装方法、发光器件

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121638A (en) * 1995-09-12 2000-09-19 Kabushiki Kaisha Toshiba Multi-layer structured nitride-based semiconductor devices
US5763941A (en) * 1995-10-24 1998-06-09 Tessera, Inc. Connection component with releasable leads
EP2169733B1 (de) 1997-09-29 2017-07-19 OSRAM Opto Semiconductors GmbH Halbleiterlichtquelle
US6465744B2 (en) * 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
CN1292494C (zh) 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
DE10020464A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
DE10147886B4 (de) * 2001-09-28 2006-07-13 Osram Opto Semiconductors Gmbh Lumineszenzdiode mit vergrabenem Kontakt und Herstellungsverfahren
US6828596B2 (en) * 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US7230292B2 (en) * 2003-08-05 2007-06-12 Micron Technology, Inc. Stud electrode and process for making same
DE102005007601B4 (de) * 2004-02-20 2023-03-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement, Vorrichtung mit einer Mehrzahl optoelektronischer Bauelemente und Verfahren zur Herstellung eines optoelektronischen Bauelements
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
JP4826703B2 (ja) * 2004-09-29 2011-11-30 サンケン電気株式会社 半導体素子の形成に使用するための板状基体
US20060124956A1 (en) * 2004-12-13 2006-06-15 Hui Peng Quasi group III-nitride substrates and methods of mass production of the same
US7413918B2 (en) * 2005-01-11 2008-08-19 Semileds Corporation Method of making a light emitting diode
CN100372137C (zh) 2005-05-27 2008-02-27 晶能光电（江西）有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
DE102006008929A1 (de) * 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
US9406505B2 (en) 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
DE102006046237A1 (de) * 2006-07-27 2008-01-31 Osram Opto Semiconductors Gmbh Halbleiter-Schichtstruktur mit Übergitter
EP1883141B1 (de) 2006-07-27 2017-05-24 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht
DE102006043400A1 (de) * 2006-09-15 2008-03-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US7697584B2 (en) * 2006-10-02 2010-04-13 Philips Lumileds Lighting Company, Llc Light emitting device including arrayed emitters defined by a photonic crystal

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101027795A (zh) * 2004-09-27 2007-08-29 松下电器产业株式会社 半导体发光元件及其制造方法和安装方法、发光器件

Also Published As

Publication number Publication date
CN102067343B (zh) 2013-05-08
US20120322186A1 (en) 2012-12-20
CN103280497A (zh) 2013-09-04
KR101629984B1 (ko) 2016-06-13
DE102008030584A1 (de) 2009-12-31
JP2011525708A (ja) 2011-09-22
CN102067343A (zh) 2011-05-18
WO2009155897A1 (de) 2009-12-30
US8283191B2 (en) 2012-10-09
US20110104836A1 (en) 2011-05-05
TWI390773B (zh) 2013-03-21
EP2289115B1 (de) 2017-08-09
KR20110030542A (ko) 2011-03-23
TW201004000A (en) 2010-01-16
US8956897B2 (en) 2015-02-17
JP5520942B2 (ja) 2014-06-11
EP2289115A1 (de) 2011-03-02

Similar Documents

Publication Publication Date Title
CN103280497B (zh) 用于制造光电子器件的方法以及光电子器件
RU2515205C2 (ru) Полупроводниковые светоизлучающие устройства, выращенные на композитных подложках
US8476648B2 (en) Light emitting device and method of manufacturing the same
EP2160772B1 (en) Semiconductor light emitting device
JP5312797B2 (ja) オプトエレクトロニクス用基板の作製方法
CN105637636B (zh) 用于制造光电子半导体器件的方法和光电子半导体器件
KR101422300B1 (ko) 복합 기판 및 이를 위한 제조 방법
KR101047720B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US7772600B2 (en) Light emitting device having zener diode therein and method of fabricating the same
KR20210006373A (ko) 다이오드 매트릭스를 갖는 광전자 디바이스를 제조하기 위한 프로세스
US10886429B2 (en) Method of manufacturing an optoelectronic device by transferring a conversion structure onto an emission structure
US8659051B2 (en) Semiconductor light emitting device and method for manufacturing thereof
KR101525913B1 (ko) 수직구조 발광다이오드 및 이의 제조방법
US20130320293A1 (en) Semiconductor light emitting device package and method of manufacturing the same
US11348906B2 (en) Optoelectronic device comprising a phosphor plate and method of manufacturing the optoelectronic device
KR101510383B1 (ko) 고성능의 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR100730756B1 (ko) 제너 다이오드를 구비하는 발광소자 및 그것을 제조하는방법
KR20210006538A (ko) 반도체 발광소자 제조방법
KR20110069376A (ko) 반도체 발광소자 제조방법 및 이에 의하여 제조된 반도체 발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant