JP2015519011A - ウェハレベルで形成される成形材料内に金属ピラーを有するチップスケール発光デバイス - Google Patents

ウェハレベルで形成される成形材料内に金属ピラーを有するチップスケール発光デバイス Download PDF

Info

Publication number
JP2015519011A
JP2015519011A JP2015515628A JP2015515628A JP2015519011A JP 2015519011 A JP2015519011 A JP 2015519011A JP 2015515628 A JP2015515628 A JP 2015515628A JP 2015515628 A JP2015515628 A JP 2015515628A JP 2015519011 A JP2015519011 A JP 2015519011A
Authority
JP
Japan
Prior art keywords
light emitting
metal
pillars
region
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015515628A
Other languages
English (en)
Inventor
レイ,ジプー
スキアフィーノ,ステファノ
エイチ ニッケル,アレクサンダー
エイチ ニッケル,アレクサンダー
グアン ウン,モーイ
グアン ウン,モーイ
ベイスン,グリゴリー
アクラム,サルマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2015519011A publication Critical patent/JP2015519011A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

厚い金属ピラーが、発光ダイの上に、これらのダイがなおもそれらの支持ウェハ上にある間に形成される。各ダイ上のピラー間の空間を充填するように成形材料が設けられ、ピラーの上にコンタクトパッドが形成される。金属ピラーは、これらのコンタクトパッドと各発光ダイの電気コンタクトとの間の電気接触を提供する。金属ピラーは、各ダイの上部金属層の上に形成されることができ、この上部金属層は、ダイ内の個々の素子への接続を提供するようにパターニングされ得る。

Description

本発明は、発光デバイス、特に、支持サブマウントを必要としない自己支持形のチップスケール発光デバイスに関する。
従来の薄膜発光デバイスは、一般に、ウェハ上に形成され、個々のダイへとダイシング/個片化され、そしてサブマウント構造上にマウントされる。サブマウントは、個々のダイを支持するのに必要なサポートと、外部電源を発光ダイに結合することを可能にする電気回路とを提供する。サブマウント構造は一般に、複数の発光デバイスのホストとなり、且つ例えば蛍光体コーティング及び封止などの効率的な更なる処理を提供するように構成される。その後にサブマウント構造がスライス/ダイシングされて、ランプ内に配置されたり印刷回路基板に取り付けられたり等々されることが可能な個々の(個片化された)発光デバイスが提供される。
個片化された発光デバイスは、輝度を高めたり、複数の色を混合したものを作り出したり、等々するために、複数の発光素子を含み得る。そのようなデバイスの増大するサイズ及び複雑さは、チップスケール製造技術の開発をもたらしてきた。チップスケール製造技術では、複数の素子を相互接続するのに必要であるとともにそれらの素子への外部接続を提供する回路を、発光デバイスを形成する半導体チップが含み、それにより、サブマウントに含められる必要があり得る機構が単純化される。
サブマウントの使用は、個々のダイが、ウェハから個片化され、サブマウント上に正確にピックアンドプレースされ、そして、典型的にははんだ付けを介して、サブマウント構造に固定されることを必要とする。個々のダイをサブマウント構造上に固定することに関わるプロセスに起因して、なおもウェハ上にあるダイ上で実行されることが可能な処理は限られたものとなり得る。
さらに、サブマウント構造からの発光デバイスの個片化は、サブマウントが提供する構造的支持によって妨げられ得る。スライス装置は、サブマウントを貫いて切断することができなければならず、更なるプロセスを通して一群の発光デバイスを構造的に支持するのに十分な厚さ及び/又は剛性のサブマウントは、非構造的なサポートよりも、スライスするのが困難である。
発光デバイスをサブマウント構造上にマウントする必要を回避することができると有利である。また、自己支持形の発光デバイスを作り出すウェハスケールプロセスを提供することができると有利である。
これらの関心事のうちの1つ以上を、より良く解決するため、本発明の一実施形態において、厚い金属ピラーが、発光ダイの上に、これらのダイがなおもそれらの支持ウェハ上にある間に形成される。各ダイ上のピラー間の空間を充填するように成形材料が設けられ、ピラーの上にコンタクトパッドが形成される。金属ピラーは、これらのコンタクトパッドと各発光ダイの電気コンタクトとの間の電気接触を提供する。金属ピラーは、各ダイの金属層の上に形成されることができ、この金属層は、ダイ内の個々の素子への接続を提供するようにパターニングされ得る。
以下の図を含む添付図面を参照して、例として、本発明を更に詳細に説明する。
成形材料に埋め込まれた金属ピラーの使用によって自己支持している発光デバイスの一例を示す図である。 成形材料に埋め込まれた金属ピラーの使用によって自己支持している発光デバイスの一例を示す図である。 成形材料に埋め込まれた金属ピラーの使用によって自己支持している発光デバイスの一例を示す図である。 自己支持を提供する金属ピラーによって自己支持形デバイスのコンタクトパッドと発光ダイとの間のコンタクトを支援する金属層セットの一例を示す図である。 自己支持を提供する金属ピラーによって自己支持形デバイスのコンタクトパッドと発光ダイとの間のコンタクトを支援する金属層セットの一例を示す図である。 自己支持を提供する金属ピラーによって自己支持形デバイスのコンタクトパッドと発光ダイとの間のコンタクトを支援する金属層セットの一例を示す図である。 発光ダイの素子同士の間の接続を支援する金属層セットのパターニングの一例を示す図である。 発光ダイの素子同士の間の接続を支援する金属層セットのパターニングの一例を示す図である。 発光ダイの素子同士の間の接続を支援する金属層セットのパターニングの一例を示す図である。 発光ダイの素子同士の間の接続を支援する金属層セットのパターニングの一例を示す図である。 成形材料に埋め込まれて自己支持を提供する金属ピラーを含んだ自己支持形の発光デバイスの製造のためのフロー図の一例を示す図である。
図面全体を通して、同様あるいは対応する機構又は機能は、同じ参照符号で指し示す。図面は、例示目的で含められたものであり、本発明の範囲を限定することを意図したものではない。
以下の説明においては、限定ではなく説明の目的で、本発明の概念の完全なる理解を提供するために、例えば特定のアーキテクチャ、インタフェース、技術などの具体的詳細事項を説明する。しかしながら、当業者に明らかなように、本発明は、これらの具体的詳細事項からは逸脱した他の実施形態でも実施され得るものである。同様に、本明細書の文章は、図面に示される実施形態例に向けられたものであり、請求項に係る発明に、請求項に明示的に含められた限定以外の限定を加えるものではない。単純化及び明瞭化の目的のため、不要な詳細事項で本発明の説明を不明瞭にしないよう、周知のデバイス、回路及び方法についての詳細な説明は省略することとする。
図1A−1Cは、成形材料(成形コンパウンド)180に埋め込まれた金属ピラー(柱状物)160A、160Bを用いて自己支持している一例に係る発光デバイス100を示している。
デバイス100は、典型的にはサファイア又はその他のウェハである基板110上に形成されている。1つのデバイス100のみが示されているが、基板110は典型的に何百個というデバイス100を支持し得る。従来からのプロセスにて、N型領域(N領域)とP型領域(P領域)との間に挟まれた活性領域を有する発光構造が、基板上に成長される。デバイス例100においては、基板110上にN領域120が成長され、続いて、発光領域130及びP型領域(P領域)140が形成されている。図示及び理解の容易さのために省略しているが、これらの領域120、130、140は各々、一組の層(レイヤのセット)を含み得る。他の例において、P領域140が基板上に成長されて、P領域140の上に活性層130及びN領域120が形成されてもよい。
この半導体構造は、それぞれP領域140及びN領域120への電気接触を提供するコンタクト150A及び150Bを含んでいる。N領域120への接触は、活性領域130及びP領域140を貫いて延在し且つこれらから絶縁された1つ以上のビア155によって提供されている。絶縁層145がまた、Nコンタクト150BをP領域140からアイソレート(絶縁分離)している。
この実施形態例において、複数の金属ピラー160AがPコンタクト150Aの上に形成され、複数の金属ピラー160BがNコンタクト150Bの上に形成されている。成形材料180が、以下ではピラー160と総称するピラー160A、160Bの間の空間を充填することで、これらのピラー160によって提供される構造的支持を弱めてしまい得るものであるピラー160の横方向の歪みを阻止している。ピラー160を形成することには、形成されたピラーが構造的に支えとなるものであり且つ電気的及び熱的に伝導性であることを条件として、多様な金属又は合金のうちの何れが使用されてもよく、例えば、銅、ニッケル、金、パラジウム、ニッケル銅合金、又はその他の合金のピラーなどが使用され得る。
ピラーは、各図において円形断面を有するように示されているが、当業者が認識するように、他の断面も実現可能であり、そのうちの一部は更なる構造的支持を提供し得る。ピラー160の断面、高さ、分布及び密度は、かなり恣意的である。そして、従来からの構造分析システムを用いて、これらのデバイスが後続プロセスで自己支持することを成形材料180と組み合わさって可能にするのに十分な構造が提供されること、また、それが製造可能性及びその他の要因を含む多様な要因に基づいて決定され得ること、を確保し得る。
図1Bは、成形材料180に埋め込まれた金属ピラー160の断面図A−Aを例示している。ここでは、成形材料180は、ピラー160間の空間を充填すべく柔軟な形態で適用され且つその後に硬化されることが可能な、如何なる非導電性コンパウンドであってもよい。参照を容易にするため、以下では、金属ピラー160間の空間を充填する材料の一般的記述として、用語“充填材料”180を使用する。これは、用語‘成形’が従来において解釈され得るままの‘成形材料’と考えてもよいし、そうでなくてもよい。例えば、一部の実施形態において、充填材料180は、その後にビアが金属で充填されて金属ピラー160を形成するようにして、金属ピラー160が形成される前に形成されてもよい。一部の実施形態において、ピラーは、一連の金属層を設けることによって形成されてもよく、充填材料もピラーの形成中に一連の層として形成されてもよい。
パッド170と総称するコンタクトパッド170A、170Bが、それぞれ、ピラー160A、160Bの上に形成あるいは取付けられる。これらのパッド170A、170Bは、それぞれ、金属ピラー160A、160Bを介してP領域140及びN領域120への外部接続を提供する。
パッド170を形成した後、デバイス100は基板110から取り外されることができ、コンパウンド180に埋め込まれた金属ピラー160が、半導体領域120、130、140への破砕又はその他の損傷を防止するのに十分な機械的構造を提供する。具体的な個片化プロセスに応じて、個々のデバイス100間の領域(“ストリート”)は、基板110の上にあるままでスライスされてもよいし、基板110上のデバイス100の組がまとめて基板110から取り外された後にスライスされてもよい。
図1Cに示すように、個片化の後、デバイス100は典型的に‘ひっくり返され’、それにより、パッド170が後に、活性領域130から放出された光がN領域120及び/又はデバイス100のエッジを通って出て行くようにして、印刷回路基板にはんだ付けされること、又はランプ備品内に置かれることが可能にされる。
図示のように、充填材料180に埋め込まれたピラー160は、例えば、Daniel A.Steigerwald、Jerome C.Bhat、及びMichael J.Ludowiseに対して発行された米国特許第6,828,596号“CONTACTING SCHEME FOR LARGE AND SMALL AREA SEMICONDUCTOR LIGHT EMITTING FLIp−CHIP DEVICES”に開示されているものなどの、別個のサブマウント構造によって提供されるのが典型的である構造的支持及び電気接続を提供する。なお、この文献をここに援用する。しかしながら、デバイス100が基板110上の複数のデバイス100の中にあるままにして、この支持構造160、180を形成することにより、個々のデバイス100の各々をサブマウントに対してピックアンドプレース及び固定する必要が排除される。
また、デバイス100間のストリートは金属ピラー160を含まないので、デバイス100を個片化するためにこれらのストリートに沿ってスライスすることの困難性は、これらのストリート内に位置し得るコンパウンド180又はその他の材料に依存することになる。コンパウンド180は、主として、構造物のピラー間の空間を充填するために使用されるに過ぎず、それ自体が、構造的支持を提供するために使用されるものではないので、スライスすることが容易な材料を有することができる。必要に応じて、コンパウンド180が設けられる前に、これらのストリートに沿って、より容易に除去可能あるいはスライス可能な別の材料がビルドアップされてもよい。例えば、従来からの除去容易なフォトレジスト材料が、これらのストリートに沿ってビルドアップされ、且つその後に除去されて、領域120、130、140の比較的薄い構造を貫いて楽にスライスされるようにし得る。
2011年12月8日に出願された同時係属中のAlexander Nickel、Jim Lei、Anneli Munkholm、Grigoriy Basin、Sal Akram、及びStefano Schiaffinoの米国特許出願第61/568,297号“FORMING THICK METAL LAYERS ON A SEMICONDUCTOR LIGHT EMITTING DEVICE”に開示されているような、コンタクト150A、150Bの各々上への厚い金属層の形成を含む他の技術を用いて、自己支持形の発光デバイスを提供することもできる。なお、この文献をここに援用する。しかしながら、2つの隙間のない厚い金属パッドに代えて、パッド170を支持する複数の、少なくとも4つのピラー160を使用することは、隙間のない金属パッドとP領140との間の熱膨張係数(CTE)の差によって生じる可能性のある歪み及びダメージを実質的に抑制し得る。ピラー160間の充填材料180の使用は、P領域140と同様の熱特性を有しながら、より大きい柔軟性をも有することで、異なるCTE及びその他の要因によって生じる熱応力に耐えるような、コンパウンド180の選択を可能にする。
図1A−1Cの実施形態例は、図示及び理解の容易さのために、かなり単純な構成のデバイス100を仮定している。しかしながら、当業者が認識するように、一部の実施形態において、このような単純な構成を使用することができることは、存在しないこともあり、あるいは実現にコストが掛かり過ぎることもある。例えば、大型の発光デバイスにおいては、特に、最近の発光デバイスの複雑性及びサイズが増大していることに鑑みるに、たとえビア155がNパッド170Bの直下に位置すると仮定しても、単一のビア155を用いてN領域120をコンタクト150Bに結合することが実現可能でないことがある。
発光デバイスの能力が増すにつれて、そのような能力を提供するために使用される構造の複雑性も増す。例えば、発光デバイスは、複数の個別の発光素子、又は大きい面積を占有する1つの発光素子を含み得る。そのようなデバイスにおいては、各発光領域130全体での均一な電流分布が好ましく、N領域120へのコンタクトが左側にあり且つP領域へのコンタクトが右側にあるという図1A−1Cのデバイスの不均一構造は好ましくないものとなり得る。
図2A−2Cは、図1A−1Cの構造より複雑な構造を有する一例に係る発光デバイス200を示しており、自己支持を提供する金属ピラーによって自己支持形デバイスのコンタクトパッドと発光ダイとの間のコンタクトを支援する金属層の組の一例を含んでいる。
図2Aの発光デバイス例200において、N領域120へのコンタクトを提供するビア155がN領域120の全域に分散され、それにより、N領域120を通る電流が実質的に均一であることが確保される。
同様に、P領域140を通る電流も実質的に均一であることを確保するよう、金属コンタクト層210がP領域140全体にわたって延在している。図2A及び2B(より小さい縮尺にある)は、N領域ビア155がPコンタクト層210を貫いて延在することを可能にする絶縁領域215を有した、Pコンタクト層210を例示している。図2Aに例示するように、この絶縁215はまた、P領域140及び活性領域130を貫いて延在する。
絶縁層220が、分散されたN領域ビア155とのコンタクトを金属層230Bが確立することを可能にするように、Pコンタクト層210の上に延在している。図2Cの例においては、製造の複雑さを最小化するよう、この金属層230Bは、Pコンタクト層210へのコンタクトが望まれるところを除いて、デバイス200の全域にわたって延在している。この例においては、例えばフォトリソグラフィエッチングなどの従来からの技術を用いて絶縁領域225が構築され、次いで、金属層が形成されており、絶縁領域225が該金属層をN金属セグメント(部分)230BとP金属セグメント(部分)230Aとに分離している。
図2Aに例示するように、P金属セグメント230Aの上にPピラー160Aが形成され、N金属セグメント230Bの上にNピラー160Bが形成される。これらのピラー160を形成した後、ピラー160間の空間が充填材料180で充填される。そして、Pピラー160A及びNピラー160Bの上に、それぞれ、Pパッド170A及びNパッド170Bが形成される。
当業者が認識するように、複数のピラー160のうちの一部又は全てが電気接続を提供することなく機械的支持のみを提供する構成を含めて、ピラー、コンタクト層、及びビアなどの多様な構成のうちの何れが使用されてもよい。例えば、パッド170間にかなりの空間が存在してもよく、そして、この空間の下に、パッド170の何れにも接続されないピラー160が形成されてもよい。同様に、複数のピラー160のうちの一部は、P金属セグメント230A又はN金属セグメント230Bの何れにも接続されない何らかの領域上に形成されてもよい。
図3A−3Dは、電流を導通することに使用されない複数の‘非アクティブ’金属ピラーを含んだ一例に係る発光デバイス300を示している。参照及び理解を容易にするため、以下では、N領域120、活性領域130及びP領域140を組み合わせたものを、発光構造310と称する。
図3A−3Dの発光構造例310は、Pコンタクト及びNコンタクトとこれらのコンタクト間の非導通領域とを各々が含んだ、複数の個々の発光素子310A−310Lを含むように構成されている。便宜上、各素子310A−310LのP及びNコンタクトを、素子の識別子に適宜(p)又は(n)を続けたものによって識別する。例えば、素子310AのPコンタクト及びNコンタクトはここでは、それぞれ、310A(p)及び310A(n)として識別される。
デバイス300の意図する用途に応じて、個々の素子310A−310Lは、多様な構成のうちの何れで配置されてもよい。素子310A−310Lが並列に配置されるべき場合、P金属層及びN金属層は、全てのPコンタクトを共に、また全てのNコンタクトを共に接続するように構成され、ピラーが、これらの金属層を外部パッドに結合するように作製され得る。素子310A−310Lの各々が個別に制御可能な一実施形態において、制御のために外部利用可能にされるべき各コンタクトに対してピラーが形成され、素子310A−310Lの各制御可能なコンタクトに対応する各ピラー又は各ピラーセットの上に個々のパッドが形成される。
図3A−3Dの例において、素子310A−310Lは直列に配置される。従って、隣接し合う素子310のNコンタクトとPコンタクトとを共に結合するセグメント355A−355Kを有するように金属層が形成される。例えば、金属セグメント355Aは素子310AのPコンタクト310A(p)を素子310BのNコンタクト310B(n)に結合し、セグメント355Dは310D(p)を310E(n)に結合し、セグメント355Kは310K(p)を310L(n)に結合する。
この直列接続の先頭及び末端において、セグメント350Aが310A(n)に結合され、350Bが310L(p)に結合される。セグメント350Aと350Bとの間への好適な電圧の印加が、電流に一連の素子310A−310Lを貫いて流れさせ、結果として、発光素子310A−310Lの各々から光が放出される。
製造の複雑さを最小化するため、隣接し合う素子310A−310LのN及びPコンタクトに結合されるアクティブセグメント355A−355Kが形成されるときに、各素子310A−310LのNコンタクトとPコンタクトとの間の非導通領域又は何らかのその他の非導通領域に、その上に非アクティブピラーが形成され得るシード層として機能するよう、素子310A−310Lに結合されない非アクティブな金属セグメント352も形成される。
素子310A−310Lの直接接続のこの例においては、アクティブセグメント350A及び350Bの上に形成されるピラー360A及び360Bのみがアクティブピラーであり、それぞれ、310A(n)及び310L(p)を介して発光構造に結合される。その他のピラー352の各々は、発光素子310A−310Lの何れにも接続されないので、非アクティブピラーである。
アクティブピラー360A、360Bは、印刷回路基板又はその他のランプ要素への後のマウントを容易にする大きさ及び位置にされ得る外部パッド370A及び370Bに結合される。例えば、比較的大きく離間された大きいパッドを作製することによって、デバイス300を印刷回路基板又はその他の備品に対して配置して取り付けるのに要求される精度が実質的に低減され得る。
図3A−3Dの例は各素子310A−310Lに単一のピラーを示しているが、当業者が認識するように、ピラー数と発光素子数との間に多対一又は一対多の関係が存在してもよい。例えば、素子310A−310Lの各々が独立に制御可能にされる場合、これらの素子の各々のNコンタクト及びPコンタクトの各々への結合を提供するように、少なくとも2つのアクティブピラーが各素子310A−310Lに形成される。
この図3A−3Dのデバイス例300に示されるように、通常は従来のサブマウントによって提供されるものであるデバイス群を直列に接続する相互接続回路355A−355Kを、ウェハスケールレベルでの支持構造の形成に含めることができ、それにより、この相互接続回路を設けるためにそのようなサブマウントを作製する必要が排除される。
図4は、充填材料に埋め込まれて自己支持を提供する金属ピラーを含んだ自己支持形の発光デバイスの製造のためのフロー図の一例を示している。
410にて、ウェハ上に複数の発光構造が形成される。これらの構造は、従来からの技術を用いて形成されることができ、各発光構造内に複数の発光素子を形成することを含み得る。これらの発光構造は、個片化された発光デバイスへと構造体をスライス/ダイシングすることを支援するレーンすなわちストリートによって、互いに隔てられ得る。これらの発光構造は各々、N領域とP領域との間に挟まれた活性領域を含むとともに、該構造に電流を供給するためのN領域及びP領域へのアクセス可能なコンタクトを含む。
420にて、各発光構造のコンタクトに金属ピラーを結合することを支援するよう、1つ以上の金属層が形成される。この金属層は、発光構造内の素子を相互接続する回路を含むことができるとともに、発光構造の素子に結合されない非アクティブセグメントを含み得る。
430にて、複数の金属ピラーが形成される。上述の1つ以上の金属層が、これらの金属ピラーを形成するためのシード層を形成し得るが、非金属表面の上に非アクティブピラーが形成されてもよい。1つ以上のピラーがP領域へのコンタクトに接続され、1つ以上のピラーがN領域へのコンタクトに接続され得る。発光構造が複数の独立制御可能な発光素子を含む場合、制御可能な発光素子の1つ以上のコンタクトに1つ以上のピラーが接続され得る。
440にて、ピラー間の空間を充填するように充填材料が設けられる。この充填材料は、形成されたピラーの間を、ピラーを歪ませることなく、該充填材料が流れることを可能にする粘性と、ピラーの後の歪みを防止するような、硬化された形態での堅さと、を有する如何なる材料であってもよい。このコンパウンドは、後のプロセス又は処理における熱応力を最小化するため、P領域の熱膨張係数(CTE)に近いCTEを有するように選択され得る。このコンパウンドは、ピラーを覆うように形成され、その後、マイクロブラスト工法又はその他同様な削り技法を用いて、ピラーをパッドに結合することを可能にするのに十分な量のピラーを露出させるように処理され得る。
上述のように、金属ピラーを形成し且つピラー間の空間を充填するこの特定のシーケンスは、何れの順序で行われてもよい。すなわち、一部の実施形態において、その中に金属ピラーが形成される開口を有するように充填材料が形成されてもよい。充填材料は、ピラーが実際に形成されるのが何時であるかに拘わらず、ピラー間の空間を占有するように形成される。
450にて、発光構造のコンタクトに結合されたピラーにパッドが取り付けられる。一般的に2つのパッドが設けられるが、発光構造が複数のコンタクトを含む場合、更なるパッドが設けられてもよい。発光構造上でのパッドの大きさ及び配置は、個片化された発光デバイスの印刷回路基板又はその他のランプ備品へのマウントを容易にするように選定され得る。
460にて、従来からのウェハ分離(デタッチメント)技術を用いて、発光構造がウェハから分離される。発光構造はこの段階で、充填材料に埋め込まれた金属ピラーを含んでいるので、このプロセス及び後続プロセスにおける発光構造の発光領域の損傷の虞は最小限である。
470にて、発光構造が、該構造を隔てるストリートに沿ってスライスされ、それにより、外部電源への接続用のパッドを備えた、個々の(個片化された)自己支持形発光デバイスが形成される。上述のように、発光構造は、なおもウェハ上にある間にスライスされて、ウェハから分離されるときに個片化されてもよい。
480にて、必要に応じて、発光デバイスが更に処理される。この更なる処理は、1つ以上の蛍光体層を設けることや、例えばガラス又はエポキシの半球体でデバイスを封止すること等々を含み得る。
図面及び以上の記載にて本発明を詳細に図示して説明してきたが、これらの図示及び説明は、限定的なものではなく、例示的あるいは典型的なものとみなされるべきであり、本発明は、開示の実施形態に限定されるものではない。開示の実施形態へのその他の変形が、図面、本開示及び添付の請求項の検討から、請求項に係る発明を実施する当業者によって理解されて実現され得る。請求項において、用語“有する”はその他の要素又はステップを排除するものではなく、不定冠詞“a”又は“an”は複数であることを排除するものではない。請求項中の如何なる参照符号も、範囲を限定するものとして解されるべきでない。

Claims (15)

  1. 基板上に発光構造を形成し、該発光構造は、N領域とP領域との間に挟まれた活性領域と、前記N領域及び前記P領域へのコンタクトとを含み、
    前記N領域への前記コンタクトに結合された少なくとも1つの第1の金属セグメントと、前記P領域への前記コンタクトに結合された少なくとも1つの第2の金属セグメントとを形成し、
    3つ以上の複数の金属ピラーを形成し、少なくとも第1の金属ピラーは前記第1の金属セグメントに結合され、少なくとも第2の金属ピラーは前記第2の金属セグメントに結合され、
    前記金属ピラー間の空間を占有する充填材料を形成し、且つ
    前記第1の金属ピラーに結合された第1の金属パッドと、前記第2の金属ピラーに結合された第2の金属パッドとを形成し、前記第1及び第2の金属パッドは、前記第1及び第2の金属ピラーを介して前記N領域及びP領域への外部接続を提供するように配置される、
    ことを有する方法。
  2. 前記発光構造は、前記基板上に形成される複数の発光構造のうちの1つである、請求項1に記載の方法。
  3. 前記複数の発光構造はストリートによって互いに隔てられ、当該方法は、前記ストリートを切断することによって個々の発光デバイスを形成することを含む、請求項2に記載の方法。
  4. 前記複数の発光構造を前記基板から分離することを含む請求項3に記載の方法。
  5. 前記複数の発光構造を前記基板から分離することを含む請求項2に記載の方法。
  6. 前記発光構造は複数の発光素子を含み、当該方法は、前記発光素子のうちの少なくとも2つを相互接続する少なくとも1つの第3の金属セグメントを形成することを含む、請求項1に記載の方法。
  7. 前記複数の金属ピラーのうちの1つ以上は非アクティブであり、前記発光構造の動作中、該非アクティブなピラーに電流は流れない、請求項1に記載の方法。
  8. 前記充填材料は、前記P領域の熱膨張係数と有意に異ならない熱膨張係数を有する、請求項1に記載の方法。
  9. 複数の金属ピラーが、前記第1の金属パッドと前記第1の金属セグメントとの間の結合を提供し、複数の他の金属ピラーが、前記第2の金属パッドと前記第2の金属セグメントとの間の結合を提供する、請求項1に記載の方法。
  10. N領域とP領域との間に挟まれた活性領域を有し、且つ前記N領域への第1のコンタクトと前記P領域への第2のコンタクトとを含む発光構造と、
    少なくとも4つの複数の金属ピラーであり、少なくとも第1のピラーが前記第1のコンタクトに結合され、少なくとも第2のピラーが前記第2のコンタクトに結合されている、複数の金属ピラーと、
    前記ピラー間の空間を占有する充填材料と、
    それぞれ前記第1のピラー及び第2のピラーに結合されて、前記第1及び第2のピラーを介して前記N領域及びP領域への外部結合を提供する第1のパッド及び第2のパッドと、
    を有する発光デバイス。
  11. 前記充填材料は、前記P領域の熱膨張係数と有意に異ならない熱膨張係数を有する、請求項10に記載の発光デバイス。
  12. 前記複数の金属ピラーのうちの1つ以上は非アクティブであり、前記発光構造の動作中、該非アクティブなピラーに電流は流れない、請求項10に記載の発光デバイス。
  13. 複数のピラーが、前記第1のパッドと前記第1のコンタクトとの間の結合を提供し、複数の他の金属ピラーが、前記第2のパッドと前記第2のコンタクトとの間の結合を提供する、請求項10に記載の発光デバイス。
  14. 前記発光構造は複数の発光素子を含み、当該発光デバイスは、前記発光素子のうちの少なくとも2つを相互接続する少なくとも1つの金属セグメントを含む、請求項10に記載の発光デバイス。
  15. 基板と、
    前記基板上の複数の発光構造であり、各発光構造が、
    N領域とP領域との間に挟まれた活性領域を有し、且つ前記N領域への第1のコンタクトと前記P領域への第2のコンタクトとを含む発光構造と、
    少なくとも4つの複数の金属ピラーであり、少なくとも第1のピラーが前記第1のコンタクトに結合され、少なくとも第2のピラーが前記第2のコンタクトに結合されている、複数の金属ピラーと、
    前記ピラー間の空間を占有する充填材料と、
    それぞれ前記第1のピラー及び第2のピラーに結合されて、前記第1及び第2のピラーを介して前記N領域及びP領域への外部結合を提供する第1のパッド及び第2のパッドと
    を含む、複数の発光構造と、
    を有するウェハ。
JP2015515628A 2012-06-07 2013-06-04 ウェハレベルで形成される成形材料内に金属ピラーを有するチップスケール発光デバイス Pending JP2015519011A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261656691P 2012-06-07 2012-06-07
US61/656,691 2012-06-07
PCT/IB2013/054584 WO2013182980A1 (en) 2012-06-07 2013-06-04 Chip scale light emitting device with metal pillars in a molding compound formed at wafer level

Publications (1)

Publication Number Publication Date
JP2015519011A true JP2015519011A (ja) 2015-07-06

Family

ID=48808411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015515628A Pending JP2015519011A (ja) 2012-06-07 2013-06-04 ウェハレベルで形成される成形材料内に金属ピラーを有するチップスケール発光デバイス

Country Status (7)

Country Link
US (1) US9406857B2 (ja)
EP (1) EP2859597B1 (ja)
JP (1) JP2015519011A (ja)
KR (1) KR102155918B1 (ja)
CN (1) CN104350619B (ja)
TW (1) TWI596800B (ja)
WO (1) WO2013182980A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660154B2 (en) 2013-05-20 2017-05-23 Koninklijke Philips N.V. Chip scale light emitting device package with dome
DE102015122641A1 (de) 2015-12-22 2017-06-22 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060278885A1 (en) * 2005-06-14 2006-12-14 Industrial Technology Research Institute LED wafer-level chip scale packaging
JP2011071274A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体装置及びその製造方法
WO2011055249A2 (en) * 2009-11-06 2011-05-12 Koninklijke Philips Electronics N.V. Silicone based reflective underfill and thermal coupler for flip chip led
JP2011233650A (ja) * 2010-04-26 2011-11-17 Toshiba Corp 半導体発光装置
WO2012000725A1 (de) * 2010-06-28 2012-01-05 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu dessen herstellung
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828596B2 (en) 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
DE102008030584A1 (de) * 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
WO2013084155A1 (en) 2011-12-08 2013-06-13 Koninklijke Philips Electronics N.V. Forming thick metal layers on a semiconductor light emitting device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060278885A1 (en) * 2005-06-14 2006-12-14 Industrial Technology Research Institute LED wafer-level chip scale packaging
JP2011071274A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体装置及びその製造方法
WO2011055249A2 (en) * 2009-11-06 2011-05-12 Koninklijke Philips Electronics N.V. Silicone based reflective underfill and thermal coupler for flip chip led
JP2011233650A (ja) * 2010-04-26 2011-11-17 Toshiba Corp 半導体発光装置
WO2012000725A1 (de) * 2010-06-28 2012-01-05 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zu dessen herstellung
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same

Also Published As

Publication number Publication date
CN104350619B (zh) 2017-08-04
WO2013182980A1 (en) 2013-12-12
EP2859597A1 (en) 2015-04-15
EP2859597B1 (en) 2020-03-18
KR20150024389A (ko) 2015-03-06
US20150144971A1 (en) 2015-05-28
CN104350619A (zh) 2015-02-11
KR102155918B1 (ko) 2020-09-15
TW201405871A (zh) 2014-02-01
US9406857B2 (en) 2016-08-02
TWI596800B (zh) 2017-08-21

Similar Documents

Publication Publication Date Title
JP4724222B2 (ja) 発光装置の製造方法
US8241932B1 (en) Methods of fabricating light emitting diode packages
RU2466480C2 (ru) Удаление подложки в ходе формирования сид
US11145794B2 (en) Chip scale light emitting device package with dome
KR101897308B1 (ko) 발광 디바이스를 제조하기 위한 방법 및 그것을 포함하는 구조체
JP2010251807A (ja) 発光装置
WO2015052616A1 (en) Monolithic led arrays for uniform and high-brightness light sources
TWI735405B (zh) 發光裝置及其形成方法
JP2011155315A (ja) 発光装置の製造方法
WO2013175338A1 (en) Phosphor coating process for discrete light emitting devices
JP2015519011A (ja) ウェハレベルで形成される成形材料内に金属ピラーを有するチップスケール発光デバイス
JP5462378B2 (ja) 半導体発光装置、発光装置、半導体発光装置の製造方法
WO2014184698A1 (en) Chip scale light emitting device package in molded leadframe
JP5827700B2 (ja) 半導体発光装置及び発光装置
JP6034456B2 (ja) 半導体発光装置及び発光装置
JP4756110B2 (ja) 発光装置の製造方法
TW201007979A (en) Method for manufacturing light emitting diode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171010