KR102155918B1 - 웨이퍼 레벨로 형성된 몰딩 화합물 내의 금속 필러들을 갖는 칩 스케일 발광 디바이스 - Google Patents

웨이퍼 레벨로 형성된 몰딩 화합물 내의 금속 필러들을 갖는 칩 스케일 발광 디바이스 Download PDF

Info

Publication number
KR102155918B1
KR102155918B1 KR1020157000250A KR20157000250A KR102155918B1 KR 102155918 B1 KR102155918 B1 KR 102155918B1 KR 1020157000250 A KR1020157000250 A KR 1020157000250A KR 20157000250 A KR20157000250 A KR 20157000250A KR 102155918 B1 KR102155918 B1 KR 102155918B1
Authority
KR
South Korea
Prior art keywords
light emitting
metal
fillers
emitting device
region
Prior art date
Application number
KR1020157000250A
Other languages
English (en)
Other versions
KR20150024389A (ko
Inventor
지푸 레이
스테파노 시아피노
알렌산더 에이치. 닉켈
무이 구안 엔지
그리고리 바신
살만 아카람
Original Assignee
루미리즈 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루미리즈 홀딩 비.브이. filed Critical 루미리즈 홀딩 비.브이.
Publication of KR20150024389A publication Critical patent/KR20150024389A/ko
Application granted granted Critical
Publication of KR102155918B1 publication Critical patent/KR102155918B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

다이들이 여전히 그들의 지지 웨이퍼 상에 존재하는 동안 발광 다이들 상에 두꺼운 금속 필러들을 형성한다. 각 다이 상의 필러들 간의 공간을 채우기 위해 몰딩 화합물을 도포하고, 필러들 최상단에 콘택 패드들을 형성한다. 금속 필러들은 콘택 패드들과 각 발광 다이의 전기 콘택들 간에 전기적 콘택을 제공한다. 금속 필러들은 각 다이의 상부 금속 층 상에 형성될 수 있고, 상기 상부 금속 층은 다이 내의 개별 소자들에 대한 접속을 제공하기 위해 패터닝될 수 있다.

Description

웨이퍼 레벨로 형성된 몰딩 화합물 내의 금속 필러들을 갖는 칩 스케일 발광 디바이스{CHIP SCALE LIGHT EMITTING DEVICE WITH METAL PILLARS IN A MOLDING COMPOUND FORMED AT WAFER LEVEL}
본 발명은 발광 디바이스 분야에 관한 것이며, 특히, 지지 서브마운트들을 필요로 하지 않는 자립형(self-supporting) 칩-스케일 발광 디바이스에 관한 것이다.
종래의 박막 발광 디바이스들은 통상적으로, 개별 다이들로 다이싱/싱귤레이션되고(diced/singulated) 서브마운트 구조체상에 실장된 웨이퍼 상에 형성된다. 서브마운트는 개별 다이들, 및 외부 전원이 발광 다이들에 연결되는 것을 가능하도록 하는 전기 회로를 지지하기 위해 필요한 지지체를 제공한다. 서브마운트 구조체는 일반적으로, 인광체 코팅 또는 캡슐화와 같은 효율적인 추가 가공에 대비하기 위해, 다수의 발광 디바이스를 수용하도록 구성된다. 서브마운트 구조체는 이후에 슬라이싱/다이싱되어, 인쇄 회로 기판들 등에 부착되어 램프들에 배치될 수 있는 개별(싱귤레이션된) 발광 디바이스들을 제공한다.
싱귤레이션된 발광 디바이스들은 휘도를 증가시키고, 다수 색의 복합체를 생성하는 등을 위해 다수의 발광 소자를 포함할 수 있다. 상기 디바이스들의 크기 및 복잡성의 증가는 칩-스케일 제조 기술의 개발을 초래하였으며, 상기에서 발광 디바이스를 형성하는 반도체 칩은, 다수의 소자를 상호접속할 뿐만 아니라 상기 소자들에 대한 외부 접속을 제공하기 위해 필요한 회로를 포함하여, 서브마운트에 포함될 필요가 있을 수 있는 피처들을 단순화한다.
서브마운트를 사용하기 위해서는 개별 다이들이 웨이퍼로부터 싱귤레이션되고, 서브마운트 상에 정확하게 선택 및 배치된(picked and placed) 다음, 통상적으로 땜납을 통해 서브마운트 구조체에 부착될 필요가 있다. 개별 다이들을 서브마운트 구조체상에 부착하는 것과 관련된 공정들로 인해, 아직 웨이퍼 상에 존재하는 동안 다이들 상에서 수행될 수 있는 조작이 제한될 수 있다.
추가로, 서브마운트에 의해 제공된 구조적 지지에 의해 서브마운트 구조체로부터의 발광 디바이스들의 싱귤레이션이 방해될 수 있다. 슬라이싱 장치는 서브마운트를 통해 절단할 수 있어야 하며, 추가 공정들을 통해 발광 디바이스 그룹을 구조적으로 지지하기에 충분히 두껍고/두껍거나 경질인(rigid) 서브마운트는 비-구조적 지지체보다 슬라이싱하기가 더 어렵다.
발광 디바이스들을 서브마운트 구조체상에 실장할 필요가 없도록 할 수 있는 것이 유리할 것이다. 자립형 발광 디바이스들을 제조하는 웨이퍼-스케일 공정을 제공할 수 있는 것도 또한 유리할 것이다.
상기의 관심사들 중 하나 이상을 더 잘 해결하기 위해, 본 발명의 한 실시형태에서, 다이들이 여전히 그의 지지 웨이퍼 상에 존재하는 동안 발광 다이들 상에 두꺼운 금속 필러들(pillars)을 형성한다. 몰딩 화합물을 도포하여 각 다이 상의 필러들 간의 공간을 채우고, 필러들의 최상단에 콘택 패드들을 형성한다. 금속 필러들은 콘택 패드들과 각 발광 다이의 전기 콘택들 간에 전기적 콘택을 제공한다. 금속 필러들은 각 다이의 금속 층 상에 형성될 수 있으며, 다이 내의 개별 소자들에 대한 접속을 제공하기 위해 상기 금속 층을 패터닝할 수 있다.
하기와 같은 첨부 도면들을 참조로 본 발명을 더욱 상세하게 및 예로서 설명한다:
도 1a-1c는 몰딩 화합물에 매립된 금속 필러들을 사용함으로써 자립형인 예시적 발광 디바이스를 예시한다.
도 2a-2c는 자립을 제공하는 금속 필러들을 통해, 자립형 디바이스의 콘택 패드들과 발광 다이 간의 콘택을 용이하게 하는 금속 층들의 예시적 세트를 예시한다.
도 3a-3d는 발광 다이의 소자들 간의 접속을 용이하게 하는 금속 층들의 세트의 예시적 패터닝을 예시한다.
도 4는 자립을 제공하기 위해 몰딩 화합물에 매립된 금속 필러들을 포함하는 자립형 발광 디바이스를 제조하기 위한 예시적 흐름도를 예시한다.
도면들 전반에 걸쳐, 동일한 참조 숫자들은 유사하거나 상응하는 피처들 또는 기능들을 나타낸다. 도면들은 예시적 목적으로 포함되며, 본 발명의 범위를 제한하는 것을 의도하지 않는다.
후속하는 설명에서, 제한보다는 설명의 목적으로, 본 발명의 개념의 철저한 이해를 제공하기 위해, 특정 아키텍쳐, 인터페이스, 기술 등과 같은 구체적인 상세사항들이 서술된다. 하지만, 본 발명은 상기 구체적인 상세사항들로부터 벗어난 다른 실시형태들에서 실시될 수 있음이 당업자에게 명백할 것이다. 유사한 방식으로, 본 설명의 텍스트는 도면들에 예시된 바와 같은 예시적 실시형태들에 관한 것이며, 청구항들에 명백히 포함된 제한들 이외에 청구된 발명을 제한하고자 의도하지 않는다. 간편성 및 명확성의 목적을 위해, 불필요하게 상세하여 본 발명의 설명을 모호하게 하지 않도록, 공지된 디바이스들, 회로들 및 방법들의 상세한 설명은 생략된다.
도 1a-1c는 몰딩 화합물(180)에 매립된 금속 필러들(160A,160B)을 이용한 자립형인 예시적 발광 디바이스(100)를 예시한다.
디바이스(100)는 통상적으로 사파이어 또는 다른 웨이퍼인 기판(110)상에 형성된다. 기판(110)은 경질일 수 있다. 비록 하나의 디바이스(100) 만을 예시하지만, 기판(110)은 통상적으로 수백 개의 디바이스들(100)을 지지할 수 있다. 종래의 공정에서는, N-형 영역(N-영역)과 P-형 영역(P-영역) 간에 개재된 활성 영역을 포함하는 발광 구조체를 기판에 성장시킨다. 예시적 디바이스(100)에서는, 기판(110) 상에 N-영역(120)을 성장시킨 다음, 발광 영역(130) 및 P-형 영역(P-영역)(140)을 형성한다. 상기 영역들(120,130,140)은 각각 한 세트의 층들을 포함할 수 있으며, 이는 예시 및 이해를 쉽게 하기 위해 생략된다. 대안으로, 기판상에 P-영역(140)을 성장시킬 수 있고 P-영역(140) 상에 활성층(130) 및 N-영역(120)을 형성할 수 있다.
반도체 구조체는 P-영역(140) 및 N-영역(120)에 각각 전기적 콘택을 제공하는 콘택들(150A 및 150B)을 포함한다. N-영역(120)에 대한 콘택은, 활성 영역(130) 및 P-영역(140)을 통해 연장되고 이들로부터 절연되는 하나 이상의 비아들(155)에 의해 제공된다. 절연층(145)은 또한 N-콘택(150B)을 P-영역(140)으로부터 분리한다.
본 예시적 실시형태에서, P-콘택(150A) 상에 복수의 금속 필러들(160A)을 형성하고, N-콘택(150B) 상에 복수의 금속 필러들(160B)을 형성한다. 상기 필러들(160)에 의해 제공된 구조적 지지를 약화시키는, 필러들(160)의 측면 뒤틀림을 억제하기 위해, 이하에서 필러들(160)로 총칭되는 필러들(160A,160B) 간의 공간을 몰딩 화합물(180)로 채운다. 형성된 필러들이 구조적으로 지지적이며, 전기적으로뿐만 아니라 열적으로 전도성이도록 하는, 구리, 니켈, 금, 팔라듐, 니켈-구리 합금 또는 다른 합금과 같은 다양한 금속 또는 합금 중 임의의 것을 사용하여 필러들(160)을 형성할 수 있다.
비록 각 도면에서 필러들이 원형 단면을 갖는 것으로 예시되었지만, 당업자는 다른 단면들도 실행가능하며, 그중 일부는 추가의 구조적 지지를 제공할 수 있음을 인식할 것이다. 필러들(160)의 단면, 높이, 분포 및 밀도는 상당히 임의적이며, 몰딩 화합물(180)과 조합하여, 상기 디바이스들이 이후의 공정들을 위해 자립형일 수 있도록 하기 위해 충분한 구조가 제공됨을 보장하기 위해 종래의 구조 분석 시스템을 사용할 수 있으며, 이는 제조 실행가능성 및 다른 인자들을 포함하여 다양한 인자들을 기초로 결정될 수 있다.
도 1b는 몰딩 화합물(180)에 매립된 금속 필러들(160)의 단면도(A-A)를 예시한다. 본 발명에 사용된 용어로서, 몰딩 화합물(180)은 필러들(160) 간의 공간을 채우기 위해 유연한 형태로 도포된 다음 경화될 수 있는 임의의 비-도전성 화합물일 수 있다. 참조의 간편성을 위해, 용어 "충진제 재료"(180)는 이하에서, 금속 필러들(160) 간의 공간을 채우는 재료에 대한 포괄적인 표현으로서 사용되며, 이는 용어 '몰딩'이 통상적으로 해석될 수 있는 바와 같이 "몰딩 화합물"로 간주될 수 있거나 그렇지 않을 수 있다. 예를 들어, 일부 실시형태들에서, 충진제 재료(180)는 금속 필러들(160)을 형성하기 전에 형성될 수 있으며, 이후에 금속으로 채워져 금속 필러들(160)을 형성하는 비아들을 갖는다. 일부 실시형태들에서, 필러들은 일련의 금속 층들을 도포함으로써 형성될 수 있고, 충진제 재료도 또한 필러들의 형성 동안 일련의 층들로서 형성될 수 있다.
패드들(170)로 총칭되는 콘택 패드들(170A,170B)을 각각 필러들(160A,160B) 상에 형성하거나 부착한다. 상기 패드들(170A,170B)은 각각 금속 필러들(160A,160B)을 통해 P-영역(140) 및 N-영역(120)에 대한 외부 접속을 제공한다.
패드들(170)을 형성한 후, 기판(110)으로부터 디바이스들(100)을 제거할 수 있고, 화합물(180)에 매립된 금속 필러들(160)이, 반도체 영역들(120,130,140)에 대한 균열 또는 다른 손상을 방지하기에 충분한 기계적 구조를 제공한다. 특정 싱귤레이션 공정에 따라, 개별 디바이스들(100) 간의 영역들("스트리트들(streets)")은 기판(110) 상에 있는 동안, 또는 기판(110)상의 디바이스들(100) 세트가 집단으로 기판(110)으로부터 제거된 후에 슬라이싱될 수 있다.
도 1c에 예시된 바와 같이, 싱귤레이션 후, 디바이스(100)는 통상적으로, 패드들(170)이 이후에 인쇄 회로 기판에 땜납되거나 램프 고정물에 배치되는 것이 가능하도록 '뒤집혀서(flipped)', 활성 영역(130)으로부터 방출된 광이 N-영역(120) 및/또는 디바이스(100) 에지를 통해 나온다.
예시된 바와 같이, 충진제 재료(180)에 매립된 필러들(160)은, "Daniel A. Steigerwald, Jerome C. Bhat 및 Michael J. Ludowise"에게 등록되고 본 발명에 참조로 포함된, 발명의 명칭이 "CONTACTING SCHEME FOR LARGE AND SMALL AREA SEMICONDUCTOR LIGHT EMITTING FLIP-CHIP DEVICES"인 미국 특허 제USP6,828,596호에 개시된 바와 같이, 통상적으로 별도의 서브마운트 구조체에 의해 제공되는 구조적 지지 및 전기적 접속을 제공한다. 하지만, 디바이스(100)가 기판(110) 상의 복수의 디바이스들(100) 중 하나인 동안 상기 지지 구조체(160,180)를 형성함으로써, 각 개별 디바이스(100)를 서브마운트에 선택하고, 배치하고, 부착할 필요가 없다.
추가로, 디바이스들(100) 간의 스트리트들이 금속 필러들(160)을 포함하지 않을 것이므로, 디바이스들(100)을 싱귤레이션하기 위해 상기 스트리트들을 따라 슬라이싱하는 것의 어려움은 상기 스트리트들에 위치할 수 있는 화합물(180) 또는 다른 재료에 의존할 것이다. 화합물(180)은 단지 구조적 필러들(160) 간의 공간을 채우기 위해 주로 사용되며 그 자체로는 구조적 지지를 제공하지 않으므로, 슬라이싱하기 쉬운 재료를 포함할 수 있다. 선택적으로, 화합물(180)을 도포하기 전에, 좀더 용이하게 제거가능하거나 슬라이싱가능한 다른 재료를 상기 스트리트들을 따라 구축할 수 있다. 예를 들어, 종래의 제거가 용이한 포토레지스트 재료를 상기 스트리트들 상에 구축한 다음 제거하여, 영역들(120,130,140)의 비교적 얇은 구조를 통해 슬라이싱하는 것을 용이하게 할 수 있다.
발명자가 "Alexander Nickel, Jim Lei, Anneli Munkholm, Grigoriy Basin, Sal Akram 및 Stefano Schiaffino"이고 본 발명에 참조로 포함된, 2011년 12월 8일에 출원된 발명의 명칭이 "FORMING THICK METAL LAYERS ON A SEMICONDUCTOR LIGHT EMITTING DEVICE"인 동시계속중인(copending) 미국 특허출원 제61/568,297호에 개시된 바와 같이, 각 콘택들(150A,150B) 상에 두꺼운 금속 층을 형성하는 것을 포함하는 다른 기술을 사용하여 자립형 발광 디바이스를 제공할 수 있다. 하지만, 2개의 두꺼운 고형 금속 패드 대신에, 패드들(170)을 지지하는 적어도 4개의 복수의 필러(160)를 사용함으로써, 고형 금속 패드들과 P-영역(140) 간의 열팽창 계수들(CTE) 간의 차이에 의해 유발된 전위 왜곡(potential distortion) 및 손상을 실질적으로 감소시킬 수 있다. 필러들(160) 간에 충진제 재료(180)를 사용함으로써, P-영역(140)과 유사한 열 특성을 가지면서도 상이한 CTE 및 다른 인자들에 의해 유발된 열 응력을 견디기 위한 유연성이 더 큰 화합물(180)을 선택하는 것이 가능하다.
도 1a-1c의 예시적 실시형태는 예시 및 이해를 쉽게 하기 위해, 디바이스(100)의 상당히 단순한 구성을 가정한다. 하지만, 당업자는 일부 실시형태들에서 상기와 같은 단순한 구조를 사용할 가능성이 존재하지 않을 수 있거나, 구현하기에 지나치게 고가일 수 있음을 인식할 것이다. 대규모 발광 디바이스(100)에서, 예를 들어, 콘택(150B)에 N-영역(120)을 연결하기 위해 단일 비아(155)를 사용하는 것이 실현가능하지 않을 수 있거나, 심지어, 특히 더 신규한 발광 디바이스들의 복잡성 및 크기가 증가함을 고려하면, 비아들(155)이 N-패드들(170B) 바로 아래에 위치할 것임을 추정할 수 있다.
발광 디바이스들의 성능이 증가함에 따라, 상기 성능을 제공하기 위해 사용된 구조의 복잡성도 또한 증가한다. 예를 들어, 발광 디바이스는 복수의 개별 발광 소자들, 또는 대면적을 차지하는 발광 소자를 포함할 수 있다. 상기 디바이스들에서, 각 발광 영역(130)을 통한 균일한 전류 분포가 바람직하며, N-영역(120)에 대한 콘택들이 좌측 상에 존재하고 P-영역(140)에 대한 콘택들이 우측 상에 존재하는, 도 1a-1c의 디바이스(100)의 불균일한 구조는 적절하지 않을 수 있다.
도 2a-2c는 자립을 제공하는 금속 필러들을 통해 자립형 디바이스의 콘택 패드들과 발광 다이 간의 콘택을 용이하게 하는 금속 층들의 예시적 세트를 포함하는, 도 1a-1c보다 더 복잡한 구조를 갖는 예시적 발광 디바이스(200)를 예시한다.
도 2a의 예시적 발광 디바이스(200)에서, N-영역(120)에 대한 콘택을 제공하는 비아들(155)은 N-영역(120)의 전체 영역에 걸쳐 분포되어, N-영역(120)을 통한 전류 흐름이 실질적으로 균일함을 보장한다.
유사한 방식으로, 금속 콘택 층(210)은 전체 P-영역(140)에 걸쳐 연장되어, P-영역(140)을 통한 전류 흐름도 또한 실질적으로 균일함을 보장한다. 도 2a 및 2b(더 소규모)는 N-영역 비아들(155)이 P-콘택 층(210)을 통해 연장되는 것을 가능하게 하는 절연 영역들(215)을 갖는 P-콘택 층(210)을 예시한다. 도 2a에 예시된 바와 같이, 상기 절연 영역들(215)은 또한 P-영역(140) 및 활성 영역(130)을 통해 연장된다.
절연 층(220)은, 금속 층(230B)이, 분포된 N-영역 비아들(155)과 콘택을 확립하는 것을 가능하게 하도록 P-콘택 층(210) 위에 연장된다. 도 2c의 예에서, 제조 복잡성을 최소화하기 위해, 상기 금속 층(230B)은 P-콘택 층(210)에 대한 콘택이 요구되는 곳을 제외하고 디바이스(200)의 전체 영역에 걸쳐 연장된다. 이 예에서, 포토리소그래피 식각과 같은 종래의 기술을 이용하여 절연 영역들(225)을 확립한 다음, 금속 층을 형성하고, 여기서 절연 영역들(225)이 금속 층을 N-금속 세그먼트(segment)(230B)와 P-금속 세그먼트들(230A)로 분리한다.
도 2a에 예시된 바와 같이, P-금속 세그먼트들(230A) 상에 P-필러들(160A)을 형성하고, N-금속 세그먼트(230B) 상에 N-필러들(160B)을 형성한다. 상기 필러들(160)을 형성한 후, 필러들(160) 간의 간격을 충진제 재료(180)로 채운다. 이어서, P-필러들(160A)과 N-필러들(160B) 상에 각각 P-패드(170A) 및 N-패드(170B)를 형성한다.
당업자는, 필러들(160)의 일부 또는 전부가 전기적 접속을 제공하지 않고 기계적 지지만을 제공하는 구성들을 포함하여, 필러들, 콘택 층들, 비아들 등의 다양한 구성들 중 임의의 것을 사용할 수 있음을 인식할 것이다. 예를 들어, 패드들(170) 사이에 상당한 공간이 존재할 수 있지만, 필러들(160)은 패드들(170) 중 어느 하나에도 접속되지 않은 이러한 공간 아래에 형성될 수 있다. 유사한 방식으로, 필러들(160)의 일부는 P-금속 세그먼트들(230A) 또는 N-금속 세그먼트들(230B) 중 어느 하나에도 접속되지 않은 임의의 영역 위에 형성될 수 있다.
도 3a-3d는 전류를 전도하기 위해 사용되지 않은 복수의 '비활성' 금속 필러들을 포함하는 예시적 발광 디바이스(300)를 예시한다. 참조 및 이해의 용이성을 위해, N-영역(120), 활성 영역(130) 및 P-영역(140)의 조합을 이하에서 발광 구조체(310)로 지칭한다.
도 3a-3d의 예시적 발광 구조체(310)는 각각 P-콘택 및 N-콘택, 및 상기 콘택들 사이에 비-도전성 영역을 갖는, 복수의 개별 발광 소자들(310A-310L)을 포함하도록 구성된다. 편의상, 각 소자(310A-310L)의 P 및 N 콘택들은 (p) 또는 (n)이 적절히 뒤따르는 소자의 식별자에 의해 식별된다. 예를 들어, 소자(310A)의 P 및 N 콘택은 여기서 각각 310A(p) 및 310A(n)으로 식별된다.
소자(300)의 의도된 용도에 따라, 개별 소자들(310A-310L)은 다양한 구성중 임의의 구성으로 배열될 수 있다. 소자들(310A-310L)이 병렬로 배열될 경우, 모든 P-콘택을 함께 및 모든 N-콘택을 함께 접속시키도록 P-금속 층 및 N-금속 층을 형성할 수 있으며, 상기 금속 층들을 외부 패드들에 연결하도록 필러들을 생성할 수 있다. 각 소자들(310A-310L)이 개별적으로 제어가능한 실시형태에서, 제어를 위해 외부에서 이용가능한 각 콘택에 대해 필러들을 형성할 수 있으며, 소자들(310A-310L)의 각 제어가능한 콘택에 상응하는 각 필러 또는 필러들 세트 상에 개별 패드들을 형성할 수 있다.
도 3a-3d의 예에서, 소자들(310A-310L)은 직렬로 배열된다. 따라서, 금속 층은, 인접한 소자들(310)의 N 및 P 콘택들을 함께 연결하는 세그먼트들(355A-355K)을 갖도록 형성된다. 예를 들어, 금속 세그먼트(355A)는 소자(310A)의 P-콘택(310A(p))을 소자(310B)의 N-콘택(310B(n))에 연결하고; 세그먼트(355D)는 310D(p)를 310E(n)에 연결하고; 세그먼트(355K)는 310K(p)를 310L(n)에 연결한다.
상기 직렬 접속의 시작 및 끝에서, 세그먼트(350A)는 310A(n)에 연결되고, 350B는 310L(p)에 연결된다. 세그먼트들(350A 및 350B) 양단에 적절한 전압을 인가함으로써 일련의 소자들(310A-310L)을 통해 전류가 흐르도록 유발되고, 결과적으로 각 발광 소자들(310A-310L)로부터 광이 방출될 것이다.
제조 복잡성을 최소화하기 위해, 인접한 소자들(310A-310K)의 N 및 P 콘택들에 연결된 활성 세그먼트들(355A-355K)이 형성될 경우, 소자들(310A-310L)에 연결되지 않은 비활성 금속 세그먼트들(352)도 또한, 각 소자(310A-310L)의 N 및 P 콘택들 간의 비-도전성 영역들 또는 임의의 다른 비-도전성 영역에 형성되어, 그 위에 비활성 필러들(365)이 형성될 수 있는 시드 층으로서 작용할 수 있다.
소자들(310A-310K)을 통한 직렬 접속의 상기 예에서, 활성 세그먼트들(350A 및 350B) 상에 형성된 필러들(360A 및 360B) 만이 활성 필러들이며, 각각 310A(n) 및 310K(p)를 통해 발광 구조체들에 연결된다. 다른 필러들(365)은 각각, 발광 소자들(310A-310L) 중 임의의 것에 접속되지 않으므로 비활성 필러들이다.
활성 필러들(360A,360B)은, 인쇄 회로 기판들 또는 다른 램프 요소들 상에서의 이후의 실장을 용이하게 하도록 크기가 정해지고 배치될 수 있는 외부 패드들(370A 및 370B)에 연결된다. 예를 들어, 비교적 멀리 이격된 대형 패드들을 생성함으로써, 디바이스(300)를 인쇄 회로 기판 또는 다른 고정물에 배치 및 부착하기 위해 필요한 정밀도가 실질적으로 감소할 수 있다.
비록 도 3a-3d의 예는 각 소자(310A-310L)에서 단일 필러를 예시하지만, 필러들의 수와 발광 소자들의 수 사이에는 다수-대-하나 또는 하나-대-다수의 관계가 존재할 수도 있음을 당업자는 인식할 것이다. 예를 들어, 각 소자들(310A-310L)이 독립적으로 제어가능할 경우, 상기 각 소자들의 각 N 및 P 콘택들에 대한 연결을 제공하기 위해, 각 소자(310A-310L) 상에 적어도 2개의 활성 필러가 형성될 것이다.
도 3a-3d의 상기 예시적 디바이스(300)에 예시된 바와 같이, 종래의 서브마운트에 의해 통상적으로 제공되는, 디바이스들을 직렬로 접속하는 상호접속 회로(355A-355K)를 웨이퍼-스케일 레벨의 지지 구조체 형성시 포함시켜서, 상기 상호접속 회로를 제공하기 위해 서브마운트들을 제조할 필요성을 없앨 수 있다.
도 4는 자립을 제공하기 위해 충진제 재료에 매립된 금속 필러들을 포함하는 자립형 발광 디바이스를 제조하기 위한 예시적 흐름도를 예시한다.
단계 410에서, 웨이퍼 상에 복수의 발광 구조체들을 형성한다. 상기 구조체들은 종래의 기술을 이용하여 형성될 수 있으며, 각 발광 구조체 내에 다수의 발광 소자들을 형성한 것을 포함할 수 있다. 발광 구조체들은, 구조체를 싱귤레이션된 발광 디바이스들로 슬라이싱/다이싱하는 것을 용이하게 하는 레인들 또는 스트리트들에 의해 서로 분리될 수 있다. 각 발광 구조체들은 N-영역과 P-영역 사이에 개재된 활성 영역을 포함하며, 구조체에 전류를 제공하기 위해 N-영역 및 P-영역에 대한 접근가능한 콘택들을 포함한다.
단계 420에서, 각 발광 구조체의 콘택들에 금속 필러들을 연결하는 것을 용이하게 하기 위해 하나 이상의 금속 층들을 형성한다. 금속 층은 발광 구조체 내에서 소자들을 상호접속하기 위한 회로를 포함할 수 있으며, 발광 구조체의 소자들에 연결되지 않은 비활성 세그먼트들을 포함할 수 있다.
단계 430에서, 복수의 금속 필러들을 형성한다. 비록 비-금속성 표면들 위에 비활성 필러들이 형성될 수 있지만, 상술한 하나 이상의 금속 층들은 상기 금속 필러들을 형성하기 위한 시드 층을 형성할 수 있다. 하나 이상의 필러들이 P-영역에 대한 콘택에 접속될 수 있으며, 하나 이상의 필러들이 N-영역에 대한 콘택에 접속될 수 있다. 발광 구조체가 다수의 독립적으로 제어가능한 발광 소자들을 포함할 경우, 하나 이상의 필러들이 제어가능한 발광 소자들의 하나 이상의 콘택에 접속될 수 있다.
단계 440에서, 필러들 간의 공간을 채우기 위해 충진제 재료를 도포한다. 상기 충진제 재료는 필러들을 왜곡시키지 않고 형성된 필러들 사이를 흐르는 것을 가능하게 하는 점도, 및 이후의 필러들 왜곡을 방지하는 경화된 형태의 견고성을 갖는 임의의 재료일 수 있다. 이후의 가공 또는 작동 동안 열 응력을 최소화하기 위해, P-영역의 CTE에 근접한 열 팽창 계수(CTE)를 갖도록 화합물을 선택할 수 있다. 화합물은 필러들을 덮도록 형성될 수 있고, 이어서, 마이크로블라스팅(micro-blasting) 또는 다른 유사한 평탄화(planing) 기술들을 이용하여 필러들이 패드들에 연결되는 것을 가능하게 하기 위해 충분한 양의 필러들을 노출시키도록 가공될 수 있다.
상술한 바와 같이, 금속 필러들을 형성하는 단계 및 금속 필러들 간의 공간을 채우는 단계의 특정 순서는 임의의 순서로 발생할 수 있다. 즉, 일부 실시형태에서, 충진제 재료는 금속 필러들이 형성되는 개구부를 갖도록 형성될 수 있다. 충진제 재료는 필러들이 실제로 형성되는 시기와 무관하게, 필러들 간의 공간을 차지하도록 형성된다.
단계 450에서, 발광 구조체들의 콘택들에 연결된 필러들에 패드들을 부착한다. 비록 발광 구조체가 다수의 콘택을 포함할 경우 추가 패드들이 제공될 수는 있지만, 통상적으로 2개의 패드가 제공된다. 발광 구조체 상의 패드들의 크기조정 및 배치는 싱귤레이션된 발광 디바이스를 인쇄 회로 기판 또는 다른 램프 고정물에 실장하는 것을 용이하게 하도록 선택될 수 있다.
단계 460에서, 종래의 웨이퍼 탈착 기술을 이용하여 웨이퍼에서 발광 구조체들을 탈착시킨다. 이제 발광 구조체들은 충진제 재료에 매립된 금속 필러들을 포함하므로, 본 공정 및 이후 공정들 동안 발광 구조체의 발광 영역들에 대한 손상의 위험이 최소화된다.
단계 470에서, 구조체들을 분리하는 스트리트들을 따라 발광 구조체들을 슬라이스하여, 외부 전원에의 접속을 위한 패드들을 갖는 개별 (싱귤레이션된) 자립형 발광 디바이스들을 형성한다. 상술한 바와 같이, 발광 구조체들은 여전히 웨이퍼 상에 있으면서 슬라이싱된 다음, 웨이퍼로부터 탈착될 때 싱귤레이션될 수 있다.
단계 480에서, 필요에 따라 발광 디바이스들을 추가로 가공한다. 상기 추가 가공은 하나 이상의 인광체 층을 도포하는 것, 유리 또는 에폭시 돔과 같은 투명 재료로 디바이스를 캡슐화하는 것 등을 포함할 수 있다.
도면들 및 상술한 설명에서 본 발명을 상세히 예시 및 설명하였지만, 상기 예시 및 설명은 예시적이거나 모범적인 것으로 그리고 제한적이지 않은 것으로 간주되며; 본 발명은 개시된 실시형태들로 제한되지 않는다. 도면들, 개시 내용 및 첨부 청구항들의 연구로부터, 청구된 발명의 실시에 있어서 개시된 실시형태들에 대한 다른 변형들이 당업자에 의해 이해 및 달성될 수 있다. 청구항들에서, 용어 "포함하는"은 다른 요소들 또는 단계들을 배제하지 않으며, 부정관사("a" 또는 "an")는 복수를 배제하지 않는다. 청구항들에서의 임의의 참조 부호들은 범위를 제한하는 것으로 해석되지 않아야 한다.

Claims (15)

  1. 발광 디바이스들의 웨이퍼를 형성하기 위해 기판 상에 복수의 발광 구조체들을 형성하는 단계 - 상기 복수의 발광 구조체들의 각각은 활성 영역, n-형 영역 및 p-형 영역을 포함함 -; 및
    상기 복수의 발광 구조체들의 각각에 대해,
    상기 n-형 영역에 제1 금속 필러(metal pillar)를 전기적으로 연결하는 단계,
    상기 p-형 영역에 제2 금속 필러를 전기적으로 연결하는 단계,
    제3 금속 필러를 형성하는 단계,
    절연 재료로, 상기 제1, 제2 및 제3 금속 필러 사이의 공간을 채우고, 상기 제3 금속 필러의 상부 표면을 덮는 단계,
    상기 제1 금속 필러에 제1 금속 패드를 전기적으로 연결하는 단계 - 상기 제1 금속 패드는 상기 발광 디바이스의 하부 표면의 일부를 형성함 -, 및
    상기 제2 금속 필러에 제2 금속 패드를 전기적으로 연결하는 단계 - 상기 제2 금속 패드는 상기 발광 디바이스의 하부 표면의 또 다른 일부를 형성함 -
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 발광 디바이스들은 스트리트들(streets)에 의해 서로 분리되고, 상기 방법은 상기 스트리트들을 따라 상기 웨이퍼를 절단하는 단계를 더 포함하는 방법.
  3. 제2항에 있어서, 상기 스트리트들을 따라 상기 웨이퍼를 절단한 후에 상기 발광 디바이스들의 각각을 상기 기판으로부터 분리하는(detaching) 단계를 더 포함하는 방법.
  4. 삭제
  5. 발광 디바이스로서,
    n-형 영역, p-형 영역, 및 활성 영역을 포함하는 발광 구조체;
    상기 n-형 영역에 전기적으로 연결된 제1 금속 필러;
    상기 p-형 영역에 전기적으로 연결된 제2 금속 필러;
    제3 금속 필러;
    상기 제1, 제2 및 제3 금속 필러 사이의 공간을 채우고, 상기 제3 금속 필러의 상부 표면을 덮는 절연 재료;
    상기 제1 금속 필러에 전기적으로 연결된 제1 금속 패드 - 상기 제1 금속 패드는 상기 발광 디바이스의 하부 표면의 일부를 형성함 -; 및
    상기 제2 금속 필러에 전기적으로 연결된 제2 금속 패드 - 상기 제2 금속 패드는 상기 발광 디바이스의 하부 표면의 또 다른 일부를 형성함 -
    를 포함하는 발광 디바이스.
  6. 삭제
  7. 제5항에 있어서, 상기 발광 구조체는 복수의 발광 소자들을 포함하고, 상기 발광 디바이스는 상기 발광 소자들 중 적어도 2개의 발광 소자를 상호접속시키는 적어도 하나의 금속 세그먼트를 더 포함하는 발광 디바이스.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020157000250A 2012-06-07 2013-06-04 웨이퍼 레벨로 형성된 몰딩 화합물 내의 금속 필러들을 갖는 칩 스케일 발광 디바이스 KR102155918B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261656691P 2012-06-07 2012-06-07
US61/656,691 2012-06-07
PCT/IB2013/054584 WO2013182980A1 (en) 2012-06-07 2013-06-04 Chip scale light emitting device with metal pillars in a molding compound formed at wafer level

Publications (2)

Publication Number Publication Date
KR20150024389A KR20150024389A (ko) 2015-03-06
KR102155918B1 true KR102155918B1 (ko) 2020-09-15

Family

ID=48808411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157000250A KR102155918B1 (ko) 2012-06-07 2013-06-04 웨이퍼 레벨로 형성된 몰딩 화합물 내의 금속 필러들을 갖는 칩 스케일 발광 디바이스

Country Status (7)

Country Link
US (1) US9406857B2 (ko)
EP (1) EP2859597B1 (ko)
JP (1) JP2015519011A (ko)
KR (1) KR102155918B1 (ko)
CN (1) CN104350619B (ko)
TW (1) TWI596800B (ko)
WO (1) WO2013182980A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6516190B2 (ja) 2013-05-20 2019-05-22 ルミレッズ ホールディング ベーフェー ドームを有するチップスケール発光デバイスパッケージ
DE102015122641A1 (de) 2015-12-22 2017-06-22 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055249A2 (en) * 2009-11-06 2011-05-12 Koninklijke Philips Electronics N.V. Silicone based reflective underfill and thermal coupler for flip chip led
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828596B2 (en) 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
TWI294694B (en) * 2005-06-14 2008-03-11 Ind Tech Res Inst Led wafer-level chip scale packaging
DE102008030584A1 (de) * 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
JP5378130B2 (ja) * 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
JP2011233650A (ja) * 2010-04-26 2011-11-17 Toshiba Corp 半導体発光装置
DE102010025320B4 (de) 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
WO2013084155A1 (en) 2011-12-08 2013-06-13 Koninklijke Philips Electronics N.V. Forming thick metal layers on a semiconductor light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055249A2 (en) * 2009-11-06 2011-05-12 Koninklijke Philips Electronics N.V. Silicone based reflective underfill and thermal coupler for flip chip led
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same

Also Published As

Publication number Publication date
EP2859597B1 (en) 2020-03-18
TWI596800B (zh) 2017-08-21
EP2859597A1 (en) 2015-04-15
JP2015519011A (ja) 2015-07-06
TW201405871A (zh) 2014-02-01
CN104350619A (zh) 2015-02-11
CN104350619B (zh) 2017-08-04
WO2013182980A1 (en) 2013-12-12
KR20150024389A (ko) 2015-03-06
US9406857B2 (en) 2016-08-02
US20150144971A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
US8241932B1 (en) Methods of fabricating light emitting diode packages
US11145794B2 (en) Chip scale light emitting device package with dome
KR101897308B1 (ko) 발광 디바이스를 제조하기 위한 방법 및 그것을 포함하는 구조체
BRPI0814501B1 (pt) método para fabricar uma estrutura de diodo emissor de luz
KR20100047324A (ko) 발광 다이오드 어레이
WO2015052616A1 (en) Monolithic led arrays for uniform and high-brightness light sources
TWI735405B (zh) 發光裝置及其形成方法
JP5462217B2 (ja) 発光装置の製造方法
WO2013175338A1 (en) Phosphor coating process for discrete light emitting devices
KR102155918B1 (ko) 웨이퍼 레벨로 형성된 몰딩 화합물 내의 금속 필러들을 갖는 칩 스케일 발광 디바이스
CN108028261B (zh) 发光器件以及用于制造发光器件的方法
WO2014184698A1 (en) Chip scale light emitting device package in molded leadframe
JP5827700B2 (ja) 半導体発光装置及び発光装置
TW201635602A (zh) 具有用於氣體或液體冷卻之集成特徵之發光二極體封裝
JP2011135113A (ja) 発光装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant