TW201405871A - 具有位於形成於晶圓層級之成型複合物內之金屬支柱之晶片尺寸發光裝置 - Google Patents

具有位於形成於晶圓層級之成型複合物內之金屬支柱之晶片尺寸發光裝置 Download PDF

Info

Publication number
TW201405871A
TW201405871A TW102120188A TW102120188A TW201405871A TW 201405871 A TW201405871 A TW 201405871A TW 102120188 A TW102120188 A TW 102120188A TW 102120188 A TW102120188 A TW 102120188A TW 201405871 A TW201405871 A TW 201405871A
Authority
TW
Taiwan
Prior art keywords
region
light emitting
metal
contact
pillars
Prior art date
Application number
TW102120188A
Other languages
English (en)
Other versions
TWI596800B (zh
Inventor
Ji-Pu Lei
Stefano Schiaffino
Alexander H Nickel
Mooi Guan Ng
Grigoriy Basin
Sal Akram
Original Assignee
Koninkl Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninkl Philips Nv filed Critical Koninkl Philips Nv
Publication of TW201405871A publication Critical patent/TW201405871A/zh
Application granted granted Critical
Publication of TWI596800B publication Critical patent/TWI596800B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

在發光晶粒仍位於其支撐晶圓上時在該等晶粒上形成厚金屬支柱。施加一成型複合物以填充每一晶粒上之該等支柱之間的空間,且在該等支柱頂部上形成接觸襯墊。該等金屬支柱提供該等接觸襯墊與每一發光晶粒之電觸點之間的電接觸。該等金屬支柱可形成於每一晶粒之一上部金屬層上,且此上部金屬層可經圖案化以提供至該晶粒內之個別元件之連接。

Description

具有位於形成於晶圓層級之成型複合物內之金屬支柱之晶片尺寸發光裝置
本發明係關於發光裝置之領域,且特定而言係關於不需要支撐基台之自支撐晶片尺寸發光裝置。
習用薄膜發光裝置通常形成於一晶圓上,該晶圓經切割/單粒化成個別晶粒且安裝於一基台結構上。基台提供支撐個別晶粒所需之支撐及允許一外部電源耦合至發光晶粒之電路。基台結構通常經組態以裝載多個發光裝置以提供高效額外處理(諸如磷光體塗佈及囊封)。基台結構隨後經分割/切塊以提供可放置於燈中、附接至印刷電路板等之個別(經單粒化)發光裝置。
經單粒化發光裝置可包含用以增加照度、用以產生多種色彩之一混合等之多個發光元件。此等裝置之增加的大小及複雜度已導致晶片尺寸製作技術之發展,其中形成發光裝置之半導體晶片包含使多個元件互連以及將外部連接提供至此等元件所需之電路,藉此簡化可需要包含於基台中之特徵。
一基台之使用需要自晶圓單粒化個別晶粒、將該等個別晶粒準確地拾取且放置於基臺上、然後(通常經由焊接)附裝至基台結構。可 在晶粒仍位於晶圓上時對該等晶粒執行之操作可由於將個別晶粒附裝至基台結構上所涉及之製程而受限。
另外,發光裝置自基台結構之單粒化可受由基台提供之結構支撐阻礙。分割設備必須能夠切穿基台,且足夠厚及/或剛性以透過額外製程在結構上支撐一發光裝置群組之一基台比一非結構支撐件更難以分割。
能夠避免對將發光裝置安裝於一基台結構上之需要將係有利的。能夠提供產生自支撐發光裝置之一晶圓尺寸製程亦將係有利的。
為了更好解決此等問題中之一或多者,在本發明之一實施例中,在發光晶粒仍位於其支撐晶圓上時在該等晶粒上形成厚金屬支柱。施加一成型複合物以填充每一晶粒上之該等支柱之間的空間,且在該等支柱頂部上形成接觸襯墊。該等金屬支柱提供該等接觸襯墊與每一發光晶粒之電觸點之間的電接觸。該等金屬支柱可形成於每一晶粒之一金屬層上,且此金屬層可經圖案化以提供對該晶粒內之個別元件之連接。
100‧‧‧實例性發光裝置/裝置/實例性裝置/裝置組
110‧‧‧基板
120‧‧‧N區/區/半導體區
130‧‧‧發光區/區/作用層/作用區
140‧‧‧P型區/區/半導體區/P區
145‧‧‧絕緣層
150A‧‧‧觸點/P觸點
150B‧‧‧觸點/N觸點
155‧‧‧導通孔/N區導通孔/分散式N區導通孔
160A‧‧‧金屬支柱/支柱/P支柱
160B‧‧‧金屬支柱/支柱/N支柱
170A‧‧‧接觸襯墊/襯墊/P襯墊
170B‧‧‧接觸襯墊/襯墊/N襯墊
180‧‧‧成型複合物/填料材料/複合物/支撐結構
200‧‧‧實例性發光裝置/裝置
210‧‧‧金屬接觸層/P接觸層
215‧‧‧絕緣區
220‧‧‧絕緣層
225‧‧‧絕緣區
230A‧‧‧P金屬段
230B‧‧‧金屬層/N金屬段
300‧‧‧實例性發光裝置/裝置/實例性裝置
310‧‧‧發光結構/實例性發光結構/元件
310A-310L‧‧‧發光元件/元件
310A(p)‧‧‧P觸點
310A(n)‧‧‧N觸點
310B(n)‧‧‧N觸點
310L(n)‧‧‧N觸點
310L(p)‧‧‧P觸點
350A‧‧‧段/作用段
350B‧‧‧段/作用段
352‧‧‧非作用金屬段
355A-355K‧‧‧段/金屬段/互連電路
360A‧‧‧支柱/作用支柱
360B‧‧‧支柱/作用支柱
365‧‧‧非作用支柱/支柱
370A‧‧‧外部襯墊
370B‧‧‧外部襯墊
A-A‧‧‧剖面圖
參考隨附圖式,進一步詳細地且以舉例方式闡釋本發明,其中:圖1A至圖1C圖解說明經由嵌入於成型複合物中之金屬支柱之使用而自支撐之一實例性發光裝置。
圖2A至圖2C圖解說明經由提供自支撐之金屬支柱來促成自支撐裝置之接觸襯墊與發光晶粒之間的接觸之一組實例性金屬層。
圖3A至圖3D圖解說明促成發光晶粒之元件之間的連接之一組金屬層之一實例性圖案化。
圖4圖解說明用於形成包含嵌入於成型複合物中以提供自支撐之 金屬支柱之一自支撐發光裝置之一實例性流程圖。
在所有圖式中,相同元件符號指示類似或對應特徵或功能。該等圖式係出於說明性目的而包含且不意欲限制本發明之範疇。
在以下說明中,出於闡釋而非限制之目的列舉諸如特定架構、介接、技術等之具體細節,以便提供對本發明之概念之一透徹理解。然而,熟習此項技術者將明瞭,可在背離此等具體細節之其他實施例中實踐本發明。以相似方式,此說明之文字係針對如圖中所圖解說明之實例性實施例,且不意欲限制超出明確包含於申請專利範圍中之限制之所主張之本發明。出於簡明及清晰之目的,省略對眾所周知之裝置、電路及方法之詳細說明以免用不必要之細節模糊本發明之說明。
圖1A至圖1C圖解說明使用嵌入於成型複合物180中之金屬支柱160A、160B而自支撐之一實例性發光裝置100。
裝置100形成於一基板110(通常為一藍寶石或其他晶圓)上。基板110可係剛性的。儘管僅圖解說明一個裝置100,但基板110可通常支撐數百個裝置100。在一習用製程中,包括夾在一N型區(N區)與P型區(P區)之間的一作用區之一發光結構係自基板生長。在實例性裝置100中,N區120生長於基板110上,後續接著發光區130及P型區(P區)140之形成。此等區120、130、140中之每一者可包含一組層,為便於圖解說明及理解而省略該組層。在替代方案中,P區140可生長於基板上且作用層130及N區120可形成於P區140上。
半導體結構包含分別提供對P區140及N區120之電接觸之觸點150A及150B。藉由延伸穿過作用區130及P區140且與其隔離之一或多個導通孔155來提供對N區120之接觸。一絕緣層145亦隔離N觸點150B與P區140。
在此實例性實施例中,複數個金屬支柱160A形成於P觸點150A 上,且複數個金屬支柱160B形成於N觸點150B上。一成型複合物180填充支柱160A、160B(在下文中統稱為支柱160)之間的空間以抑制支柱160之橫向畸變,該橫向畸變將弱化由此等支柱160提供之結構支撐。假設所形成支柱具結構支撐性及導電性以及導熱性,則可使用各種金屬或合金中之任一者以形成支柱160,諸如銅、鎳、金、鈀、鎳銅合金或其他合金之支柱。
儘管在該等圖中之每一者中將該等支柱圖解說明為具有一圓形剖面,但熟習此項技術者將認識到,其他剖面係可行的,其某些剖面可提供額外結構支撐。支柱160之剖面、高度、分佈及密度係相當任意的,且習用結構分析系統可用以確保:結合成型複合物180一起,提供充分結構以允許此等裝置針對後續製程進行自支撐,且可基於包含製作可行性及其他因素之各種因素來判定。
圖1B圖解說明嵌入於成型複合物180中之金屬支柱160之一剖面圖A-A。當在本文中使用該術語時,成型複合物180可係可以一柔韌形式施加以填充支柱160之間的空間且然後硬化之任何非導電複合物。為便於參考,在下文中將術語「填料材料」180用作填充金屬支柱160之間的空間之材料之一一般性說明,由於可習用地解譯術語「成型」而可或可不將填料材料180視為一「成型複合物」。舉例而言,在某些實施例中,在形成金屬支柱160之前填料材料180可形成有導通孔(其隨後填充有金屬以形成金屬支柱160)。在某些實施例中,可藉由施加一系列金屬層而形成支柱,且填料材料亦可在支柱之形成期間形成為一系列層。
接觸襯墊170A、170B(統稱為襯墊170)分別形成於或附裝於支柱160A、160B上。此等襯墊170A、170B分別經由金屬支柱160A、160B提供至P區140及N區120之外部連接。
在形成襯墊170之後,可自基板110移除裝置100,嵌入於複合物 180中之金屬支柱160提供足以防止半導體區120、130、140之斷裂或對其之其他損壞之一機械結構。取決於特定單粒化製程,可當個別裝置100在基板110上時或當自基板110一起移除基板110上之成組裝置100之後分割個別裝置100之間的區(「深蝕道」)。
如圖1C中所圖解說明,在單粒化之後,裝置100通常「經倒裝」以允許將襯墊170隨後焊接至一印刷電路板或放置於一燈具中,其中自作用區130發射之光透過N區120及/或裝置100之邊緣射出。
如所圖解說明,嵌入於填料材料180中之支柱160提供通常由一單獨基台結構提供之結構支撐及電連接性,諸如頒予Daniel A.Steigerwald、Jerome C.Bhat及Michael J.Ludowise等人且以引用方式併入本文中之美國專利6,828,596「CONTACTING SCHEME FOR LARGE AND SMALL AREA SEMICONDUCTOR LIGHT EMITTING FLIp-CHIP DEVICES」中所揭示。然而,藉由當裝置100在基板110上之複數個裝置100當中時形成此支撐結構160、180,消除對拾取、放置每一個別裝置100及將其附接至一基台之要求。
另外,由於裝置100之間的深蝕道將不包含金屬支柱160,因此沿著此等深蝕道分割以單粒化裝置100之難度將取決於可擺放於此等深蝕道中之複合物180或其他材料。由於複合物180主要用以僅填充結構支柱160之間的空間且本身不用以提供結構支撐,因此其可包括易於分割之一材料。視情況,可在施加複合物180之前沿著此等深蝕道積累可更易於移除或分割之另一材料。舉例而言,一習用之易於移除光阻劑材料可積累於此等深蝕道上,然後經移除以促成透過區120、130、140之相對薄結構進行分割。
可使用其他技術以提供一自支撐發光裝置,包含在觸點150A、150B中之每一者上形成一厚金屬層,如Alexander Nickel、Jim Lei、Anneli Munkholm、Grigoriy Basin、Sal Akram及Stefano Schiaffino於 2011年12月8日提出申請之同在申請中之美國專利申請案61/568,297「FORMING THICK METAL LAYERS ON A SEMICONDUCTOR LIGHT EMITTING DEVICE」中所揭示,該美國專利申請案以引用方式併入本文中。然而,代替兩個實心厚金屬襯墊,使用支撐襯墊170之複數個(至少四個)支柱160可實質上減少由實心金屬襯墊與P區140之間的熱膨脹係數(CTE)當中之差異造成之潛在畸變及損壞。支柱160之間的一填料材料180之使用允許選擇具有與P區140類似之熱特性同時亦具有較大柔韌性以耐受由不同CTE及其他因素造成之熱應力之一複合物180。
為便於圖解說明及理解,圖1A至圖1C之實例性實施例假定裝置100之一相當簡單構造。然而,熟習此項技術者將認識到,在某些實施例中,使用此一簡單構造之可能性可不存在或可過於昂貴而難以實施。舉例而言,在大尺寸發光裝置100中,(特定而言)鑒於較新發光裝置之增加之複雜度及大小,使用一單個導通孔155以將N區120耦合至一觸點150B或甚至假定導通孔155將直接位於N襯墊170B下方可能不可行。
隨著發光裝置之能力增加,用以提供此能力之結構之複雜度亦增加。舉例而言,一發光裝置可包含複數個個別發光元件或佔用一大面積之一發光元件。在此等裝置中,穿過每一發光區130之一均勻電流分佈係較佳的,且其中對N區120之觸點在左邊且對P區140之觸點在右邊之圖1A至圖1C之裝置100之非均勻結構可能不適合。
圖2A至圖2C圖解說明具有比圖IA至圖1C之結構更複雜之一結構之一實例性發光裝置200,包含經由提供自支撐之金屬支柱促成自支撐裝置之接觸襯墊與發光晶粒之間的接觸之一組實例性金屬層。
在圖2A之實例性發光裝置200中,提供對N區120之接觸之導通孔155跨越N區120之整個區域分佈,藉此確保流動穿過N區120之電流係 實質上均勻的。
以相似方式,一金屬接觸層210跨越整個P區140延伸以確保穿過P區120之電流亦係實質上均勻的。圖2A及圖2B(以較小尺寸)圖解說明P接觸層210,其中絕緣區215允許N區導通孔155延伸穿過P接觸層210。如圖2A中所圖解說明,此絕緣區215亦延伸穿過P區140及作用區130。
一絕緣層220在P接觸層210上方延伸以允許金屬層230B建立與分散式N區導通孔155之接觸。在圖2C之實例中,為了最小化製造複雜度,此金屬層230B跨越裝置200之整個區域延伸,但期望接觸至P接觸層210處除外。在此實例中,使用諸如光微影蝕刻之習用技術建立絕緣區225,然後形成一金屬層,其中絕緣區225將金屬層分離成N金屬段230B及P金屬段230A。
如圖2A中所圖解說明,將P支柱160A形成於P金屬段230A上,且將N支柱160B形成於N金屬段230B上。在形成此等支柱160之後,使支柱160之間的空間填充有一填料材料180。然後將P襯墊170A及N襯墊170B分別形成於P支柱160A及N支柱160B上。
熟習此項技術者將認識到,可使用各種組態之支柱、接觸層、導通孔及諸如此類中之任一者,包含其中支柱160中之某些或所有支柱僅提供機械支撐而不提供電連接性之組態。舉例而言,一顯著空間可存在於襯墊170之間,而支柱160可形成於此空間下方,其不連接至襯墊170中之任一者。以相似方式,可在不連接至P金屬段230A或N金屬段230B之任何區域上方形成支柱160中之某些支柱。
圖3A至圖3D圖解說明包含不用以傳導電流之複數個「非作用」金屬支柱之一實例性發光裝置300。為便於參考及理解,N區120、作用區130及P區140之組合在下文中稱為發光結構310。
圖3A至圖3D之實例性發光結構310經組態以含有複數個個別發光 元件310A至310L,其各自具有一P觸點及一N觸點以及此等觸點之間的一非導電區。為方便起見,酌情藉由後續接著(p)或(n)之元件識別符來識別每一元件310A至310L之P觸點及N觸點。舉例而言,元件310A之P觸點及N觸點在本文中分別識別為310A(p)及310A(n)。
取決於裝置300之意欲用途,可以各種組態中之任一者來配置個別元件310A至310L。若將並聯配置元件310A至310L,則可形成一P金屬層及N金屬層以將所有P觸點連接在一起及所有N觸點連接在一起,且形成支柱以將此等金屬層耦合至外部襯墊。在其中元件310A至310L中之每一者係個別地可控之一實施例中,可針對將在外部用於控制之每一觸點及形成於對應於元件310A至310L之每一可控觸點之每一支柱或每組支柱上之個別襯墊形成支柱。
在圖3A至圖3D之實例中,將串聯配置元件310A至310L。因此,一金屬層形成有將毗鄰元件310之N觸點及P觸點耦合在一起之段355A至355K。舉例而言,金屬段355A將元件310A之P觸點310A(p)耦合至元件310B之N觸點310B(n);段355D將310D(p)耦合至310E(n);且段355K將310K(p)耦合至310L(n)。
在此串聯連接之開頭及結束處,段350A耦合至310A(n),且350B耦合至310L(p)。跨越段350A及350B施加一適合電壓將致使電流流動穿過串聯之元件310A至310L,伴隨以來自發光元件310A至310L中之每一者之一所得光發射。
為最小化製造複雜度,當形成耦合至毗鄰元件310A至310K之N觸點及P觸點之作用段355A至355K時,不耦合至元件310A至310L之非作用金屬段352亦可形成於每一元件310A至310L之N觸點與P觸點之間的非導電區或任何其他非導電區中,以用作其上可形成有非作用支柱365之一晶種層。
在穿過元件310A至310K之一串聯連接之此實例中,僅形成於作 用段350A及350B上之支柱360A及360B係作用支柱,分別透過310A(n)及310K(p)耦合至發光結構。其他支柱365中之每一者係非作用支柱,此乃因其不連接至發光元件310A至310L中之任一者。
作用支柱360A、360B耦合至外部襯墊370A及370B,外部襯墊370A及370B可經定大小及定位以使得易於後續安裝於印刷電路板或其他燈元件上。舉例而言,藉由形成相對遠離地間隔開之大襯墊,可實質上降低將裝置300放置及附裝至一印刷電路板或其他燈具所需之精確度。
儘管圖3A至圖3D之實例圖解說明每一元件310A至310L處之一單個支柱,但熟習此項技術者將認識到,亦可存在支柱之數目與發光元件之數目之間的一種多對一或一對多關係。舉例而言,若元件310A至310L中之每一者將係可獨立控制的,則將在每一元件310A至310L上形成至少兩個作用支柱以提供對此等元件中之每一者之N觸點及P觸點中之每一者之耦合。
如圖3A至圖3D之此實例性裝置300中所圖解說明,通常藉由習用基台提供之串聯連接該等裝置之互連電路355A至355K可包含於在晶圓尺寸層級之支撐結構之形成中,藉此避免對形成此等基台以提供此互連電路之需要。
圖4圖解說明用於形成包含嵌入於填料材料中以提供自支撐之金屬支柱之一自支撐發光裝置之一實例性流程圖。
在410處,在一晶圓上形成複數個發光結構。此等結構可使用習用技術形成且可包含在每一發光結構內形成多個發光元件。該等發光結構可藉由通道或深蝕道彼此分離,此促成將結構分割/切塊成經單粒化發光裝置。該等發光結構中之每一者包含夾在一N區與一P區之間的一作用區,且包含對N區及P區之可接達觸點用於將電流提供至該結構。
在420處,形成一或多個金屬層以促成將金屬支柱耦合至每一發光結構之觸點。金屬層可包含用以使發光結構內之元件互連之電路,且可包含不耦合至發光結構之元件之非作用段。
在430處,形成複數個金屬支柱。上述一或多個金屬層可形成用於形成此等金屬支柱之一晶種層,但可在非金屬表面上方形成非作用支柱。一或多個支柱可連接至對P區之觸點且一或多個支柱可連接至對N區之觸點。若發光結構包含多個可獨立控制之發光元件,則一或多個支柱可連接至可控發光元件之一或多個觸點。
在440處,施加一填料材料以填充支柱之間的空間。此填料材料可係具有允許其在不使支柱畸變之情況下流動於所形成支柱之間的一黏度及防止支柱之後續畸變之硬化形式下之一堅實度之任何材料。複合物可經選擇以具有接近於P區之熱膨脹係數(CTE)之一CTE,以在後續製程或操作期間最小化熱應力。複合物可經形成以覆蓋該等支柱,然後經處理以使用微噴砂處理或其他類似刨削技術曝露一充足量之支柱以允許支柱耦合至襯墊。
如上文所述,形成金屬支柱及填充金屬支柱之間的空間之特定序列可以任一次序發生。亦即,在某些實施例中,填料材料可形成有開口,在該等開口中形成金屬支柱。填料材料經形成以佔用支柱之間的空間,而不管實際上何時形成支柱。
在450處,將襯墊附接至耦合至發光結構之觸點之支柱。通常提供兩個襯墊,但若發光結構包含多個觸點則可提供額外襯墊。發光結構上之襯墊之定大小及放置可經選擇以促成將經單粒化發光裝置安裝至一印刷電路板或其他燈具之便易。
在460處,使用習用晶圓拆離技術自晶圓拆離發光結構。由於發光結構現在包含嵌入於一填料材料中之金屬支柱,因此在此製程及後續製程期間損壞發光結構之發光區之危險係最小的。
在470處,沿著分離該等發光結構之深蝕道分割該等結構,藉此形成具有用於連接至一外部電源之襯墊之個別(經單粒化)自支撐發光裝置。如上文所述,可當發光結構仍位於晶圓上時將其分割,然後當自晶圓拆離該等發光結構時將其單粒化。
在480處,視需要進一步處理該發光裝置。此進一步處理可包含施加一或多個磷光體層、用一透明材料(諸如一玻璃或環氧樹脂圓頂)囊封該裝置等。
儘管已在圖式及前述說明中圖解說明及詳細闡述本發明,但此圖解說明及說明應視為係說明性或例示性而非限制性的;本發明並不限於所揭示之實施例。根據對圖式、揭示內容及隨附申請專利範圍之一研究,熟習此項技術者在實踐所主張之本發明時可理解及實現所揭示實施例之其他變化。在申請專利範圍中,措辭「包括(comprising)」並不排除其他元件或步驟,且不定冠詞「一(a)」或「一(an)」並不排除複數個。申請專利範圍中之任何元件符號皆不應解釋為限制該範疇。
100‧‧‧實例性發光裝置/裝置/實例性裝置/裝置組
110‧‧‧基板
120‧‧‧N區/區/半導體區
130‧‧‧發光區/區/作用層/作用區
140‧‧‧P型區/區/半導體區/P區
145‧‧‧絕緣層
150A‧‧‧觸點/P觸點
150B‧‧‧觸點/N觸點
155‧‧‧導通孔/N區導通孔/分散式N區導通孔
160A‧‧‧金屬支柱/支柱/P支柱
160B‧‧‧金屬支柱/支柱/N支柱
170A‧‧‧接觸襯墊/襯墊/P襯墊
170B‧‧‧接觸襯墊/襯墊/N襯墊
180‧‧‧成型複合物/填料材料/複合物/支撐結構
A-A‧‧‧剖面圖

Claims (15)

  1. 一種方法,其包括:在一基板上形成一發光結構,該發光結構包含夾在一N區與一P區之間的一作用區以及對該N區及該P區之觸點,形成耦合至對該N區之該觸點之至少一個第一金屬段及耦合至對該P區之該觸點之至少一個第二金屬段,形成複數個兩個以上之金屬支柱,至少一第一金屬支柱耦合至該第一金屬段且至少一第二金屬支柱耦合至該第二金屬段,形成佔用該等支柱之間的空間之一填料材料,及形成耦合至該第一支柱之一第一金屬襯墊及耦合至該第二支柱之一第二金屬襯墊,該第一金屬襯墊及該第二金屬襯墊擺放成經由該第一支柱及該第二支柱提供至該N區及該P區之外部連接。
  2. 如請求項1之方法,其中該發光結構係形成於該基板上之複數個發光結構中之一者。
  3. 如請求項2之方法,其中該等發光結構藉由深蝕道彼此分離,且該方法包含藉由透過該等深蝕道進行分割來形成個別發光裝置。
  4. 如請求項3之方法,其包含自該基板拆離該等發光結構。
  5. 如請求項2之方法,其包含自該基板拆離該等發光結構。
  6. 如請求項1之方法,其中該發光結構包含複數個發光元件,且該方法包含形成使該等發光元件中之至少兩個發光元件互連之至少一個第三金屬段。
  7. 如請求項1之方法,其中該複數個支柱中之一或多者係非作用的,以使得在該發光結構之操作期間無電流流動穿過該等非作 用支柱。
  8. 如請求項1之方法,其中該填料材料具有不顯著不同於該P區之一熱膨脹係數之一熱膨脹係數。
  9. 如請求項1之方法,其中多個支柱提供該第一襯墊與該第一金屬段之間的耦合,且多個其他支柱提供該第二襯墊與該第二金屬段之間的耦合。
  10. 一種發光裝置,其包括:一發光結構,其包括夾在一N區與一P區之間的一作用區且包含對該N區之一第一觸點及對該P區之一第二觸點,複數個至少四個金屬支柱,至少一第一支柱耦合至該第一觸點且至少一第二支柱耦合至該第二觸點,一填料材料,其佔用該等支柱之間的空間,及一第一襯墊及第二襯墊,其分別耦合至該第一支柱及該第二支柱,且經由該第一支柱及該第二支柱提供至該N區及該P區之外部耦合。
  11. 如請求項10之發光裝置,其中該填料材料具有不顯著不同於該P區之一熱膨脹係數之一熱膨脹係數。
  12. 如請求項10之發光裝置,其中該複數個支柱中之一或多者係非作用的,以使得在該發光結構之操作期間無電流流動穿過該等非作用支柱。
  13. 如請求項10之裝置,其中多個支柱提供該第一襯墊與該第一觸點之間的耦合,且多個其他支柱提供該第二襯墊與該第二觸點之間的耦合。
  14. 如請求項10之裝置,其中該發光結構包含複數個發光元件,且該裝置包含使該等發光元件中之至少兩個發光元件互連之至少一個金屬段。
  15. 一種晶圓,其包括:一基板;複數個發光結構,其在該基板上,每一發光結構包含:一發光結構,其包括夾在一N區與一P區之間的一作用區且包含對該N區之一第一觸點及對該P區之一第二觸點,複數個至少四個金屬支柱,至少一第一支柱耦合至該第一觸點且至少一第二支柱耦合至該第二觸點,一填料材料,其佔用該等支柱之間的空間,及一第一襯墊及第二襯墊,其分別耦合至該第一支柱及該第二支柱,且經由該第一支柱及該第二支柱提供至該N區及該P區之外部耦合。
TW102120188A 2012-06-07 2013-06-06 製造發光裝置之方法、發光裝置及支撐晶圓 TWI596800B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261656691P 2012-06-07 2012-06-07

Publications (2)

Publication Number Publication Date
TW201405871A true TW201405871A (zh) 2014-02-01
TWI596800B TWI596800B (zh) 2017-08-21

Family

ID=48808411

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120188A TWI596800B (zh) 2012-06-07 2013-06-06 製造發光裝置之方法、發光裝置及支撐晶圓

Country Status (7)

Country Link
US (1) US9406857B2 (zh)
EP (1) EP2859597B1 (zh)
JP (1) JP2015519011A (zh)
KR (1) KR102155918B1 (zh)
CN (1) CN104350619B (zh)
TW (1) TWI596800B (zh)
WO (1) WO2013182980A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102185099B1 (ko) 2013-05-20 2020-12-02 루미리즈 홀딩 비.브이. 돔을 가진 칩 규모 발광 디바이스 패키지
DE102015122641A1 (de) 2015-12-22 2017-06-22 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828596B2 (en) 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
TWI294694B (en) * 2005-06-14 2008-03-11 Ind Tech Res Inst Led wafer-level chip scale packaging
DE102008030584A1 (de) 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
JP5378130B2 (ja) * 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
US8471280B2 (en) * 2009-11-06 2013-06-25 Koninklijke Philips Electronics N.V. Silicone based reflective underfill and thermal coupler
JP2011233650A (ja) * 2010-04-26 2011-11-17 Toshiba Corp 半導体発光装置
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
WO2013084155A1 (en) 2011-12-08 2013-06-13 Koninklijke Philips Electronics N.V. Forming thick metal layers on a semiconductor light emitting device

Also Published As

Publication number Publication date
EP2859597B1 (en) 2020-03-18
TWI596800B (zh) 2017-08-21
US9406857B2 (en) 2016-08-02
CN104350619A (zh) 2015-02-11
WO2013182980A1 (en) 2013-12-12
KR20150024389A (ko) 2015-03-06
US20150144971A1 (en) 2015-05-28
CN104350619B (zh) 2017-08-04
JP2015519011A (ja) 2015-07-06
EP2859597A1 (en) 2015-04-15
KR102155918B1 (ko) 2020-09-15

Similar Documents

Publication Publication Date Title
JP4724222B2 (ja) 発光装置の製造方法
US11145794B2 (en) Chip scale light emitting device package with dome
US20110062482A1 (en) Apparatus And Method For Enhancing Connectability In LED Array Using Metal Traces
JP2010251807A (ja) 発光装置
JP5462217B2 (ja) 発光装置の製造方法
TWI735405B (zh) 發光裝置及其形成方法
WO2013175338A1 (en) Phosphor coating process for discrete light emitting devices
TWI596800B (zh) 製造發光裝置之方法、發光裝置及支撐晶圓
CN106549090A (zh) 发光二极管芯片封装体
WO2014184698A1 (en) Chip scale light emitting device package in molded leadframe
JP5827700B2 (ja) 半導体発光装置及び発光装置
JP4756110B2 (ja) 発光装置の製造方法
JP2015216396A (ja) 半導体発光装置及び発光装置