CN101685783B - 发光二极管芯片封装结构及其制作方法 - Google Patents

发光二极管芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN101685783B
CN101685783B CN2008101617342A CN200810161734A CN101685783B CN 101685783 B CN101685783 B CN 101685783B CN 2008101617342 A CN2008101617342 A CN 2008101617342A CN 200810161734 A CN200810161734 A CN 200810161734A CN 101685783 B CN101685783 B CN 101685783B
Authority
CN
China
Prior art keywords
conductor layer
patterning conductor
emitting diode
diode chip
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101617342A
Other languages
English (en)
Other versions
CN101685783A (zh
Inventor
林弘毅
黄冠瑞
孔妍庭
田淑芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUAXINLIHUA CO Ltd
Original Assignee
Touch Micro System Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Touch Micro System Technology Inc filed Critical Touch Micro System Technology Inc
Priority to CN2008101617342A priority Critical patent/CN101685783B/zh
Publication of CN101685783A publication Critical patent/CN101685783A/zh
Application granted granted Critical
Publication of CN101685783B publication Critical patent/CN101685783B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Abstract

本发明公开了一种发光二极管芯片封装结构及其制作方法。本发明的发光二极管芯片封装结构使用半导体基板作为封装基板，因此可增加散热性，且本发明的发光二极管芯片封装结构利用平坦结构使发光二极管芯片与封装基板具有约略平整表面，因此可设置平面状的图案化导线层以实现发光二极管芯片间的串/并联。

Description

发光二极管芯片封装结构及其制作方法
技术领域
本发明涉及一种发光二极管芯片封装结构及其制作方法，特别是涉及一种利用半导体基板作为封装基板(package substrate)并易于实现多个发光二极管的串/并联连接的发光二极管芯片封装结构，以及晶片级发光二极管芯片的封装方法。
背景技术
已知表面粘着型发光二极管(SMD LED)的封装主要有两种方式：其中一种方式为使用金属材料的导线架(leadframe)作为封装基板，并将发光二极管芯片固定于导线架上；另一种方式则使用印刷电路板(printed circuit board，PCB)作为封装基板，并将发光二极管芯片固晶于印刷电路板上。
图1绘示了已知使用导线架作为封装基板的发光二极管芯片封装结构。如图1所示，已知发光二极管芯片封装结构1包括利用射出成型制作出的基座(base)2，并将导线架3固定于基座2上而形成封装基板4。发光二极管芯片5则固晶于导线架3上，并利用封装胶材6封合于封装基板4上，其中发光二极管芯片5的电极直接与位于封装基板4一侧的导线架3电性连接，而另一电极则以引线方式(wire bonding)透过焊线7电性连接至封装基板4另一侧的导线架3。
图2绘示了另一种已知使用印刷电路板作为封装基板的发光二极管芯片封装结构。如图2所示，已知发光二极管芯片封装结构10使用由塑胶材料构成的印刷电路板11作为基座，且印刷电路板11上并布设有由铜箔形成的导线12。发光二极管芯片13固晶于印刷电路板11上，并利用封装胶材14加以封合，其中发光二极管芯片13的电极直接与位于印刷电路板11一侧的导线12电性电接，而另一电极则以引线方式透过焊线15电性连接至位于印刷电路板11另一侧的导线12。
然而上述两种已知发光二极管芯片封装结构均具有以下有待克服的缺点。第一、已知发光二极管芯片封装结构的散热性不佳。不论是导线架型或是印刷电路板型的发光二极管芯片封装结构，其封装基板与封装胶材均为塑胶或树脂等导热性不佳的材料，而发光二极管芯片于发光时会不断产生热能，因此在无法快速有效散热的状况下，累积的热将使得发光二极管芯片的温度升高而影响发光二极管芯片的发光效率与使用寿命。另外，已知发光二极管芯片封装结构是利用引线方式形成的焊线将发光二极管芯片的电性作对外连接，而由于焊线本身必须具有一定弧度而高于发光二极管芯片，因此会造成后续光学透镜的制作不易。
发明内容
本发明的目的之一在于提供一种发光二极管芯片封装结构及其制作方法，以提升散热性及串/并联电性连接的便利性。
为达上述目的，本发明提供一种制作发光二极管芯片封装结构的方法，其包含有：
提供封装基板，并于该封装基板的上表面形成多个凹陷的固晶区；
于该封装基板的该上表面形成下图案化导线层，其中该下图案化导线层包含多个第一下图案化导线层与多个第二下图案化导线层；
提供多个发光二极管芯片，各该发光二极管芯片包含发光层、第一导电型式掺杂半导体层设于该发光层的下表面，以及第二导电型式掺杂半导体层设于该发光层的上表面；
将各该发光二极管芯片分别固晶于各该固晶区内，并使各该发光二极管芯片的该第一导电型式掺杂半导体层分别与该下图案化导线层的各该第一下图案化导线层电性连接；
于该封装基板、该下图案化导线层与这些发光二极管芯片上形成平坦结构，并于该平坦结构中形成多个接触洞，其中这些接触洞曝露出各该发光二极管芯片的部分该第二导电型式掺杂半导体层以及该下图案化导线层的各该第二下图案化导线层；以及
于该平坦结构上形成上图案化导线层，并将该上图案化导线层填入这些接触洞，由此使该下图案化导线层的各该第二下图案化导线层通过该上图案化导线层与各该发光二极管芯片的该第二导电型式掺杂半导体层电性连接。
为达上述目的，本发明另提供一种发光二极管芯片封装结构，其包含有：
封装基板，该封装基板的上表面包含至少一凹陷的固晶区；
下图案化导线层，设置于该封装基板的该上表面，其中该下图案化导线层包含至少一第一下图案化导线层与至少一第二下图案化导线层；
至少一发光二极管芯片，设置于该固晶区内，其中该发光二极管芯片包含发光层、第一导电型式掺杂半导体层设于该发光层的下表面，以及第二导电型式掺杂半导体层设于该发光层的上表面，且该第一导电型式掺杂半导体层与该下图案化导线层的该第一下图案化导线层电性连接；
平坦结构，设置于该封装基板、该下图案化导线层与这些发光二极管芯片上，且该平坦结构包含多个接触洞，其中这些接触洞曝露出该发光二极管芯片的部分该第二导电型式掺杂半导体层以及该下图案化导线层的部分该第二下图案化导线层；以及
上图案化导线层，设置于该平坦结构上并填入这些接触洞，由此该下图案化导线层的该第二下图案化导线层通过该上图案化导线层与该发光二极管芯片的该第二导电型式掺杂半导体层电性连接。
由于本发明的发光二极管芯片封装结构使用半导体基板作为封装基板，因此可增加散热性，并且本发明的发光二极管芯片封装结构设置有平坦结构，因此可于平坦结构上设置平面状的图案化导线层，以利发光二极管芯片间的串/并联连接。
附图说明
图1绘示了已知使用导线架作为封装基板的发光二极管芯片封装结构。
图2绘示了另一种已知使用印刷电路板作为封装基板的发光二极管芯片封装结构。
图3a～3b、4a～4c、5a～5b、6a～6b、7a～7b、8a～8b、9a～9b、10a～10b、11a～11b以及12a～12b为本发明制作发光二极管芯片封装结构的方法优选实施例的示意图。
图13a～13b为本发明以串联方式连接多个发光二极管芯片的示意图。
图14a～14b与图15a～15b为本发明以并联方式连接多个发光二极管芯片的示意图。
附图标记说明
1：发光二极管芯片封装结构      2：基座
3：导线架                      4：封装基板
5：发光二极管芯片              6：封装胶材
7：焊线                        10：发光二极管芯片封装结构
11：印刷电路板                 12：导线
13：发光二极管芯片             14：封装胶材
15：焊线                       30：封装基板
32：固晶区                     34：上贯穿孔
36：下贯穿孔                   38：下图案化导线层
38a：第一下图案化导线层        38b：第二下图案化导线层
39：元件基板                   40：发光二极管芯片
42：发光层                     44：第一导电型式掺杂半导体层
46：第二导电型式掺杂半导体层   48：连接垫
50：平坦结构                   52：接触洞
52a：接触洞                    52b：接触洞
54：上图案化导线层             54a：网状电极图案
56：荧光图案                   58：封闭环型图案
60：背面图案化导线层           60a：第一背面图案化导线层
60b：第二背面图案化导线层      62：胶体
具体实施方式
为使本领域一般技术人员能更进一步了解本发明，下文特列举本发明的多个优选实施例，并配合所附图，详细说明本发明的构成内容及所欲达成的功效。
请参考图3a～3b、4a～4c、5a～5b、6a～6b、7a～7b、8a～8b、9a～9b、10a～10b、11a～11b以及12a～12b。图3a至图12b为本发明制作发光二极管芯片封装结构的方法优选实施例的示意图，其中图3a至图12a为俯视图或仰视图，图3b至图12b与图4c为剖面示意图。如图3a与图3b所示，首先提供封装基板30，其中封装基板30定义有多个单元(unit)U。在本实施中，封装基板30的厚度为约500微米，但不以此为限；封装基板30可为半导体基板，例如硅基板、砷化镓基板或其它具有优良导热性、适合批量生产并相容于半导体工艺的基板。接着利用光刻暨蚀刻技术，在封装基板30的上表面形成多个凹陷的固晶区32，其中各固晶区32约略位于各单元U的中央位置，且各固晶区32的面积约占各单元的面积的一半左右，但不以此为限。在本实施例中，封装基板30优选使用硅基板，其可具有例如(1，0，0)的晶格排列，因此蚀刻工艺优选可为各向异性湿式蚀刻工艺，例如使用氢氧化钾(KOH)溶液、氢氧化四甲基铵(TMAH)或乙二胺邻苯二酚(EDP)作为蚀刻液的湿式蚀刻工艺，由此蚀刻会顺着硅的晶格排列方向进行而使固晶区32可具有向外倾斜的侧壁，且其侧壁与底部的夹角约为54.7度，此向外倾斜的侧壁有利于后续导线层的制作。上述蚀刻工艺并不限于各向异性湿式蚀刻工艺，亦可为其它湿式或干式蚀刻工艺，且侧壁的角度亦不限于54.7度，而可视需要加以调整而为任何角度。另外，固晶区32的深度与后续固定于其内的发光二极管芯片的厚度接近，因此其深度可视发光二极管芯片厚度的不同，介于例如数微米至数十微米之间，例如优选为介于10至50微米之间，但不以此为限。
本发明的发光二极管芯片封装结构可选择性地将发光二极管芯片的电性经由封装基板30的贯穿孔连接至封装基板30的下表面，以利于对外电性连接，因此本方法可包含有制作贯穿孔的步骤，其步骤如下所述。在本实施例中，封装基板30的贯穿孔包含有相互连通的上贯穿孔与下贯穿孔，其中上贯穿孔由封装基板30的上表面利用各种干式或湿式蚀刻加以制作，而下贯穿孔则于封装基板30的下表面相对于上贯穿孔的位置利用各种干式或湿式蚀刻加以形成。制作上贯穿孔的步骤包含进行蚀刻工艺，在封装基板30的上表面形成多个上贯穿孔34，其中为易于后续导线的制作，上贯穿孔34优选具有外向倾斜的侧壁，但不以此为限。上贯穿孔34的蚀刻工艺优选可与固晶区32的蚀刻工艺合并整合，亦即利用同一光刻暨蚀刻工艺进行，而由于上贯穿孔34的尺寸较固晶区32小，因此上贯穿孔34的形状会呈现如图3b所示的锥状孔洞。
如图4a与图4b所示，利用光刻暨蚀刻技术，在封装基板30的下表面形成多个对应上贯穿孔34的下贯穿孔36，其中形成上贯穿孔34与下贯穿孔36的步骤顺序并无限制而可依工艺需要变更。各下贯穿孔36亦可具有类似上贯穿孔34的形状，且与对应的上贯穿孔34互相连通而形成贯穿孔。于图4a与图4b中，下贯穿孔36的深度与尺寸大于上贯穿孔34，但并不以此为限，而可视固晶区32的深度规格或其它需要而加以变更。在本实施例中，下贯穿孔36亦可利用上述各向异性湿式蚀刻工艺加以形成，但并不以此为限。另外，贯穿孔亦不限定于由上贯穿孔34与下贯穿孔36组成，而可为其它结构或由其它方式形成，例如下贯穿孔36可通过非等性湿式蚀刻形成而具有垂直的侧壁如图4c所示。相较于倾斜侧壁，具有垂直侧壁的下贯穿孔36具有较小的尺寸，可增加元件集成度；或是直接由封装基板30的上表面或下表面蚀穿封装基板30加以形成。
如图5a与图5b所示，在封装基板30的上表面形成下图案化导线层38，其中下图案化导线层38包含多个第一下图案化导线层38a与多个第二下图案化导线层38b，各第一下图案化导线层38a形成于各单元U的至少部分固晶区32内并延伸填入部分上贯穿孔34内，而各第二下图案化导线层38b则未形成于固晶区32内，亦未与第一下图案化导线层38a电性连接，而填入各单元U的其它的上贯穿孔34内。下图案化导线层38作为导线之用，其材料可为各式具备优良导电性的单一材料例如银，或复合材料例如金锡合金，其厚度可为例如2微米，但不以此为限。另外，下图案化导线层38的制作可视材料不同使用各式薄膜技术加以形成，例如使用电镀、无电镀或沉积等工艺，并可配合光刻暨蚀刻技术作图案定义。在本实施例中，发光二极管芯片的电性通过贯穿孔导通至封装基板30的下表面作对外连接，因此第一下图案化导线层38a与第二下图案化导线层38b分别填入不同的上贯穿孔34内。在其它未设置有贯穿孔的实施方式中，第一下图案化导线层38a与第二下图案化导线层38b则需维持彼此电性分离。
如图6a与图6b所示，接着提供多个发光二极管芯片40，其中本实施例的发光二极管芯片40选用垂直型芯片，且各发光二极管芯片40制作于元件基板39，例如蓝宝石(sapphire)基板上，其上依序包含利用外延方式形成第二导电型式掺杂半导体层46、发光层42与第一导电型式掺杂半导体层44。本实施例的发光二极管芯片40优选为选用蓝光发光二极管芯片，并可搭配后续制作的可产生黄光的荧光层以混光成白光，因此发光层42的材料是选用可产生蓝光的半导体材料，例如氮化镓(GaN)，而掺杂半导体层的材料可使用氮化镓或其它适用的材料。发光二极管芯片40并不以蓝光发光二极管芯片为限，而可视需求为其它种类，并选用适合的材料加以制作。在本实施例中，第一导电型式掺杂半导体层44为P型掺杂半导体层，第二导电型式掺杂半导体层46为N型掺杂半导体层，但不以此为限。此外，为了增加发光二极管芯片40的光取出效率，可进一步于第二导电型式掺杂半导体层46的表面制作出微突起物。再者，为了增加发光效率或考量其它因素，发光二极管芯片40另可包含有其它膜层，例如注入层、传输层等常见的膜层。接着进行固晶工艺，将各发光二极管芯片40分别固晶于各固晶区32内，并使各发光二极管芯片40的第一导电型式掺杂半导体层44与下图案化导线层38的各第一下图案化导线层38a电性连接。发光二极管芯片40与下图案化导线层38的接合方式可为例如使用导电胶材、共晶接合(eutectic bonding)或其它方式达成。
如图7a与图7b所示，接着将元件基板39移除，使发光二极管芯片40固定于置晶区32内。第一导电型式掺杂半导体层44的表面或/及第二导电型式掺杂半导体层46的表面可视电性需求选择性地形成连接垫48。如前所述，由于固晶区32的深度与发光二极管芯片40的厚度接近(例如介于10至50微米之间)，因此于固晶后封装基板30与发光二极管芯片40的上表面约略位于同一平面，如此一来有助于后续膜层的制作。
如图8a与图8b所示，在封装基板30、下图案化导线层38与发光二极管芯片40上形成平坦结构50。平坦结构50具有绝缘特性并填入发光二极管芯片40的外侧与固晶区32之间的空隙，使得封装基板30与发光二极管芯片40的上表面形成完整的平坦面，使得后续导线层可轻易形成于平坦结构50的表面。接着于平坦结构50中形成多个接触洞52，其中接触洞52曝露出各发光二极管芯片40的部分第二导电型式掺杂半导体层46或连接垫48(若存在)，以及下图案化导线层38的各第二下图案化导线层38b。在本实施例中，平坦结构50可选用感光性材料(例如光致抗蚀剂)，因此可使用涂布方式形成并以曝光暨显影技术定义接触洞52的图案，然而平坦结构50的材料与形成方式并不以此为限，例如平坦结构50亦可为其它材料并利用如光刻暨蚀刻技术定义图案。
如图9a与图9b所示，在平坦结构50上形成上图案化导线层54，并将上图案化导线层54填入接触洞52，由此使下图案化导线层38的各第二下图案化导线层38b与各发光二极管芯片40的第二导电型式掺杂半导体层46或连接垫48(若存在)通过上图案化导线层54电性连接，由此发光二极管芯片40的第二导电型式掺杂半导体层46的电性即经由上图案化导线层54连接至第二下图案化导线层38b。优选地，本实施例的上图案化导线层54包含多个网状电极图案54a，分别对应各固晶区32。网状电极图案54a具有环型图案，此设计使得位于此环型图案上各点具有相同的电位，故可使电流均匀的注入发光二极管芯片40，进而提升光均匀性。上图案化导线层54的作用与下图案化导线层38相同，亦作为导线之用，因此其材料可如前所述为各式具备良好导电性的单一材料或复合材料，且其制作方式可视使用材料的不同而为各式薄膜技术加以形成。
如图10a与图10b所示，在平坦结构50与上图案化导线层54上形成多个荧光图案56，分别位于各单元U并大略对应各固晶区32。荧光图案56的作用在于使发光二极管芯片40产生的部分光线转换成另一颜色的光线，例如本实施例使用蓝光发光二极管芯片40，因此荧光图案56使用可产生黄光的荧光材料，进而通过蓝光与黄光混光而产生白光。荧光图案56的制作可使用掺入荧光粉的感光性材料，并通过曝光暨显影方式加以形成，但并不以此类材料或方法为限。另外，在平坦结构50上形成多个封闭环型图案58，分别环绕各固晶区32。封闭环型图案58具有一定的厚度，例如数微米，且封闭环型图案58与平坦结构50可具有不同的表面性质，例如分别为亲水性或斥水性。封闭环型图案58的作用在于维持后续形成的胶体的表面张力，使其保持半球体状进而发挥光学透镜的作用。在本实施例中，封闭环型图案58与荧光图案56优选可使用相同的感光性材料，并通过同一道曝光暨显影工艺加以形成藉以简化工艺，但本发明的方法并不以此为限。
如图11a与图11b，由于本实施例的发光二极管芯片封装结构可经由封装基板30的下表面对外连接，因此本发明的方法可包含制作背面图案化导线层的步骤，但此步骤的进行顺序并不限定于此，而可视工艺考量在本发明的方法中以适当的顺序进行，制作背面图案化导线层的步骤如下所述。于封装基板30的下表面形成背面图案化导线层60，并使背面图案化导线层60填入下贯穿孔36。背面图案化导线层60包含多个第一背面图案化导线层60a，以及多个第二背面图案化导线层60b，其中于各单元U中，第一背面图案化导线层60a与第二背面图案化导线层60b为电性分离，且第一背面图案化导线层60a填入部分下贯穿孔36并与填入对应的上贯穿孔34内的第一下图案化导线层38a电性连接，而第二背面图案化导线层60b填入其它下贯穿孔36并与填入对应的上贯穿孔34内的第二下图案化导线层38b电性连接。通过贯穿孔与背面图案化导线层60的设计，使得发光二极管芯片40的连接端点可由封装基板30的上表面转移到下表面，增加后续对外电性连接的便利性。另外，发光二极管芯片40于发光时所产生的热会直接经由封装基板30向下方传导散热，而发光二极管芯片40的电性则透过上图案化导线层54与下图案化导线层38，经由设置于置晶区32周边的贯穿孔传递至背面图案化导线层60，此种热电分离的设计有助于提升发光二极管芯片40的散热效果及发光效率。
如图12a与图12b所示，接着进行点胶(glue dispensing)工艺，在各单元U的荧光图案56上分别形成胶体62，且胶体62通过封闭环型图案58的存在而可维持其表面张力，形成半球体形状。胶体62在固化后会形成光学透镜(lens)，最后再利用切割工艺即可制作出多个发光二极管芯片封装结构。
由于本发明发光二极管芯片封装结构设置有平坦结构50，因此可利用平面制作工艺形成平坦化的上图案化导线层54，而此平坦化的上图案化导线层54使得本发明的方法可轻易通过改变上图案化导线层54与平坦结构50的接触洞52的图案的方式使多个发光二极管芯片40相互电性连接。请参考图13。图13为本发明以串联方式连接多个发光二极管芯片的示意图，其中图13a为俯视图，图13b为剖面示意图。发光二极管芯片40的串联是利用变更平坦结构50与上图案化导线层54的图案设计达成，以下以串联两个相邻的发光二极管芯片的作法进行说明。首先如图13a与图13b所示，在图案化平坦结构50时，除原有设计的接触洞52之外，另于单元A的平坦结构50中多形成至少一个接触洞52a，曝露出单元A的第一下图案化导线层38a。接着将相邻单元B的上图案化导线层54填入其本身的接触洞52，并使上图案化导线层54延伸至单元A且填入接触洞52a，由此单元A、B的两个发光二极管芯片40即形成串联连接。本实施例以串联两个发光二极管芯片为例，但串联数目并不以此为限而可设需求变更。
请参考图14与图15。图14与图15为本发明以并联方式连接多个发光二极管芯片的示意图，其中图14a与图15a为俯视图，图14b与图15b为剖面示意图。发光二极管芯片40的并联是利用变更下图案化导电层38、平坦结构50与上图案化导线层54的图案设计达成，以下以并联两个相邻的芯片40的作法进行说明。首先如图14a与图14b所示，在形成下图案化导电层38时，将单元A的第一下图案化导线层38a与单元A的第二下图案化导线层38b以及相邻的单元B的第一下图案化导线层38a电性连接。接着如图15a与图15b所示，将发光二极管芯片40固晶于置晶区32内后，再于封装基板30、下图案化导电层38与发光二极管芯片40上形成平坦结构50，其中平坦结构50具有多个接触洞52曝露出单元A、B的发光二极管芯片40的部分第二导电型式掺杂半导体层46或连接垫48(若存在)，以及至少一接触洞52b曝露出单元B的第二下图案化导线层38b。随后再于平坦结构50上形成上图案化导线层54，并使上图案化导线层54填入单元A、B的接触洞52，及一并填入单元B的接触洞52b，由此单元A、B的两个发光二极管芯片40即形成并联连接。本实施例以并联两个发光二极管芯片为例，但并联数目并不以此为限而可设需求变更。
综上所述，本发明的发光二极管芯片封装结构及其制作方法具有如下优点：
1.本发明的封装方法为晶片级生产方式，具有批量制造的优点。
2.本发明的发光二极管芯片封装结构使用半导体基板作为封装基板，其具有良好的导热性。
3.本发明的封装基板具有贯穿孔与背面图案化导线层的设计，使得发光二极管芯片的连接端点由封装基板的上表面转移到下表面，可增加后续对外电性连接的便利性。
4.本发明的发光二极管芯片封装结构的散热是通过置晶区下方的封装基板，而电性传递则透过设置于置晶区外围的贯穿孔与背面图案化导线层，因此具有热电分离的优点。
5.本发明的发光二极管芯片封装结构的置晶区深度与发光二极管芯片的厚度搭配，再利用平坦结构填入发光二极管芯片与置晶区侧壁之间的空隙，使固晶后的封装基板具有平坦表面，因此容许后续平面状图案化导线层的布设。
6.本发明的发光二极管芯片封装结构使用平面状图案化导线层作为连线层，可轻易实现发光二极管芯片的串/并联。
7.本发明的发光二极管芯片封装结构具有网状电极图案设计，此设计可使电流均匀的注入发光二极管芯片，提升光均匀性。
8.本发明的发光二极管芯片封装结构具有封闭环型图案的设计，可维持后续形成的胶体的表面张力，轻易制作出光学透镜。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (23)

1.一种制作发光二极管芯片封装结构的方法，其包含有：
提供封装基板，并于该封装基板的上表面形成多个凹陷的固晶区；
于该封装基板的该上表面形成下图案化导线层，其中该下图案化导线层包含多个第一下图案化导线层与多个第二下图案化导线层；
提供多个发光二极管芯片，各该发光二极管芯片包含发光层、第一导电型式掺杂半导体层设于该发光层的下表面，以及第二导电型式掺杂半导体层设于该发光层的上表面；
将各该发光二极管芯片分别固晶于各该固晶区内，并使各该发光二极管芯片的该第一导电型式掺杂半导体层分别与该下图案化导线层的各该第一下图案化导线层电性连接；
于该封装基板、该下图案化导线层与所述发光二极管芯片上形成平坦结构，并于该平坦结构中形成多个接触洞，其中所述接触洞曝露出各该发光二极管芯片的部分该第二导电型式掺杂半导体层以及该下图案化导线层的各该第二下图案化导线层；以及
于该平坦结构上形成上图案化导线层，并将该上图案化导线层填入所述接触洞，由此使该下图案化导线层的各该第二下图案化导线层通过该上图案化导线层与各该发光二极管芯片的该第二导电型式掺杂半导体层电性连接。
2.如权利要求1所述的方法，其中该封装基板包含半导体基板。
3.如权利要求1所述的方法，另包含有于该封装基板的该上表面形成该下图案化导线层之前，先于该封装基板中形成多个贯穿孔，并通过所述贯穿孔将该下图案化导线层的电性连接至该封装基板的下表面。
4.如权利要求3所述的方法，其中于该封装基板中形成所述贯穿孔的步骤包含：
于该封装基板的该上表面形成多个上贯穿孔；以及
于该封装基板的该下表面形成多个下贯穿孔，其中所述上贯穿孔与所述下贯穿孔互相对应形成所述贯穿孔。
5.如权利要求4所述的方法，其中通过所述贯穿孔将该下图案化导线层的电性连接至该封装基板的该下表面的步骤包含：
于该封装基板的该下表面形成背面图案化导线层，并使该背面图案化导线层填入所述下贯穿孔；以及
将该下图案化导线层填入所述上贯穿孔，并与该背面图案化导线层电性连接。
6.如权利要求4所述的方法，其中所述上贯穿孔是利用各向异性湿式蚀刻工艺形成。
7.如权利要求6所述的方法，其中所述固晶区与所述上贯穿孔是利用相同的该各向异性湿式蚀刻工艺形成。
8.如权利要求4所述的方法，其中所述下贯穿孔是利用各向异性湿式蚀刻工艺形成。
9.如权利要求1所述的方法，其中该固晶区的深度与该发光二极管芯片的厚度约略相等。
10.如权利要求1所述的方法，其中该平坦结构包含感光性材料层。
11.如权利要求1所述的方法，其中该上图案化导线层包含多个网状电极图案分别对应各该固晶区。
12.如权利要求1所述的方法，其中形成该上图案化导线层的步骤另包含利用该上图案化导线层将固晶区的该发光二极管芯片的该第二导电型式掺杂半导体层电性连接至另一固晶区的该第一下图案化导线层，由此使该两发光二极管芯片以串联方式电性连接。
13.如权利要求1所述的方法，其中形成该上图案化导线层的步骤另包含利用该上图案化导线层将固晶区的该发光二极管芯片的该第二导电型式掺杂半导体层电性连接至另一固晶区的该第二下图案化导线层，由此使该两发光二极管芯片以并联方式电性连接。
14.一种发光二极管芯片封装结构，其包含有：
封装基板，该封装基板的上表面包含至少一凹陷的固晶区；
下图案化导线层，设置于该封装基板的该上表面，其中该下图案化导线层包含至少一第一下图案化导线层与至少一第二下图案化导线层；
至少一发光二极管芯片，设置于该固晶区内，其中该发光二极管芯片包含发光层、第一导电型式掺杂半导体层设于该发光层的下表面，以及第二导电型式掺杂半导体层设于该发光层的上表面，且该第一导电型式掺杂半导体层与该下图案化导线层的该第一下图案化导线层电性连接；
平坦结构，设置于该封装基板、该下图案化导线层与该发光二极管芯片上，该平坦结构具有平坦表面，且该平坦结构包含多个接触洞，其中所述接触洞曝露出该发光二极管芯片的部分该第二导电型式掺杂半导体层以及该下图案化导线层的部分该第二下图案化导线层；以及
上图案化导线层，设置于该平坦结构上并填入所述接触洞，由此该下图案化导线层的该第二下图案化导线层通过该上图案化导线层与该发光二极管芯片的该第二导电型式掺杂半导体层电性连接。
15.如权利要求14所述的发光二极管芯片封装结构，其中该封装基板包含半导体基板。
16.如权利要求14所述的发光二极管芯片封装结构，其中该封装基板另包含多个贯穿孔设置于该固晶区之外，且该下图案化导线层的电性通过所述贯穿孔连接至该封装基板的下表面。
17.如权利要求16所述的发光二极管芯片封装结构，其中各该贯穿孔包含上贯穿孔，以及对应于该上贯穿孔的下贯穿孔。
18.如权利要求17所述的发光二极管芯片封装结构，其中该上贯穿孔与该下贯穿孔分别具有向外倾斜的侧壁。
19.如权利要求17所述的发光二极管芯片封装结构，其中该封装基板的该下表面包含背面图案化导线层，该背面图案化导线层填入所述下贯穿孔，且该下图案化导线层填入所述上贯穿孔，并与该背面图案化导线层电性连接。
20.如权利要求14所述的发光二极管芯片封装结构，其中该固晶区的深度与该发光二极管芯片的厚度约略相等。
21.如权利要求14所述的发光二极管芯片封装结构，其中该上图案化导线层包含网状电极图案对应该固晶区。
22.如权利要求14所述的发光二极管芯片封装结构，另包含另一发光二极管芯片，设置于另一固晶区内，其中该上图案化导线层将固晶区的该发光二极管芯片的该第二导电型式掺杂半导体层电性连接至另一固晶区的该第一下图案化导线层，由此使两个发光二极管芯片以串联方式电性连接。
23.如权利要求14所述的发光二极管芯片封装结构，另包含另一发光二极管芯片，设置于另一固晶区内，其中该上图案化导线层将固晶区的该发光二极管芯片的该第二导电型式掺杂半导体层电性连接至另一固晶区的该第二下图案化导线层，由此使该两发光二极管芯片以并联方式电性连接。
CN2008101617342A 2008-09-22 2008-09-22 发光二极管芯片封装结构及其制作方法 Expired - Fee Related CN101685783B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101617342A CN101685783B (zh) 2008-09-22 2008-09-22 发光二极管芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101617342A CN101685783B (zh) 2008-09-22 2008-09-22 发光二极管芯片封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN101685783A CN101685783A (zh) 2010-03-31
CN101685783B true CN101685783B (zh) 2012-06-13

Family

ID=42048855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101617342A Expired - Fee Related CN101685783B (zh) 2008-09-22 2008-09-22 发光二极管芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101685783B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3213353A4 (en) * 2014-10-31 2018-04-25 Mikro Mesa Technology Co., Ltd. Light-emitting diode lighting device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198109B2 (en) * 2010-08-27 2012-06-12 Quarkstar Llc Manufacturing methods for solid state light sheet or strip with LEDs connected in series for general illumination
US20130181227A1 (en) * 2012-01-12 2013-07-18 King Dragon International Inc. LED Package with Slanting Structure and Method of the Same
CN103700747B (zh) * 2012-09-27 2017-08-22 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN103390717B (zh) * 2013-07-30 2016-02-03 广东洲明节能科技有限公司 叠层led发光模组及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466782A (zh) * 2001-08-28 2004-01-07 ���µ繤��ʽ���� 使用led的发光装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466782A (zh) * 2001-08-28 2004-01-07 ���µ繤��ʽ���� 使用led的发光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3213353A4 (en) * 2014-10-31 2018-04-25 Mikro Mesa Technology Co., Ltd. Light-emitting diode lighting device

Also Published As

Publication number Publication date
CN101685783A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
US9711693B2 (en) Method of fabricating semiconductor device using gang bonding and semiconductor device fabricated by the same
US7732233B2 (en) Method for making light emitting diode chip package
CN103222073B (zh) 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法
CN102376853B (zh) 发光器件和具有该发光器件的照明系统
US20130112989A1 (en) Broad-area lighting systems
US8158996B2 (en) Semiconductor light emitting device package
US20120262054A1 (en) Reflecting resin sheet, light emitting diode device and producing method thereof
US20090273004A1 (en) Chip package structure and method of making the same
US20100047942A1 (en) Method of making white led package structure having a silicon substrate
JP2015506591A (ja) 波長変換材料を組み込んでいる発光ダイおよび関連する方法
CN101621101A (zh) 发光二极管及其制造方法
US8354284B2 (en) LED module and method of manufacturing the same
CN102447046B (zh) 发光二极管封装结构及其制作方法
US7811843B1 (en) Method of manufacturing light-emitting diode
CN105702832A (zh) 用于发光器件的载体
CN101685783B (zh) 发光二极管芯片封装结构及其制作方法
CN108054254A (zh) 半导体发光结构及半导体封装结构
CN102593316A (zh) 晶片级发光装置封装件及其制造方法
CN101409318B (zh) 发光二极管芯片的制造方法
CN108352423A (zh) 半导体器件
US9059381B2 (en) Light emitting device having wavelength converting layer and method of fabricating the same
KR20150000676A (ko) 반도체 발광소자 패키지 제조방법
CN106549090A (zh) 发光二极管芯片封装体
KR20130040519A (ko) 발광소자 모듈
US8076675B2 (en) Light-emitting diode chip and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HUAXINLIHUA CO. LTD.

Free format text: FORMER OWNER: TOUCH MICRO-SYSTEM TECHNOLOGY CORP.

Effective date: 20130208

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130208

Address after: Taoyuan County, Taiwan, China Yangmei mountain high 566 lions Road

Patentee after: Huaxinlihua Co., Ltd.

Address before: China Taiwan Taoyuan County

Patentee before: Touch Micro-System Technology Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20150922

EXPY Termination of patent right or utility model