JP6574130B2 - シリコン基板上に成長される発光デバイス - Google Patents

シリコン基板上に成長される発光デバイス Download PDF

Info

Publication number
JP6574130B2
JP6574130B2 JP2015501026A JP2015501026A JP6574130B2 JP 6574130 B2 JP6574130 B2 JP 6574130B2 JP 2015501026 A JP2015501026 A JP 2015501026A JP 2015501026 A JP2015501026 A JP 2015501026A JP 6574130 B2 JP6574130 B2 JP 6574130B2
Authority
JP
Japan
Prior art keywords
layer
optically transparent
group iii
iii nitride
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015501026A
Other languages
English (en)
Other versions
JP2015514312A (ja
Inventor
ラジウィンダー シング
ラジウィンダー シング
ジョン エドワード エプラー
ジョン エドワード エプラー
Original Assignee
ルミレッズ ホールディング ベーフェー
ルミレッズ ホールディング ベーフェー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルミレッズ ホールディング ベーフェー, ルミレッズ ホールディング ベーフェー filed Critical ルミレッズ ホールディング ベーフェー
Publication of JP2015514312A publication Critical patent/JP2015514312A/ja
Application granted granted Critical
Publication of JP6574130B2 publication Critical patent/JP6574130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、シリコン基板上に成長されるIII族窒化物発光ダイオード等の半導体発光デバイスに関する。
発光ダイオード（ＬＥＤ）、共振空洞発光ダイオード（ＲＣＬＥＤ）、面発光レーザ等の垂直共振器レーザダイオード（ＶＣＳＥＬ）及び端面発光レーザを含む半導体発光デバイスは、現在利用可能な最も効率的な光源に含まれる。可視スペクトルにわたって動作することが可能な高輝度発光デバイスの製造において現在関心のある材料系は、III-Ｖ族半導体、特にガリウム、アルミニウム、ホウ素、インジウム及び窒素の二元、三元及び四元合金（III族窒化物材料とも称される）を含む。典型的に、III族窒化物発光デバイスは、サファイア、炭化ケイ素、シリコン、III族窒化物又は他の好適な基板上に、有機金属化学気相成長（ＭＯＣＶＤ）、分子ビームエピタキシ（ＭＢＥ）又は他のエピタキシャル技術により異なる組成及びドーパント濃度の半導体層の積層体をエピタキシャル成長させることにより製造される。上記積層体は、しばしば、上記基板上に形成された例えばＳｉによりドーピングされた１以上のｎ型層、該ｎ型層（又は複数の層）上に形成された活性領域における１以上の発光層、及び該活性領域上に形成された例えばＭｇによりドーピングされた１以上のｐ型層を含む。上記ｎ型及びｐ型領域上には電気接触子（コンタクト）が形成される。
図１は、米国特許第7,256,483号に詳細に記載されたフリップチップＬＥＤを示す。該ＬＥＤは、サファイア成長基板（図示されていない）上に成長されたｎ型層１６、活性層１８及びｐ型層２０を含んでいる。ｐ型層２０及び活性層１８の各一部はＬＥＤ形成過程の間にエッチング除去され、金属５０（金属化層＋ボンディング金属）がｐ接触子金属２４と同一の側においてｎ型層１６に接触している。当該ＬＥＤにわたる熱勾配を低減し、該ＬＥＤとパッケージ基板との間の付着に機械的強度を加え、且つ、汚染物質が当該ＬＥＤ材料に接触するのを防止するために、アンダーフィル材料５２を当該ＬＥＤの下の空隙に付与することができる。ｎ金属５０及びｐ金属２４は、パッケージ基板１２上のパッド２２Ａ及び２２Ｂにそれぞれ結合される。パッケージ基板１２上の接触パッド２２Ａ及び２２Ｂは、半田付け可能な電極２６Ａ及び２６Ｂにビア２８Ａ及び２８Ｂ及び／又は金属配線を用いて接続される。前記成長基板は除去されて、ｎ型層１６の表面を露出させる。この表面は光取り出しを増加させるために、例えばＫＯＨ溶液を用いた光電気化学エッチングにより粗面化される。
本発明の目的は、改善された光取り出しを示す、シリコン基板上に成長される発光デバイスを提供することである。
本発明の実施態様は半導体構造体を含み、該半導体構造体はｎ型領域とｐ型領域との間に配置されたIII族窒化物発光層と、アルミニウム含有層とを含む。該アルミニウム含有層は、前記半導体構造体の上面を形成する。該アルミニウム含有層上には透明材料が配置される。該透明材料の表面はテクスチャ化される。
本発明の実施態様による方法は、シリコンを含む基板上に半導体構造体を成長させるステップを有する。該半導体構造体は、前記基板に直接接触するアルミニウム含有層と、ｎ型領域とｐ型領域との間に配置されたIII族窒化物発光層とを有する。該方法は、更に前記基板を除去するステップを含む。前記基板を除去した後、前記アルミニウム含有層に直接接触する透明材料が形成される。該透明材料はテクスチャ化される。
本発明の実施態様は、ｎ型領域とｐ型領域との間に配置されたIII族窒化物発光層を含む半導体構造体を含む。該半導体構造体は、更にアルミニウム含有層を含む。多孔性III族窒化物領域が、前記アルミニウム含有層と前記III族窒化物発光層との間に配置される。
図１は、粗面化された上面を備えるフリップチップＬＥＤを示す。 図２は、シリコン基板上に成長されたIII族窒化物構造体を示す。 図３は、フリップチップ構成で支持体に付着された図２の構造体を示す。 図４は、図３の半導体構造体上に配設された粗面化された透明材料を含むデバイスの上面の一部を示す。 図５は、準備層とデバイス構造体との間に配設された多孔層を含む半導体構造体の一部を示す。 図６は、導波遮断領域及び散乱構造体を含むデバイスを示す。 図７は、多孔性III族窒化物層における微細孔の成長を示す。 図８は、多孔性III族窒化物層を形成するための装置を示す。
以下の例は、青色又は紫外光を放出するIII族窒化物ＬＥＤを参照するが、レーザダイオード等のＬＥＤ以外の半導体発光デバイス、並びに他のIII-Ｖ族材料、III族隣化物及びIII族砒化物材料等の他の材料系から形成される半導体発光デバイスも、本発明の実施態様に用いることができる。
III族窒化物デバイスは、しばしば、サファイア又はＳｉＣ基板上に成長される。これらの基板は、前述したように、エッチング、レーザ・リフトオフ又は何らかの他の適切な技術により除去することができる。これらの基板を除去することにより露出されたIII族窒化物材料は、通常、ＧａＮであり、該ＧａＮは例えば光電気化学エッチングにより容易に粗面化することができる。
シリコンは、その低価格、広い利用可能性並びに良い特徴を持つ電気的及び熱的特性により、III族窒化物デバイスの成長にとって魅力的な基板である。シリコンは、III族窒化物材料とシリコンとの間の格子不整合及び熱的不整合から生じる亀裂を含む材料品質問題により、III族窒化物デバイスの成長のための基板としては広く使用されてはいない。加えて、ＧａとＳｉとの間の化学的相互作用は、第１成長層が本質的にＧａを含まないことを必要とする。第１成長層としては、ＡｌＮが典型的に使用される。ＡｌＮ第１成長層は該ＡｌＮ第１成長層上に成長されるＧａＮ層に圧縮歪を誘起する。ＳｉとＧａＮとの間の熱膨張の不整合は、当該ウェファの高い成長温度からの冷却の間に該ＧａＮに引張歪を誘起する。高温において圧縮状態で成長させることにより、上記冷却により発生される引張歪は順応される。
図２は、シリコン基板３０上に成長されるIII族窒化物構造体を示す。ここで説明する実施態様において、シリコン基板３０は、シリコンウェファ、又は成長面（即ち、上面）がシリコンであるシリコン・オン・インシュレータ基板等の複合基板とすることができる。格子及び熱的不整合に関連する問題を低減又は除去するために、シリコン基板３０上には先ず１以上の準備層３２が成長される。図２には、２つの準備層が、即ちＡｌＮ種（シード）層３４及びＡｌＧａＮ緩衝（バッファ）層３６が図示されている。ＡｌＮ種層３４は、例えば１００ｎｍ厚未満のＡｌＮ層とすることができ、しばしば９００℃より高いＧａＮの成長温度より低い温度で堆積される。ＡｌＧａＮ緩衝層３６は、例えば８００℃より高い高温で成長される、例えば実質的に単結晶の層であり得る。ＡｌＧａＮ緩衝層３６は、III族窒化物デバイス構造体３８中に、特にｎ型領域４０中に圧縮応力を発生させることができ、このことは該III族窒化物デバイス構造体３８における亀裂を低減させることができる。幾つかの実施態様において、ＡｌＧａＮ緩衝層３６は省略され、III族窒化物デバイス構造体３８はＡｌＮ種層３４上に直に成長される。ｎ型領域４０、発光領域４２及びｐ型領域４４を含むIII族窒化物デバイス構造体３８が、準備層３２上に成長される。該III族窒化物デバイス構造体３８は後に詳述される。
アルミニウム含有準備層３２は、前述したように、格子及び熱的不整合に関連する問題を低減又は除去することができる。しかしながら、アルミニウム含有準備層３２は幾つかの理由により面倒である。第１に、図１を参照して説明したように、幾つかのデバイスにおいては、成長基板は除去され、該成長基板を除去することにより露出された半導体構造体は光取り出しを改善するために粗面化されるか又はパターン化される。しばしば従来のサファイア又はＳｉＣ成長基板を除去することにより露出されるIII族窒化物表面であるＧａＮとは異なり、上述したＡｌＮ種層３４は、湿式エッチング及び光電気化学エッチング等の通常の技術により粗面化することが困難である。ＡｌＮは、半導体構造体を損傷させ、これによりウェファ歩留まりを低下させ得る攻撃的な処理であるドライエッチングにより粗面化又は除去されねばならない。第２に、アルミニウム含有準備層３２の低屈折率（ＡｌＮは〜２.２の屈折率を有する）は、大部分が高屈折率のＧａＮ（〜２.４の屈折率）デバイス構造体３８内で発生される光が、アルミニウム含有準備層３２とデバイス構造体３８との間の界面に沿う内部導波へと失われるようにさせてしまい得る。
本発明の実施態様は、Ｓｉ基板上に成長されるIII族窒化物デバイスにおけるアルミニウム含有準備層に関連する上記問題を低減又は除去することができる。
図６は、本発明の実施態様によるデバイスを示す。図６に図示されたデバイスにおいて、当該半導体構造体はIII族窒化物層の成長方向に対して反転（フリップ）され、ｎ及びｐ接触子（コンタクト）４６及び４８は従来技術おいて知られているように当該半導体構造体上にフリップチップ態様で形成される。シリコン基板を除去した後に光取り出しのためにアルミニウム含有準備層を粗面化することの困難さの問題に対処するために、図６に示されたデバイスは、シリコン基板３０が除去された後に準備層３２上に形成される散乱構造体７２を含んでいる。散乱構造体７２は、例えば、後述するように粗面化された酸化ケイ素（酸化シリコン）又は窒化ケイ素（窒化シリコン）とすることができる。アルミニウム含有準備層３２とデバイス構造体３８との間の界面に沿う導波の問題に対処するために、図６のデバイスは準備層３２とデバイス構造体３８との間に導波遮断散乱構造体７０を含んでいる。該散乱構造体７０は、例えば、後述するように多孔性III族窒化物層、又は粗面化された、パターン化された若しくはテクスチャ化されたIII族窒化物層であり得る。
図６に図示したデバイスは以下のように形成することができる。図２を参照して前述したように、シリコン基板３０上に先ず準備層３２が成長される。準備層３２が形成された後、幾つかの実施態様では、オプションとしての散乱構造体７０が形成される。
散乱構造体７０は、粗面化された、パターン化された又はテクスチャ化されたIII族窒化物層とすることができる。幾つかの実施態様においては、ＡｌＮ種層３４及びＡｌＧａＮ緩衝層３６が成長され、次いで、当該ウェファは反応器から取り出され、例えばエッチング又は機械的技術により処理されて、該ＡｌＧａＮ緩衝層３６上に粗面化、テクスチャ化又はパターン化された非平坦な表面を形成する。次いで、該ウェファは成長チェンバに戻され、後述するように、ＡｌＧａＮ緩衝層３６の上記非平坦面上にデバイス構造体３８が成長される。ＡｌＧａＮ緩衝層３６が省略されるデバイスでは、ＡｌＮ種層３４の表面を、デバイス構造体３８の成長前に非平坦にすることができる。上記の粗面化、テクスチャ化又はパターン化された表面は、前記界面における散乱の量を増加させることができ、このことは、該界面における導波へと失われる光の量を減少させ得る。
散乱構造体７０は、図５に示されるように、準備層３２とデバイス構造体３８との間に形成される多孔性半導体材料６０の領域とすることができる。多孔領域６０は前記界面における散乱の量を増加させることができ、このことは、該界面において導波へと失われる光の量を低減させ得る。
多孔領域６０は、従来技術において知られているように、任意の好適な技術により形成することもできる。例えば、多孔領域６０は下記のように形成することができる。即ち、前述したように１以上のアルミニウム含有準備層３２がＳｉ成長基板上に成長される。該準備層３２上に、多孔質にされるIII族窒化物層６２（頻繁にはＧａＮであるが、ＡｌＧａＮ及びＩｎＧａＮを含む（これらに限定されるものでない）何れかの好適なIII族窒化物材料）が成長される。III族窒化物層６２を多孔質にさせるための装置が図８に示されている。III族窒化物層６２、準備層３２及びシリコン基板３０を含む半導体構造体８０の上面の或る領域に熱蒸着により銀８１が堆積される。当該ウェファ８０はテフロン（登録商標）面８２上に載置される。銀領域８１はワッシャ８４により接触され、当該半導体構造体８０はテフロン（登録商標）面８２にボルト８６により固定される。陽極エッチング処理において陽極及び陰極として働くプラチナワイヤ８８が電源９０に接続される。陽極ワイヤ８８はワッシャ８４に接続される。ウェファ８０及びプラチナワイヤ８８は、２Ｍ ＮａＯＨ又はＫＯＨ溶液９２に浸漬される。上記ワイヤ及びウェファを介して、例えば１０〜２０ｍＡ/ｃｍ２の密度で直流が供給される。オプションとしての紫外線照明９４が２５０Ｗの水銀ランプにより供給される。適切な多孔率は１０〜６０分の処理を要し、その後、上記ランプ及び電流源はオフされる。他の例として、プラチナを上記ウェファの表面上に直接被着させることができるか、又はＫＯＨ、フッ化物酸又はCH3OH:HF:H2O2等の異なる溶液が光電気化学的に推進される処理に使用される。多孔性の密度及び大きさは、上記溶液の濃度を変化させることにより制御することができる。小さな微細孔の層は低いモル濃度の溶液（０.５％ＫＯＨ）により生成することができる。表面下の大きな微細孔の層は、高いモル濃度の溶液（２％ＫＯＨ）により生成することができる。
図７は、微細孔７６の成長を図示している。エッチングは、微細孔７６の端部における電解液−半導体界面の先端において殆ど排他的に生じ、これら微細孔は図７に矢印により示されるように当該微細孔の底部から下方に成長する。エッチングの間に溶液を変えることにより、多層の多孔性を生成することができる。
図７に示される多孔領域６０には、III族窒化物材料中に空気微孔７６が形成される。斯かる微孔（空隙）は寸法が数十〜数百ｎｍの程度の幅７８を有し得るもので、例えば幾つかの実施態様では寸法が１０ｎｍより大きく、幾つかの実施態様では寸法が５００ｎｍより小さくなる。最寄りの隣接する微孔は、数十〜数百ｎｍ程度離れた間隔８０を有し得、例えば幾つかの実施態様では１０ｎｍ以上離れ、幾つかの実施態様では５００ｎｍ未満離れている。多孔領域６０は、図５に示されるように、幾つかの実施態様では０.０２μｍ厚より大きな厚さ８２を有することができ、幾つかの実施態様では３μｍ厚未満の厚さを有することができる。多孔領域６０の全体積に対する微孔の体積として百分率（パーセント）で定義される空隙率は、幾つかの実施態様では２０％より大きく、幾つかの実施態様では８０％未満、及び幾つかの実施態様では５０％より大きくなり得る。上記微孔は、幾つかの実施態様では、多孔領域６０の表面から準備層３２に向かって延びる実質的に平行なトンネルであり得る。散乱は、III族窒化物材料と上記微孔内の周囲気体との間の屈折率の差により生じる。
多孔領域６０へと形成されるIII族窒化物層６２の厚さは、例えば、幾つかの実施態様では０.５μｍより大きく、幾つかの実施態様では５μｍ未満であり、幾つかの実施態様では２μｍ未満であり、幾つかの実施態様では０.５μｍと１.５μｍとの間であり、幾つかの実施態様では１μｍであり得る。該III族窒化物層は、しばしば、ｎ型ＧａＮであるが、幾つかの実施態様において該層はドーピングされていない又はｐ型の材料であり得る。幾つかの実施態様では該III族窒化物層６２の厚さ全体を多孔性とすることができ、又は幾つかの実施態様では該III族窒化物層６２の全体の厚さ未満を多孔性とし、かくして、該III族窒化物層６２の非多孔性領域が多孔領域６０と準備層３２との間に配置されるようにする。幾つかの実施態様において、多孔領域６０は準備層３２内へと延びる。多孔領域６０を形成した後、当該構造体は成長反応器に戻され、以下に説明するようにデバイス構造体３８が成長される。
III族窒化物デバイス構造体３８は、上述した構造体の何れか（即ち、粗面化若しくはテクスチャ化されていない準備層３２、粗面化若しくはテクスチャ化された準備層３２、又は多孔領域６０）上に成長される。該デバイス構造体３８は、各々が典型的には少なくとも１つのＧａＮ層を含むｎ型及びｐ型領域４０及び４４の間に挟まれた発光若しくは活性層４２（しばしば、少なくとも１つのＩｎＧａＮ発光層を含む）を含む。ｎ型領域４０を最初に成長されることができ、異なる組成及びドーパント濃度の複数の層（例えば、ｎ型又は意図的にドーピングされないものであり得る層、及び光を効率的に放出するために発光領域にとり望ましい特定の光学特性、物性若しくは電気特性のために設計されたｎ型又は更にｐ型のデバイス層も含む）を含むことができる。該ｎ型領域４０上に発光又は活性領域４２が形成される。好適な発光領域４２の例は、単一の厚い若しくは薄い発光層、又は障壁層により分離された複数の薄い若しくは厚い発光層を含む多重量子井戸発光領域を含む。次いで、該発光領域４２上にｐ型領域４４を成長させることができる。ｎ型領域４０と同様に、ｐ型領域４４も異なる組成、厚さ及びドーパント濃度の複数の層（意図的にドーピングされていない層、又はｎ型層を含む）を含むことができる。領域３２及び３８を含む、基板３０上に成長された全ての層の総厚は、幾つかの実施態様では１０μｍ未満とすることができ、幾つかの実施態様では６μｍ未満とすることができる。
デバイス構造体３８の成長の後、基板３０並びに該基板上に成長された半導体構造体３２及び３８を含むウェファは更に処理することができる。例えば、フリップチップＬＥＤを形成するために、ｐ型領域４４上に反射性金属ｐ接触子が形成される。次いで、デバイス構造体３８は、標準的なフォトリソグラフィック処理によりパターン化されると共に、各ＬＥＤのために、ｐ型領域４４の全体の厚さの一部及び発光領域４２の全体の厚さの一部を除去してｎ型領域４０の表面（該表面上に金属ｎ接触子が形成される）を露出させるメサを形成するためにエッチングされる。該メサ並びにｐ及びｎ接触子は任意の好適な方法によっても形成することができる。上記メサ並びにｐ及びｎ接触子を形成することは、当業者により良く知られている。
次いで、上記ウェファは、支持体に個別に付着される個々のデバイスへと個片化されることができ、あるいは、個片化の前にウェファスケールで支持体に付着され得る。上記支持体は当該半導体構造体を機械的に支持する構造体である。好適な支持体の例は、シリコンウェファ等の、当該半導体構造体への電気的接続部を形成するための導電性ビアを備えた絶縁性若しくは半絶縁性ウェファ、例えばメッキにより当該半導体構造体上に形成される厚い金属ボンディングパッド、又はセラミック、金属若しくは何らかの他の好適なマウントを含む。当該半導体構造体を支持体に取り付けた後、個片化の前又は後に、前記成長基板は当該III族窒化物構造体から取り除くことができる。
図３は、支持体に取り付けられたフリップチップデバイスを、成長基板が取り除かれた状態で示す。デバイス構造体３８は、金属ｎ接触子４６及び金属ｐ接触子４８を介して支持体５０に付着される。これらｎ及びｐ接触子はギャップ４７により電気的に隔離され、該ギャップは空気、周囲気体、又はシリコンの酸化物、シリコーン若しくはエポキシ等の固体絶縁材料により充填することができる。シリコン成長基板３０を除去することにより露出された、成長された半導体材料の表面は、ＡｌＮ種層３４の表面である。接触子４６及び４８の一方又は両方は反射性であるので、光の大部分は、図３の構造体から上面及び側面を介して出射する。
上述した様に成長基板を除去した後に露出されるＡｌＮ種層を粗面化、テクスチャ化又は除去することにより生じる損傷を回避するために、幾つかの実施態様においては、成長基板を除去したことにより露出される当該半導体構造体の表面上に粗面化される材料の層が形成される。図４は、本発明の実施態様によるデバイスの一部を示す。前述したように、成長基板が除去される場合に、ＡｌＮ種層３４の表面が露出される。図４に示す構造においては、ＡｌＮ種層３４の屈折率に近い又は合致した屈折率を持つ光学的に透明な材料の層５６が、該ＡｌＮ種層３４の表面上に形成される。該層５６の上面５４は、当該半導体構造体からの光取り出しを向上させるために粗面化される。
透明材料５６は、前記発光領域により放出される光に対して、透明材料５６による吸収及び散乱が僅かとなるような透明であるように選択される。透明材料５６の屈折率は、幾つかの実施態様では少なくとも１.９、幾つかの実施態様では少なくとも２.０、及び幾つかの実施態様では少なくとも２.１であり、かくして、透明材料５６の屈折率がＡｌＮ種層３４（２.２の屈折率）及びデバイス構造体３８における何れのＧａＮ層（２.４の屈折率）の屈折率にも近くなるようにする。好適な透明材料５６の例は、非III族窒化物材料、シリコンの酸化物、シリコンの窒化物、シリコンの酸窒化物、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯｘＮｙ及びこれらの混合物を含む。透明材料５６は、幾つかの実施態様では多層構造体とすることができる。透明材料５６は、例えば、化学気相成長又は任意の他の適切な技術により形成することもできる。
透明材料５６の表面５４は、例えば乾式又は湿式エッチング、及び自己マスキング、パターン化マスキング、リソグラフィック・パターニング、ミクロスフィア・パターニング若しくは何らかの他の好適なマスキング技術を用いた乾式又は湿式エッチングを含む任意の適切な技術又は技術の組み合わせによりパターン化、粗面化又はテクスチャ化することもできる。例えば、Ｓｉ３Ｎ４層５６は、従来技術において既知のようにＣＨＦ３プラズマエッチングにより後続されるｉライン・フォトレジスト・パターニング等の既知のフォトリソグラフィ技術を用いてランダムな又は規則的な凹凸でパターン化することができる。幾つかの実施態様において、パターン化、テクスチャ化又は粗面化は、透明材料５６の全厚を経て種層３４の表面まで延びる。
幾つかの実施態様において、透明層５６の粗面化された表面５４上には１以上の追加のオプション的構造体を形成することができる。例えば、１以上の波長変換材料、光学系、ダイクロイックフィルタ等のフィルタ、又は他の構造体を透明層５６上に、該透明層５６に接触させて又は該透明層５６から離隔させて配置することができる。
以上、本発明を詳細に説明したが、当業者であれば、本開示が与えられた場合、本発明に対する変更を、ここで説明した本発明思想の範囲から逸脱することなく実行することができることが分かるであろう。例えば、異なる実施態様の異なる構成要素は、新たな実施態様を形成するために組み合わせることができる。従って、本発明の範囲は図示及び記載された特定の実施態様に限定されることを意図するものではない。
（１） ｎ型領域とｐ型領域との間に配置されたIII族窒化物発光層と、
アルミニウム含有層と、
を有する半導体構造体であって、前記アルミニウム含有層が該半導体構造体の上面を有する当該半導体構造体と、
前記アルミニウム含有層上に配置され、且つ、表面がテクスチャ化された透明材料とを有する、
デバイス。
（２） 前記アルミニウム含有層がＡｌＮである、（１）に記載のデバイス。
（３） 前記ｎ型領域が前記アルミニウム含有層と前記III族窒化物発光層との間に配置される、（１）に記載のデバイス。
（４） 前記透明材料が少なくとも２.０の屈折率を有する、（１）に記載のデバイス。
（５） 前記透明材料がシリコンの酸化物を有する、（１）に記載のデバイス。
（６） 前記透明材料がシリコンの窒化物を有する、（１）に記載のデバイス。
（７） 前記透明材料の前記表面が粗面化、テクスチャ化又はパターン化されている、（１）に記載のデバイス。
（８） 前記アルミニウム含有層と前記発光層との間に配置された界面が非平坦である、（１）に記載のデバイス。
（９） 前記非平坦な界面が、ＡｌＧａＮ層と前記ｎ型領域の一部であるＧａＮ層との間の界面である、（８）に記載のデバイス。
（１０） 前記アルミニウム含有層と前記III族窒化物発光層との間に配置された多孔性半導体層を更に有する、（１）に記載のデバイス。
（１１） シリコンを有する基板上に半導体構造体を成長させるステップであって、前記半導体構造体が、
前記基板に直接接触するアルミニウム含有層と、
ｎ型領域とｐ型領域との間に配置されたIII族窒化物発光層と、
を有するステップと、
前記基板を除去するステップと、
前記基板を除去した後に、前記アルミニウム含有層に直接接触する透明材料を形成するステップと、
前記透明材料をテクスチャ化するステップと、
を有する、方法。
（１２） 前記基板がシリコン層を有する、（１１）に記載の方法。
（１３） 前記アルミニウム含有層がＡｌＮである、（１１）に記載の方法。
（１４） 前記透明材料が少なくとも２.０の屈折率を有する、（１１）に記載の方法。
（１５） 前記透明材料が化学気相成長により形成される、（１１）に記載の方法。
（１６） 前記透明材料が非III族窒化物材料である、（１１）に記載の方法。
（１７） 前記アルミニウム含有層を成長させた後に、前記半導体構造体上に非平坦な表面を形成するステップ、及び
前記非平坦な表面を形成した後に、前記ｎ型領域と前記ｐ型領域との間に配置される前記III族窒化物発光層を成長させるステップ、
を更に有する、（１１）に記載の方法。
（１８） 前記アルミニウム含有層を成長させた後に、多孔性ＧａＮ層を形成するステップと、
前記多孔性ＧａＮ層を形成した後に、前記ｎ型領域と前記ｐ型領域との間に配置される前記III族窒化物発光層を成長させるステップと、
を更に有する、（１１）に記載の方法。
（１９） ｎ型領域とｐ型領域との間に配置されたIII族窒化物発光層と、
アルミニウム含有層と、
前記アルミニウム含有層と前記III族窒化物発光層との間に配置された多孔性III族窒化物領域と、
を有する半導体構造体を有する、デバイス。
（２０） 前記多孔性III族窒化物領域がＧａＮであり、前記半導体構造体がシリコン基板上に成長されている、（１９）に記載のデバイス。

Claims (11)

  1. 半導体構造体であり、
    ｎ型領域とｐ型領域との間に配置されたIII族窒化物発光層と、
    前記ｎ型領域上に配置されたＡｌＧａＮ層と、該ＡｌＧａＮ層上に配置されたＡｌＮ層とを含む複数のアルミニウム含有層と、
    を有する半導体構造体と、
    前記半導体構造体の第１の表面で前記ｎ型領域上に配置された金属ｎコンタクト、及び前記半導体構造体の前記第１の表面で前記ｐ型領域上に配置された金属ｐコンタクトと、
    前記第１の表面とは反対側の前記半導体構造体の第２の表面で、前記ＡｌＮ層と直接接触して堆積された光学的に透明な層であり、当該光学的に透明な層の表面が粗面化、テクスチャ化又はパターン化されている、光学的に透明な層と、
    前記ＡｌＧａＮ層と前記ｎ型領域との間に配置された多孔性半導体層と、
    を有するデバイス。
  2. 前記光学的に透明な層は、１．９と２．２との間の屈折率を有する、請求項１に記載のデバイス。
  3. 前記光学的に透明な層は、シリコンの窒化物、シリコンの酸窒化物、又はシリコンの窒化物とシリコンの酸窒化物との混合物から形成されている、請求項１に記載のデバイス。
  4. 前記光学的に透明な層は薄膜である、請求項１に記載のデバイス。
  5. 前記光学的に透明な層上に配置された波長変換材料、を更に有する請求項１に記載のデバイス。
  6. 前記光学的に透明な層は非導電性である、請求項１に記載のデバイス。
  7. 方法であって、
    シリコン基板上にＡｌＮシード層を成長させ、
    前記ＡｌＮシード層上にＡｌＧａＮバッファ層を成長させ、
    前記ＡｌＧａＮバッファ層の上にｎ型層を成長させ、
    前記ｎ型層上にIII族窒化物発光層を成長させ、
    前記III族窒化物発光層上にｐ型層を成長させ、
    前記シリコン基板を除去し、
    前記シリコン基板を除去した後に、前記ＡｌＮシード層に直接接触させて光学的に透明な層を形成し、且つ
    前記光学的に透明な層をテクスチャ化する、
    ことを有し、
    当該方法は更に、
    前記ＡｌＧａＮバッファ層上に前記ｎ型層を成長させる前に、前記ＡｌＧａＮバッファ層上に更なるIII族窒化物層を成長させ、
    前記更なるIII族窒化物層を多孔性にし、且つ
    前記多孔性のIII族窒化物層を形成した後に、前記ｎ型層上に前記III族窒化物発光層を成長させる、
    ことを有する、
    方法。
  8. 前記光学的に透明な層を形成することは、化学気相成長を用いて、光学的に透明な材料の薄膜を堆積させることを有する、請求項７に記載の方法。
  9. 前記ＡｌＮシード層は、１００ｎｍ未満の厚さであり、ＧａＮの成長温度よりも低い温度で堆積される、請求項７に記載の方法。
  10. 前記ＡｌＧａＮバッファ層は、８００℃よりも高い温度で成長される単結晶層である、請求項７に記載の方法。
  11. 前記光学的に透明な層上に波長変換層を形成する、ことを更に有する請求項７に記載の方法。
JP2015501026A 2012-03-19 2013-03-18 シリコン基板上に成長される発光デバイス Active JP6574130B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261612536P 2012-03-19 2012-03-19
US61/612,536 2012-03-19
PCT/IB2013/052137 WO2013140320A1 (en) 2012-03-19 2013-03-18 Light emitting device grown on a silicon substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018150949A Division JP2019004164A (ja) 2012-03-19 2018-08-10 シリコン基板上に成長される発光デバイス

Publications (2)

Publication Number Publication Date
JP2015514312A JP2015514312A (ja) 2015-05-18
JP6574130B2 true JP6574130B2 (ja) 2019-09-11

Family

ID=48326360

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015501026A Active JP6574130B2 (ja) 2012-03-19 2013-03-18 シリコン基板上に成長される発光デバイス
JP2018150949A Pending JP2019004164A (ja) 2012-03-19 2018-08-10 シリコン基板上に成長される発光デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018150949A Pending JP2019004164A (ja) 2012-03-19 2018-08-10 シリコン基板上に成長される発光デバイス

Country Status (8)

Country Link
US (1) US20150084058A1 (ja)
EP (1) EP2828899B1 (ja)
JP (2) JP6574130B2 (ja)
KR (1) KR102116152B1 (ja)
CN (2) CN104205369A (ja)
RU (1) RU2657335C2 (ja)
TW (2) TWI594457B (ja)
WO (1) WO2013140320A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
CN107078190B (zh) 2014-09-30 2020-09-08 耶鲁大学 用于GaN垂直微腔面发射激光器(VCSEL)的方法
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
EP3298624B1 (en) * 2015-05-19 2023-04-19 Yale University A method and device concerning iii-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
US10096975B1 (en) 2017-03-27 2018-10-09 International Business Machines Corporation Laterally grown edge emitting laser
WO2021148813A1 (en) * 2020-01-22 2021-07-29 Poro Technologies Ltd Semiconductor structure and method of manufacture
GB2593693B (en) * 2020-03-30 2022-08-03 Plessey Semiconductors Ltd LED precursor

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325479B2 (ja) * 1997-01-30 2002-09-17 株式会社東芝 化合物半導体素子及びその製造方法
US6266355B1 (en) * 1997-09-12 2001-07-24 Sdl, Inc. Group III-V nitride laser devices with cladding layers to suppress defects such as cracking
WO2001041225A2 (en) * 1999-12-03 2001-06-07 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
JP2001223165A (ja) * 2000-02-10 2001-08-17 Hitachi Cable Ltd 窒化物半導体及びその製造方法
JP2003218396A (ja) * 2001-11-15 2003-07-31 Mitsubishi Cable Ind Ltd 紫外線発光素子
JP3960815B2 (ja) * 2002-02-12 2007-08-15 シャープ株式会社 半導体発光素子
JP2003347601A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd 発光ダイオード照明装置
JP4329374B2 (ja) * 2002-07-29 2009-09-09 パナソニック電工株式会社 発光素子およびその製造方法
WO2004042832A1 (ja) * 2002-11-06 2004-05-21 Sanken Electric Co., Ltd. 半導体発光素子及びその製造方法
JP4590905B2 (ja) * 2003-10-31 2010-12-01 豊田合成株式会社 発光素子および発光装置
JP2005244201A (ja) * 2004-01-28 2005-09-08 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
WO2005091390A1 (en) * 2004-03-18 2005-09-29 Showa Denko K.K. Group iii nitride semiconductor light-emitting device and producing method thereof
JP4843235B2 (ja) * 2004-03-18 2011-12-21 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
ATE527571T1 (de) * 2004-04-15 2011-10-15 Univ Boston Optische bauelemente mit texturierten halbleiterschichten
JP2006093602A (ja) * 2004-09-27 2006-04-06 Toyoda Gosei Co Ltd 発光素子
JP4857596B2 (ja) * 2004-06-24 2012-01-18 豊田合成株式会社 発光素子の製造方法
US7256483B2 (en) 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
US8674375B2 (en) * 2005-07-21 2014-03-18 Cree, Inc. Roughened high refractive index layer/LED for high light extraction
JP4476912B2 (ja) * 2005-09-29 2010-06-09 株式会社東芝 半導体発光素子およびその製造方法
TWI270222B (en) * 2005-10-07 2007-01-01 Formosa Epitaxy Inc Light emitting diode chip
JP2007134388A (ja) * 2005-11-08 2007-05-31 Sharp Corp 窒化物系半導体素子とその製造方法
US8729580B2 (en) * 2005-12-06 2014-05-20 Toshiba Techno Center, Inc. Light emitter with metal-oxide coating
JP2007266571A (ja) * 2006-02-28 2007-10-11 Mitsubishi Cable Ind Ltd Ｌｅｄチップ、その製造方法および発光装置
CN101043059A (zh) * 2006-03-24 2007-09-26 中国科学院半导体研究所 采用衬底表面粗化技术的倒装结构发光二极管制作方法
JP2007329464A (ja) * 2006-05-09 2007-12-20 Mitsubishi Chemicals Corp 半導体発光素子
JP2008117922A (ja) * 2006-11-02 2008-05-22 Yamaguchi Univ 半導体発光素子及びその製造方法
TWI369009B (en) * 2007-09-21 2012-07-21 Nat Univ Chung Hsing Light-emitting chip device with high thermal conductivity
CN101821861B (zh) * 2007-10-12 2012-02-01 新加坡科技研究局 不含磷的基于氮化物的红和白发光二极管的制造
CN101257075B (zh) * 2008-03-13 2010-05-12 鹤山丽得电子实业有限公司 一种发光二极管器件及其制造方法
JP5164641B2 (ja) * 2008-04-02 2013-03-21 Ｄｏｗａエレクトロニクス株式会社 電流狭窄型半導体発光素子の製造方法
JP4719244B2 (ja) * 2008-04-25 2011-07-06 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP2009289947A (ja) * 2008-05-29 2009-12-10 Kyocera Corp 発光素子及び照明装置
DE102008030584A1 (de) * 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
CN102067339B (zh) * 2008-08-19 2013-03-06 晶能光电（江西）有限公司 一种制备具有金属衬底的InGaAlN发光二极管的方法
TWI401729B (zh) * 2008-10-16 2013-07-11 Advanced Optoelectronic Tech 阻斷半導體差排缺陷之方法
WO2010056083A2 (ko) * 2008-11-14 2010-05-20 삼성엘이디 주식회사 반도체 발광소자
JP5311408B2 (ja) * 2008-12-26 2013-10-09 シャープ株式会社 窒化物半導体発光素子
WO2010112980A1 (en) * 2009-04-02 2010-10-07 Philips Lumileds Lighting Company, Llc Iii-nitride light emitting device including porous semiconductor layer
JP5597933B2 (ja) * 2009-05-01 2014-10-01 住友電気工業株式会社 Ｉｉｉ族窒化物半導体層貼り合わせ基板およびその製造方法
JP2011082233A (ja) * 2009-10-05 2011-04-21 Hitachi Cable Ltd 発光素子
KR101082788B1 (ko) * 2009-10-16 2011-11-14 한국산업기술대학교산학협력단 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
JP5961557B2 (ja) * 2010-01-27 2016-08-02 イェイル ユニヴァーシティ ＧａＮデバイスのための導電率ベースの選択的エッチング及びその用途
US8642368B2 (en) * 2010-03-12 2014-02-04 Applied Materials, Inc. Enhancement of LED light extraction with in-situ surface roughening
US8692198B2 (en) * 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US8154052B2 (en) * 2010-05-06 2012-04-10 Koninklijke Philips Electronics N.V. Light emitting device grown on wavelength converting substrate
JP5277270B2 (ja) * 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子
US8723201B2 (en) * 2010-08-20 2014-05-13 Invenlux Corporation Light-emitting devices with substrate coated with optically denser material
JP2012124306A (ja) * 2010-12-08 2012-06-28 Toyoda Gosei Co Ltd 半導体発光素子
US20130026480A1 (en) * 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
JP5803708B2 (ja) * 2012-02-03 2015-11-04 豊田合成株式会社 半導体発光素子の製造方法
US8946747B2 (en) * 2012-02-13 2015-02-03 Cree, Inc. Lighting device including multiple encapsulant material layers

Also Published As

Publication number Publication date
EP2828899B1 (en) 2018-12-26
RU2014142050A (ru) 2016-05-20
JP2015514312A (ja) 2015-05-18
KR20140144228A (ko) 2014-12-18
CN104205369A (zh) 2014-12-10
KR102116152B1 (ko) 2020-05-28
CN110246941A (zh) 2019-09-17
TW201349574A (zh) 2013-12-01
TWI594457B (zh) 2017-08-01
WO2013140320A1 (en) 2013-09-26
RU2657335C2 (ru) 2018-06-13
JP2019004164A (ja) 2019-01-10
US20150084058A1 (en) 2015-03-26
EP2828899A1 (en) 2015-01-28
TW201735398A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
US11038082B2 (en) Method of separating light emitting devices formed on a substrate wafer
JP6574130B2 (ja) シリコン基板上に成長される発光デバイス
US9082934B2 (en) Semiconductor optoelectronic structure with increased light extraction efficiency
US7928448B2 (en) III-nitride light emitting device including porous semiconductor layer
JP2019192946A (ja) トップエミッション型半導体発光デバイス
US7439091B2 (en) Light-emitting diode and method for manufacturing the same
US20130140592A1 (en) Light emitting diode with improved light extraction efficiency and methods of manufacturing same
TWI405257B (zh) 分離基板與半導體層的方法
JP6829497B2 (ja) 窒化物半導体発光素子及びその製造方法
WO2018064177A1 (en) Reflective structure for light emitting devices
JP2017139472A (ja) 半導体発光デバイスの表面処理
JP6321013B2 (ja) 成形された基板を含む発光デバイス
KR20150089548A (ko) 다공성 GaN층을 포함하는 수직형 발광다이오드 및 이의 제조방법
JP2011082587A (ja) 表面粗化による高効率窒化ガリウムベースの発光ダイオード
KR20130068390A (ko) 반극성 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180810

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180821

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20181005

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190815

R150 Certificate of patent or registration of utility model

Ref document number: 6574130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250