TW201205647A - Semiconductor component, substrate and method for manufacturing a semiconductor layer sequence - Google Patents

Semiconductor component, substrate and method for manufacturing a semiconductor layer sequence Download PDF

Info

Publication number
TW201205647A
TW201205647A TW100124746A TW100124746A TW201205647A TW 201205647 A TW201205647 A TW 201205647A TW 100124746 A TW100124746 A TW 100124746A TW 100124746 A TW100124746 A TW 100124746A TW 201205647 A TW201205647 A TW 201205647A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor
semiconductor component
layer sequence
component
Prior art date
Application number
TW100124746A
Other languages
English (en)
Inventor
Peter Stauss
Patrick Rode
Philipp Drechsel
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201205647A publication Critical patent/TW201205647A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Description

201205647 六、發明說明： 【發明所屬之技術領域】 本發明涉及一種半導體組件、用來製造半導體組 之基板、以及半導體組件用之半導體層序列之製造方$ 【先前技術】 在一種生長基板上以磊晶方式沈積氮化物化合物 導體材料時，已沈積之半導體層之相對於該生長基板 應力會造成該生長基板之彎曲。此種彎曲將使該生長 板不再整面地處於基板支件上，這樣會使該基板支件 熱結合受到影響。因此，會造成半導體層之不均勻之 積。 【發明内容】 本發明的目的是提供一種半導體組件，其 且可靠地製成。又，本發明提供一種基板及一 法，藉此可均勻地且可靠地沈積多個半導體層。 上述目的藉由具有申請專利範圍獨立項特徵二 半=體組件、基板或製造方法來達^本發明之4 其它形式描述在申請專利範圍各附屬項中。 在一實施形式中’半導體組件具有以氮化物― :導體材料為主之半導體本體以及上面配置著該 本體之基板。基板中適當地形成雜質。 在以氮化物-化合物半導體材料為主之半導ί 2製造方法中，I導體層序列在一實施形式中: 土板上’在該基板令適當地形成雜質。為了製造 、、且件’可由半導體層序列藉由劃分而產生半導體 件 種製 半 之 基 之 沈 地 方 述 和 物 體 序 在 體 用 201205647 之半導體本體。 以氮化物-化合物半導體為主，，在此處之意義是 才曰活性之磊晶_層序列或其中至少一層包含氮化物 -III-V-化合物半導體材料，較佳是AinGamIni n mN，其中 OSnS 1，i且n + m$ j。因此，此材料未必含有上 述形式之以數學所表示之準確的組成。反之，此材料可 具有一種或多種摻.雜物質以及其它成份，這些成份基本 上不會改變此材料AlnGamIni-n_mN之物理特性。然而， 為了簡單之故，上述形式只含有晶格（A1，Ga，In，N)之主 要成伤這些主要成伤之一部份亦可由少量的其它物質 來取代》 所谓雜質是指：基板至少以區域方式而由外來原子 製成’各外來原子是由與基板之基材不同之材料構成。 外來原子例如可設定在基板-晶體之柵格位置處或設定 在相鄰之柵格位置之間。 一種適當的雜質此處特別是指：在製造該基板時各 雜質以確定的方式施加而成，例如，藉由適當地提供各 雜質之材料。在製造時針對儘可能少之雜質而使基板最 佳化且基板只依據製程而包含外來材料之不可完全避免 之殘渣’然而’此種基板不能視為適當地受到污染。 各雜質特別疋可用來使基板之上屈服點（U P P e r y i e 1 d point)提高。彈性變形發生在大於上屈服點時。上屈服點 因此是一種由彈性區至塑性區之過渡區。材料之反應特 別是不再與所作用的應力成比例地進行。該上屈服點越 高，則所作用的應力越大而不會發生塑性變形。 -4- 201205647 與彈性變形不同’一種材料在塑性變形時在應力去 除時不能回復至其原始狀態。在晶體之塑性變形時，偏 位（disi〇cation)可漂移至基板中及/或可發生新的偏位。 塑性變形和偏位之移動之間的關係是與金屬的硬度相關 而描述在文件“Solid Solution Hardening & Strengthen
Technical Tidbits，Vol. 2, No. l〇 (October 2000)中，其 由 Brush Wellman Inc.，Cleveland 所公開。 藉由雜質，可使上屈服點提高，以便在半導體層序 列沈積時使作用在基板上之應力不會造成-或至少不會 造成明顯的塑性變形。換言之，該沈積是在基板之彈性 區中進行。 較佳是形成雜質’使基板持續受到一種作用在基板 上之達0.5 GPa之應力（較佳是達！ 〇 Gpa之應力）而不會 受到塑性變形。在沈積半導體材料（大致上是以氮化物_ 化合物半導體為主）時，作用在基板上之應力隨著半導體 材料之增加之層厚度而增大。又，應力越大，則基板和 半導體材料之間的柵格誤差調整性越大。上屈服點越 呵，則層厚度越大而不會引起塑性變形。在此種情況下， 基板之變形基本上是由其在彈性範圍中之特性來決定。 已顯示的情況是，與基本上致力於廣泛地消除使晶 體品質下降之雜質相反’藉由使用適當污染之基板可使 子半導體組件或光電半導體組件之半導體層序列之製 造方法之可靠性提高。 特別是可在橫向（即，垂直於沈積方向）中製成具有 較大厚度（大約是3微米或更大）之半導體材料，其具有 201205647 較高的晶體品質和均勻性 θ ^ 由於基板的變形已減低曰桩 別疋由於與此有關之Μ 低且特 沈積之危險性將下降。……編中不均句的 在半導體層沈積期間於作用在基板上的預*之 =力時’適當地施加了雜質之基板的厚度小心且 備此種雜質之基板的厚度， 、未一 此，材料需求下降且製造成本下降。 “、因 特別是可針對材料、道疮& a 0度而適當地形成上述雜質， 使其k阿该基板之上屈服點。 在一較佳的佈置中，上 .3,^λ 在基板中形成濃度介於 cm 3(含）和 lxl〇2。em-3 1X10 古♦工t 間的雜質。此雜質可形成為且 有电活性（即，使基板的導 為八 / · . 庇徒问）或不具電活，Η： ^nactlve)。大大地提高該上屈服點時所需之 與雜質之材料有關。 特別疋 雜質較佳是含有碳、氮、爛或氧。又，雜質能 述材料中的至少二種來形成，例如 ^上 和硼來形成。在氧、碳和中， 氧 …f…含)和…〜質之…佳是介於 1χ1〇ί8 .3^ ㈣（合）之間’特別佳時是介於 -曲Xi〇2〇Cm_3(含）之間。在氮中，雜質之 一 1〇 ⑽（3)和 bl〇16cm-3(含）之間。 土板所具有的熱膨脹係數小於即將沈積之 之熱膨脹係數，特別县力+括並1 、 材科 ^ 特別疋在此種基板（例如，矽-基板或碳 石曰/ ’較佳是進行氮化物_化合物半導體材料之 :I:二積庙使半導體層序列在沈積溫度時相對於基板而 -到壓縮應力。即，該化合物半導體材料採用一種= 201205647 吊數’其在橫向平面中小於該化合物半導體特料 (intrinsic)栅格常數。在半導體層序列冷卻時，下 性將下降：半導體層序列和基板之間的熱膨服係 在半導體層序列中造成干擾（例如，裂痕）。 μ 在較佳的另一形式中’該塵縮應力須依據半 序列和基板之間的熱膨脹係數之差來調整，使# 層序列在室溫時未受到應力或至少基太 人 十工禾雙到 室溫時的應變（strain)較佳是最多ι〇0/ 符別佳 5 °/〇 ’最佳時最多1 〇/〇。 在一較佳的佈置中’基板具有矽-表面，其設 沈積面。該基板特別是可形成為矽體積基板 (S i 1 i c ο η Ο η I n s u 1 a t 〇 r )-基板。 又石夕-表面疋遠基板之（ill)-面。此種定向， 基板之特徵是較其它的定向具有高的上屈服點 (111 )·面由於其六數字的對稱而特別適用於沈積i 化合物半導體材料。 半導體組件之半導體本體之半導體層序列較 成半導體組件之功能區。換言之，對該半導體組 能具有決定性的區域形成於基板外部。以矽為主 體組件中，1亥組件的至少一部份積體化於石夕-基板 此種半導體組件相比較，基板之由雜質所造成之 之晶體品質對該半導體組件之功能的影響之危險 降。為了使上屈服點提高’可以較高的濃度來施 而不會對該半導體組件之功能造成不利的影響。 在另一種佈置中，半導體本體具有活性區， 之固有 述危險 數之差 導體層 半導體 應力。 時最多 為一種 或 SOI 尹之石夕-。又， IL化物- 佳是形 件之功 之半導 中，與 已下降 性將下 加雜質 其用來 201205647 產生及/或接收輻射。對該組件在操作時 性的活性區因此形成在基板外部。 在另一佈置中，半導體組件形成為 之電子半導體組件，例如，電晶體，其 子移動率較高的電晶體（HEMT)、或形成 之雙載子電晶體（HBT)。 已顯示的事實是，一種基板中可適 使基板之上屈服點提高，此種基板特別由 化合物半導體材料之沈積用之生長基板 然而’此種基板亦可用來沈積其它 半導體材料，其例如以填化物-化合物半 “以磷化物·化合物半導體材料為主 是指’半導體本體（特別是活性區
AlnGamIni_n mP，其中 1，0$ m各] 佳為n^O及/或m#〇。因此，此材料未 之以數學所表示之準確的組成。反之， 種或多種摻雜物質以及其它成份，這些 改變此材料之物理特性。然而，為了簡 式只含有晶格（A1，G a，I η, P)之主要成份 之一部份亦可由少量的其它物質來取代 在沈積之後，特別是冷卻至室溫之 方式將該基板去除或薄化，這例如藉由 式或藉由相參的輻射來達成。在去除該 體層序列固定在載體上。該載體特別是 導體層序列獲致穩定。 的效率具有決定 一種較佳是活性 大致上是—種電 為具有異質接面 當地形成雜質以 I合作為氮化物- 〇 的化合物 導體材料為主。 ’’在此處之意義 )較佳是包括 1且n + m各1，較 必含有上述形式 此材料可具有一 成份基本上不會 單之故，上述形 ，這些主要成份 〇 後’至少以區域 機械式、化學方 基板之前，半導 可機械式地使半 201205647 半導體組件中可將生長基板 稱為薄膜_半^㈣。 &料導體組件 且其=特：，極體-晶片可形成為薄膜_半導體組件 文特別疋以下各特徵之至少一種： 一在鲕射產生用的磊晶層序列之面向載體元件之第 I面上施加或形成一種反射層’其使蟲晶層序列中所 生的電磁輻射之至少一部份反射回到磊晶層序列中。 -此磊晶層序列具有一種在20微米或更小範圍中的 厚度’特別是在1 〇微米之範圍中。 -此磊晶層序列包含至少一種半導體層，其至少一面 有混σ結構。在理想狀況下，此混合結構可使磊晶層 序列中的光達成一種近似遍歷（ergodic)之分佈，即，該 光具有一種儘可能遍歷之隨機雜散特性。 薄膜-發光二極體晶片之基本原理例如已描述在文 件 I. Schnitzel· et al·，Appi. Phys. Lett. 63(16)，18 October 1 993, page 2174-2176中，其已揭示的内容藉由 參考而併入此處。 薄膜-發光二極體晶片很類似於—種藍伯 (Lambertian)表面輕射器，且因此特別適合用於車頭燈 中 〇 上述方法和上述基板特別適合用來製造上述半導體 組件。因此’與半導體組件有關的特徵亦適用於上述方 法或基板且反之亦然。 本發明之其它特徵、佈置和適用性以下將依據與圖 式有關的實施例來說明。 201205647 【實施方式】 各圖式中相同-、相同形式或作用相同的各組件分別 設有相同的參考符號。 各圖式和各圖式中所示的各元件和各元件之間的大 小比例未必依比例繪出。反之，為了清楚及/或易於理 解，各圖式的一些元件已予放大地顯示出。 圖1顯示半導體組件1之第一實施例，其舉例地形 成為薄膜-發光二極體晶片。 半導體組件1具有半導體本體2，其包括半導體層 序列。半導體層序列形成半導體本體且較佳是以磊晶方 式（大致上是藉由MOVPE或MBE)而沈積在基板3上。 基板3中形成雜質 在栅格位置處或相鄰的栅格位置之間。特別是一種體積_ 矽-基板適合用作基板。然而，亦可使用s〇卜基板。基板 較佳是在（111)-方位中具有一與半導體本體相面對的表 面。此方位中，矽具有高的上屈服點。 高的導熱性。另外’特別是在與其它生長基板比：::疋 石^基板可大面積地^本有利地用於氮化物化合物半 體材料(例如，藍寶石、碳化矽或氮化鎵)中。 之二！二較佳是以介於1 X 1 °14 cm·3 (含)和1 X 1。2。cm-3 :間的派度而施加於基板中。雜質 或未具有電活性。 战為具有電活性 雜質較佳是具有碳 雜質之濃度較佳是介於 之間，特別佳時是介於 、氮、硼或氧。在氣、碳和硼中， IxiO'm·3(含)和 lM〇2〇cm.3⑷ …〇18cm-3(含）和 lM〇2〇cm_3(含） -10- 201205647 之間。在6氮中，雜質之濃度較佳是介於…〇 和 lxl〇cm3(含、夕 pa ) (3)之間。又，可形成具有至少二種上述 材料（例如，氧和碳、吱s 4咖、 上這 厌次氧和硼）之雜質。 藉由上述漠廑，|,丨为, 積半導體本體2之半導體層 θ s丨 于員又至J種至少〇·5 CJPa之應力（較佳 是至少1.0 GPa之鹿力、而丁 A * 心刀）而不會發生塑性變形。 :導體本體2具有中間區25,其與該基板3相鄰。 在該中間區之遠離該基板之此側上形成一個組件區2卜 半導體本體 2之夕加丨 之夕個半導體層分別以
AlnGamIni_n.mN 為主，其中 〇 一 各 m^l 且 n + m ^ 1。 組件區21具有-用來產生輻射之活性區23,：配 置在第：半導體層22和第二半導體層24之間。 在半導體組件操作時，雷矜恭 町包何載體可經由第一接觸區 91和第一接觸區92而由不同的你丨 二 w个u的側面注入至活性區23中 且在s亥處重組而發出輕射。 種"於2微米（含）和8微 於4微米（含）和5微米（含） 1之形式，較大或較小的 該組件區2 1較佳是具有一 米（含）之間的厚度，特別佳時介 之間。然而，依據半導體組件 厚度亦是適當的。 為了防止輻射被該基3吸收’可在活性@ η和基 板3(特別是在該組㈣21之面向該中_ μ之此^ 之間形成-種佈拉格(Bragg)_鏡面，其在操作時使已發出 之輻射反射至基板中。 該中間區25之多個丰莫# + 夕1u牛導肢層主要是用來使對操作 具有決定性之組件區21之半導體層之品質提高。 -11- 201205647 a亥中間區2 5具有核化-和缓衝層2 6、接面層2 7和應 力區28，其依序沈積在基板上。與基板3相鄰之核化_ 和緩衝層26形成在A1N之基底（basis)上。此層用來使基 板3生成胚層且具有5 0奈米至3 0 〇奈米之間的厚度，例 如，200奈米。隨後所配置之接面層以A1GaN為主且例 如用來逐步地或連續地使鎵-含量提高。 應力區28用來在沈積溫度時形成壓縮的應力。在沈 積之後的冷卻過程中，此壓縮的應力可完全地或至少一 部份地補償該基板和半導體本體2之半導體層序列之門 由於熱膨脹係數之差所造成的拉應力。__層適用於應 力區’其中埋置著-個或多自A1GaN•層例如，2至3 個A1GaN-層。應力區之厚度較佳是介於2微米和3微米 之間’例如，2.5微米。 5%，大部份情況下較佳為最多i 〇/。 中間區2 5廣泛地與隨後的 田认甘a 、"、件區無關且因此亦可 用於其匕的光電組件或電子組件中。 例如’上述實施例之半導髀 V验組件亦可另外形成Λ番 子+導體組件，其大致上是用 ^珉馮電 技夕主道a* ;向頻技術或功率電子雷 之半導體組件。例如，能以電晶 電 办姓』、. 體（例如HBT或ΗΕΜτ、 末構成半導體組件。在此種情况下…戈ΗΕΜΤ) 之組件區21具有用來顯示各別 4區25上 之功能層，例如，具有至少一用：電子半導體組件特徵 體芦、弋 ,., Α幵> 成異質接面之半違_ 體層或一形成有二維電子氣體千導 層。各功处厗# 士士 （在ΗΕΜΤ之情況下）之 合功此層因此形成在基板λ 1 J之 之外部。可在基板中施 -12- 201205647 加雜貝4以使上屈服點提高，且因此使半導體層之沈積 之均勻性獲得改良，但雜質不會對該半導體組件之功能 造成不良影響。 半導體層序列然後在半導體組件中繼續處理，圖2八 至圖2D顯示半導體層序列之製造方法之實施例。此方法 舉例性j依據薄膜·發光二極體晶片之製造來描述，為了 使圖式簡化，只顯示半導體層序列之用來形成半導體組 件之半導體本體之區域。 作為生長基板，可製備一種適當地設有雜質4之基 板3此基板例如藉由Czochralski-方法或藉由浮動區域 -方法來製成。 以浮動區域_方法製成之基板3之特徵是較佳之晶體 。口質。用來形成雜質之材料可在製程中提供，使其在基 板之晶體中形成在栅格位置處或柵格位置之間。 土 在基板3上以蟲晶方式沈積半導體層序列2〇，其具 有中間區2 5和組件區21，這些區能以圖1所示的方 來形成（圖2A)。 ^ 較佳疋以一種濃度來施加雜質4，使半導體居序 之沈積可在彈性變形之區域（即，上屈服點下方）中進行J 在沈積時該基板較佳是藉由雜質4而持續保持在 約100(TC之溫度、以及至少0.5GPa(特別佳時是至少 GPa)之應力中而未發生塑性變形。 . 在沈積該半導體層序列20之後，其繼續在半導體組 件中處理。在薄膜-半導體晶片之製造中，如圖2B所示， 半導體層序列藉由連接層6而固定在載體8上，該連接 -13- 201205647 層6例如是焊劑層或可導電之黏合層。 載體8不必滿足一種生長基板所需之高的曰 且·5Γ # 日3體特性 且】就其它特性（例如，高的導熱性）來選取。例如 錯或碎化鎵、或陶瓷（例如，氮化鋁或氮化發、 道挪U ’〈類的丰 導體材料適合用作載體。 千 在上述固定之前’在該載體8和半導體層序列2 間形成一鏡面層7。此鏡面層用來使活性區23 之
AtL ^ , 在Ί呆作時 厅產生之輻射發生反射。此鏡面層較佳是含 、. 楂對該 /性區所產生的輻射具有高反射性的金屬或金屬合金。 例如’在可見光譜區中’適合使用鋁、銀、錢、纪、、錄 或絡作為鏡面層之材料。 ' 載體8用來使半導體層序列2〇獲得機械上的穩定 性。基板3因此已不需要而可去除，這例如以濕式化學 蝕刻（圖2C)來去除。或是，亦可使用機械方法，其大致 上疋研磨、抛光或磨光。 在該基板3已去除之後，半導體層序列之遠離該載 體8之表面設有一種結構29(例如，粗糙面）。這樣可使 活性區中所產生之輻射之發出效率提高。 該中間區25之材料的一部份被去除以形成該結構 29。例如，可將該核化_和緩衝層％以及該接面層27完 全去除，使該結構29可形成在該應力區29中。 形成（大致上是藉由蒸鍍或濺鍍）第一接觸區9丨和第 二接觸區92以使電荷載體注入至活性區23中。已形成 之溥膜-半導體組件顯示在圖2 d中。 圖3A至圖3D所顯示之半導體組件之製造方法之第 -14- 201205647 後 明 置 之 延 形 第 層 來 層 終 其 性 層 互 致 由 像 二施例不同於第-實施例之處是半導體層序列2〇之 繽處理。待製成之半導體組件之後續處理或特性中未 顯描述出之步驟可像第一實中一 Λ Τ 樣地進行或設 。半導體層序列20本身之製造可參考圖^來進行。 二3B所示，半導體層序列2〇中由遠離該基板3 1 =形成…其經由該活性區23而向内 伸至弟一半導體層22中。 各凹口 55中以第 '終端層51來與第 成電性接觸。 干导體層22 第—半導體層24盘第-狄^山麻 一 u ，、第—終鈿層52形成電性接觸。 一鳊層以區域方式在半導體層序歹"〇和第一故端 :1之間延伸。第二終端…操作時較佳是另; =區23中所產生之輕射發生反射。特別是該：面 :所提及的多種材料之一種適合用於第二終端層。各 端層5 1、52可藉由蒸鍍或濺鍍施加而成。 在沈積第終端層51之前，施加一種隔離層$3， 覆盍各凹口 5 5之侧面。因此，防止了活性區2 3之電 上的短路。又，第一隔離層以區域方式而在第—終端 5 1和第二終端層52之間延伸，使各層之間在電性上 相隔離。例如，氧化物（大致上是氧化矽）或氮化物（大 上是氮化矽）適合用作隔離層。 在該半導體層序列20之遠離該基板3之此側上，藉 一種連接層6而固定著載體8。此載體和該連接層可 圖2Α至圖2D所示的第一實施例的方式來形成。 如圖3C所示，基板3、核化-和緩衝層26以及接面 201205647 層2 7被去除。然後，笛一 曼第—終端層W藉由該丰 列20之區域式的去除而裸露出來。 +導體層序 半：體本體2之遠離該載體8之輻射發出面2〇〇 a 一種結構29以使發出效率提高。這二 52裸露之前或之後進行。形成第-接觸 觸區92以達成外部之電性接觸，其中第—接觸乂7 由第一終端層5丨而與第—半導體層22形 。°經 接’且第二接觸區92經由第二終端層52而心性= 體層24形成導電性的連接。 一第一+導 -第一接觸區92在橫向中與半導體本體2相 輻射發出面200因此；W μ m山 以未具備-種外部電性接觸區。由該 輻射發出面所發出之輻射功率因此可提高。 本實施例中，各接觸區9卜92配置在載體8之不同 側。然而，各接觸區亦可配置在相同側。 一圖4中顯示不同基板之曲率c(以來表示）之測 量結果作為沈積㈣t(以秒來表示)之函數的圖，各基板 具有不同濃度之雜質。在所示之大約92〇〇秒之沈積期 間’分別以磊晶方式生長了厚度大約4微米之半導體材. 料。 曲線401和4〇2顯示二個以浮動區域_方法製成之矽 基板之曲率C，該二個矽-基板之不同處是雜質之濃度。 Λ 〇 2所對應的基板之特徵是：其相對於曲線4 〇 1所 屬的基板而5具有氮之雜質已適當地提高。氮-雜質之濃 度大約是1〇14 cm-3。 曲線403涉及Czochralski-方法所沈積之基板，其氧 • 16 - 201205647 -雜質之濃度大約是l〇17 cm·3。 全部的曲線在所示的範圍中隨著沈積期間的增加而 顯示該曲率之上升。曲線403在4500秒和9000秒之間 的範圍中顯示一廣範圍之線性延伸’其具有基本上相同 的斜率。反之，曲線401和402中該斜率分別在7〇〇〇秒 之後以跳躍方式而具有大的斜率。就曲線4 〇 1而言，該 區域（其中該斜率大於線性區域中的斜率）偏移至較小的 時間’即’偏移至較小的層厚度。此種特性以及與該曲 線402相比時有較大的斜率顯示了 ：曲線4〇丨中塑性變 形一方面較早開始且另一方面較強地顯現出來。 因此，各測量曲線顯示：雜質濃度最高的基板具有 最小的曲率。於是，藉由適當的雜質，可將曲率變小， 使基板上橫向中的沈積可特別均勻地進行。 本專利申請案主張德國專利申請案1 0 2 0 1 〇 〇 2 7 411.9之優先權’其已揭示的整個内容在此一併作為參 考。 本發明當然不限於依據各實施例中所作的描述。反 之’本發明包含每一新的特徵和各特徵的每一種組合， 特別是包含各申請專利範圍_或不同實施例之各別特徵 之每一種組合’當相關的特徵或相關的組合本身未明顯 地顯示在各申請專利範圍中或各實施例中時亦屬本發 明。 【圖式簡單說明】 圖1是半導體組件之第—實施例之切面圖。 圖2A至圖2D是依據切面圖所示之各中間步驟來製 -17- 201205647 造半導體組件時的方法之第一實施例。 圖3 A至圖3 D是依據切面圖所示之各中間步驟來製 造半導體組件時的方法之第二實施例。 圖4是不同的基板之曲率C之測量結果作為沈積期 間t之函數的圖。 【主要元件符號說明】 1 半導體組件 2 半導體本體 20 半導體層序列 200 輻射發出面 21 組件區 22 第一半導體層 23 活性區 24 第二半導體層 25 中間區 26 核化-和緩衝層 27 接面層 28 應力區 29 結構 3 基板 30 表面 4 雜質 51 第一終端層 52 第二終端層 53 隔離層 -18- 201205647 55 凹口 6 連接層 7 鏡面層 8 載體 91 第一接觸區 92 第二接觸區 401 、 402 、 403 曲線 -19-

Claims (1)

  1. 201205647 七、申請專利範圍： 1 · 一種半導體組件（1 )，包括以氮化物-化合物半導體材 料為主之半導體本體以及上面配置著該半導體本體 之基板，該半導體組件之特徵為：該基板中適當地形 成雜質（4)。 2.如申請專利範圍第1項之半導體組件，其中該雜質 用來使該基板之上屈服點提高。 3 .如申請專利範圍第1或2項之半導體組件，其中該 基板具有石夕-表面（30)。 4. 如申請專利範圍第3項之半導體組件，其中該表面 (30)是（1 1 1)-面。 5. 如申請專利範圍第1至 4項中任一項之半導體組 件’其中該基板是砍體積-基板。 6. 如申請專利範圍第1至5項中任一項之半導體組 件，其中形成該雜質，其濃度介於lxl〇14cm·3(含） 和 1 X 1 02 0 c ηΤ3 之間。 7. 如申請專利範圍第1至6項中任一項之半導體組 件，其中該雜質含有碳、氮、硼或氧。 8. 如申請專利範圍第1至7項中任一項之半導體組 件，其中該半導體本體具有活性區（23)，其用來產 生及/或接收輻射。 9. 如申請專利範圍第1至7項中任一項之半導體組 件，其形成為電子半導體組件。 1 0. —種用來沈積氮化物-化合物半導體材料之基板 (3)，其特徵為該基板中適當地形成雜質（4)以使上 -20- 201205647 屈服點提高。 1 1. 一種基板（3)之應用，該基板中適當地形成雜質（4) 以使該基板之上屈服點提高，該基板作為氮化物-化合物半導體材料用之生長基板。 12.—種以氮化物-彳匕合物半導體材料為主之半導體層 序列（20)之製造方法，其特徵為該半導體層序列沈 積在基板（3)上，該基板中適當地形成雜質（4)。 1 3 .如申請專利範圍第1 2項之製造方法，其中在沈積 該半導體層序列之後至少以區域方式將該基板去 除或將該基板薄化。 1 4.如申請專利範圍第1 2或1 3項之製造方法，其中該 半導體層序列是在一種沈積温度時相對於該基板 而受到壓縮應力沈積而成。 1 5 .如申請專利範圍第1 2至1 4項中任一項之製造方 法，其中該半導體層序列劃分成如申請專利範圍第 1至9項中任一項所述之多個半導體組件（1)。 -21 -
TW100124746A 2010-07-15 2011-07-13 Semiconductor component, substrate and method for manufacturing a semiconductor layer sequence TW201205647A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010027411A DE102010027411A1 (de) 2010-07-15 2010-07-15 Halbleiterbauelement, Substrat und Verfahren zur Herstellung einer Halbleiterschichtenfolge

Publications (1)

Publication Number Publication Date
TW201205647A true TW201205647A (en) 2012-02-01

Family

ID=44532778

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100124746A TW201205647A (en) 2010-07-15 2011-07-13 Semiconductor component, substrate and method for manufacturing a semiconductor layer sequence

Country Status (7)

Country Link
US (1) US20130200432A1 (zh)
EP (1) EP2593963A1 (zh)
KR (1) KR20130044324A (zh)
CN (1) CN103003917A (zh)
DE (1) DE102010027411A1 (zh)
TW (1) TW201205647A (zh)
WO (1) WO2012007350A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5729182B2 (ja) * 2010-08-31 2015-06-03 株式会社リコー ｎ型ＩＩＩ族窒化物単結晶の製造方法、ｎ型ＩＩＩ族窒化物単結晶および結晶基板
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
CN103887395A (zh) * 2012-12-19 2014-06-25 晶元光电股份有限公司 发光元件
KR102222215B1 (ko) * 2013-05-15 2021-03-03 루미리즈 홀딩 비.브이. 기판내에 산란 특징을 갖는 led
DE102016203298B3 (de) * 2016-03-01 2017-03-23 Nasp Iii/V Gmbh Verfahren zur Charakterisierung von Halbleitermaterialien
JP7378562B2 (ja) * 2021-10-27 2023-11-13 財團法人工業技術研究院 平衡応力を有する半導体基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3712668A1 (de) * 1987-04-14 1988-10-27 Hans J Scheel Verfahren und vorrichtung zur zuechtung von kristallen nach der czochralski-methode
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
TWI240439B (en) * 2003-09-24 2005-09-21 Sanken Electric Co Ltd Nitride semiconductor device and manufacturing method thereof
JP2007095858A (ja) * 2005-09-28 2007-04-12 Toshiba Ceramics Co Ltd 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
JP5309452B2 (ja) * 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
US7825432B2 (en) * 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
US8304809B2 (en) * 2007-11-16 2012-11-06 Furukawa Electric Co., Ltd. GaN-based semiconductor device and method of manufacturing the same
JP5568837B2 (ja) * 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法
FR2929445B1 (fr) * 2008-03-25 2010-05-21 Picogiga Internat Procede de fabrication d'une couche de nitrure de gallium ou de nitrure de gallium et d'aluminium
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
US7983317B2 (en) * 2008-12-16 2011-07-19 Corning Incorporated MQW laser structure comprising plural MQW regions
US20130234185A1 (en) * 2012-03-06 2013-09-12 Landauer, Inc. Doped sapphire as substrate and light converter for light emitting diode

Also Published As

Publication number Publication date
DE102010027411A1 (de) 2012-01-19
EP2593963A1 (de) 2013-05-22
CN103003917A (zh) 2013-03-27
US20130200432A1 (en) 2013-08-08
KR20130044324A (ko) 2013-05-02
WO2012007350A1 (de) 2012-01-19

Similar Documents

Publication Publication Date Title
TWI732925B (zh) 與工程基板整合之電力元件
US8232557B2 (en) Semiconductor substrate with AlGaN formed thereon and semiconductor device using the same
KR100905977B1 (ko) 광전자 적용 기판 제조방법
TWI300245B (zh)
JP5520942B2 (ja) オプトエレクトロニクス部品の製造方法
US20080315255A1 (en) Thermal Expansion Transition Buffer Layer for Gallium Nitride on Silicon
CN104576861B (zh) 半导体缓冲结构、半导体器件以及制造半导体器件的方法
RU2523747C2 (ru) Iii-нитридный светоизлучающий прибор, включающий бор
TW201205647A (en) Semiconductor component, substrate and method for manufacturing a semiconductor layer sequence
US8222663B2 (en) Light emitting device and method of manufacturing the same
US8680569B2 (en) Method for manufacturing gallium oxide based substrate, light emitting device, and method for manufacturing the light emitting device
KR20050084774A (ko) 질화 갈륨계 디바이스 및 그 제조 방법
KR20130060305A (ko) 반도체 소자 및 반도체 소자의 제조 방법
US20100224854A1 (en) Light emitting device
US8772800B2 (en) Semiconductor light-emitting device
KR20090008401A (ko) 복합 기판 및 이를 위한 제조 방법
CN114582972A (zh) 一种gaafet器件及其制备方法
KR101064068B1 (ko) 발광소자의 제조방법
JP5528120B2 (ja) 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス
Kumabe et al. Space–Charge Profiles and Carrier Transport Properties in Dopant‐Free GaN‐Based p‐n Junction Formed by Distributed Polarization Doping
JP6266490B2 (ja) 半導体装置およびその製造方法
KR101942528B1 (ko) 에피텍셜 기판 및 그 제조 방법
US8987026B2 (en) Semiconductor light emitting device
RU2507634C1 (ru) Полупроводниковый прибор и способ его изготовления
KR20100105073A (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드