DE102015104820B4 - Herstellung eines opto-elektronischen Halbleiterbauelements - Google Patents

Herstellung eines opto-elektronischen Halbleiterbauelements Download PDF

Info

Publication number
DE102015104820B4
DE102015104820B4 DE102015104820.5A DE102015104820A DE102015104820B4 DE 102015104820 B4 DE102015104820 B4 DE 102015104820B4 DE 102015104820 A DE102015104820 A DE 102015104820A DE 102015104820 B4 DE102015104820 B4 DE 102015104820B4
Authority
DE
Germany
Prior art keywords
layer
area
mask
layer stack
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015104820.5A
Other languages
English (en)
Other versions
DE102015104820A1 (de
Inventor
Daniel Gaebler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE102015104820.5A priority Critical patent/DE102015104820B4/de
Priority to US15/082,471 priority patent/US20170025451A1/en
Publication of DE102015104820A1 publication Critical patent/DE102015104820A1/de
Application granted granted Critical
Publication of DE102015104820B4 publication Critical patent/DE102015104820B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

Verfahren zur Herstellung eines opto-elektronischen Halbleiterbauelements (2,27), mit den Schritten ...- Bereitstellen eines Schichtenstapels (1,26) mit zumindest einer Metallisierungs-Struktur (7,7'), die mindestens eine Kontaktierungsstelle (8,11) zum elektrischen Kontaktieren des Halbleiterbauelements (2,27) aufweist;- der Schichtenstapel (26) mit mindestens einer dielektrischen Schicht (12) und mit mindestens einer Halbleiterschicht (3), wobei die Halbleiterschicht (3) zumindest einen funktionalen Bereich (6) aufweist, ausgebildet als Schnittstelle für eine elektromagnetische Strahlung;- Abtragen oder Entfernen von Material des Schichtenstapels (1,26) durch ein gemeinsames Abtragen oder Entfernen in lokalen Bereichen (17,20) über der zumindest einen Kontaktierungsstelle (8) und über dem funktionalen Bereich (6), wobei eine Maske (16) auf den Schichtstapel (1, 26) aufgebracht wird und das lokale Abtragen oder Entfernen unter Verwendung der Maske (16) erfolgt, die Maske (16) durch ein fotolithographisches Verfahren hergestellt wird und zur Herstellung der Maske (16) eine zur Freilegung der Kontaktierungsstelle (8, 11) vorgesehene Ätzmaske (16) modifiziert wird;- wodurch zwei unterschiedlich tiefe Fenster (18,24;18',24') zur Kopplung des Halbleiterbauelements (2,27) mit der Umgebung freigelegt oder gebildet werden.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines opto-elektronischen Halbleiterbauelements und eine integrierte Schaltungsstruktur mit einer Mehrzahl von Halbleiterbauelementen.
  • Mit integrierten Schaltungsstrukturen oder integrierten Schaltungen (ICs) können elektrische Schaltkreise auf kompakte Weise auf einem einzelnen elektronischen Baustein verwirklich werden. Dabei weist die integrierte Schaltungsstruktur ein bestimmtes Schaltkreisdesign auf, welches sich je nach der verlangten Funktion unterscheidet, und ist ferner mit mehreren elektrische Eingängen und Ausgängen zur Versorgung und Kommunikation mit der Umgebung ausgestattet.
  • Typischerweise wird die integrierte Schaltungsstruktur mit einer Vielzahl von Halbleiterbauelementen, wie beispielsweise MOSFETs, Dioden, oder anderen Komponenten verwirklicht. Ein Vorteil der Verwendung von Halbleiterbauelementen ist hier unter anderem, dass diese in großer Anzahl nach standardisierten Prozessierungen hergestellt und angeordnet werden können, wobei die elektrischen Eigenschaften der Halbleiterbauelemente durch die Art des jeweiligen gewählten Herstellungsverfahrens hinreichend genau eingestellt werden.
  • Eine integrierte Schaltungsstruktur wird im Allgemeinen umso komplexer und leistungsfähiger ausgelegt sein, desto mehr Halbleiterbauelemente in der Schaltungsstruktur integriert werden können. Ein wichtiger Parameter ist dabei die Anzahl der einzelnen Halbleiterbauelemente, die pro Fläche auf einem Chip angeordnet werden. Dabei müssen die einzelnen Komponenten innerhalb des Chips jeweils kontaktiert und verdrahtet werden, was bei den Prozessschritten zur Herstellung der integrierten Schaltungsstruktur zu berücksichtigen ist.
  • Zur Herstellung von integrierten Schaltungsstrukturen werden typischerweise eine Vielzahl von bestimmten Schichten sukzessive übereinander angeordnet, wobei jede der einzelnen Schichten eine bestimmte Funktion hat, die in Zusammenhang mit dem zu erreichenden Zweck der Schaltung steht. Beispielsweise umfasst ein typischer Schichtstapel eine oder mehrere Halbleiterschichten, dielektrische Schichten, Isolationsschichten, und metallische Schichten. Üblicherweise werden die Halbleiterschichten stellenweise dotiert, um elektrische Eigenschaften beispielsweise eines Transistors zu verwirklichen. Die metallischen Schichten werden dazu verwendet, Elektroden und Verdrahtungen einer Metallisierungsstruktur aufzubauen, und die dielektrischen Schichten und Isolationsschichten dienen insbesondere als Abstandshalter und zur Isolation der anderen Komponenten.
  • Bei dem Aufbau von integrierten Schaltungsstrukturen mit Halbleiterbauelementen können die Halbleiterbauelemente bevorzugt gemäß einer CMOS-Struktur angeordnet werden. Dabei wird jeweils ein p-Kanal-Element mit jeweils einem n-Kanal-Element im Wesentlichen symmetrisch kombiniert, um geometrisch nebeneinander angeordnet und über gemeinsame Anschlüsse ansteuerbar zu sein. Durch CMOS-Elemente können beispielsweise Logikoperationen durchgeführt werden, ohne dass weitere Elemente wie ein zusätzlicher elektrischer Widerstand in der Schaltungsstruktur vorhanden sein muss.
  • Ferner werden Halbleiterbauelemente und integrierte Schaltungsstrukturen oft mit optoelektronischen Merkmalen (oder Einflusszonen) versehen, so dass auf diese Weise die Vorteile der Halbleitertechnologie auch bei solchen Anwendungen eingesetzt werden können, bei denen eine Ankopplung mit der Umgebung gezielt mittels elektromagnetischer Strahlung erfolgt. Beispielsweise können lichtabsorbierende Bereiche einer Halbleiterschicht vorgesehen sein. Hierzu sind im Stand der Technik eine Vielzahl von unterschiedlichen Modulen, beispielsweise optische Sensoren, UV-Licht-Sensoren, oder Fotodioden bekannt. Integrierte Schaltungsstrukturen mit optoelektronischen Fähigkeiten sind vorzugsweise mit der CMOS-Technologie gefertigt.
  • Um bei Bauelementen mit einem optoelektronischen Bereich oder Einfluss die Effizienz der Ankopplung mit der Umgebung zu erhöhen, wird angestrebt, die Absorptions- und Reflexionsverluste der empfangenen oder ausgesandten Strahlung zu minimieren. Dazu wurden im Stand der Technik unterschiedliche Maßnahmen vorgeschlagen, wie Entspiegelungen durch Antireflexionsbeschichtungen oder Mottenaugenstrukturen.
  • WO 2011/039568 A1 zeigt ein Halbleiterbauelement mit einer Fensteröffnung als Schnittstelle zur Umgebungsankopplung bekannt, wobei bei der Erzeugung der Fensteröffnung eine Gate-Struktur als Ätzstoppschicht verwendet wird. Ferner wird das Aufbringen einer Antireflexionsbeschichtung in das Fenster beschrieben.
  • US 2010/0117108 A1 veranschaulicht, wie ein lichtempfindlicher aktiver Bereich zur Entspiegelung eine Oberfläche mit nadelartigen Erhebungen erhält.
  • DE 10 2006 027 969 A1 ist ein Halbleiterbauelement mit integrierter Optik, das eine mit „Mottenaugen-Strukturen“ versehene Oberfläche umfasst. Zu Mottenaugen vgl. http://www.jenoptik.com/de-Entspiegelungen-ahmen-Optik-Mottenaugen-nach abgerufen am 18. Mai 2014.
  • Bei den bekannten Lösungen werden die Grenzflächen selbst strukturiert oder modifiziert. So führen Mottenaugenstrukturen zu einer Oberflächenvergrößerung, durch die sehr oberflächennah generierte Elektron-Loch-Paare der absorbierten hochenergetischen Photonen der UV-Wellenlängen eine größere Wahrscheinlichkeit haben zu rekombinieren, bevor sie sicher durch einen pn-Übergang detektiert werden können.
  • Ferner steigt durch die Ergänzung von Entspiegelungs-Schichten die Komplexität der zu fertigenden Schichtstapel, was mit steigender Integrationsdichte und daraus resultierend zunehmender Anzahl an Verdrahtungsebenen in einem CMOS Schaltkreis noch im verstärkten Maße der Fall ist.
  • US 2009 / 0 189 233 A1, insbesondere seine 4 zeigt ein Verfahren zur Herstellung eines opto-elektronischen Halbleiterbauelements (optical image sensor device, siehe dort Absatz [0013]), mit den folgenden Schritten
    • - Bereitstellen eines Schichtenstapels (siehe dort 6) mit zumindest einer Metallisierungs-Struktur (M3), die mindestens eine Kontaktierungsstelle (M3 der 6) zum elektrischen Kontaktieren des Halbleiterbauelements aufweist;
    • - der Schichtenstapel mit mindestens einer dielektrischen Schicht (60) und mit mindestens einer Halbleiterschicht (10), wobei die Halbleiterschicht zumindest einen funktionalen Bereich (dort 17) aufweist, ausgebildet als Schnittstelle für eine elektromagnetische Strahlung (pixel elements, Absatz [0013]).
  • Der Erfindung liegt die Aufgabe zugrunde, die Einkopplungs- und/oder Absorptionsverluste von Licht in CMOS-Silizium oder andere Halbleiter mit möglichst geringem Prozessaufwand zu verringern.
  • Zur Lösung wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements gemäß Anspruch 1 vorgeschlagen.
  • Ein Aspekt der Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements (Anspruch 1). Das Verfahren hat die folgenden Schritte.
    • - Bereitstellen eines Schichtstapels mit einer Metallisierungsstruktur, die zumindest eine Kontaktierungsstelle zum elektrischen Kontaktieren des Halbleiterbauelements, mindestens eine dielektrische Schicht, und mindestens eine Halbleiterschicht aufweist, wobei die mindestens eine Halbleiterschicht einen funktionalen Bereich hat, der als Schnittstelle für elektromagnetische Strahlung, z.B. UV- oder sichtbares Licht, verwendbar ist;
    • - ein lokales Abtragen oder Entfernen von Werkstoff aus dem Schichtstapel über ein gemeinsames Freilegen, insbes. Ätzen in Bereichen über der (zumindest einen) Kontaktierungsstelle und über dem (zumindest einen) funktionalen Bereich; dazu wird eine Maske auf den Schichtstapel aufgebracht;
    • - so wird je zumindest ein Fenster zur optischen und elektrischen Kopplung des Halbleiterbauelements mit der Umgebung gebildet. Die Fenster haben prozessbedingt eine unterschiedliche Tiefe.
  • Das gemeinsame Freilegen, insbes. Ätzen, in den Bereichen über der (zumindest einen) Kontaktierungsstelle und über dem (zumindest einen) funktionalen Bereich ist zeitlich gleichzeitig, zumindest anfangs, und nach dem Ende des Freilegens des Fensters zur elektrischen Kopplung (also dem Stopp des z.B. Atzens) das Fenster zur optischen Kopplung mit der Umgebung noch weiter ausgebildet, also tiefer freigelegt. Die Fenster haben so prozessbedingt eine unterschiedliche Tiefe und das Freilegen erfolgt zeitlich einen wesentlichen Abschnitt lang „gemeinsam“ oder gleichzeitig, aber nicht für die gesamte „vorbestimmte“ Dauer des Freilegens.
  • Ein Vorteil jeder der Erfindung liegt darin, dass bei einem Halbleiterbauelement oder einer integrierten Schaltungsstruktur ein Fenster zu einem optoelektronisch funktionalen Bereich auf besonders einfache Weise geschaffen wird. Dadurch kann eine verbesserte Kopplung durch elektromagnetische Strahlung mit der Umgebung erreicht werden, wobei dies unter Verwendung von bestehenden Prozessschritten und somit kosteneffizient erfolgt. Dies gilt insbesondere für einen CMOS-Prozess, der in seiner Abfolge und Ausführung unangetastet bleiben kann.
  • Der funktionale Bereich der Halbleiterschicht kann einen lichtemittierenden Bereich oder einen lichtempfindlichen Bereich, insbesondere einen UV-lichtempfindlichen Bereich, umfassen. Somit kann auf einfache Weise ein UV-Fenster bei einer Integrierten Optik geschaffen werden.
  • Die Erfindung ist aber nicht auf Anwendungen mit UV-Licht beschränkt, sondern kann prinzipiell bei allen Arten von Halbleiterbauelementen mit integrierter Optik angewandt werden.
  • Nach einer vorteilhaften Ausführungsform der Erfindung wird eine Schaltungsstruktur mit integrierter Optik geschaffen, bei der die Hableiterbauelemente eine CMOS-Struktur bilden.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung ist das verwendete Ätzverfahren selektiv und wird für eine vorbestimmte Freilegedauer (als z.B. Ätzdauer) durchgeführt, so dass das Ätzen nach einer Zeit, die kürzer ist als die vorbestimmte Ätzdauer, an den Kontaktierungsstellen enden, aber in dem Bereich, der über dem zumindest einen funktionalen Bereich liegt, weiter fortschreitet.
  • Es wird dazu eine Maske, insbesondere eine Ätzmaske auf den Schichtstapel aufgebracht, so dass das Freilegen unter Verwendung der aufgebrachten Maske erfolgt. Alternativ oder zusätzlich können selbstjustierende Verfahren verwendet werden.
  • Die Metallisierungsstruktur kann in die dielektrische Schicht integriert sein, so dass durch das Ätzen die dielektrische Schicht über dem zumindest einen funktionalen Bereich tiefer abgetragen wird als in dem Bereich über der Kontaktierungsstelle. Wenn mehrere Kontakte und optische Bereiche lateral verteilt sind, ist von mehreren solchen Bereichen die Rede, zumindest aber ein Bereich zur elektrischen Ankoppelung und ein Bereich zur optischen Ankoppelung.
  • Zur Herstellung der Maske wird eine bereits vorhandene, zur Freilegung der Kontaktierungsstellen vorgesehene Maske modifiziert. So kann das beanspruchte Verfahren mit einer Änderung einer bestehenden Maske erfolgen, und es ist keine zusätzliche Maskenebene erforderlich.
  • Die Maske, insbesondere Ätzmaske, kann durch ein fotolithographisches Verfahren hergestellt werden.
  • Nach einer anderen besonders vorteilhaften Ausführungsform wird durch das Ätzen eine Passivierungsschicht des Schichtstapels geöffnet. Insbesondere in einem CMOS-Schaltkreis treten Reflexionsverluste hauptsächlich an zwei Grenzflächen auf: Einerseits an der Siliziumoberfläche, das heißt zwischen der Oberfläche der Halbleiterschicht und einem angrenzendem Oxid beziehungsweise dem Dielektrikum, und zum andern an der Passivierungsschicht, die als äußerste einhüllende Schutzschicht des CMOS Schaltkreises gegenüber Luft oftmals verspiegelnd wirkt und damit für Reflexionsverluste sorgt.
  • Dadurch, dass hier auch die erste Passivierungsschicht im Bereich des Fensters über dem optoelektronisch funktionalen Bereich entfernt wird, kann die Verminderung eines Absorptionsverlustes als auch eines Reflexionsverlustes weiterhin optimiert werden.
  • So können beispielsweise bei einer herkömmlichen Passivierungsschicht aus Siliziumnitrid, die auf einer SiO2 Isolationsschicht angeordnet ist, die Absorption und Reflexion entsprechend vermindert werden, speziell im UV-Bereich, wo das Licht verstärkt absorbiert wird. Dabei ist zu beachten, dass die Grenzfläche Si3N4/Luft ein wesentlich höheres Brechzahlverhältnis hat und somit stärker reflektiert als die nunmehr neu geschaffene Grenzfläche SiO2/Luft.
  • Die Entfernung der Passivierungsschicht kann hierbei wiederum durch die Änderung einer Maske erfolgen.
  • Gemäß einer Weiterbildung der Erfindung kann ferner vorgesehen sein, dass nach dem Erzeugen des Fensters eine weitere Passivierungsschicht auf den Schichtstapel aufgebracht wird, die in die über den funktionalen Bereichen durch das Ätzen freigelegten Bereiche hineinreicht. Anschließend kann die weitere Passivierungsschicht in den Bereichen, die vormals über den Kontaktierungsstellen durch das Ätzen freigelegt wurden, wieder entfernt werden.
  • Dadurch kann eine Passivierung des optischen Koppel-Fensters erreicht werden, wobei die neu aufgebrachte zweite Passivierungsschicht bedeutend dünner als die ursprüngliche erste Passivierungsschicht sein kann, so dass die Absorptionsverluste nur gering sind.
  • Die Erfindung ist nicht auf bestimme Arten und Formen von Metallisierungsstrukturen beschränkt. So wird nach einer Ausführungsform der Erfindung bevorzugt ein Schichtstapel mit einer Metallisierungsstruktur mit Mehrlagenverdrahtung bereitgestellt.
  • Ferner kann das über dem funktionalen Bereich gebildete Fenster in zumindest einer Richtung eine laterale Ausdehnung haben, die um einen vorbestimmten Faktor oder einen vorbestimmten Betrag größer ist als die laterale Ausdehnung des funktionalen Bereichs.
  • Nach einer sehr bevorzugten Ausführungsform erstreckt sich das optische Fenster über eine Mehrzahl optoelektronisch funktionaler Bereiche.
  • Weiterhin kann sich in einem Bereich des elektrisch koppelnden Fensters, der vorzugsweise lateral neben dem optisch funktionalen Bereich angeordnet ist, eine elektrische Verdrahtung einer Metallisierungsstruktur (oder Komponenten einer Metallapertur) erstrecken.
  • Weitere Ausführungsformen sind in den abhängigen Patentansprüchen definiert und gehen auch aus der folgenden detaillierten Beschreibung hervor.
  • Weitere Ausführungsformen sind in der folgenden detaillierten Beschreibung ausgeführt, wobei auf Zeichnungen Bezug genommen wird, welche dazu dienen, bevorzugten Ausführungsformen auf beispielhafte und stark schematisierte Weise zu veranschaulichen, ohne mit ihren konkreten Aussagen und Ansagen in die Ansprüche hinein gelesen zu werden, wenn dort allgemeinere Begriffe stehen. Im Folgenden werden gleiche oder ähnliche Komponenten in den Figuren mit denselben Bezugszeichen bezeichnet.
    • 1 ist eine schematische Ansicht eines Schichtenstapels 1 eines optoelektronischen Halbleiterbauelements 2 nach einer Ausführungsform der Erfindung.
    • 2 ist eine schematische Ansicht, die einen lateralen Abschnitt 14 des Schichtenstapels des optoelektronischen Bauelements aus 1 zeigt, wobei auf den Schichtstapel ferner eine Opferschicht 15 zur Herstellung einer Maskierung 16 aufgebracht wurde, nach einer Ausführungsform der Erfindung.
    • 3 ist eine schematische Ansicht des Schichtenstapels aus 2 nach einem weiteren Schritt, bei dem die Opferschicht zu einer Maske 16 strukturiert wurde, nach einer Ausführungsform der Erfindung.
    • 4 ist eine schematische Ansicht des maskierten Schichtenstapels aus 3 in einem Zwischenzustand während eines Ätzvorgangs in Bereichen 17 und 20, nach einer Ausführungsform der Erfindung.
    • 5 ist eine die Ansicht des maskierten Schichtenstapels aus den 3 und 4 in einem weiter fortgeschrittenen Zwischenzustand während des Ätzens, wobei das Ätzen bis zur Tiefe h8 (auch h18 für das Fenster 18) einer Kontaktierungsstelle der Metallisierungs-Struktur vorgedrungen ist, nach einer Ausführungsform der Erfindung.
    • 6 ist eine die Ansicht des maskierten Schichtenstapels aus den 3 bis 5 in einem noch weiter fortgeschrittenen Zustand nach Ablauf einer vorbestimmten Ätzdauer, die das optische Fenster 24 der Tiefe h24 bildet, nach einer Ausführungsform der Erfindung.
    • 7 ist eine schematische Ansicht eines Ausgangszustandes eines weiteren Schichtstapels 26 mit einer aufgebrachten Opferschicht 15, wobei im Unterschied zu 1 in dem Schichtstapel mehr Details einer Mehrlagenverdrahtung 7" und 7* dargestellt sind, nach einer weiteren Ausführungsform der Erfindung.
    • 8 ist eine schematische Ansicht des Schichtenstapels aus 7, nach einer Strukturierung, so dass über dem optisch funktionalen Bereich ein Fenster 24' der Tiefe h24' gebildet wird, zur optischen Kopplung mit der Umgebung, und über dem Metall 8 ein weiteres Fenster 18' der Tiefe h18' erzeugt worden ist, nach einer Ausführungsform der Erfindung.
    • 9 ist eine schematische Ansicht eines optoelektronischen Halbleiterbauelements, das dem strukturierten Schichtenstapel aus 8 entspricht, wobei die Opferschicht 15 entfernt wurde.
    • 10 ist eine schematische Ansicht eines optoelektronischen Halbleiterbauelements, wobei im Unterschied zu 9 die zwei unteren Metalllagen 25' der Metallisierungsstruktur 7" und 7* sich in dem optischen Fenster 24' erstrecken.
    • 11 ist eine schematische Ansicht eines optoelektronischen Halbleiterbauelements mit einem Fenster 24 über einem lichtempfindlichen Bereich 6, wobei in dem Fenster und über dem Halbleiterbauelement eine dünne zusätzliche Passivierungsschicht 28 aufgebracht wurde, nach einer Ausführungsform der Erfindung.
  • 1 zeigt eine schematische Ansicht eines Schichtstapels 1 eines optoelektronischen Halbleiterbauelements 2 nach einer ersten Ausführungsform. Das Halbleiterbauelement 2 ist auf einem Substrat (nicht gezeigt) angeordnet und weist eine Halbleiterschicht 3 mit dotierten Bereichen 4 und 5 auf. Beispielsweise kann der erste dotierte Bereich 4 ein Source-Bereich sein, und der zweite dotierte Bereich 5 kann ein Drain-Bereich sein. Zwischen den dotierten Bereichen 4 und 5 ist ein optoelektronisch wirksamer, funktionaler Bereich 6 angeordnet. Er kann lichtempfindlich sein, für sichtbares Licht oder auch speziell UV-Strahlung.
  • Der funktionale Bereich 6 ist in dieser Ausführungsform als UV-lichtempfindlicher Bereich ausgebildet. Durch den UV-lichtempfindlichen Bereich kann hier insbesondere die Leitfähigkeit zwischen den dotierten Bereichen 4, 5 gesteuert werden, indem UV-Licht einer bestimmten Lichtstärke auf den lichtempfindlichen Bereich 6 eingestrahlt wird. Auf diese Weise kann beispielsweise ein UV-Lichtsensor verwirklicht werden. Am allgemeinen kann über den lichtempfindlichen Bereich 6 eine Funktion ähnlich der eines Gates erreicht oder bereitgestellt werden.
  • Das Halbleiterbauelement 2 hat dazuhin beabstandete Metallisierungsstrukturen 7 und 7', die Verdrahtungen und elektrische Kontaktierungen aufweist. Die Metallisierungsstrukturen 7,7' werden bei der Herstellung des Halbleiterbauelements 2 je nach Anwendung und den geometrischen Gegebenheiten des Halbleiterbauelements 2 angepasst. Der Einfachheit halber werden in der 1 lediglich eine erste Kontaktierungsstelle 8, die über eine erste metallische Durchgangsverbindung 8a als Via mit dem ersten dotierten Bereich 4 verbunden ist (Struktur 7'), und eine zweite Kontaktierungsstelle 11, die über eine zweite metallische Durchgangsverbindung 11a als Via mit dem zweiten dotierten Bereich 5 verbunden ist (Struktur 7'), gezeigt. Darüber hinaus kann das Halbleiterbauelement 2 auch noch horizontale Verdrahtungen in der Ebene 8-11 als Bestandteil der Metallisierungsstrukturen 7,7' aufweisen.
  • Die Metallisierungsstrukturen 7 und 7' sind hier in eine dielektrische Schicht 12 integriert, die zur elektrischen Isolierung der restlichen Schichten und der Metallisierungsstrukturen dient. Die dielektrische Schicht 12 kann bevorzugt aus SiO2 oder aus anderen üblichen Materialien gebildet sein. Metallisierungsstruktur 7 ist links, Struktur 7' ist rechts von dem funktionalen Bereich 6.
  • Ferner weist der Schichtstapel 1 eine obere Passivierungsschicht 13 auf, die zum Schutz der darunterliegenden Schichten dient. Die Passivierungsschicht 13 ist nach dieser Ausführungsform aus Si3N4 gebildet, das im sichtbaren Wellenlängenbereich keine oder nur eine sehr geringe Lichtabsorption aufweist, im UV-Bereich jedoch verstärkt das Licht absorbiert. Wie in der 2 dargestellt, wurde der Schichtstapel 1 mit einer Opferschicht 15 versehen, aus der eine Ätzmaske gebildet werden soll.
  • Die Kontaktierungsstellen 8, 11 sollen dazu dienen, elektrische Anschlüsse an Halbleiterbauelement 2 anzubringen, beispielsweise durch Bonding oder durch weitere metallische Durchgangsverbindungen als Vias 8a und 11a. Dazu werden in dem Schicht(en)stapel 1 Öffnungen (sprich „Fenster“) zu den Kontaktierungsstellen 8, 11 erzeugt.
  • 2 zeigt eine schematische Ansicht, die einen lateralen Teilausschnitt 14 des Schicht(en)stapels 1 des optoelektronischen Halbleiterbauelements 2 aus 1 zeigt, nach einer Ausführungsform der Erfindung. Wie in der 2 dargestellt, wurde der Schichtstapel 1 mit einer Opferschicht 15 versehen, aus der eine Ätzmaske gebildet werden soll. Der Einfachheit halber wird hier nunmehr nur noch die erste Kontaktierungsstelle 8 sowie der optoelektronisch funktionale Bereich 6 dargestellt, wohingegen die zweite Kontaktierungsstelle 11, die Durchgangsverbindungen 8a, 11a, sowie die dotierten Bereiche 4 und 5, welche oben bereits erläutert wurden, nicht mehr dargestellt sind.
  • Die Ätzmaske (Pad-Maske) 16, entstanden aus der Schicht 15, dient der Öffnung der Passivierungsschicht 13 und darunterliegender Schichten bis zur obersten Metallverdrahtungsebene, um diese elektrisch kontaktieren zu können.
  • Öffnungen dieser Art werden nicht nur über Bereichen mit Metall in der obersten Verdrahtungsebene erstellt, sondern darüber hinaus auch in Bereichen mit gewünschter Lichteinkopplung. Dadurch, dass das Ätzen tiefer im Siliziumoxid-Isolationsstapel stoppt, wird erreicht, dass über den lichtempfindlichen Bereichen des CMOS-Schaltkreises keine stark UV absorbierende Schicht mehr vorhanden ist.
  • In der folgenden Beschreibung sollen weitere Schritte von Ausführungsformen der Erfindung veranschaulicht werden, durch die ein Fenster für elektromagnetische Strahlung über dem funktionalen Bereich 6 sowie ein Durchgang zu den Kontaktierungsstellen, e.g. Kontaktstelle 8, geschaffen wird.
  • 3 zeigt eine schematische Ansicht des Schichtstapels 1 aus 2 nach einem weiteren Schritt, bei dem die Opferschicht 15 zur Maske 16 strukturiert wurde, nach einer Ausführungsform der Erfindung. Die Opferschicht 15 ist hier nunmehr als beispielsweise Ätzmaske 16 für die nachfolgenden Prozessschritte präpariert. Ein Fotolithographie-Verfahren kann dies erreichen. Die Ätzmaske, die zunächst zur Schaffung eines in einem ersten Bereich 17 angeordneten Fensters (als Durchgangs) zu der beispielhaften Kontaktierungsstelle 8 vorgesehen ist und mit entsprechender Öffnung versehen ist wird geeignet modifiziert. So hat die Ätzmaske 16 nach der Modifizierung nun zusätzlich auch eine Öffnung für ein zu schaffendes zweites Fenster in einem zweiten Bereich 20, durch das der im Schichtstapel 1 vergrabene funktionale Bereich 6 mit der Umgebung gekoppelt wird.
  • 4 zeigt eine schematische Ansicht des maskierten Schichtstapels 1 aus 3 in einem Zwischenzustand während des Ätzvorgangs, nach einer Ausführungsform der Erfindung. Wie in der 4 dargestellt, weisen das Fenster (der Durchgang) im Bereich 17 und das Fenster 24 im Bereich 20 eine Tiefe h13+ auf, bei der die Passivierungsschicht 13 geöffnet wurde und bereits etwas Material der dielektrischen Schicht 12 abgetragen wurde. Es ist aber weder das linke noch das rechte Fenster hinsichtlich der final zu erreichenden Tiefe „fertig“.
  • 5 zeigt eine schematische Ansicht des maskierten Schichtstapels 1 aus den 3 und 4 in einem noch weiter fortgeschrittenen Ätzzustand, bei dem das Ätzen bis zu einer Tiefe h8 zur Oberfläche der Kontaktierungsstelle 8 der Metallisierungsstruktur 7 erfolgt ist, nach einer Ausführungsform der Erfindung. Da das Ätzen des Fensters oder Durchgangs 18 im Bereich 17 zur Kontaktierungsstelle 8 einerseits und das Ätzen des Fensters 24 im Bereich 20 zum optoelektronisch funktionalen Bereich 6 andererseits durch einen - bis hier - gemeinsamen Ätzprozess erfolgt, haben der Durchgang 18 im Bereich 17 und das Fenster 24 im Bereich 20 in diesem Prozessstadium in etwa die gleiche Tiefe h8 oder h18, hinsichtlich des final in der Tiefe fertigen Fensters 18.
  • 6 zeigt eine schematische Ansicht des maskierten Schichtstapels 1 aus den 3 bis 5 in einem noch weiter fortgeschrittenen Ätzzustand nach Ablauf einer vorbestimmten Ätzdauer, nach einer Ausführungsform der Erfindung. Nach der hier gezeigten Ausführungsform wurde ein hinsichtlich des Materials der Kontaktierungsstelle 8 der Metallisierungsstruktur 7 selektives Ätzverfahren gewählt, so dass das Ätzen im Bereich 17 an der Kontaktierungsstelle 8 endet oder geendet hat, im Bereich 20 hingegen weiter fortschreitet. Nach Ablauf einer vorgegebenen oder „vorbestimmten“ Ätzdauer hat das Fenster 24 die vorgesehene Tiefe h24 erreicht, bei der das Ätzen auch für das optische Fenster beendet wird.
  • Im Folgenden kann die aus der Opferschicht 15 entstandene Ätzmaske 16 entfernt werden.
  • 7 zeigt eine schematische Ansicht eines Ausgangszustandes eines weiteren Schicht(en)stapels 26 eines weiteren Halbleiterbauelements 27 nach einer weiteren Ausführungsform der Erfindung. Wie in der 7 dargestellt, wurde der Schichtstapel 26 mit einer Opferschicht 15 versehen. Im Unterschied zu der 1 werden in diesem Schichtstapel 26 mehrere Lagen oder Ebenen 25 einer Metallisierungsstruktur 7" (links) und 7* (rechts) beidseits des funktionellen Bereichs 6 verwendet, wodurch komplexere Verdrahtungen ermöglicht werden. Der Kontaktpad oder die Kontaktstelle 8 ist links mehrfach gestapelt und jeweils durch ein via 8a in die nächst tiefere Ebene 25 durchkontaktiert. Gleiches für das rechte Mehrlagensystem 25, mit Kontaktstelle 11 und Via 11a, und dies für mehrere Metallisierungsebenen 25.
  • 8 zeigt eine schematische Ansicht des Schichtstapels 26 aus 7, nach Schritten des Strukturierens und Ätzens, so dass nunmehr ein Durchgang 18' zu der Kontaktierungsstelle 8 der obersten Metalllage und ein Fenster 24' für elektromagnetische Strahlung, insbesondere UV-Licht, in einem Bereich 20 über dem optoelektronisch funktionalen Bereich 6 geschaffen wurden. Die Tiefe von Fenster 18' ist h18'.
  • In der Pad-Ebene wurde über dem optisch sensitiven Bereich 6 mittels Fotolithographie eine Lackmaskenöffnung erzeugt, so dass die nachfolgende Pad-Ätzung in diesem Bereich und an allen Pads, das heißt allen Kontaktierungsstellen 8, die Passivierungsschicht 13 sowie die jeweils nachfolgende dielektrische Isolationsschicht entfernt. Dabei stoppt die Pad-Ätzung nach Erreichen der metallischen Pads (Kontaktierungsstelle 8) und einer geringen Überätzzeit. Da der bevorzugt UV-sensitive Bereich 6 keine metallischen Strukturen enthält, wird hier eine Vertiefung h24' bis unter die oberste Metallebene erzeugt.
  • Um sicherzugehen das im Bereich 20 des Fensters 24' kein Metall getroffen wird, ist im gesamten Bereich 20 der diesbezüglichen Maskenöffnungen auch das zweitoberste Metall verboten.
  • Bei einem Vier-Metalllagenprozess können also Metallbahnen der ersten und, höchstens zweiten Metalllagen 25 leuchtend unterhalb des UV-Fensters 24' sein, nicht jedoch solche der dritten und vierten (obersten) Metalllage 25. Bevorzugt endet h24' unter der ersten Metalllage 8 und vor (oder oberhalb) der zweiten Metalllage, ist aber tiefer als die Ätztiefe h18, die bis zur Kontaktstelle 8 (links) reicht. Dies entspricht dem Ergebnis der 6 für die einlagige Metallebene.
  • 9 zeigt eine schematische Ansicht eines optoelektronischen Halbleiterbauelements 27, das dem strukturierten Schichtstapel 26 aus 7 oder 8 entspricht, wobei die Opferschicht 15 (deren Maskenrest 16) entfernt wurde. Wie in der 9 dargestellt wird, kann Licht oder UV-Licht 19 durch das Fenster 24' im Bereich 20 auf den funktionalen Bereich 6 einfallen, wobei die Absorption und Reflexion nunmehr vermindert ist.
  • 10 zeigt eine schematische Ansicht eines vergleichbaren optoelektronischen Halbleiterbauelements 27, wobei im Unterschied zu 9 die zwei unteren Metalllagen 25' der vierlagigen Metallisierungsstruktur 7 und 7' sich in dem Fenster 24' erstrecken.
  • Dadurch, dass sich das UV-Fenster 24' über mehrere UV-sensitive Bereiche 6 erstrecken kann, wird eine möglichst homogene Lichteinkopplung erreicht, wobei sogar die elektrische Verdrahtung bzw. Metallaperturen im Bereich des UV-Fensters 24' angelegt sein können. Dies ermöglicht es unter anderem Filter auf den Wafer aufzubringen, die das einfallende Lichtspektrum modifizieren, ohne dass die steilen Stufen am Rand des UV-Fensters sich nachteilig auf die Sensorperformance auswirken, da diese Bereiche weit entfernt von den UVsensitiven Bereichen 6 angelegt werden können.
  • 11 ist eine schematische Ansicht eines optoelektronischen Halbleiterbauelements 27 mit einem Fenster 24' über einem lichtempfindlichen Bereich 6, wobei in dem Fenster 24' und über dem Halbleiterbauelement 26 eine dünne zusätzliche Passivierungsschicht 28' aufgebracht wurde, nach einer weiteren Ausführungsform.
  • Nach dieser Ausführungsform wird nach dem Freiätzen des Bereichs so für das Fenster 24' und dem Bereich 17 über der Kontaktierungsstelle 8 eine zusätzliche dünne Si3N4 Schicht 28 abgeschieden. Diese wird mit einer (nicht gezeigten) zusätzlichen Maske so strukturiert, dass sie im Bereiche 17 der Kontaktierungsstelle 8 entfernt wird und somit der finale Chip elektrisch kontaktiert werden kann.
  • Dadurch wird Passivierungsschutz des Halbleiterbauelements 27 auch im in die Tiefe geätzten Bereich 20 des Fensters 24' über dem funktionalen Bereich 6 erreicht, wobei die Dicke der abgeschiedene Passivierungsschicht 28 und die damit einhergehende Absorption um insbesondere mehr als eine Größenordnung geringer ausfallen kann als bei der ursprünglichen ersten Passivierungsschicht 13.

Claims (7)

  1. Verfahren zur Herstellung eines opto-elektronischen Halbleiterbauelements (2,27), mit den Schritten ... - Bereitstellen eines Schichtenstapels (1,26) mit zumindest einer Metallisierungs-Struktur (7,7'), die mindestens eine Kontaktierungsstelle (8,11) zum elektrischen Kontaktieren des Halbleiterbauelements (2,27) aufweist; - der Schichtenstapel (26) mit mindestens einer dielektrischen Schicht (12) und mit mindestens einer Halbleiterschicht (3), wobei die Halbleiterschicht (3) zumindest einen funktionalen Bereich (6) aufweist, ausgebildet als Schnittstelle für eine elektromagnetische Strahlung; - Abtragen oder Entfernen von Material des Schichtenstapels (1,26) durch ein gemeinsames Abtragen oder Entfernen in lokalen Bereichen (17,20) über der zumindest einen Kontaktierungsstelle (8) und über dem funktionalen Bereich (6), wobei eine Maske (16) auf den Schichtstapel (1, 26) aufgebracht wird und das lokale Abtragen oder Entfernen unter Verwendung der Maske (16) erfolgt, die Maske (16) durch ein fotolithographisches Verfahren hergestellt wird und zur Herstellung der Maske (16) eine zur Freilegung der Kontaktierungsstelle (8, 11) vorgesehene Ätzmaske (16) modifiziert wird; - wodurch zwei unterschiedlich tiefe Fenster (18,24;18',24') zur Kopplung des Halbleiterbauelements (2,27) mit der Umgebung freigelegt oder gebildet werden.
  2. Verfahren nach Anspruch 1, wobei die Metallisierungs-Struktur (7,7') in die dielektrische Schicht (12) integriert ist, so dass durch das Abtragen oder Entfernen, insbesondere Ätzen, die dielektrische Schicht (12) über dem zumindest einen funktionalen Bereich (6) tiefer ausgenommen wird (h24', h24) als in dem lokalen Bereich (17) über der Kontaktierungsstelle (8).
  3. Verfahren nach einem der vorigen Ansprüche, wobei das gemeinsame Abtragen oder Entfernen von Material in lokalen Bereichen des Schichtenstapels (1,26) ein Ätzen ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Schichtstapel (1,26) eine - insbesondere aus Siliziumnitrid gebildete - Passivierungsschicht (13) aufweist, die durch das Ätzen geöffnet wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, mit - einem Aufbringen einer weiteren Passivierungsschicht (28) auf den Schichtstapel (26), welche in den - über dem funktionalen Bereich (6) freigelegten - Bereich (20) und den freigelegten Bereich (17) über der Kontaktierungsstelle (8) hineinreicht; - abschnittsweises Entfernen der weiteren Passivierungsschicht (28) in dem Bereich (17), der über der Kontaktierungsstelle (8) freigelegt wurde.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der funktionale Bereich (6) der Halbleiterschicht (3) einen lichtemittierenden Bereich oder einen lichtempfindlichen Bereich, insbesondere einen UV-lichtempfindlichen Bereich, enthält.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Schichtstapel (1,26) mit der zumindest einen Metallisierungs-Struktur mit einer Mehrlagenverdrahtung (7",7*) bereitgestellt wird.
DE102015104820.5A 2015-03-27 2015-03-27 Herstellung eines opto-elektronischen Halbleiterbauelements Active DE102015104820B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015104820.5A DE102015104820B4 (de) 2015-03-27 2015-03-27 Herstellung eines opto-elektronischen Halbleiterbauelements
US15/082,471 US20170025451A1 (en) 2015-03-27 2016-03-28 Fabrication of an optoelectronic semiconductor device and integrated circuit structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015104820.5A DE102015104820B4 (de) 2015-03-27 2015-03-27 Herstellung eines opto-elektronischen Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE102015104820A1 DE102015104820A1 (de) 2016-09-29
DE102015104820B4 true DE102015104820B4 (de) 2023-05-17

Family

ID=56889540

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015104820.5A Active DE102015104820B4 (de) 2015-03-27 2015-03-27 Herstellung eines opto-elektronischen Halbleiterbauelements

Country Status (2)

Country Link
US (1) US20170025451A1 (de)
DE (1) DE102015104820B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006027969A1 (de) 2006-06-17 2007-12-20 X-Fab Semiconductor Foundries Ag Verfahren zur selektiven Entspiegelung einer Halbleitergrenzfläche durch eine besondere Prozessführung
US20100117108A1 (en) 2006-09-28 2010-05-13 X-Fab Semiconductor Foundries Ag Uses of self-organized needle-type nanostructures
WO2011039568A1 (de) 2009-09-30 2011-04-07 X-Fab Semiconductor Foundries Ag Halbleiterbauelement mit fensteroeffnung als schnittstelle zur umgebungs-ankopplung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090189233A1 (en) * 2008-01-25 2009-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Cmos image sensor and method for manufacturing same
JP5189391B2 (ja) * 2008-03-27 2013-04-24 ラピスセミコンダクタ株式会社 光センサ
US8299555B2 (en) * 2009-11-15 2012-10-30 United Microelectronics Corp. Semiconductor optoelectronic structure
KR101672737B1 (ko) * 2010-01-21 2016-11-04 삼성전자 주식회사 이미지 센서 및 상기 이미지 센서를 포함하는 영상 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006027969A1 (de) 2006-06-17 2007-12-20 X-Fab Semiconductor Foundries Ag Verfahren zur selektiven Entspiegelung einer Halbleitergrenzfläche durch eine besondere Prozessführung
US20100117108A1 (en) 2006-09-28 2010-05-13 X-Fab Semiconductor Foundries Ag Uses of self-organized needle-type nanostructures
WO2011039568A1 (de) 2009-09-30 2011-04-07 X-Fab Semiconductor Foundries Ag Halbleiterbauelement mit fensteroeffnung als schnittstelle zur umgebungs-ankopplung

Also Published As

Publication number Publication date
US20170025451A1 (en) 2017-01-26
DE102015104820A1 (de) 2016-09-29

Similar Documents

Publication Publication Date Title
DE112004000248B4 (de) SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE3331624C2 (de) Halbleiteranordnung mit Schutzmetalleinrichtung
DE102004002902A1 (de) Herstellungsverfahren für ein elektronisches Bauteil
DE102006019118B4 (de) Bauelement mit optischer Markierung und Verfahren zur Herstellung
DE102006014852A1 (de) Halbleiter-Wafer mit mehrfachen Halbleiterelementen und Verfahren zu ihrem Dicen
EP2596535A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102013103572A1 (de) Elektronisches Packungsmodul und Verfahren zum Herstellen desselben
DE102007037897A1 (de) Bildsensor und ein Verfahren zu dessen Herstellung
DE4320780B4 (de) Halbleiteranordnung und Verfahren zur Herstellung
DE102014110301A1 (de) Elektronisches Verpackungsmodul und sein Herstellungsverfahren
DE102014117983A1 (de) Konversionselement, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung von Konversionselementen
DE102007051752B4 (de) Licht blockierende Schichtenfolge und Verfahren zu deren Herstellung
WO2015110460A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
DE10105725B4 (de) Halbleiterchip mit einem Substrat, einer integrierten Schaltung und einer Abschirmvorrichtung
DE10350643A1 (de) Verfahren zur Herstellung einer antireflektierenden Oberfläche auf optischen integrierten Schaltkreise
DE102015104820B4 (de) Herstellung eines opto-elektronischen Halbleiterbauelements
DE3016498A1 (de) Lichtempfindliche halbleiterbauelemente
DE69534602T2 (de) Struktur und verfahren zur belichtung von photoresist
DE102010004690B4 (de) Verfahren zur Strukturierung eines dielektrischen Materials in einem Halbleiterbauelement
DE102008051583A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102013104953A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102018129191B4 (de) Verfahren zum herstellen einer leuchtvorrichtung und eine leuchtvorrichtung mit einem lichtemittierenden optoelektronischen bauelement
DE102018209579B9 (de) Elektronische vorrichtung und verfahren zum herstellen derselben
EP3526816A1 (de) Mikrostrukturiertes organisches sensorbauelement und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE

R020 Patent grant now final