DE102018209579B9 - Elektronische vorrichtung und verfahren zum herstellen derselben - Google Patents

Elektronische vorrichtung und verfahren zum herstellen derselben Download PDF

Info

Publication number
DE102018209579B9
DE102018209579B9 DE102018209579.5A DE102018209579A DE102018209579B9 DE 102018209579 B9 DE102018209579 B9 DE 102018209579B9 DE 102018209579 A DE102018209579 A DE 102018209579A DE 102018209579 B9 DE102018209579 B9 DE 102018209579B9
Authority
DE
Germany
Prior art keywords
layer
passivation layer
photolithographic
surface profile
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018209579.5A
Other languages
English (en)
Other versions
DE102018209579A1 (de
DE102018209579B4 (de
Inventor
Anita Förster
Jakob Moritz Doblaski
André Diedrichs
Heiko Assmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018209579.5A priority Critical patent/DE102018209579B9/de
Publication of DE102018209579A1 publication Critical patent/DE102018209579A1/de
Application granted granted Critical
Publication of DE102018209579B4 publication Critical patent/DE102018209579B4/de
Publication of DE102018209579B9 publication Critical patent/DE102018209579B9/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/573Protection from inspection, reverse engineering or tampering using passive means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren (100; 150) zum Herstellen einer elektronischen Vorrichtung (30-4; 50') mit folgenden Schritten:Bereitstellen (110) eines Substrats mit einer daran oder darauf angeordneten Schaltungsstruktur, wobei die Schaltungsstruktur zumindest bereichsweise von einer Passivierungsschicht bedeckt ist, und die Passivierungsschicht in einem Bereich der Schaltungsstruktur von einer photolithographischen Schicht zumindest teilweise bedeckt ist;Behandeln (120) der photolithographischen Schicht zum Erzeugen eines Oberflächenprofils in der photolithographischen Schicht an einer der Passivierungsschicht abgewandten Seite der photolithographischen Schicht; undFlächiges Entfernen (130) der photolithographischen Schicht und teilweises Entfernen der Passivierungsschicht, so dass das Oberflächenprofil der photolithographischen Schicht zumindest teilweise in die Passivierungsschicht übertragen wird;wobei basierend auf dem Behandeln (120) eine Dekomposition und/oder eine thermomechanisch induzierte Faltenbildung der photolithographischen Schicht und somit das Oberflächenprofil erhalten wird.

Description

  • Die vorliegende Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer elektronischen Vorrichtung und auf eine elektronische Vorrichtung. Die vorliegende Offenbarung bezieht sich insbesondere auf ein Verfahren zur Herstellung einer Sichtbehinderung auf einer Chipoberfläche gegebenenfalls ohne Einführung einer zusätzlichen lithographischen Ebene.
  • Die Struktur oder das Design einer Schaltungsstruktur kann durch Anordnen einer Sichtbehinderung vor einer Untersuchung, beispielsweise mittels eines Mikroskops, geschützt werden. Eine derartige Sichtbehinderung müsste beispielsweise mechanisch entfernt werden, um die Struktur analysieren zu können, was einen entsprechenden Aufwand mit sich bringt. Insbesondere bringt eine derartige Entfernung der Sichtbehinderung das Risiko mit sich, die darunter liegenden Schaltungsstrukturen zu beschädigen.
  • US 9 190 360 B2 bezieht sich auf ein Verfahren mit einem Zusammenbruch/Einsturz eines Photoresists.
  • „Physically unclonable functions for embeded security based on lithographic variation“ von A. Shreedhar und S. Kundu in 2011 Design, Automation & Test in Europ, Greonble, France, 2011 , pp. 1-6, doi: 10.1109/DATE.2011.5763259 beschreibt im Abschnitt III Litho-PUFs, die in proximity-based (Abschnitt A) und density-based (Abschnitt B) unterteilt werden.
  • Wünschenswert wären Sichtbehinderungen, die einfach und mit einer hohen Wirksamkeit hergestellt werden können.
  • Ausführungsbeispiele schaffen ein Verfahren zum Herstellen einer elektronischen Vorrichtung. Das Verfahren umfasst ein Bereitstellen eines Substrats mit einer daran oder darauf angeordneten Schaltungsstruktur. Die Schaltungsstruktur ist zumindest bereichsweise von einer Passivierungsschicht bedeckt. Die Passivierungsschicht ist in einem Bereich der Schaltungsstruktur von einer photolithographischen Schicht zumindest teilweise bedeckt.
  • Das Verfahren umfasst ein Behandeln der photolithographischen Schicht zum Erzeugen eines Oberflächenprofils in der photolithographischen Schicht an einer der Passivierungsschicht abgewandten Seite der photolithographischen Schicht. Das Verfahren umfasst ferner ein flächiges Entfernen der photolithographischen Schicht und ein teilweises Entfernen der Passivierungsschicht, so dass das Oberflächenprofil der photolithographischen Schicht zumindest teilweise in die Passivierungsschicht übertragen wird. Basierend auf dem Behandeln wird eine Dekomposition und/oder eine thermomechanisch induzierte Faltenbildung der photolithographischen Schicht und somit das Oberflächenprofil erhalten. Die das Oberflächenprofil aufweisende Passivierungsschicht kann die Funktion einer Sichtbehinderung ganz oder teilweise bereitstellen. Gleichzeitig ist das Behandeln photolithographischer Schichten einfach und mit einer hohen Präzision möglich, wobei durch die das Oberflächenprofil aufweisende Passivierungsschicht eine hohe Wirksamkeit der Passivierungsschicht bezüglich Lichtstreuung und/oder Sichtbehinderung erhalten werden kann.
  • Ein weiteres Ausführungsbeispiel schafft eine elektronische Vorrichtung mit einem Substrat mit einer daran oder darauf angeordneten Schaltungsstruktur und einer Passivierungsschicht, die die Schaltungsstruktur zumindest bereichsweise bedeckt. Die Passivierungsschicht weist ein Oberflächenprofil auf, das eine zufällige Verteilung von Wellenbergen und Wellentälern und eine rillenartige Struktur aufweist und so eine einfache und dennoch mit einer hohen Wirksamkeit versehene Sichtbehinderung bereitstellt.
  • Ausführungsbeispiele werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen erläutert. Es zeigen:
    • 1a ein schematisches Ablaufdiagramm eines Verfahrens gemäß einem Ausführungsbeispiel,
    • 1b ein schematisches Ablaufdiagramm eines Verfahrens gemäß einem Ausführungsbeispiel, bei dem ein Bereitstellen eines Substrats in zwei Schritten ausgeführt wird;
    • 2a ein schematisches Ablaufdiagramm eines Verfahrens gemäß einem Ausführungsbeispiel, das als Teil des Verfahrens aus 1a und/oder 1b und ein Aufbringen eines transparenten Photolacks umfasst, beispielsweise auf die Passivierungsschicht;
    • 2b ein schematisches Ablaufdiagramm eines Verfahrens, das alternativ zu dem Verfahren aus 2a ausführbar ist und bei dem der transparente Photolack aufgebracht und entwickelt wird;
    • 3a eine schematische Seitenschnittansicht einer Struktur, die einen unfertigen Zustand einer elektronischen Schaltung gemäß einem Ausführungsbeispiel beschreibt;
    • 3b eine schematische Seitenschnittansicht einer Struktur, die beispielsweise basierend auf der Struktur aus 3a durch Ausführen zumindest eines Schrittes von Verfahren gemäß Ausführungsbeispielen erhalten werden kann;
    • 3c eine schematische Seitenschnittansicht einer Struktur, die beispielsweise basierend auf der Struktur aus 3b erhalten werden kann, etwa durch Ausführen zumindest eines weiteren Schrittes von Verfahren gemäß Ausführungsbeispielen;
    • 3d eine schematische Seitenschnittansicht einer elektronischen Vorrichtung gemäß einem Ausführungsbeispiel, die basierend auf der Struktur aus 3a erhalten werden kann, etwa durch Ausführen zumindest eines weiteren Schrittes von Verfahren gemäß Ausführungsbeispielen;
    • 4 eine beispielhafte Photographie einer Struktur, bei der die photolithographische Schicht gemäß einem Ausführungsbeispiel behandelt wurde, so dass das Oberflächenprofil in der photolithographischen Schicht erhalten wird;
    • 5a eine beispielhafte Photographie einer elektronischen Schaltung vor dem Ausführen eines hierin beschriebenen Verfahrens;
    • 5b eine schematische Photographie einer elektronischen Vorrichtung gemäß einem Ausführungsbeispiel, die gemäß der elektronischen Vorrichtung au 5 gebildet sein kann und die durch Ausführen eines hierin beschriebenen Verfahrens erhalten werden kann; und
    • 5c eine beispielhafte Photographie einer anderen elektronischen Vorrichtung gemäß einem Ausführungsbeispiel, die ebenfalls gemäß der Struktur der elektronischen Vorrichtung aus 5a gebildet ist und bei der ebenfalls ein hierin beschriebenes Verfahren ausgeführt wurde, jedoch Unterschiede in dem Oberflächenprofil im Vergleich zu 5b aufweist.
  • Bevor nachfolgend Ausführungsbeispiele im Detail anhand der Zeichnungen näher erläutert werden, wird darauf hingewiesen, dass identische, funktionsgleiche oder gleichwirkende Elemente, Objekte und/oder Strukturen in den unterschiedlichen Figuren mit den gleichen Bezugszeichen versehen sind, so dass die in den unterschiedlichen Ausführungsbeispielen dargestellte Beschreibung dieser Elemente untereinander austauschbar ist bzw. aufeinander angewendet werden kann.
  • Nachfolgende Ausführungsbeispiele beziehen sich auf ein Verfahren zum Herstellen einer elektronischen Vorrichtung und auf eine elektronische Vorrichtung. Diese Ausführungsbeispiele beziehen sich auf ein Substrat mit einer daran oder darauf angeordneten Schaltungsstruktur. Das Substrat kann beispielsweise ein Halbleitersubstrat sein, das ein oder mehrere Halbleitermaterialien, darunter monokristallines Silizium, polykristallines Silizium, Galliumarsenid, eine Kombination hieraus und/oder mit einem oder mehreren Dotiermaterialien dotierten Varianten hiervon umfasst. Beispielsweise kann das Substrat ein prozessierter Wafer vor oder nach einer Vereinzelung einzelner Teile des Wafers sein. Daran, darauf oder darin erzeugte oder angeordnete Schaltungsstrukturen können in unterschiedlichen Technologien angeordnet sein, beispielsweise einem komplementären Metall-Oxid-Halbleiter-Prozess (engl.: complementary metal oxide semiconductor - CMOS). Alternativ oder zusätzlich können auch diskrete Bauelemente angeordnet sein oder werden. Eine Kombination aus Schaltungselementen, etwa Transistoren, Dioden, Kondensatoren, Operationsverstärker oder dergleichen und Leiterbahnen kann als Schaltungsstruktur im Rahmen der vorliegenden Offenbarung verstanden werden. Einzelne Elemente dieser Schaltungsstrukturen können sich gegenüber einer Substratoberfläche erheben oder ganz oder teilweise in oder unterhalb der Substratoberfläche angeordnet sein.
  • 1a zeigt ein schematisches Ablaufdiagramm eines Verfahrens 100 gemäß einem Ausführungsbeispiel, das Schritte 110, 120 und 130 umfassen kann. Der Schritt 110 umfasst ein Bereitstellen eines Substrats mit einer daran oder darauf angeordneten Schaltungsstruktur, wobei die Schaltungsstruktur zumindest bereichsweise von einer Passivierungsschicht bedeckt ist und die Passivierungsschicht in einem Bereich der Schaltungsstruktur von einer photolithographischen Schicht zumindest teilweise bedeckt ist. Die Passivierungsschicht kann beispielsweise elektrisch isolierend gebildet sein und zur Verhinderung oder Vermeidung von elektrischen Kurzschlüssen in der Schaltungsstruktur angeordnet sein. Alternativ oder zusätzlich kann die Passivierungsschicht auch Schutz vor mechanischer Belastung bereitstellen. Die Passivierungsschicht kann beispielsweise ein Siliziumoxidmaterial und/oder ein Siliziumnitridmaterial und/oder ein anderes geeignetes Material umfassen. Die Passivierungsschicht kann beispielsweise durch einen entsprechenden Abscheidungsprozess angeordnet sein.
  • Die Passivierungsschicht kann ungeachtet ihrer Funktionalität zur Passivierung eine oder mehrere Schichten umfassen, die gleiche oder unterschiedliche Materialien aufweisen können. Die Passivierungsschicht kann auch einzelne Materialschichten aufweisen, die eine elektrische Leitfähigkeit bereitstellen. Die Anordnung der photolithographischen Schicht auf der Passivierungsschicht kann in einem Ausführungsbeispiel als Anordnung eines Photolacks auf einer SiO-Schicht verstanden werden. Gemäß weiteren Ausführungsbeispielen kann alternativ oder zusätzlich zu der SiO-Schicht eine andere Schicht angeordnet sein.
  • Die photolithographische Schicht kann ein bereits getrockneter und/oder entwickelter Positivlack oder Negativlack sein, wie er beispielsweise zur Definition einer Ätzmaske zum Freilegen von zu kontaktierenden Stellen der Schaltungsstruktur genutzt werden kann. Freizulegende Stellen sind beispielsweise Bondpads oder dergleichen. Ausführungsbeispiele sehen vor, dass die Passivierungsschicht das Substrat zumindest in einem Bereich der Schaltungsstruktur vollständig bedeckt. Andere Ausführungsbeispiele sehen vor, dass lediglich ein zu passivierender Teil der Schaltungsstruktur von der Passivierungsschicht bedeckt ist. Gemäß Ausführungsbeispielen ist vorgesehen, dass die photolithographische Schicht die Passivierungsschicht vollständig bedeckt, was auch eine durch eine Entwicklung/Trocknung erzeugte Strukturierung miteinschließen kann. Ausführungsbeispiele sehen vor, dass die photolithographische Schicht die Passivierungsschicht lediglich teilweise bedeckt.
  • Der Schritt 120 umfasst ein Behandeln der photolithographischen Schicht zum Erzeugen eines Oberflächenprofils in der photolithographischen Schicht an einer der Passivierungsschicht abgewandten Seite der photolithographischen Schicht. Das Behandeln 120 kann dabei die Entwicklung der photolithographischen Schicht, das bedeutet, die Trocknung und/oder Polymerisierung, beispielsweise durch ein Belichten, umfassen. Alternativ kann das Entwickeln bereits vorab durchgeführt sein, etwa indem das Bereitstellen 110 so ausgeführt wird, dass die photolithographische Schicht bereits entwickelt ist. Gemäß weiteren Ausführungsbeispielen kann das Behandeln 120 auch in mehreren Schritten ausgeführt werden, wobei einer dieser Schritte das Entwickeln umfasst.
  • Für den Erhalt des Oberflächenprofils kann eine Energie in die photolithographische Schicht eingebracht werden. Ein Energieeintrag in die photolithographische Schicht kann bspw. basierend auf einer Temperaturerhöhung erhalten werden und/oder indem die photolithographische Schicht einer elektromagnetischen Strahlung ausgesetzt wird. Eine beispielhafte Temperaturerhöhung kann zumindest 5 °C, zumindest 10 °C oder zumindest 15 °C betragen. Beispielsweise kann der Wafer, während er mit dem ultravioletten Licht bestrahlt wird, von einem temperierten Chuck gehalten werden. Sowohl die Temperierung des Chucks als auch das UV-Licht können ganz oder teilweise zu der Temperierung des Wafers nutzbar sein.
  • Ein Aussetzen einer elektromagnetischen Strahlung kann in einem beliebigen Frequenzbereich erfolgen, bevorzug in einem Frequenzbereich, der eine hohe Energie der Strahlung aufweist, bspw. eine Infrarotstrahlung mit der gleichzeitig ein Temperaturanstieg erhalten werden kann. Alternativ oder zusätzlich eignet sich auch eine Ultraviolettstrahlung, die einfach erzeugt werden kann. Basierend auf dem Behandeln kann eine Dekomposition (Entmischung) und/oder eine thermomechanisch induzierte Faltenbildung und somit das Oberflächenprofil erhalten werden. In bekannten Herstellungsverfahren wird ein derartiger, im Englischen auch als Wrinkling bezeichneter Prozess vermieden. Gemäß Ausführungsbeispielen wird die Faltenbildung bewusst erzeugt, um das Oberflächenprofil zu erhalten.
  • Das Oberflächenprofil kann dabei eine zufällige Verteilung von Wellenbergen und Wellentälern aufweisen, wobei das Ausmaß der Wellenbildung von einer Struktur der Passivierungsschicht und/oder der Schaltungsstruktur beeinflusst sein kann.
  • Der Schritt 130 umfasst ein flächiges Entfernen der photolithographischen Schicht, beispielsweise durch einen flächig wirkenden Ätzprozess, so dass die photolithographische Schicht und die Passivierungsschicht jeweils zumindest teilweise entfernt werden, wodurch das Oberflächenprofil der photolithographischen Schicht zumindest teilweise in die Passivierungsschicht übertragen wird. Gemäß Ausführungsbeispielen kann ausgenutzt werden, dass die photolithographische Schicht und die Passivierungsschicht mit unterschiedlichen Ätzraten abgetragen werden, das bedeutet, unterschiedlich auf den Ätzprozess ansprechen. So kann beispielsweise die photolithographische Schicht verglichen mit der Passivierungsschicht vergleichsweise langsamer abgetragen werden. Ein gleichmäßiges Abtragen der photolithographischen Schicht in Kombination mit dem Oberflächenprofil, das die Wellenberge und die Wellentäler aufweist, kann dazu führen, dass die photolithographische Schicht in Bereichen eines Wellentals zu einem Zeitpunkt vollständig entfernt ist, zu dem die photolithographische Schicht im Bereich eines Wellenberges noch existent ist. Hierdurch wird bei Fortführung des Ätzprozesses die unterhalb des Bereichs des Wellentals liegende Passivierungsschicht angegriffen, so dass zumindest im Bereich der Wellentäler die Passivierungsschicht teilweise entfernt wird, so dass das Oberflächenprofil in die Passivierungsschicht übertragen wird. Der Schritt 130 kann dabei so ausgeführt werden, dass die photolithographische Schicht teilweise auf der Passivierungsschicht verbleibt oder vollständig entfernt wird.
  • Das in die Passivierungsschicht übertragene Oberflächenprofil, das bedeutet Wellenberge und Wellentäler in der Passivierungsschicht ermöglicht den Erhalt optischer Eigenschaften der Passivierungsschicht. So kann das teilweise Entfernen der Passivierungsschicht so ausgeführt werden, dass das Oberflächenprofil eine lichtstreuende Eigenschaft aufweist. Eine lichtstreuende Eigenschaft kann durch eine hohe Variation der Oberflächenneigung erhalten werden, beispielsweise über eine hohe Anzahl von Wellenbergen und Wellentälern, so dass ein zur Betrachtung der Schaltungsstruktur ausgesendetes Licht so stark gestreut oder reflektiert wird, dass die Betrachtung der Schaltungsstruktur erschwert oder gar verhindert ist. Gemäß Ausführungsbeispielen wird basierend auf dem Oberflächenprofil in der Passivierungsschicht ein Sichtschutz für die von der Passivierungsschicht bedeckte Schaltungsstruktur erhalten. Alternativ oder zusätzlich kann das teilweise Entfernen der Passivierungsschicht so ausgeführt werden, dass die das Oberflächenprofil aufweisende Passivierungsschicht als reflexionsarme Schicht erhalten wird, die eine Sichtbarriere für die Schaltungsstruktur bereitstellt. Das teilweise Entfernen der Passivierungsschicht kann auch als Anätzen bezeichnet werden mittels dem, zumindest im Bereich des Erhaltens des Oberflächenprofils, lediglich eine unvollständige Entfernung der Passivierungsschicht erfolgt.
  • 1b zeigt ein schematisches Ablaufdiagramm eines Verfahrens 150 gemäß einem Ausführungsbeispiel. Das Verfahren 150 ähnelt dem Verfahren 100, wobei der Schritt 110 beispielsweise durch Ausführen von Schritten 112 und 114 zumindest teilweise implementiert ist. Der Schritt 112 umfasst ein Bereitstellen eines Substrats mit einer daran oder darauf angeordneten Schaltungsstruktur. Die Schaltungsstruktur ist zumindest bereichsweise von einer Passivierungsschicht bedeckt, wie es im Zusammenhang mit dem Verfahren 100 beschrieben ist. Allerdings kann die Passivierungsschicht noch von einer photolithographischen Schicht unbedeckt sein. Diese kann, beispielsweise nach einer Lagerung, nach einem Transport und/oder einer anderen Prozessierung, in dem Schritt 114 angeordnet werden und wird dabei so angeordnet, dass diese die Passivierungsschicht zumindest in einem Bereich der Schaltungsstruktur bedeckt.
  • 2a zeigt ein schematisches Ablaufdiagramm eines Verfahrens 200 gemäß einem Ausführungsbeispiel, das beispielsweise als Teil des Verfahrens 100 und/oder 150 ausführbar ist. Das Verfahren 200 umfasst ein Aufbringen 210 eines transparenten Photolacks, beispielsweise auf die Passivierungsschicht. Das Aufbringen des transparenten Photolacks kann beispielsweise in dem Schritt 110 und/oder in dem Schritt 114 erfolgen.
  • Ein Schritt 220 des Verfahrens 200 umfasst ein Entwickeln des transparenten Photolacks unter gleichzeitigem Erhalt des Oberflächenprofils. Beispielsweise kann das Entwickeln mittels einer UV-Beleuchtung erfolgen, wobei die UV-Beleuchtung derart gewählt ist, dass neben der reinen Entwicklung bzw. Polymerisierung auch das Oberflächenprofil erhalten wird. Dies kann optional unter Einwirken einer erhöhten Temperatur erfolgen. Das Entwickeln 220 kann den Schritt 120 ganz oder teilweise implementieren. Das bedeutet, dass das Behandeln 120 der photolithographischen Schicht so ausgeführt werden kann, dass die Faltenbildung in einem Material der photolithographischen Schicht erfolgt, das bedeutet, die Schicht selbst weist die Wellung oder das Oberflächenprofil auf. Eine Topographie der Faltenbildung kann durch den Schritt 130 des flächigen Entfernens zumindest teilweise in die photolithographische Schicht übertragen werden, um das Oberflächenprofil zu erhalten. Ausführungsbeispiele sehen alternativ zum Erhalt des Oberflächenprofils während dem Entwickeln vor, dass der Photolack zuerst entwickelt wird und nach dem Entwickeln die Faltenbildung bzw. der Erhalt des Oberflächenprofils ausgeführt wird.
  • 2b zeigt ein schematisches Ablaufdiagramm eines Verfahrens 250, das alternativ zu dem Verfahren 200 ausführbar ist. Das Verfahren 250 umfasst den Schritt 210, in welchem der transparente Photolack aufgebracht wird. In einem Schritt 260 erfolgt ein Entwickeln des transparenten Photolacks, beispielsweise unter Ausbildung keines oder lediglich eines geringen Oberflächenprofils. Das Entwickeln kann beispielsweise durch Entfernen, Ausdünsten oder Trocknen eines Lösungsmittels des Photolacks erfolgen.
  • In einem Schritt 270 erfolgt ein Erhalten des Oberflächenprofils, beispielsweise durch die UV-Behandlung und/oder Temperaturbehandlung. Verglichen mit dem Verfahren 200 kann somit beispielsweise das Verfahren 100 und/oder 150 den Schritt 260 als zusätzlichen Schritt aufweisen, wobei der Schritt 270 den Schritt 120 ganz oder teilweise implementieren kann. Das Verfahren 250 ermöglicht beispielsweise die Generierung einer Ätzmaske und einen anschließenden Transport und/oder eine anschließende Lagerung von Zwischenprodukten, etwa teilprozessierte Wafer. In einem hiervon getrennten Schritt kann das Oberflächenprofil erhalten werden, etwa durch Ausführen des Schrittes 270. Alternativ hierzu, wenn ein Transport und/oder eine Zwischenprozessierung und/oder eine Lagerung nicht erforderlich ist, kann das Oberflächenprofil auch gleichzeitig erhalten werden.
  • 3a zeigt eine schematische Seitenschnittansicht einer Struktur 30-1, die einen unfertigen Zustand einer elektronischen Schaltung gemäß einem Ausführungsbeispiel beschreibt. Die Struktur 30-1 kann beispielsweise während des Schritts 110 bereitgestellt werden.
  • Die Struktur 30-1 umfasst ein Substrat 12, beispielsweise einen prozessierten Halbleiterwafer. Das Substrat 12 kann sowohl ein vereinzelter Chip als auch ein noch unvereinzelter Halbleiterwafer sein, bei dem zumindest eines aus dem Anordnen der Passivierungsschicht 22, dem Anordnen der photolithographischen Schicht 24, dem Behandeln 120 der photolithographischen Schicht und dem flächigen Entfernen 130 auf Wafer-Ebene durchgeführt werden kann.
  • An oder auf dem Substrat 12 ist eine Schaltungsstruktur 14 angeordnet. Es wird darauf hingewiesen, dass Begriffe wie „auf, unter, oben, unten, links, rechts“ und dergleichen lediglich der besseren Verständlichkeit der vorliegenden Ausführungsbeispiele dienen und nicht einschränkend wirken. Es versteht sich, dass derartige Begriffe basierend auf einer veränderlichen Orientierung der Struktur im Raum veränderlich und/oder vertauschbar sind.
  • Die Schaltungsstruktur 14 kann zumindest ein Schaltungselement 161 bis 1614, gemäß Ausführungsbeispielen eine Mehrzahl oder Vielzahl von Schaltungselementen 161 bis 164 aufweisen. Diese können sich gegenüber eine Substratoberfläche 18 des Substrats 12 erheben, wie es beispielsweise für die Schaltungselemente 161 und 162 dargestellt ist, können jedoch auch zumindest teilweise unterhalb der Substratoberfläche 18 angeordnet sein, wie es beispielsweise für die Schaltungselemente 163 und 164 dargestellt ist. Das Schaltungselement 164 kann beispielsweise eine Kontaktfläche bereitstellen, beispielsweise ein Bondpad. Die Schaltungselemente 161 bis 163 können beliebige Schaltungselemente umfassen, beispielsweise Kondensatoren, Induktivitäten, Widerstandselemente, Operationsverstärker, Prozessoren oder dergleichen. Eine oder mehrere der Schaltungselemente 161 bis 164 können untereinander mit Leiterbahnen und/oder elektrisch leitenden Abschnitten des Substrats 12 miteinander verbunden sein, so dass eine gemeinsame Schaltungsstruktur 14 erhalten wird. Die Schaltungsstruktur 14 ist von einer Passivierungsschicht 22 bedeckt, so dass die Schaltungsstruktur 14 zwischen dem Substrat 12 und der Passivierungsschicht 22 angeordnet ist. Obwohl die Passivierungsschicht 22 so dargestellt ist, dass sie die Schaltungsstruktur 14 vollständig bedeckt, so kann die Passivierungsschicht 22 auch lediglich einen Teil der Schaltungsstruktur 14 bedecken. Beispielsweise kann die Passivierungsschicht 22 über einen vollständigen Wafer abgeschieden werden oder auch lediglich abschnittsweise, etwa in voneinander zu vereinzelnden Teilbereichen.
  • Die Struktur 30-1 umfasst eine photolithographische Schicht 24, beispielsweise einen Positivlack oder einen Negativlack, wobei der Zustand der Struktur 30-1 beispielhaft so dargestellt ist, dass die photolithographische Schicht in einem unentwickelten Zustand vorliegt, in welchem die Änderung des Polymerisierungszustands noch nicht stattgefunden hat.
  • Die photolithographische Schicht 24 kann die Passivierungsschicht 22 teilweise oder vollständig bedecken. Beispielsweise kann die photolithographische Schicht 24 zumindest in einem Bereich der Passivierungsschicht 22 angeordnet sein, der die Schaltungsstruktur 14 bedeckt.
  • Obwohl die Struktur 30-1 so dargestellt ist, dass sie bereits das Substrat 12 mit der Schaltungsstruktur 14 umfasst, die von der Passivierungsschicht 22 bedeckt ist, kann auch alternativ ein Verfahren implementiert werden, bei dem das Substrat 12 mit den Schaltungsstrukturen 14 bereitgestellt wird und ein Schritt zum Anordnen der Passivierungsschicht ausgeführt wird, so dass die Passivierungsschicht an dem Substrat 12 angeordnet wird, um die Schaltungsstruktur mit der Passivierungsschicht zumindest teilweise zu bedecken. Das Verfahren kann so implementiert sein, dass alternativ oder zusätzlich das Substrat 12 mit Schaltungsstrukturen 14, welche von der Passivierungsschicht 22 bedeckt werden, durch Anordnen der photolithographischen Schicht 24 weitergeführt wird, so dass die photolithographische Schicht die Passivierungsschicht zumindest in einem Bereich der Schaltungsstruktur bedeckt.
  • 3b zeigt eine schematische Seitenschnittansicht einer Struktur 30-2, die beispielsweise basierend auf der Struktur 30-1 erhalten werden kann, nachdem der Schritt 120, 220 und/oder 260 ausgeführt ist. Beispielsweise wurde die photolithographische Schicht entwickelt, so dass ein oder mehrere Bereiche 24a erhalten werden, deren Verbleib auf der Passivierungsschicht 22 für spätere Schritte vorgesehen ist. Zusätzlich können zum Erhalt einer Maskierung ein oder mehrere Bereiche 24b erzeugt werden, in denen eine Entfernung der photolithographischen Schicht vorgesehen ist, beispielsweise durch Entfernen mittels eines Lösungsmittels und/oder mittels eines anderen geeigneten Entwicklermediums.
  • 3c zeigt eine schematische Seitenschnittansicht einer Struktur 30-3, die beispielsweise basierend auf der Struktur 30-2 erhalten werden kann, etwa durch Ausführen des Schritts 120, 220 und/oder 270. Beispielsweise ist die photolithographische Schicht aus dem in der 3b dargestellten Bereich 24b entfernt. Durch das Behandeln der photolithographischen Schicht wird eine photolithographische Schicht 24' erhalten, die das Oberflächenprofil aufweist. Das Oberflächenprofil kann eine Einzahl, Mehrzahl oder Vielzahl von Wellenbergen 261 bis 26'12 und dazwischen angeordneten Wellentälern 281 bis 2810 aufweisen. Die Wellenberge 261 bis 2612 und die Wellentäler 281 bis 2812 können gemäß einer zufälligen Verteilung erhalten werden, die sich zwischen gleichartigen Substraten 12 und Schaltungsstrukturen 14 unterscheidet.
  • Die Wellenberge 261 bis 2612 und die Wellentäler 281 bis 2810 werden vereinfacht als Oberflächenprofil 32 bezeichnet, um die weitere Darstellung zu erleichtern.
  • 3d zeigt eine schematische Seitenschnittansicht einer Struktur 30-4, die basierend auf der Struktur 30-3 erhalten werden kann, beispielsweise durch Ausführen des Schritts 130. Die photolithographische Schicht 24` kann, verglichen mit der Passivierungsschicht 22 eine unterschiedliche Entfernungsrate im Hinblick auf einen durgeführten Entfernungsprozess, beispielsweise ein Trockenätz-Prozess oder ein Nassätz-Prozess aufweisen. Der Ätzprozess kann beispielsweise flächig ausgeführt werden, so dass die gesamte Struktur und/oder der gesamte Wafer dem Ätzprozess ausgesetzt wird. Anders ausgedrückt kann ein Ätzprozess die photolithographische Schicht 24` und die Passivierungsschicht 22 unterschiedlich schnell abtragen. Basierend hierauf kann beispielsweise das Bondpad 164 von der Passivierungsschicht 22 freigelegt sein, da die Maskierung der photolithographischen Schicht 24 entsprechend vorgesehen war. Das Oberflächenprofil 32 aus 3c kann ganz oder teilweise in die Passivierungsschicht 22 übertragen werden, indem beispielsweise durch den Ätzprozess die Bereiche der photolithographischen Schicht 24', die in Anbetracht der Ätzrate eine hinreichend geringe Schichtdicke aufweisen, vollständig abgetragen wurden, so dass der Ätzprozess die Passivierungsschicht 22 angreift. Dies kann beispielsweise im Bereich der Wellentäler 28 zu einem früheren Zeitpunkt erfolgen als in einem Bereich der Wellenberge 26. Ferner kann die Passivierungsschicht zu unterschiedlichen Zeitpunkten in unterschiedlichen Wellentälern und/oder Wellenbergen 26 bzw. 28 angegriffen werden, etwa indem Wellenberge 26 und/oder Wellentäler 28 untereinander Variationen bezüglich der Schichtdicke der photolithographischen Schicht 24' aufweisen.
  • Ein in der Passivierungsschicht 22 erhaltenes Oberflächenprofil 32' kann somit auf dem Oberflächenprofil 32 basieren, wobei optional Reste der photolithographischen Schicht 24' an der Passivierungsschicht 22 verbleiben können. Alternativ kann die photolithographische Schicht 24` auch vollständig entfernt werden.
  • Gemäß Ausführungsbeispielen ist vorgesehen, dass die Schaltungsstruktur 14 zumindest einen Kontaktierungsbereich umfasst, beispielsweise das Bondpad 164, der eine elektrische Kontaktierung der Schaltungsstruktur 14 ermöglicht. Das flächige Entfernen 130 kann Teil eines Padöffnungsprozesses zum Freilegen des Kontaktierungsbereichs von der Passivierungsschicht 22 sein. Dies ermöglicht den Erhalt einer Sichtbehinderung in der Passivierungsschicht 22 in einem möglicherweise bereits vorgesehenen Prozessschritt durch geringfügige Anpassung des Verfahrens, so dass mit einfachen Mitteln eine hohe Schutzwirkung erhalten werden kann.
  • Die Passivierungsschicht 22 kann in der Struktur 30-1 so angeordnet sein, dass diese eine hinreichend große Schichtdicke aufweist, so dass selbst nach dem teilweisen Entfernen durch das Ausführen des Schritts 130 eine immer noch hinreichend große Schichtdicke verbleibt, um die elektrische und/oder mechanische Schutzfunktion zu erfüllen. Beispielsweise kann eine Schichtdicke 34, die parallel zu einer Oberflächennormalen 36 des Substrats 12 angeordnet sein kann, in einem Bereich der Schaltungsstruktur 14 zumindest 0,5 µm oder zumindest 1 µm oder zumindest 2 µm oder auch mehr oder weniger betragen. Gemäß alternativen Ausführungsbeispielen sind andere Werte möglich. Insbesondere können bei geringen elektrischen und/oder mechanischen Schutzanforderungen, insbesondere bei Schaltungsstrukturen 14 im Nanometer-Bereich auch geringere Schichtdicken ausreichen. Verglichen mit bekannten Prozessen kann jedoch die Struktur 30-1 initial eine erhöhte Schichtdicke der Passivierungsschicht 22 aufweisen, da diese durch den Schritt 130 zumindest stellenweise wieder reduziert wird.
  • Die Struktur 30-4 kann auch als elektronische Vorrichtung gemäß einem Ausführungsbeispiel bezeichnet werden. Eine zufällige Verteilung der Wellenberge 261 bis 2612 und der Wellentäler 281 bis 2810 der photolithographischen Schicht 24` ist zumindest teilweise in die Passivierungsschicht 22 übertragen, so dass die Passivierungsschicht 22 das Oberflächenprofil 32' aufweist, das ebenfalls eine zufällige Verteilung von Wellenbergen und Wellentälern aufweist. Obwohl die Struktur 20-4 so dargestellt ist, dass die photolithographische Schicht 24` teilweise noch vorhanden ist, kann die photolithographische Schicht alternativ auch vollständig entfernt sein.
  • Die zufällige Verteilung kann sich gegenüber gleich gebildeten Strukturen 30-4, etwa benachbarten Chips auf einem Wafer, vergleichbaren Vorrichtungen auf unterschiedlichen Wafern oder dergleichen unterscheiden. Dieser Unterschied kann so weit reichen, dass eine Identifizierung der Struktur 30-4 basierend auf dem Oberflächenprofil 32' bzw. der zufälligen Verteilung möglich ist. Die Identifizierung kann beispielsweise basierend auf einer physikalisch unklonbaren Funktion erfolgen. Beispielsweise kann das Oberflächenprofil 32' digitalisiert werden. Hierfür kann eine optische Abtastung und/oder Erfassung des Oberflächenprofils 32' in eine Zeichenkette und/oder Ziffernfolge erfolgen, die gegenüber anderen Zeichenfolgen und/oder Ziffernfolgen unterscheidbar ist. Damit kann die elektronische Vorrichtung 30-4 gegenüber anderen elektronischen Vorrichtungen und/oder während eines weiteren Prozessierungsverfahrens oder Verarbeitungsschritts eindeutig identifizierbar sein.
  • Die elektronische Vorrichtung 30-4 kann für alle Arten von Chips herangezogen werden, beispielsweise halbleiterbasierte Leistungsschalter (Power-MOSFET), sogenannte „intelligente“ Powerchips, Mikrocontroller, Prozessoren, etwa zentrale Recheneinheiten (Central Processing Units - CPU), Speicherbausteine und/oder Speicherchips oder dergleichen. Die Struktur 30-4 kann sich dadurch auszeichnen, dass anstelle einer angestrebten gleichmäßigen Schichtdicke der Passivierungsschicht 22 und/oder einer glatten Oberfläche hiervon eine bewusste Aufrauhung durch Einträge des Oberflächenprofils 32` erfolgt.
  • In anderen Worten kann es bei sicherheitsrelevanten Chipanwendungen von Vorteil sein, wenn mittels Lichtmikroskopie oder anderen einfachen Analysemethoden der Blick in den Chip verwehrt wird. Ausführungsbeispiele sehen vor, hierfür die mittels des Oberflächenprofils 32 strukturierte Passivierungsschicht zu nutzen. Optional kann zusätzlich eine extra zu strukturierende metallische Schicht, die auch als Schild (engl.: shield) bezeichnet werden kann, vorgesehen sein. Das bedeutet, Ausführungsbeispiele beziehen sich auch darauf, dass auf der strukturierten Passivierungsschicht der Struktur 30-4 zusätzliche oder weitere Schichten abgeschieden werden. Ausführungsbeispiele nutzen zum Strukturieren der Passivierungsschicht 22 Prozessschritte, die möglicherweise ohnehin auf dem Chip ausgeführt werden, etwa die Hartpassivierung und die zugehörige Padöffnung. Obwohl dies die zusätzliche metallische Schicht nicht ausschließt, kann gemäß Ausführungsbeispielen auch auf eine extra abzuscheidende Schicht sowie deren Strukturierung verzichtet werden und trotzdem eine Sichtbarriere erhalten werden. Dies ermöglicht die Einsparung von Kosten einer kompletten Ebene/Schicht des Wafers.
  • Eine weitere Anwendung hierin beschriebener Ausführungsbeispiele ist auch im Bereich optischer Sensorik denkbar, wo Streulichtreflexionen durch eine derartig strukturierte Oberfläche vermieden werden können.
  • 4 zeigt eine beispielhafte Photographie einer Struktur 40, bei der die photolithographische Schicht behandelt wurde, so dass das Oberflächenprofil 32 in der photolithographischen Schicht 24' erhalten wird. Wellenberge 261 und 262 sowie Wellentäler 281 und 282 können eine zufällige Verteilung und/oder eine zufällige Struktur aufweisen, die beispielsweise an Rillen eines Fingerabdrucks erinnern. Eine derartige Struktur kann durch den Schritt 120 erhalten werden, in dem die hierfür benötigte Energie, die die Energie zum Entwickeln des Photolacks überschreiten kann, dem Photolack hinzugefügt wird, um die Wellenbildung zu erzeugen.
  • In anderen Worten zeigt 4 eine Mikroskopaufnahme eines Wafers im Randbereich. Deutlich zu erkennen sind der entlackte Waferrand sowie die segmentierte Photolackschicht.
  • Die während der Padöffnungslithographie verwendete Photolackschicht kann mittels eines thermischen Prozesses in der Art und Weise beeinflusst werden, dass sie eine Art segmentierte Phasenentmischung mit zufällig gefalteter Oberflächengeometrie entwickelt. Dies kann in einem sich anschließenden Ätzschritt, beispielsweise oder idealerweise die Padöffnungsätzung, bei geeigneter Lackschichtdicke in die Hartpassivierungsschicht übertragen werden. Die somit strukturierte Hartpassivierungsoberfläche stellt dann eine Sichtbarriere dar.
  • 5a zeigt eine beispielhafte Photographie einer elektronischen Schaltung vor dem Ausführen eines hierin beschriebenen Verfahrens. Die elektronische Schaltung 50 umfasst an, auf oder in dem Substrat 12 angeordnete Schaltungsstrukturen, beispielsweise umfassend Schaltungselemente 161 bis 166, wobei die Schaltungselemente 165 und 166 beispielsweise Bondpads sein können.
  • 5b zeigt eine schematische Photographie einer elektronischen Vorrichtung 50'1 gemäß einem Ausführungsbeispiel, die gemäß der elektronischen Vorrichtung 50 gebildet sein kann und die durch Ausführen eines hierin beschriebenen Verfahrens erhalten werden kann.
  • 5c zeigt eine beispielhafte Photographie einer anderen elektronischen Vorrichtung 50'2, die ebenfalls gemäß der Struktur der elektronischen Vorrichtung 50 gebildet ist und bei der ebenfalls ein hierin beschriebenes Verfahren ausgeführt wurde. Beispielsweise können die elektronischen Vorrichtungen 50'1 und 50'2 durch Ausführen desselben Verfahrens, beispielsweise gleichzeitig, erhalten werden. Gemäß einer Möglichkeit sind die elektronischen Vorrichtungen 50'1 und 50'2 durch Prozessierung desselben Wafers erhalten. Es wird deutlich, dass Details der Schaltungsstruktur 14 nicht mehr zu erkennen sind. Lediglich die freigelegten Bondpads 165 und 166 sowie andere, möglicherweise bezüglich der photolithographischen Schicht ausgesparte Bereiche sind erkennbar.
  • Es wird ferner deutlich, dass in vergleichbaren Bereichen 381, 382 und 383, die in den elektronischen Schaltungen 50'1 und 50'2 an identischen Stellen angeordnet sind, Unterschiede in der Ausbildung von Wellentälern und Wellenbergen in dem Oberflächenprofil 32 erkennbar sind. So weist beispielsweise der Bereich 382 der elektronischen Vorrichtung 50'1 eine an ein Oval erinnernde Struktur auf, die in dem Bereich 382 der elektronischen Vorrichtung 50'2 nicht ausgebildet ist. In den Bereichen 381 der elektronischen Vorrichtungen 50'1 und 50'2 sind unterschiedliche Anzahlen von Insel-Strukturen oder umlaufenden Strukturen von Wellentälern oder Wellenbergen erkennbar. Auch in den Bereichen 383 der elektronischen Vorrichtungen 50'1 und 50'2 ist der Verlauf von Wellenbergen und/oder Wellentälern unterschiedlich.
  • Diese Unterschiede können eine eindeutige Identifizierung der elektronischen Vorrichtungen 50'1 und 50'2 ermöglichen.
  • Ausführungsbeispiele ermöglichen den Erhalt eines Sichtschutzes ohne die Notwendigkeit, hierfür separate Schichten vorzusehen, da die Hartpassivierung selbst als Sichtschutz nutzbar ist.
  • Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.
  • Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.

Claims (19)

  1. Verfahren (100; 150) zum Herstellen einer elektronischen Vorrichtung (30-4; 50') mit folgenden Schritten: Bereitstellen (110) eines Substrats mit einer daran oder darauf angeordneten Schaltungsstruktur, wobei die Schaltungsstruktur zumindest bereichsweise von einer Passivierungsschicht bedeckt ist, und die Passivierungsschicht in einem Bereich der Schaltungsstruktur von einer photolithographischen Schicht zumindest teilweise bedeckt ist; Behandeln (120) der photolithographischen Schicht zum Erzeugen eines Oberflächenprofils in der photolithographischen Schicht an einer der Passivierungsschicht abgewandten Seite der photolithographischen Schicht; und Flächiges Entfernen (130) der photolithographischen Schicht und teilweises Entfernen der Passivierungsschicht, so dass das Oberflächenprofil der photolithographischen Schicht zumindest teilweise in die Passivierungsschicht übertragen wird; wobei basierend auf dem Behandeln (120) eine Dekomposition und/oder eine thermomechanisch induzierte Faltenbildung der photolithographischen Schicht und somit das Oberflächenprofil erhalten wird.
  2. Verfahren gemäß Anspruch 1, bei dem das Oberflächenprofil (32, 32') eine zufällige Verteilung von Wellenbergen (26) und Wellentälern (28) aufweist.
  3. Verfahren gemäß Anspruch 2, bei dem eine Identifizierung der elektronischen Vorrichtung basierend auf dem Oberflächenprofil und/oder der zufälligen Verteilung ermöglicht wird.
  4. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem das teilweise Entfernen (130) der Passivierungsschicht so ausgeführt wird, dass das Oberflächenprofil eine lichtstreuende Eigenschaft aufweist.
  5. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem basierend auf dem Oberflächenprofil (32') in der Passivierungsschicht (22) ein Sichtschutz für die von der Passivierungsschicht (22) bedeckte Schaltungsstruktur (14) erhalten wird.
  6. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem der Schritt des teilweisen Entfernens (130) der Passivierungsschicht so ausgeführt wird, dass die das Oberflächenprofil (32) aufweisende Passivierungsschicht (22) als reflexionsarme Schicht erhalten wird, die eine Sichtbarriere für die Schaltungsstruktur (14) bereitstellt.
  7. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem das Behandeln (120) der photolithographischen Schicht so ausgeführt wird, dass eine Faltenbildung in einem Material der photolithographischen Schicht (24) erfolgt, wobei eine Topographie der Faltenbildung durch den Schritt des flächigen Entfernens (130) zumindest teilweise in die photolithographische Schicht (22) übertragen wird, um das Oberflächenprofil (32) zu erhalten.
  8. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem das Anordnen der photolithographischen Schicht (24) ein Aufbringen eines transparenten Photolacks umfasst, und wobei das Behandeln (120) der photolithographischen Schicht ein Entwickeln des Photolacks unter gleichzeitigem Erhalt des Oberflächenprofils (32) umfasst; oder wobei das Verfahren ferner folgenden Schritt aufweist: Entwickeln (260) des Photolacks.
  9. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem das Behandeln (120) der photolithographischen Schicht ein Aussenden eines ultravioletten Lichts umfasst.
  10. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem das Behandeln (120) der photolithographischen Schicht ein Erwärmen der photolithographischen Schicht umfasst.
  11. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem die Schaltungsstruktur (14) zumindest einen Kontaktierungsbereich (164; 165; 166) umfasst, der eine elektrische Kontaktierung der Schaltungsstruktur (14) ermöglicht, wobei das flächige Entfernen (130) Teil eines Padöffnungsprozesses zum Freilegen des Kontaktierungsbereichs (164; 165; 166) von der Passivierungsschicht (22) ist.
  12. Verfahren gemäß einem der vorangehenden Ansprüche, bei der das flächige Entfernen (130) einen flächigen Ätzprozess umfasst.
  13. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem das Substrat (12) ein Halbleiterwafer ist, und bei dem zumindest eines aus dem Anordnen der Passivierungsschicht (22), dem Anordnen der photolithographischen Schicht (24), dem Behandeln (120) der photolithographischen Schicht (24) und dem flächigen Entfernen (130) auf Wafer-Ebene durchgeführt wird.
  14. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem das Bereitstellen des Substrats Folgendes umfasst: Bereitstellen (112) des Substrats mit der daran oder darauf angeordneten Schaltungsstruktur, wobei die Schaltungsstruktur zumindest bereichsweise von der Passivierungsschicht bedeckt ist, und Anordnen (114) einer photolithographischen Schicht, so dass diese die Passivierungsschicht zumindest in einem Bereich der Schaltungsstruktur bedeckt.
  15. Verfahren gemäß einem der vorangehenden Ansprüche, ferner mit folgendem Schritt: Anordnen der Passivierungsschicht (22) an dem Substrat (12), so dass die Schaltungsstruktur (14) von der Passivierungsschicht (22) zumindest teilweise bedeckt ist;
  16. Verfahren gemäß einem der vorangehenden Ansprüche, bei dem die Passivierungsschicht (22) umfassend ein Siliziumoxidmaterial und/oder ein Siliziumnitridmaterial bereitgestellt wird.
  17. Elektronische Vorrichtung (30-4; 50'1, 50'2) mit folgenden Merkmalen: einem Substrat (12) mit einer daran oder darauf angeordneten Schaltungsstruktur (14); und einer Passivierungsschicht (22), die die Schaltungsstruktur (14) zumindest bereichsweise bedeckt; wobei die Passivierungsschicht (22) ein Oberflächenprofil (32`) aufweist, das eine zufällige Verteilung von Wellenbergen (26) und Wellentälern (28) aufweist; wobei das Oberflächenprofil eine rillenartige Struktur aufweist.
  18. Vorrichtung gemäß Anspruch 17, bei der die zufällige Verteilung eine Identifizierung der Vorrichtung ermöglicht.
  19. Vorrichtung gemäß Anspruch 18, bei der die Identifizierung basierend auf einer physikalisch unklonbaren Funktion erfolgt, bei der das Oberflächenprofil digitalisiert wird.
DE102018209579.5A 2018-06-14 2018-06-14 Elektronische vorrichtung und verfahren zum herstellen derselben Active DE102018209579B9 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102018209579.5A DE102018209579B9 (de) 2018-06-14 2018-06-14 Elektronische vorrichtung und verfahren zum herstellen derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018209579.5A DE102018209579B9 (de) 2018-06-14 2018-06-14 Elektronische vorrichtung und verfahren zum herstellen derselben

Publications (3)

Publication Number Publication Date
DE102018209579A1 DE102018209579A1 (de) 2019-12-19
DE102018209579B4 DE102018209579B4 (de) 2023-09-28
DE102018209579B9 true DE102018209579B9 (de) 2024-03-14

Family

ID=68724692

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018209579.5A Active DE102018209579B9 (de) 2018-06-14 2018-06-14 Elektronische vorrichtung und verfahren zum herstellen derselben

Country Status (1)

Country Link
DE (1) DE102018209579B9 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2011E (fr) 1902-08-27 1903-11-24 Mimard Soc Système de bicyclette à changement de vitesse par pédalage normal ou rétrograde et à roue libre constante
US20010033012A1 (en) 1999-12-30 2001-10-25 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
US20020090809A1 (en) 2001-01-05 2002-07-11 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having passivation film and buffer coating film
US20110254141A1 (en) 2008-12-29 2011-10-20 Nxp B.V. Physical structure for use in a physical unclonable
US9190360B2 (en) 2014-02-17 2015-11-17 Globalfoundries Inc. Photoresist collapse method for forming a physical unclonable function

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2011E (fr) 1902-08-27 1903-11-24 Mimard Soc Système de bicyclette à changement de vitesse par pédalage normal ou rétrograde et à roue libre constante
US20010033012A1 (en) 1999-12-30 2001-10-25 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
US20020090809A1 (en) 2001-01-05 2002-07-11 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having passivation film and buffer coating film
US20110254141A1 (en) 2008-12-29 2011-10-20 Nxp B.V. Physical structure for use in a physical unclonable
US9190360B2 (en) 2014-02-17 2015-11-17 Globalfoundries Inc. Photoresist collapse method for forming a physical unclonable function

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SREEDHAR A., KUNDU S.: Physically unclonable functions for embeded security based on lithographic variation. In: 2011 Design, Automation & Test in Europe, Grenoble, France, 2011, pp. 1-6, doi: 10.1109/DATE.2011.5763259.

Also Published As

Publication number Publication date
DE102018209579A1 (de) 2019-12-19
DE102018209579B4 (de) 2023-09-28

Similar Documents

Publication Publication Date Title
DE102007026372B4 (de) Verfahren zur Ausbildung einer Mikrostruktur in einer Halbleitervorrichtung
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE19510777C1 (de) Verfahren zum Herstellen einer CMOS-Struktur mit ESD-Schutz
DE102006014852A1 (de) Halbleiter-Wafer mit mehrfachen Halbleiterelementen und Verfahren zu ihrem Dicen
DE112016000399B4 (de) ON-CHIP-HALBLEITEREINHEIT MIT VERBESSERTER VARIABILITÄT und HERSTELLUNGSVERFAHREN
DE102011056669B4 (de) Verfahren zum Definieren einer Trennstruktur in einem Halbleiterbauelement
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE102016112389A1 (de) Verfahren zur Verwendung beim Herstellen eines Halbleiterbauelement-Die
DE2227344C3 (de)
DE102013202484B4 (de) SOI-Wafer und Verfahren zu seiner Herstellung
DE102018209579B9 (de) Elektronische vorrichtung und verfahren zum herstellen derselben
DE102004063148A1 (de) Isolierverfahren bei Halbleiter-Bauelementen
DE102009004223A1 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE102004009336A1 (de) Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe
EP1711958B1 (de) Verfahren zum Herstellen eines Kondensators mit lokal erhöhter dielektrischer Konstante und eines Zwischendielektrikums mit niedriger dielektrischer Konstante
DE102005002550B4 (de) Lift-Off-Verfahren
EP1030360A2 (de) Elektrische Teststruktur auf einem Halbleitersubstrat und Testverfahren
DE102007061141B3 (de) Verfahren zum Schutz eines Waferrandes
DE102013012730B4 (de) Verfahren zur Strukturierung einer elektrisch leitenden oder halbleitenden Schicht
DE102008060275B4 (de) Verfahren zum Strukturieren eines gebondeten Wafers
DE102015104820B4 (de) Herstellung eines opto-elektronischen Halbleiterbauelements
DE102013113175B4 (de) Struktur mit Mehrlinien-Breite, die mittels Photolithographie erzeugt wird
DE102011013228A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements für 3D-Integration
DE2618550A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
EP2321858B1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division