DE102007061141B3 - Verfahren zum Schutz eines Waferrandes - Google Patents

Verfahren zum Schutz eines Waferrandes Download PDF

Info

Publication number
DE102007061141B3
DE102007061141B3 DE102007061141A DE102007061141A DE102007061141B3 DE 102007061141 B3 DE102007061141 B3 DE 102007061141B3 DE 102007061141 A DE102007061141 A DE 102007061141A DE 102007061141 A DE102007061141 A DE 102007061141A DE 102007061141 B3 DE102007061141 B3 DE 102007061141B3
Authority
DE
Germany
Prior art keywords
wafer
edge
oxide layer
mask
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007061141A
Other languages
English (en)
Inventor
Ewald STÜCKLER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102007061141A priority Critical patent/DE102007061141B3/de
Application granted granted Critical
Publication of DE102007061141B3 publication Critical patent/DE102007061141B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Ein streifenförmiger Bereich auf einer für eine weitere Prozessierung vorgesehenen Hauptseite (10) längs des Randes eines Wafers (1) wird mit einer lokalen Oxidschicht (5) als Schutzschicht versehen.

Description

  • Das vorliegende Verfahren betrifft den Schutz des Randes eines Wafers beim Plasmaätzen in der Halbleitertechnologie.
  • Halbleiterchips mit integrierten Schaltungen werden im Verbund eines Substrates, z. B. eines Silizium-Wafers, hergestellt. Der Herstellungsprozess umfasst eine hohe Anzahl einzelner Verfahrensschritte, in denen z. B. Schichten aufgebracht oder durch Ätzen strukturiert werden. Hierbei können Schäden an den Kanten des Wafers auftreten, wenn das aufgebrachte Material an den Waferkanten Wülste oder ähnliche Ausformungen bildet oder die aufgebrachten Schichten an den Waferkanten abplatzen oder abblättern.
  • In der US 5 929 509 ist eine Struktur zum Schutz einer Waferkante angegeben. Hierbei werden die aufgebrachten Schichten im Bereich der Waferkante rückgeätzt, und eine Passivierungsschicht aus einem fotosensitiven dielektrischen Material wird aufgebracht, die die Kante überdeckt. Durch Bestrahlen mit ultraviolettem Licht und anschließendes Entwickeln des Materials der Passivierungsschicht wird ein Schutzring an der Waferkante gebildet.
  • In der US 2005/0202678 A1 ist ein Verfahren zum Schutz einer Waferkante beschrieben, bei dem der Wafer auf einer Halterung aus einem porösen Material angeordnet wird und die Kanten des Wafers mit einem durch die Halterung hindurchströmenden Gas oder einer Flüssigkeit umspült werden.
  • DE 10 2005 063 089 A1 beschreibt ein Verfahren zum Schutz eines Waferrandes, bei dem eine Ätzstoppschicht, die Siliziumkarbid sein kann, zunächst ganzflächig auch auf den Waferrand aufgebracht wird. Mittels einer strukturierten Maskenschicht, die nur den Randbereich des Wafers bedeckt, wird die Ätzstoppschicht bis auf einen Rest entfernt, der in späteren Prozessschritten als Schutzschicht für den Waferrand dient.
  • JP 06120097 A beschreibt ein Verfahren, bei dem der Rand und die Rückseite eines Wafers aus Silizium mit einer schützenden Siliziumoxidschicht versehen werden.
  • JP 2002100596 A und JP 2002217205 A beschreiben die Herstellung einer Schutzschicht für den Waferrand durch ganzflächige thermische Oxidation der Waferoberfläche, Abdecken des Oxidfilms am Waferrand mit einer Maske, die ein Klebefilm oder ein Fotolack ist, und anschließendes Entfernen der Oxidschicht mit Ausnahme der abgedeckten Bereiche.
  • In der JP 2005294764 A ist ein Verfahren zum Schutz einer Waferkante in einem Ätzprozess angegeben. Hierbei wird die Waferkante in eine mit einer Nut versehene drehbare Halterung eingesetzt.
  • Ein Materialwulst an der Kante des Wafers kann mit dem bekannten Verfahren eines so genannten Edge-Bead-Rinsing (EBR) entfernt werden, bei dem ein Lösungsmittel, das das betreffende Material löst, auf den Materialwulst an der Kante des Wafers gebracht wird, bis eine vorgesehene Menge des Materials von dort entfernt ist. Ein an der Kante des Wafers vorhandener Bereich einer Fotolackschicht kann mit dem bekannten Verfahren des so genannten Wafer-Edge-Exposure (WEE) belichtet werden, bei dem der Wafer auf einer Halterung, zum Beispiel auf einem Chuck, angeordnet wird, das Licht auf eine Stelle der Kante des Wafers gerichtet wird und die Halterung mit dem Wafer gedreht wird, um auf diese Weise nach und nach die gesamte Kante zu belichten.
  • Das Problem einer Beschädigung der Waferkante tritt insbesondere bei Plasmaätzverfahren auf. Eine als Maske verwendete Fotolackschicht muss von den Kanten des Wafers entfernt werden, z. B. mittels EBR und/oder WEE, um zu verhindern, dass der Rand und die Rückseite des Wafers während des Ätzprozesses mit Rückständen des Fotolacks kontaminiert werden. Nach dem Entfernen des Fotolacks an den Waferkanten ist jedoch die Halbleiteroberfläche dort freigelegt und wird von dem in dem Ätzprozess eingesetzten Ätzmittel angegriffen. Da der Wafer hierdurch im Randbereich gedünnt wird, erhöht sich die Gefahr, dass kleine Splitter aus dem Waferrand brechen, was als Chipping bezeichnet wird. Das kann zu einem Zerbrechen des Wafers führen. Außerdem wird eine randseitige Siliziumoberfläche an den Stellen des Ätzangriffes in einer eigentümlichen Weise strukturiert und geschädigt. Die so gebildete Oberflächenstruktur wird wegen ihres Aussehens als Silizium-Gras (silicon grass) bezeichnet. Von derart geschädigten Oberflächen lösen sich kleine Partikel, die sich auf den übrigen Oberflächen des Wafers und der Apparatur absetzen und den Herstellungsprozess beeinträchtigen.
  • Aufgabe der vorliegenden Erfindung ist es, ein vereinfachtes Verfahren zum Schutz des Randes eines Wafers anzugeben, das ohne Einsatz einer zusätzlichen Vorrichtung auskommt.
  • Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Das Verfahren nutzt die Technik lokaler Oxidation zur Herstellung einer streifenförmigen Schutzschicht längs des Randes (bevel) des Wafers. Die lokale Oxidation von Silizium ist unter der Bezeichung LOCOS an sich bekannt. Die Breite der Schutzschicht kann den jeweiligen Erfordernissen angepasst werden. Damit kann einerseits ein ausreichender Kantenschutz bewirkt werden, und andererseits wird die Oberfläche des Wafers optimal für die herzustellenden Bauelemente ausgenutzt. Mit diesem Verfahren wird gleichzeitig eine generelle Verbesserung der Gleichförmigkeit und Sauberkeit des Ätzprozesses erreicht, da hierbei keine Störungen des Plasmas im Randbereich auftreten, wie das bei apparativen Schutzverfahren der Fall ist.
  • Es folgt eine genauere Beschreibung von Beispielen des Verfahrens anhand der beigefügten Figuren.
  • Die 1 zeigt einen Querschnitt eines Randbereiches eines Wafers, dessen Oberseite mit einer Maske versehen ist.
  • Die 2 zeigt einen Querschnitt gemäß der 1 nach einem von der Maske abgeschirmten Ätzprozess.
  • Die 3 zeigt einen Querschnitt gemäß der 2 nach der Herstellung einer lokalen Oxidschicht und dem Entfernen der Maske.
  • Die 4 zeigt einen Querschnitt gemäß der 2 für ein anderes Ausführungsbeispiel.
  • Die 5 zeigt einen Querschnitt gemäß der 3 für das Ausführungsbeispiel gemäß der 4.
  • Die 1 zeigt im Querschnitt einen Randbereich eines Wafers 1 aus Silizium. In diesem Ausführungsbeispiel sind die Oberflächen des Wafers mit einer dünnen Pad-Oxidschicht 2 versehen, die z. B. durch thermische Oxidation ausgebildet werden kann. Eine solche Pad-Oxidschicht 2 hat eine typische Dicke von etwa 30 nm. Auf der Pad-Oxidschicht 2 ist eine Pad-Nitridschicht 3 aufgebracht, die z. B. mittels LPCVD (low-pressure vapor chemical deposition) in einer typischen Dicke von etwa 150 nm hergestellt wird. Diese Schichten werden üblicherweise bei Halbleiterprozessen auf dem Siliziumwafer vorgesehen; sie sind jedoch für das Verfahren zum randseitigen Schutz des Wafers nicht erforderlich. Die Pad-Oxidschicht 2 und die Pad-Nitridschicht 3 werden insbesondere dann vorgesehen, wenn das Herstellungsverfahren eine Grabenätzung in das Siliziummaterial des Wafers umfasst. In dem hier beschriebenen Ausführungsbeispiel wird die Pad-Nitridschicht 3 bei der Herstellung der Schutzschicht eingesetzt. Statt der Pad-Nitridschicht kann aber auch eine andere Schicht, die zur Ausbildung einer Hartmaske geeignet ist, in dem Verfahren verwendet werden.
  • In der 1 sind in einem Querschnitt eines randseitigen Bereiches eines Wafers 1 die beiden einander gegenüberliegenden großflächigen Hauptseiten 10, 11 des Wafers 1 sowie dessen Rand 12 erkennbar. In dem dargestellten Beispiel ist, wie bei üblichen Wafern, der Rand 12 im Querschnitt gerundet; der Rand kann aber auch weniger rund oder als ebene Seitenfläche ausgebildet sein, so dass zwischen den Hauptseiten 10, 11 und dem Rand 12 auch Kanten vorhanden sein können. Auf derjenigen Hauptseite 10, die für die Herstellung von Bauelementen, z. B. integrierten Schaltungen, vorgesehen ist, wird eine Maske 4 aufgebracht und so strukturiert, dass ein streifenförmiger Bereich dieser Hauptseite 10 längs des Randes 12 frei bleibt. Der streifenförmige Bereich besitzt die Abmessung der vorgesehenen Schutzschicht. Die Maske 4 kann eine Lackmaske aus einem Fotolack sein. In diesem Fall wird der Fotolack zunächst ganzflächig aufgebracht und dann, vorzugsweise durch die oben bereits angegebenen und an sich bekannten Verfahren EBR und WEE, längs des betreffenden Randes 12 des Wafers entfernt, so dass der streifenförmige Bereich freigelegt ist. Die Verfahren EBR und WEE sind besonders geeignet, Fotolackwülste an den Kanten zu beseitigen und durch eine randseitige Belichtung und anschließende Entwicklung des Fotolacks eine präzise Strukturierung der Lackmaske in der vorgesehenen Weise zu erreichen.
  • Ausgehend von der Anordnung gemäß der 1 kann dann entsprechend dem Querschnitt der 2 die Pad-Nitridschicht 3 in dem nicht von der Maske 4 bedeckten streifen förmigen Bereich längs des Randes weggeätzt werden. Das ist in der 2 mit den nach unten gerichteten Pfeilen angedeutet. In dem streifenförmigen Bereich bleibt bei diesem Ausführungsbeispiel je nach dem Grad der Selektivität des Ätzprozesses zumindest ein restlicher Schichtanteil der Pad-Oxidschicht 2 stehen. Die Maske 4 wird dann entfernt, so dass die Pad-Nitridschicht 3 darunter wieder freigelegt ist. Dann kann eine lokale Oxidation des Halbleitermaterials des Wafers 1 erfolgen, mit der die lokale Oxidschicht hergestellt wird. Die lokale Oxidation wird hierbei durch die restliche Pad-Nitridschicht 3 auf den vorgesehenen streifenförmigen Bereich beschränkt. Es kann aber auch eine andere Form der Maskierung zur Strukturierung der Schutzschicht vorgesehen werden, z. B. unter Verwendung einer strukturierten Hartmaske aus einem geeigneten Material, insbesondere einem der für Hartmasken üblicherweise verwendeten Materialien, anstelle der Pad-Nitridschicht 3.
  • Die 3 zeigt einen Querschnitt gemäß der 2 für das Ergebnis der lokalen Oxidation, mit der die lokale Oxidschicht 5 in dem randseitigen streifenförmigen Bereich der Hauptseite 10 des Wafers hergestellt worden ist. In der 2 ist auch dargestellt, dass das hergestellte Oxid ein deutlich größeres Volumen aufweist als das hierfür oxidierte Halbleitermaterial. Die lokale Oxidschicht 5 kann durch Einstellen der für die lokale Oxidation relevanten Prozessparameter entsprechend den jeweiligen Erfordernissen verschiedener Ausführungsformen mit unterschiedlicher Dicke hergestellt werden. In dem in der 3 dargestellten Ausführungsbeispiel besitzt die lokale Oxidschicht 5 eine größere Dicke als die Pad-Nitridschicht 3. Die dargestellten Abmessungen sind nicht maßstabsgetreu, sondern sollen nur Beispiele für die mit dem Verfahren herstellbaren Ausgestaltungen des Randschutzes verdeutlichen.
  • In der 3 ist noch eine Ätzmaske 6 mit gestrichelten Konturen dargestellt, mit der weitere Verfahrensschritte angedeutet werden sollen. Diese Ätzmaske besitzt eine Öffnung im Bereich eines zu ätzenden Grabens. Mit diesem Verfahren können insbesondere tiefe Grabenätzungen mittels RIE (reactive ion etching) durchgeführt werden, ohne dass das Problem einer randseitigen Beschädigung des Wafers auftritt.
  • In der 4 ist ein anderes Ausführungsbeispiel in einem Querschnitt gemäß der 2 dargestellt. Hierbei wird die Pad-Nitridschicht 3 (beziehungsweise eine entsprechende, für eine Hartmaske geeignete Schicht) auf dem Rand 12 bis hin zur gegenüberliegenden Hauptseite 11 des Wafers entfernt. Das ermöglicht es, die lokale Oxidschicht so herzustellen, dass der Rand 12 vollständig von der lokalen Oxidschicht bedeckt und geschützt wird.
  • In dem in der 5 wiedergegebenen Querschnitt ist in einem typischen Beispiel die Ausgestaltung der lokalen Oxidschicht 5 bei dem Ausführungsbeispiel gemäß der 4 dargestellt. Die 5 entspricht im Übrigen dem Querschnitt der 3. Es ist erkennbar, dass bei dieser Ausgestaltung ein im Vergleich zu dem Ausführungsbeispiel der 2 und 3 weitergehender Schutz des Randes des Wafers erreicht wird und dass die lokale Oxidschicht durch die Strukturierung der Pad-Nitridschicht 3 an die jeweiligen Erfordernisse angepasst werden kann.
  • Den im Rahmen der Erfindung liegenden Ausgestaltungen und Abwandlungen des Verfahrens ist gemeinsam, dass man damit durch lokale Oxidation eine Schutzschicht herstellt, die den Rand des Wafers und einen daran angrenzenden schmalen streifenförmigen Bereich der betreffenden Hauptseite des Wafers bedeckt. Die Breite der Schutzschicht kann so gering gewählt werden, dass eine möglichst große Nutzfläche der betreffenden Hauptseite für die Herstellung der Bauelemente frei bleibt, aber gleichzeitig ein ausreichender Randschutz erreicht wird.
    • 1
    Wafer
    2
    Pad-Oxidschicht
    3
    Pad-Nitridschicht
    4
    Maske
    5
    lokale Oxidschicht
    6
    Ätzmaske
    10
    Hauptseite
    11
    gegenüberliegende Hauptseite
    12
    Rand

Claims (5)

  1. Verfahren zum Schutz eines Waferrandes, bei dem, – auf einem Wafer (1) mit zwei einander gegenüberliegenden Hauptseiten (10, 11) und einem Rand (12) eine Pad-Oxidschicht (2) hergestellt wird, – eine Pad-Nitridschicht (3) auf der Pad-Oxidschicht (2) aufgebracht wird, – auf eine Hauptseite (10) eine Maske (4) aufgebracht und so strukturiert wird, dass ein streifenförmiger Bereich längs des Randes (12) frei bleibt, – die Pad-Nitridschicht (3) in dem von der Maske (4) frei gelassenen Bereich der betreffenden Hauptseite (10) bis zu dem Rand (12) des Wafers hin entfernt wird, – die Maske (4) entfernt wird und – eine lokale Oxidschicht (5) mittels einer lokalen Oxidation in dem Bereich hergestellt wird, in dem die Pad-Nitridschicht (3) entfernt worden ist.
  2. Verfahren nach Anspruch 1, bei dem die lokale Oxidschicht (5) so hergestellt wird, dass sie den Rand (12) bis hin zu der gegenüberliegenden Hauptseite (11) bedeckt.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Maske (4) aus Fotolack hergestellt wird.
  4. Verfahren nach Anspruch 3, bei dem bei der Strukturierung der Maske (4) der Fotolack der Maske (4) im Bereich des Randes (12) des Wafers (1) mit Edge-Bead-Rinsing und/oder mit Wafer-Edge-Exposure behandelt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem nach dem Herstellen der lokalen Oxidschicht (5) eine für weitere Verfahrensschritte vorgesehene Ätzmaske (6) auf dieselbe Hauptseite (10) des Wafers (1) aufgebracht und so strukturiert wird, dass ein Anteil der lokalen Oxidschicht (5) von der Ätzmaske (6) bedeckt wird und ein streifenförmiger Bereich der lokalen Oxidschicht (5) längs des Randes (12) des Wafers (1) von der Ätzmaske (6) frei bleibt.
DE102007061141A 2007-12-19 2007-12-19 Verfahren zum Schutz eines Waferrandes Expired - Fee Related DE102007061141B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102007061141A DE102007061141B3 (de) 2007-12-19 2007-12-19 Verfahren zum Schutz eines Waferrandes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007061141A DE102007061141B3 (de) 2007-12-19 2007-12-19 Verfahren zum Schutz eines Waferrandes

Publications (1)

Publication Number Publication Date
DE102007061141B3 true DE102007061141B3 (de) 2009-06-25

Family

ID=40690295

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007061141A Expired - Fee Related DE102007061141B3 (de) 2007-12-19 2007-12-19 Verfahren zum Schutz eines Waferrandes

Country Status (1)

Country Link
DE (1) DE102007061141B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021206931A1 (de) 2021-07-01 2023-01-05 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Bereitstellen eines Waferrandschutzes in einem Herstellungsprozess eines mikromechanischen Sensorelements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120097A (ja) * 1992-10-02 1994-04-28 Nec Corp 半導体装置用基板
JP2002100596A (ja) * 2000-09-25 2002-04-05 Mitsubishi Materials Silicon Corp シリコンウェーハのエッジ部保護方法
JP2002217205A (ja) * 2001-01-19 2002-08-02 Mitsubishi Materials Silicon Corp 熱処理用シリコンウエーハ及びその製造方法
DE102005063089A1 (de) * 2005-12-30 2007-07-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontaminierung durch Vorsehen einer Ätzstoppschicht am Substratrand

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120097A (ja) * 1992-10-02 1994-04-28 Nec Corp 半導体装置用基板
JP2002100596A (ja) * 2000-09-25 2002-04-05 Mitsubishi Materials Silicon Corp シリコンウェーハのエッジ部保護方法
JP2002217205A (ja) * 2001-01-19 2002-08-02 Mitsubishi Materials Silicon Corp 熱処理用シリコンウエーハ及びその製造方法
DE102005063089A1 (de) * 2005-12-30 2007-07-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontaminierung durch Vorsehen einer Ätzstoppschicht am Substratrand

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021206931A1 (de) 2021-07-01 2023-01-05 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Bereitstellen eines Waferrandschutzes in einem Herstellungsprozess eines mikromechanischen Sensorelements

Similar Documents

Publication Publication Date Title
DE10056541B4 (de) Verfahren zum Reinigen von Quarzsubstraten unter Verwendung von leitenden Lösungen
DE102014118843B4 (de) Verfahren zum Beheben von Problemen eines Linienbruchs und eines Fotolackrandes beim Strukturieren eines dreilagigen Fotolacks
DE69736646T2 (de) Verfahren zum Zertrennen von Wafern in Einzelchips
DE102010003600B4 (de) Waferbearbeitungsverfahren
DE19622015A1 (de) Verfahren zum Ätzen von Zerstörungszonen an einem Halbleitersubstratrand sowie Ätzanlage
DE102019210185A1 (de) Halbleiter-waferbearbeitungsverfahren
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE102006014852A1 (de) Halbleiter-Wafer mit mehrfachen Halbleiterelementen und Verfahren zu ihrem Dicen
DE102006056598B4 (de) Verfahren zur Herstellung eines Transistorbauelements für eine integrierte Schaltung
DE102012214817B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE68917003T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind.
DE102010040441A1 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE19935825A1 (de) Elektronische Vorrichtung und Verfahren zur Herstellung dieser elektronischen Vorrichtung
DE102014111977A1 (de) Trennen von Chips auf einem Substrat
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE102007061141B3 (de) Verfahren zum Schutz eines Waferrandes
DE19935495A1 (de) Verfahren zur Herstellung einer elektronischen Vorrichtung
DE102020101520A1 (de) Halbleitervorrichtung und verfahren
DE102016219811B4 (de) Waferbearbeitungsverfahren
DE102004009336A1 (de) Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe
DE102013105736B4 (de) Verwendung eines Metallisierungsschemas als Ätzmaske
DE112016000795B4 (de) Verfahren zum herstellen eines elektronischen bauelements
WO2008095526A2 (de) Verfahren zum aufbringen einer struktur auf ein halbleiterbauelement
DE19502777A1 (de) Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite
DE102008060275B4 (de) Verfahren zum Strukturieren eines gebondeten Wafers

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee