DE102016219811B4 - Waferbearbeitungsverfahren - Google Patents

Waferbearbeitungsverfahren Download PDF

Info

Publication number
DE102016219811B4
DE102016219811B4 DE102016219811.4A DE102016219811A DE102016219811B4 DE 102016219811 B4 DE102016219811 B4 DE 102016219811B4 DE 102016219811 A DE102016219811 A DE 102016219811A DE 102016219811 B4 DE102016219811 B4 DE 102016219811B4
Authority
DE
Germany
Prior art keywords
wafer
protective plate
front side
dividing
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016219811.4A
Other languages
English (en)
Other versions
DE102016219811A1 (de
Inventor
Kazuma Sekiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102016219811A1 publication Critical patent/DE102016219811A1/de
Application granted granted Critical
Publication of DE102016219811B4 publication Critical patent/DE102016219811B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Waferbearbeitungsverfahren zum Teilen eines Wafers in einzelne Bauelementchips, wobei der Wafer mehrere Bauelementchips an einer vorderen Seite ausgebildet aufweist, sodass diese durch mehrere Teilungslinien geteilt sind, wobei das Waferbearbeitungsverfahren umfasst:einen Anbringungsschritt für eine Schutzplatte, die aus einem beliebigen aus Silizium, Glas und Polyethylenterephthalat ausgebildet ist, des Anbringens einer Schutzplatte an der vorderen Seite des Wafers;einen Bereitstellungsschritt für ein Trägerelement des Bereitstellens eines Trägerelements an einer hinteren Seite des Wafers;einen Schneidschritt für eine Schutzplatte des Schneidens der Schutzplatte unter Verwendung einer Schneidklinge entlang eines Bereichs, welcher jeder Teilungslinie entspricht, die an der vorderen Seite des Wafers ausgebildet ist, wodurch jede Teilungslinie freigelegt wird; undeinen Plasmaätzschritt des Durchführens eines Plasmaätzens durch die Schutzplatte an jeder Teilungslinie des Wafers nach dem Durchführen des Schneidschritts der Schutzplatte, wodurch jede Teilungslinie geätzt wird, um den Wafer in die einzelnen Bauelementchips zu teilen.

Description

  • HINTERGRUND DER ERFINDUNG
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Waferbearbeitungsverfahren zum Bearbeiten eines Wafers, der mehrere Bauelemente an der vorderen Seite ausgebildet aufweist, sodass sie durch mehrere Teilungslinien getrennt sind.
  • Beschreibung des Stands der Technik
  • Mehrere Bauelemente, wie zum Beispiel integrierte Schaltungen (ICs) und Large-Scale Integrations (LSIs), sind an der vorderen Seite eines Wafers ausgebildet, sodass diese durch mehrere Teilungslinien getrennt sind. Der Wafer, der folglich die mehreren Bauelemente an der vorderen Seite aufweist, wird in einzelne Bauelementchips zum Beispiel unter Verwendung einer Schneidvorrichtung geteilt. Die Bauelementchips werden in verschiedenen elektronischen Ausstattungen wie Mobiltelefonen und Personalcomputern verwendet.
  • In dem Fall, dass der Wafer in einzelne Bauelementchips unter Verwendung einer Schneidklinge, die in der Schneidvorrichtung enthalten ist, geteilt wird, existiert ein Problem, dass winziges Abplatzen an dem Umfang von jedem Bauelementchip auftritt, was eine Reduktion der Festigkeit des Chips verursacht. Um dieses Problem zu bewältigen, hat der vorliegende Anmelder ein Bearbeitungsverfahren vorgeschlagen, welches die Festigkeit des Chips eines jeden Bauelementchips verbessern kann und dieses Bearbeitungsverfahren wurde praktisch angewendet. Dieses Bearbeitungsverfahren beinhaltet die Schritte des vollständigen Abdeckens der vorderen Seite eines Wafers mit einer Resistschicht, als nächstes Entfernen der Resistschicht von den Teilungslinien durch Belichtung und als nächstes Entfernen der Teilungslinien durch Plasmaätzen, um dadurch den Wafer in die einzelnen Bauelementchips zu teilen (siehe zum Beispiel JP 2006 - 114 825 A ).
  • Die US 9 142 459 B1 offenbart ein Verfahren zum Teilen eines Halbleiterwafers mit mehreren integrierten Schaltungen. Bei diesem Verfahren wird eine Maskenschicht auf die Vorderseite des Wafers aufgebracht. Mittels eines Laserschreibverfahrens werden Lücken in der Maskenschicht ausgebildet, wodurch Bereiche des Wafers zwischen den integrierten Schaltungen freigelegt werden. Nachfolgend wird ein Plasmaätzen des Wafers durch diese Lücken durchgeführt, um die integrierten Schaltungen voneinander zu trennen. Ein ähnliches Verfahren ist in der US 8 912 078 B1 offenbart.
  • Die US 7 535 100 B2 offenbart ein Verfahren zum Verbinden eines Wafers mit einem Substrat, bei dem eine vordere Oberfläche des Wafers an einem Halteelement angebracht wird und der Wafer von dessen hinterer Oberfläche aus geschliffen wird.
  • Die DE 100 51 890 A1 betrifft ein Teilungsverfahren für Halbleiterwafer.
  • DARSTELLUNG DER ERFINDUNG
  • Jedoch werden in dem obigen Verfahren eine hochpräzise Maske und eine Belichtungsvorrichtung benötigt, um das Belichten der Resistschicht, welche die vordere Seite des Wafers vollständig abdeckt, durchzuführen, um die Resistschicht von den Teilungslinien zu entfernen. Entsprechend existiert ein Problem, dass die Kosten erhöht sind und die Produktivität der Bauelementchips reduziert ist.
  • Ferner wird die Resistschicht, die an den Teilungslinien der vorderen Seite des Wafers ausgebildet ist, durch einen giftigen Entwickler wie Tetramethylammoniumhydroxid (TMAH) in dem Belichtungsprozess entfernt und die Resistschicht nach dem Abschließen des Plasmaätzen wird von dem gesamten der vorderen Seite des Wafers unter Verwendung eines organischen Lösemittels wie N-Methylpyrrolidon (NMP) entfernt. Entsprechend besteht die Möglichkeit einer Umweltverschmutzung. Um dieses Problem zu lösen, wird eine eigenständige Entsorgungsvorrichtung benötigt, sodass ein zusätzliches Problem existiert, da die Kosten für die Installation und Instandhaltung der Ausstattung erhöht sind und die Produktionseffizienz auch reduziert wird. Es ist daher ein Ziel der vorliegenden Erfindung ein Waferbearbeitungsverfahren bereitzustellen, welches die Kosten reduzieren und die Produktivität der Bauelementchips beim Teilen des Wafers in einzelne Bauelementchips durch Plasmaätzen erhöhen kann.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Waferbearbeitungsverfahren zum Teilen eines Wafers in einzelne Bauelementchips bereitgestellt, wobei der Wafer mehrere Bauelemente an der vorderen Seite ausgebildet aufweist, sodass diese durch mehrere Teilungslinien geteilt sind, und das Waferbearbeitungsverfahren beinhaltet: einen Anbringungsschritt für eine Schutzplatte des Anbringens einer Schutzplatte an der vorderen Seite des Wafers; einen Bereitstellungsschritt für ein Trägerelement des Bereitstellens eines Trägerelements an der hinteren Seite des Wafers; einen Schneidschritt für eine Schutzplatte des Schneidens der Schutzplatte unter Verwendung einer Schneidklinge entlang eines Bereichs, der jeder Teilungslinie entspricht, die an der vorderen Seite des Wafers ausgebildet ist, wodurch jede Teilungslinie freigelegt wird; und einen Plasmaätzschritt des Durchführens eines Plasmaätzens durch die Schutzplatte an jeder Teilungslinie des Wafers nach dem Durchführen des Schneidschritts für die Schutzplatte, wodurch jede Teilungslinie geätzt wird, um den Wafer in die einzelnen Bauelementchips zu teilen.
  • Vorzugsweise beinhaltet das Waferbearbeitungsverfahren ferner einen hinteren Schleifschritt des Schleifens der hinteren Seite des Wafers, um dadurch die Dicke des Wafers zu reduzieren, nachdem der Aufbringungsschritt für die Schutzplatte durchgeführt wurde und bevor der Bereitstellungsschritt für das Trägerelement durchgeführt wird. Die Schutzplatte ist aus einem aus Silizium, Glas und Polyethylenterephthalat ausgebildet. In dem Fall, dass die Schutzplatte aus Silizium ausgebildet ist, ist eine SiO2-Schicht an der Oberfläche der Schutzplatte ausgebildet. Vorzugsweise wird die Schutzplatte durch einen wasserlöslichen Kunststoff an der vorderen Seite des Wafers in dem Anbringungsschritt für die Schutzplatte angebracht.
  • Gemäß der vorliegenden Erfindung ist es nicht notwendig, eine hochpräzise Maske und eine Belichtungsvorrichtung beim Teilen des Wafers zu verwenden, wodurch die Kosten reduziert werden und die Produktivität der Bauelementchips erhöht wird. Ferner können in dem Fall, dass das Waferbearbeitungsverfahren ferner den hinteren Schleifschritt zum Schleifen der hinteren Seite des Wafers beinhaltet, um dadurch die Dicke des Wafers nach dem Durchführen des Anbringungsschritts für die Schutzplatte und vor dem Durchführen des Bereitstellungsschritts des Trägerelements zu reduzieren, Bauelementchips mit höherer Qualität hergestellt werden.
  • In dem Fall, dass die Schutzplatte aus Silizium ausgebildet ist, ist eine SiO2-Schicht an der Oberfläche der Schutzplatte ausgebildet. Entsprechend kann der Fortschritt des Plasmaätzens an der Schutzplatte in dem Plasmaätzschritt zurückgehalten werden, sodass der Wafer zuverlässig in einzelne Bauelementchips geteilt werden kann. Ferner, in dem Fall, dass die Schutzplatte durch einen wasserlöslichen Kunststoff an der vorderen Seite des Wafers in dem Anbringungsschritt für eine Schutzplatte angebracht wird, kann die Schutzplatte von der vorderen Seite des Wafers unter Verwendung von reinem Wasser zum Beispiel nach dem Durchführen des Plasmaätzschritts entfernt werden. Entsprechend wird keine eigenständige Entsorgungsausstattung benötigt. Als ein Ergebnis können die Kosten und die Produktionseffizienz der Bauelementchips verbessert werden.
  • Die obigen und andere Ziele, Merkmale und Vorteile der Erfindung und die Weise des Realisierens wird klarer und die Erfindung selbst wird am besten verstanden durch ein Studieren der folgenden Beschreibung und beigefügten Ansprüche mit Bezug zu den angehängten Figuren, die eine bevorzugte Ausführungsform der Erfindung zeigen.
  • KURZE BESCHREIBUNG DER FIGUREN
    • 1A ist eine perspektivische Ansicht, die einen Anbringungsschritt einer Schutzplatte zeigt;
    • 1B ist eine Schnittansicht, die einen Zustand zeigt, in dem eine Schutzplatte an der vorderen Seite eines Wafers angebracht ist;
    • 2 ist eine perspektivische Ansicht, die einen hinteren Schleifschritt zeigt;
    • 3 ist eine perspektivische Ansicht, die einen Schneidschritt für eine Schutzplatte zeigt;
    • 4 ist eine perspektivische Ansicht, die einen Bereitstellungsschritt für ein Trägerelement zeigt;
    • 5 ist eine perspektivische Ansicht, die einen Plasmaätzschritt zeigt;
    • 6A ist eine perspektivische Ansicht, die einen Entfernungsschritt für eine Schutzplatte zeigt; und
    • 6B ist eine perspektivische Ansicht, die einen Zustand zeigt, in dem die Schutzplatte entfernt wurde und einzelne Bauelementchips an einem Trägerelement getragen werden.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Mit Bezug zu 1A ist ein Wafer W als ein Beispiel eines scheibenförmigen Werkstücks gezeigt. Der Wafer W weist eine vordere Seite Wa und eine hintere Seite Wb gegenüber der vorderen Seite Wa auf. Die vordere Seite Wa des Wafers W ist durch mehrere sich kreuzende Teilungslinien S geteilt, um mehrere getrennte Bauelemente D auszubilden. Die hintere Seite Wb des Wafers W ist nicht besonders mit irgendetwas ausgebildet, sondern ist eine Arbeitsoberfläche, die zum Beispiel durch abrasive Elemente beim dünnen Ausgestalten des Wafers W geschliffen wird. Im Folgenden wird ein Waferbearbeitungsverfahren zum Teilen des Wafers W in einzelne Bauelementchips durch Plasmaätzen mit Bezug zu den beigefügten Figuren beschrieben.
  • (1) Anbringungsschritt für eine Schutzplatte
  • Wie in 1A gezeigt ist eine Schutzplatte 1 an der vorderen Seite Wa des Wafers W angebracht. Die Schutzplatte 1 ist ein kreisförmiges Element, das einen Durchmesser gleich oder größer als den Durchmesser des Wafers W aufweist, sodass die vordere Seite Wa des Wafers W vollständig mit der Schutzplatte 1 abgedeckt werden kann. Die Schutzplatte 1 ist aus einem aus Silizium, Glas und Polyethylenterephthalat (PET) ausgebildet. In dem Fall, dass die Schutzplatte 1 aus Silizium ausgebildet ist, ist eine SiO2-Schicht vorzugsweise an der Oberfläche der Schutzplatte 1 ausgebildet. Durch Ausbilden der SiO2-Schicht an der Oberfläche der Schutzplatte 1, wird das Fortschreiten des Plasmaätzens an der Schutzplatte 1 in dem Plasmaätzschritt, der im Folgenden beschrieben wird, zurückgehalten, sodass der Wafer W zuverlässig in einzelne Bauelementchips geteilt werden kann.
  • Wie in 1B gezeigt, ist die Schutzplatte 1 vorzugsweise durch einen wasserlöslichen Kunststoff 2 an der vorderen Seite Wa des Wafers W angebracht. Ein acrylischer Kunststoff kann anstelle des wasserlöslichen Kunststoffs 2 verwendet werden. Entsprechend ist die vordere Seite Wa des Wafers W vollständig mit der Schutzplatte 1 bedeckt. Als der wasserlösliche Kunststoff 2 kann ein flüssiger Kunststoff wie Polyvinylalkohol (PVA) verwendet werden.
  • (2) Hinterer Schleifschritt
  • Nach dem Durchführen des Anbringungsschritts für die Schutzplatte und vor dem Bereitstellen eines Trägerelements, das im Folgenden beschrieben wird, wird die hintere Seite Wb des Wafers W geschliffen, bis eine vorbestimmte Dicke des Wafers W erreicht wird, durch Verwenden eines Schleifmittels 4, das in 2 gezeigt ist. Das Schleifmittel 4 beinhaltet eine Spindel 40, die eine vertikale Rotationsachse aufweist, eine Schleifscheibe 42, das durch eine Montage 41 an dem unteren Ende der Spindel 40 montiert ist, und mehrere abrasive Elemente 43, die an der unteren Oberfläche des Schleifrads 42 fixiert sind, aufweist, sodass sie ringförmig entlang dem äußeren Umfang davon angeordnet sind. Die Schleifscheibe 42 ist drehbar und das Schleifmittel 4 ist vertikal beweglich als ein Ganzes.
  • Beim Schleifen der hinteren Seite Wb des Wafers W ist der Wafer W mit der Schutzplatte 1 an einem drehbaren Haltetisch 3 zum Halten eines Werkstücks in dem Zustand platziert, in dem die Schutzplatte 1 an der vorderen Seite Wa des Wafers W in Kontakt mit der oberen Oberfläche des Haltetischs 3 ist. Danach wird eine Saugquelle (nicht dargestellt) betätigt, um den Wafer W an dem Haltetisch 3 unter einem Saugen in einem Zustand zu halten, in dem die hintere Seite Wb des Wafers W nach oben orientiert ist oder freiliegt. Danach wird der Haltetisch 3 in der Richtung wie durch Pfeil A in 2 gezeigt ist, mit einer vorbestimmten Geschwindigkeit (zum Beispiel 300 Umdrehungen pro Minute) gedreht. Ferner wird die Spindel 40 des Schleifmittels 4 durch eine Antriebsquelle (nicht dargestellt) gedreht, um dadurch die Schleifscheibe 42 in der Richtung, wie durch Pfeil B in 2 gezeigt ist, mit einer vorbestimmten Geschwindigkeit (zum Beispiel 6000 rpm) zu drehen. Gleichzeitig wird die Schleifscheibe 42 abgesenkt, bis die abrasiven Elemente 43 in Kontakt mit der hinteren Seite Wb des Wafers W kommen, mit einer vorbestimmten Zufuhrgeschwindigkeit (zum Beispiel 1 µm/Sekunde). Danach werden die abrasiven Elemente 43, die sich drehen, an die hintere Seite Wb des Wafers W gedrückt, um dadurch die hintere Seite Wb zu schleifen, bis eine vorbestimmte Dicke des Wafers W erreicht ist.
  • (3) Schneidschritt für eine Schutzplatte
  • Nach dem Durchführen des hinteren Schleifschritts wird die Schutzplatte 1 entlang einer Fläche, welche jeder Teilungslinie S, die in 1 gezeigt ist, entspricht, geschnitten, um dadurch eine Nut entlang jeder Teilungslinie S auszubilden, indem ein Schneidmittel 5, das in 3 gezeigt ist, verwendet wird. Das Schneidmittel 5 beinhaltet eine Spindel 50, die eine horizontale Drehachse aufweist, eine Schneidkline 51, die an der Spindel 50 an ihrem vorderen Endabschnitt montiert ist, und eine Klingenabdeckung 52, um die Schneidklinge 51 abzudecken. Entsprechend wird die Schneidklinge 51 durch ein Drehen der Spindel 50 gedreht.
  • Der Wafer W mit der Schutzplatte 1 wird an einem Haltetisch 3a unter einem Saugen in dem Zustand gehalten, in dem die Schutzplatte 1 nach oben orientiert ist oder freiliegt, wie in 3 gezeigt. In diesem Zustand wird ein im Stand der Technik bekanntes Ausrichten durchgeführt, um die Teilungslinien S zu detektieren. Danach wird der Haltetisch 3a in der Richtung (X-Richtung), die durch einen Pfeil X in 3 gezeigt ist, bewegt. Gleichzeitig wird die Spindel 50 des Schneidmittels 5 durch eine Antriebsquelle (nicht dargestellt) gedreht, um dadurch die Schneidklinge 51 zu drehen und die Schneidklinge 51 wird zu der Schutzplatte 1 in der Richtung (Z-Richtung), die durch einen Pfeil Z in 3 gezeigt ist, abgesenkt. Entsprechend wird die Schneidklinge 51, die gedreht wird, abgesenkt, um die Schutzplatte 1 entlang eines Bereichs zu schneiden, welcher einer vorbestimmten, der Teilungslinie S entspricht, die sich in einer ersten Richtung erstreckt, welche mit der X-Richtung zusammenfällt. In dieser Weise wird die Schutzplatte 1 entlang der Fläche, welche den vorbestimmten Teilungslinien S entspricht, die sich in der ersten Richtung erstrecken, unter Verwendung der Schneidklinge 51 geschnitten, um dadurch eine Nut entlang der vorbestimmten Teilungslinie S, die sich in der ersten Richtung erstreckt, auszubilden, wobei der Boden der Nut die vorbestimmte Teilungslinie S freilegt. Mit anderen Worten ausgedrückt, die Tiefe der Nut G ist die gleiche wie die Dicke der Schutzplatte 1.
  • Nach dem Ausbilden der Nut G entlang der vorbestimmten Teilungslinie S, die sich in der ersten Richtung erstreckt, wird das Schneidmittel 5 in der Richtung (Y-Richtung), wie durch einen Pfeil Y in 3 gezeigt ist, um den Abstand der Teilungslinien S versetzt, um eine Schneidbetätigung entlang allen der anderen Teilungslinien S, die sich in der ersten Richtung erstrecken, zu wiederholen, wodurch die Schutzplatte 1 entlang den Bereichen, die allen den Teilungslinien S, die sich in der ersten Richtung erstrecken, entspricht, um dadurch ähnliche Nuten G in der Schutzplatte 1 auszubilden. Die Tiefe des Schnitts der Schneidklinge 51 kann so gesetzt sein, dass mindestens die Schutzplatte 1 vollständig geschnitten werden kann. Ferner, in dem Fall, dass eine Testelementgruppe (TEG) an jeder Teilungslinie S ausgebildet ist, kann die TEG auch durch die Schneidklinge 51 abgeschnitten werden.
  • Nach dem Schneiden der Schutzplatte 1 entlang all den Teilungslinien S, die sich in der ersten Richtung erstrecken, wird der Haltetisch 3a um 90 Grad gedreht, sodass die anderen Teilungslinien S, die sich in einer zweiten Richtung, senkrecht zu der ersten Richtung erstrecken, parallel zu der X-Richtung werden. Danach wird die Schneidbetätigung, die oben beschrieben ist, ähnlich durchgeführt, um die Schutzplatte 1 entlang den Bereichen, die all den anderen Teilungslinien S entsprechen, die sich in der zweiten Richtung erstrecken, zu schneiden, um dadurch ähnliche Nuten G auszubilden. Als ein Ergebnis liegen alle die Teilungslinien S, die an der vorderen Seite Wa des Wafers W ausgebildet sind, zu den jeweiligen Nuten G, die in der Schutzplatte 1 ausgebildet sind, frei. Folglich können die Teilungslinien S durch ein Plasmaätzen entfernt werden, da sie durch Verwenden der Schutzplatte 1, die entlang dem Bereich welcher jeder Teilungslinie S entspricht, geschnitten ist, ohne eine hochpräzise Belichtung und Entwicklung durchzuführen. Als eine Modifikation kann der hintere Schleifschritt ausgelassen werden und der Schneidschritt für diese Schutzplatte kann unmittelbar nach dem Durchführen des Anbringungsschritts der Schutzplatte durchgeführt werden.
  • (4) Bereitstellungsschritt für ein Trägerelement
  • Nach dem Durchführen des Schneidschritts für die Schutzplatte ist ein Trägerelement 6 bereitgestellt, sodass die hintere Seite Wb des Wafers W wie in 4 gezeigt ist, getragen wird. Insbesondere wird Polyvinylalkohol (PVA) zum Beispiel zwischen der hinteren Seite Wb des Wafers W und dem Trägerelement 6 eingefügt und das Trägerelement 6 ist an der hinteren Seite Wb des Wafers W angebracht, wodurch die hintere Seite Wb (untere Oberfläche) des Wafers W an dem Trägerelement 6 getragen wird.
  • (5) Plasmaätzschritt
  • Nach dem Durchführen des Bereitstellungsschritt für das Trägerelement werden die Teilungslinien S des Wafers (entfernt) durch Plasmaätzen durch die Schutzplatte 1 geätzt, welche die Nuten G aufweist, um dadurch den Wafer W in einzelne Bauelementchips durch Verwenden einer Ätzgaszufuhreinheit 7 zu teilen , die in 5 gezeigt ist. Die Ätzgaszufuhreinheit 7 ist in einer Kammer (nicht dargestellt) bereitgestellt, und mit einer Gasquelle (nicht dargestellt) zum Zuführen eines Fluor basierten Gases wie SF6 auf das zu ätzende Ziel verbunden. Bezugszeichen 70 in 5 bezeichnet ein Ätzgas, das von der Ätzgaszufuhreinheit 7 ausgelassen wird. Das Ätzgas 70, das von der Ätzgaszufuhreinheit 7 ausgelassen wird, zerfällt durch Anlegen einer Radiofrequenz-(RF)-Leistung von einer RF-Leistungsquelle (nicht dargestellt), um ein Plasma auszubilden, sodass das Ziel durch dieses Plasma plasmageätzt wird.
  • Insbesondere wird der Wafer W zuerst in diese Kammer geladen, danach wird die Ätzgaszufuhreinheit 7 betätigt, um das Ätzgas 70 wie SF6 zu der Schutzplatte 1 mit einem vorbestimmten Prozessdruck (z. B. 20 Pa) auszugeben. Auf der anderen Seite ist eine RF-Leistung von 300 W (13,5 MHz) von der RF-Leistungsquelle (nicht dargestellt) an dem Ätzgas 70 aufgebracht, wodurch das Ätzgas 70 zerfällt, um ein Plasma auszubilden. Folglich tritt ein Effekt des Ätzens auf, sodass die Teilungslinien S geätzt werden. Das heißt, dass die Schutzplatte 1, die an der vorderen Seite Wa des Wafers W angebracht ist, mit den Nuten G entsprechend den Teilungslinien S, die an der vorderen Seite Wa des Wafers W ausgebildet sind, wobei die Teilungslinien S an den Nuten G der Schutzplatte 1 freiliegen, ausgebildet ist. Entsprechend werden die Teilungslinien S des Wafers W durch die Nuten G der Schutzplatte 1 durch das Plasma des Ätzgases 70 weggeätzt. Als ein Ergebnis wird der Wafer W in einzelne Bauelementchips geteilt, welche die Bauelemente D aufweisen, die in 1 gezeigt sind.
  • (6) Entfernungsschritt für die Schutzplatte
  • Nach dem Durchführen des Plasmaätzschritts wird die Schutzplatte 1 von der vorderen Seite Wa des Wafers W, wie in 6A gezeigt, entfernt. Zum Beispiel liegt eine Düse 8 zum Sprühen von reinem Wasser 80 oberhalb des Wafers W, wie in 6A gezeigt. Das heißt, dass reines Wasser 80 von der Düse 8 zu dem Wafer W gesprüht wird, wodurch die Schutzplatte 1 von der vorderen Seite Wa des Wafers W entfernt wird. Wie oben beschrieben, ist die Schutzplatte 1 durch den wasserlöslichen Kunststoff 2 an der vorderen Seite des Wafers W angebracht. Entsprechend kann der wasserlösliche Kunststoff 2 in dem reinen Wasser 80, das von der Düse 8 aufgesprüht wird, gelöst werden, sodass die Schutzplatte 1 von der vorderen Weise Wa des Wafers W entfernt werden kann.
  • Wenn die Schutzplatte 1 von der vorderen Seite Wa des Wafers W entfernt wird, bleiben die Bauelementchips, welche die einzelnen Bauelemente D aufweisen, an den Trägerelement 6, wie in 6B gezeigt. Diese einzelnen Bauelementchips werden als nächstens von dem Trägerelement 6 abgehoben und zu dem nächsten Schritt (z.B. Verpackungsschritt) transportiert.
  • Wie oben beschrieben, beinhaltet das Waferbearbeitungsverfahren der vorliegenden Erfindung im Wesentlichen den Anbringungsschritt für eine Schutzplatte zum Anbringen der Schutzplatte 1 an der vorderen Seite Wa des Wafers W, den Schneidschritt für die Schutzplatte zum Schneiden der Schutzplatte 1 entlang des Bereichs, welcher jeder Teilungslinie S entspricht, nach dem Durchführen des Anbringungsschritts für die Schutzplatte, wodurch die Nut G entlang jeder Teilungslinie S ausgebildet wird, sodass jede Teilungslinie S durch die entsprechenden Nut G freiliegt, und den Plasmaätzschritt zum Durchführen des Plasmaätzens an jeder Teilungslinie S durch die entsprechende Nut G durch die Schutzplatte 1 nach dem Durchführen des Schneidschritts der Schutzplatte, wodurch der Wafer W in die einzelnen Bauelementchips geteilt wird, welche die Bauelemente D aufweisen. Entsprechend ist es nicht nötig, eine hochpräzise Maske, eine Belichtungsvorrichtung und einen Entwickler zum Teilen des Wafers W zu verwenden, wodurch die Kosten gesenkt werden und die Produktivität der Bauelementchips verbessert wird. Ferner, in dem Fall, dass das Waferbearbeitungsverfahren der vorliegenden Erfindung ferner den hinteren Schleifschritt zum Schleifen der hinteren Seite Wb des Wafers W beinhaltet, um dadurch die Dicke des Wafers W zu reduzieren, nach dem Durchführen des Anbringungsschritts der Schutzplatte und vor dem Bereitstellungsschritt für das Trägerelement, können Bauelementchips mit höherer Qualität hergestellt werden.
  • Bei dieser bevorzugten Ausführungsform wird die Schutzplatte 1 durch den wasserlöslichen Kunststoff 2 an der vorderen Seite Wa des Wafers W in dem Anbringungsschritt für die Schutzplatte angebracht. Entsprechend kann beim Durchführen des Entfernungsschritts für die Schutzplatte die Schutzplatte 1 einfach unter Verwendung von reinem Wasser 80 entfernt werden. Das heißt, dass kein organisches Lösungsmittel zum Entfernen der Schutzplatte 1 verwendet werden muss, sodass die Umweltverschmutzung verhindert werden kann und kein eigenständiges Entsorgungsgerät benötigt wird. Entsprechend können die Kosten für die Installation und Instandhaltung der Ausstattung reduziert werden und auch die Entsorgungszeit kann reduziert werden. Als ein Ergebnis können die Bauelementchips effizient produziert werden.

Claims (4)

  1. Waferbearbeitungsverfahren zum Teilen eines Wafers in einzelne Bauelementchips, wobei der Wafer mehrere Bauelementchips an einer vorderen Seite ausgebildet aufweist, sodass diese durch mehrere Teilungslinien geteilt sind, wobei das Waferbearbeitungsverfahren umfasst: einen Anbringungsschritt für eine Schutzplatte, die aus einem beliebigen aus Silizium, Glas und Polyethylenterephthalat ausgebildet ist, des Anbringens einer Schutzplatte an der vorderen Seite des Wafers; einen Bereitstellungsschritt für ein Trägerelement des Bereitstellens eines Trägerelements an einer hinteren Seite des Wafers; einen Schneidschritt für eine Schutzplatte des Schneidens der Schutzplatte unter Verwendung einer Schneidklinge entlang eines Bereichs, welcher jeder Teilungslinie entspricht, die an der vorderen Seite des Wafers ausgebildet ist, wodurch jede Teilungslinie freigelegt wird; und einen Plasmaätzschritt des Durchführens eines Plasmaätzens durch die Schutzplatte an jeder Teilungslinie des Wafers nach dem Durchführen des Schneidschritts der Schutzplatte, wodurch jede Teilungslinie geätzt wird, um den Wafer in die einzelnen Bauelementchips zu teilen.
  2. Waferbearbeitungsverfahren nach Anspruch 1, ferner einen hinteren Schleifschritt des Schleifens der hinteren Seite des Wafers umfassend, um dadurch die Dicke des Wafers nach dem Durchführen des Anbringungsschritts für die Schutzplatte und vor dem Durchführen des Bereitstellungsschritts für das Trägerelement zu reduzieren.
  3. Waferbearbeitungsverfahren nach Anspruch 1 oder 2, wobei die Schutzplatte aus Silizium ausgebildet ist und eine SiO2-Schicht an der Oberfläche der Schutzplatte ausgebildet ist.
  4. Waferbearbeitungsverfahren nach einem der Ansprüche 1 bis 3, wobei die Schutzplatte durch einen wasserlöslichen Kunststoff an der vorderen Seite des Wafers in dem Anbringungsschritt für die Schutzplatte angebracht wird.
DE102016219811.4A 2015-10-13 2016-10-12 Waferbearbeitungsverfahren Active DE102016219811B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015201933A JP6594153B2 (ja) 2015-10-13 2015-10-13 ウエーハの加工方法
JP2015-201933 2015-10-13

Publications (2)

Publication Number Publication Date
DE102016219811A1 DE102016219811A1 (de) 2017-04-13
DE102016219811B4 true DE102016219811B4 (de) 2024-02-15

Family

ID=58405665

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016219811.4A Active DE102016219811B4 (de) 2015-10-13 2016-10-12 Waferbearbeitungsverfahren

Country Status (3)

Country Link
US (1) US10177034B2 (de)
JP (1) JP6594153B2 (de)
DE (1) DE102016219811B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887722B2 (ja) * 2016-10-25 2021-06-16 株式会社ディスコ ウェーハの加工方法及び切削装置
JP2023017348A (ja) * 2021-07-26 2023-02-07 キヤノン株式会社 シリコン基板の製造方法及び液体吐出ヘッドの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10051890A1 (de) 1999-10-26 2001-07-12 Disco Corp Halbleiterwaferteilungsverfahren
JP2006114825A (ja) 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
US7535100B2 (en) 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
JP2013018964A (ja) * 2011-06-17 2013-01-31 Nitto Denko Corp 粘着フィルム
TWI619165B (zh) * 2013-03-14 2018-03-21 應用材料股份有限公司 以雷射及電漿蝕刻進行的基板切割所用的含非光可界定雷射能量吸收層的多層遮罩
JP6295094B2 (ja) * 2014-02-06 2018-03-14 株式会社ディスコ ウェーハの加工方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10051890A1 (de) 1999-10-26 2001-07-12 Disco Corp Halbleiterwaferteilungsverfahren
US7535100B2 (en) 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
JP2006114825A (ja) 2004-10-18 2006-04-27 Disco Abrasive Syst Ltd ウェーハの分割方法
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination

Also Published As

Publication number Publication date
US20170103920A1 (en) 2017-04-13
JP2017076647A (ja) 2017-04-20
US10177034B2 (en) 2019-01-08
JP6594153B2 (ja) 2019-10-23
DE102016219811A1 (de) 2017-04-13

Similar Documents

Publication Publication Date Title
DE112013007505B4 (de) Halbleiterelement-Fertigungsverfahren
DE102016224214B4 (de) Bearbeitungsverfahren für einen Wafer
DE102015002542B4 (de) Waferteilungsverfahren
DE102015216619B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102004044945B4 (de) Verfahren zum Verarbeiten eines Wafers
DE102010003600B4 (de) Waferbearbeitungsverfahren
DE102013219271B4 (de) Schutzelement und Waferbearbeitungsverfahren
DE112004000768B4 (de) Verfahren zum Trennen eines plattenartigen Elements
DE102004055443B4 (de) Waferbearbeitungsverfahren
DE10031252A1 (de) Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips
DE102011078726B4 (de) Bearbeitungsverfahren für einen Wafer
DE202015009750U1 (de) Laserbearbeitungsvorrichtung
DE102015208500A1 (de) Waferbearbeitungsverfahren
DE102006032458B4 (de) Waferbearbeitungsverfahren
DE102015208897A1 (de) Waferbearbeitungsverfahren
DE112016006567B4 (de) Substratansaugstufe, substratbehandlungsvorrichtung und substratbehandlungsverfahren
DE102009004567A1 (de) Wafertrennverfahren
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE102012220161A1 (de) Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon
DE102015204698B4 (de) Verfahren zum Teilen eines Wafers
DE102020200724B4 (de) Trägerplattenentfernungsverfahren
DE102019212100B4 (de) Ablöseverfahren für trägerplatte
DE102016219811B4 (de) Waferbearbeitungsverfahren
DE102019204974A1 (de) Waferbearbeitungsverfahren
DE102011018295B4 (de) Verfahren zum Schneiden eines Trägers für elektrische Bauelemente

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division