DE102004009336A1 - Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe - Google Patents

Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe Download PDF

Info

Publication number
DE102004009336A1
DE102004009336A1 DE102004009336A DE102004009336A DE102004009336A1 DE 102004009336 A1 DE102004009336 A1 DE 102004009336A1 DE 102004009336 A DE102004009336 A DE 102004009336A DE 102004009336 A DE102004009336 A DE 102004009336A DE 102004009336 A1 DE102004009336 A1 DE 102004009336A1
Authority
DE
Germany
Prior art keywords
photosensitive material
semiconductor wafer
photoresist
blocking
blocking area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004009336A
Other languages
English (en)
Inventor
Xianchun Linda Chen
Wai-Kin Li
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of DE102004009336A1 publication Critical patent/DE102004009336A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2022Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2022Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/2026Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
    • G03F7/2028Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren, mit dem durch Ätzverfahren hervorgerufene Schäden am Rand einer Halbleiterscheibe durch Ausbilden eines Randes aus karbonisiertem Photoresist um die Außenkante der Halbleiterscheibe herum vermieden werden, wobei an der Halbleiterscheibenkante ein Werkzeug zum Karbonisieren des äußeren Randes eines Positiv-Photoresists eingesetzt wird.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft Lithographieverfahren bei der Bearbeitung integrierter Schaltungen und insbesondere bei der Strukturierung von Halbleiterscheiben vor einem Ätzschritt.
  • Hintergrund der Erfindung
  • Bei der Bearbeitung integrierter Schaltungen besteht eine Standardabfolge von Arbeitsschritten darin, eine Materialschicht und anschließend eine Photoresistschicht aufzubringen, den Photoresist durch Projizieren einer Struktur und Entwickeln des Resists zu strukturieren, so dass sich eine Struktur mit offenen Bereichen ergibt, die das Material freilegen, während die anderen Bereiche noch von dem Photoresist abgedeckt sind.
  • Beim Ätzvorgang wird Wärme erzeugt, weshalb die Struktur vorzugsweise bis an die Ränder der Halbleiterscheibe ausgedehnt wird, obwohl die am Rand befindliche integrierte Schaltung nicht auf die Halbleiterscheibe passt und daher nicht funktionsfähig ist. Grund dafür ist, dass die Ätzung am Rand der Halbleiterscheibe in der Regel dazu führt, dass sich die durch das Ätzen verursachte Wärme gleichmäßiger ausdehnt, als dies ansonsten der Fall wäre, was zu einer geringeren Beanspruchung der Halbleiterscheibe, sowie zu einem geringeren Auftreten von Verzerrungen führt.
  • Obwohl dieser Ansatz mit der Verminderung der Beanspruchung seinen Hauptzweck erfüllt, hat er dennoch den Nachteil, dass er bisweilen die Bildung von dicht beieinander liegenden schmalen Rissen in der Silizium-Halbleiterscheibe, die aufgrund ihrer starken Lichtabsorption „black silicon" genannt werden, zulässt oder gar verstärkt. Die schmalen Siliziumsplitter zwischen den Rissen neigen zum Abbrechen, wodurch Partikel entstehen, die Schäden an der integrierten Schaltung und andere Probleme verursachen.
  • Manche Ätzwerkzeuge umfassen „Schattenringe", d. h. kreisrunde Stücke aus ätzresistentem Material zum Blockieren des Ätzvorgangs am Rand der Halbleiterscheibe, wie sie in 8 dargestellt und im folgenden beschrieben sind. Ein Problem tritt bei diesen Werkzeugen dann auf, wenn der Schattenring in Kontakt mit dem Photoresist tritt, wodurch das Werkzeug verunreinigt würde. Ein weiterer Nachteil bei der Verwendung der Ringe ist die nachlassende Gleichmäßigkeit des Ätzverfahrens. Darüber hinaus können die Ringe, da sie mechanische Gegenstände sind, nicht so exakt positioniert werden, wie das bei lithografischen Strukturen der Fall ist. Daher ist es erforderlich, dass zwischen der Ringposition und dem nächstliegenden Speicherchip auf der Halbleiterscheibe ein Abstand als Puffer verbleibt.
  • Das „black silicon"-Phänomen ist ein Problem, das nur in unmittelbarer Nähe der Halbleiterscheibenkante auftritt (in aktuellen Technologien etwa 5 mm von der Halbleiterscheibenkante entfernt). Es wäre wünschenswert, ein Verfahren bereitzustellen, bei dem das Ätzen bei der Grabenätzung blockiert werden kann, wie es bei einer steuerbaren Struktur, die mit großer Genauigkeit ausgerichtet werden kann, erforderlich ist.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Blockieren einer Ätzung in einem örtlich begrenzten Bereich einer Halbleiterscheibe durch Beschädigen des zum Strukturieren der Halbleiterscheibe verwendeten Photoresists.
  • Ein Merkmal der vorliegenden Erfindung ist das Blockieren der Ätzung an der Kante der Halbleiterscheibe.
  • Ein Merkmal der vorliegenden Erfindung besteht in der Verwendung desselben Photoresists, der auch für die Ätzstruktur eingesetzt wird.
  • Ein weiteres Merkmal der vorliegenden Erfindung besteht in der Verwendung einer ätzresistenten Blockierschicht.
  • Noch ein weiteres Merkmal der vorliegenden Erfindung ist das Entfernen der Blockierschicht nach einen Ätzschritt zur Herstellung der Gräben.
  • Kurze Figurenbeschreibung
  • 1 zeigt einen Querschnitt einer erfindungsgemäß vorbereiteten Halbleiterscheibe.
  • 2 zeigt denselben Bereich nach dem Belichten der Blockierschicht.
  • 3 zeigt den Bereich nach dem Entwickeln des ebenfalls für die Blockierschicht verwendeten Photoresist-Materials.
  • 4 zeigt die Belichtung einer Halbleiterscheibe.
  • 5 zeigt eine perspektivische Darstellung einer Vorrichtung zum Belichten der Halbleiterscheibe.
  • 6A zeigt den Bereich nach der Bearbeitung gemäß einem Verfahren aus dem Stand der Technik.
  • 6B zeigt den Bereich nach der Bearbeitung gemäß dem erfindungsgemäßen Verfahren.
  • 7 zeigt eine Draufsicht auf eine Halbleiterscheibe, die gemäß einer alternativen Ausführungsform der vorliegenden Erfindung bearbeitet wurde.
  • 8 zeigt einen Querschnitt einer Halbleiterscheibe, die gemäß einem Verfahren aus dem Stand der Technik bearbeitet wurde.
  • 9 zeigt eine Draufsicht auf eine Halbleiterscheibe, die erfindungsgemäß bearbeitet wurde.
  • Detaillierte Figurenbeschreibung
  • Im Folgenden wird ein Beispiel des erfindungsgemäßen Verfahrens beschrieben. Die Halbleiterscheibe, die z.B. aus Silizium, Galliumarsenid, einer Silizium-Germanium-Legierung, einem SOI-Material u.s.w. besteht, wird gemäß den Erfordernissen der herzustellenden Schaltung und der eingesetzten Technologie präpariert.
  • Ein Substrat oder eine Halbleiterscheibe 10 für eine integrierte Schaltung umfasst eine Schicht 11 auf der Oberfläche, die schematisch die Nitridkontaktschicht, die Oxidkontaktschicht oder andere vorläufige Schichten darstellt und in 1 gezeigt ist. Die Abmessungen in den Figuren sind nicht maßstabsgetreu. Im Folgenden wird der relative Anteil Blockiermaterials, das auf dem noch zu bestimmenden Rand ausgebildet werden soll, die Materialdicke und der Durchmesser der Halbleiterscheibe für eine Halbleiterscheibe mit einem Durchmesse von 300 mm erläutert. Die in der Zeichnung gezeigten Abmessungen wurden im Sinne einer klaren Darstellung und Erläuterung ausgewählt.
  • Eine dicke Positiv-Photoresistschicht 110 wurde aufgeschleudert und auf herkömmliche Weise zum Belichten und Entwickeln vorbereitet. In diesem Fall wird ein Positiv-Photoresist zur Bestimmung der Grabenstrukturen in DRAM- oder eingebetteten DRAM-Speicherzellenfeldern verwendet. Die Struktur kann irgendeine Struktur sein, bei der es zum Auftreten von sogenanntem „black silicon" kommen kann.
  • In einem nächsten Schritt wird, wie in 2 dargestellt, der Photoresist 110 an der Kante über einen radialen Abstand 112 am unteren Ende des Belichtungsstrahls 150 belichtet, um eine Kante 115 zu bestimmen, die den äußeren Rand der Halbleiterscheibe 10 umgibt. Die Belichtung des Strahls 150 reicht vorzugsweise zur Karbonisierung des über diesen Bereich verteilten Photoresists 110 aus. Der Abstand 112 ist vorzugsweise gleichmäßig, kann jedoch, wie im Folgenden beschrieben, ungleichmäßig ausgebildet werden.
  • 3 zeigt das Ergebnis der Belichtung eines mittleren Bereichs des Photoresists mit der Regulärstruktur und einer anschließenden Entwicklung, wobei der mittlere Teil des Photoresists eine Grabenstruktur mit Öffnungen 122 umfasst und der belichtete Bereich als Blockierschicht ein einem Blockierbereich verbleibt, wodurch innerhalb des Blockierbereichs ein zentraler Innenbereich für die Ausbildung der integrierten Schaltung entsteht. Die waagrechte gepunktete Linie weist auf eine Wiederholung der an den Rändern gezeigten Strukturen über den gesamten Durchmesser der Halbleiterscheibe hin.
  • Die Schicht 11 stellt die Nitridkontaktschicht, sowie auch die optionale Hartmaskenschicht dar, die durch die Öffnungen in dem Photoresist geätzt werden können und anschließend den Ätzvorgang in dem darunter liegenden Silizium bestimmen. Die im Photoresist 110 gezeigte Struktur wird als Bauelementestruktur bezeichnet. Eine Hartmaske ist nicht immer erforderlich und wird eingesetzt, wenn der Ätzvorgang aggressiver ist oder längere Zeit andauert, so dass der Photoresist allein nicht ausreicht, um der Wirkung des Ätzstoffes zu widerstehen. Die Klammer 114 stellt einen Rand zwischen dem Blockiermaterial 115 und dem nächstliegendsten Teil eines Speicherchips dar, der eine durch Fehlausrichtung des Chips auf dem Material 115 verursachte Beschädigung eines Speicherchip verhindern soll.
  • In 4 zeigt denselben Bereich nach der Strukturierung des Photoresists 110 mit der Grabenstruktur, der Entwicklung des Photoresists und der Ätzung des Siliziums in der Halbleiterscheibe 10, wodurch die Gräben 124 ausgebildet werden. Die waagrechte gepunktete Linie weist auf eine Wiederholung der in die Halbleiterscheibe geätzten und an den Rändern gezeigten Strukturen über den gesamten Durchmesser der Halbleiterscheibe hin. Der durch die Anlage zur Belichtung der Ränder karbonisierte Rand 115 wird auf beiden Seiten von dem strukturierten und geätzten Bereich durch die Pufferzone 114 abgetrennt.
  • Die Dicke der Schicht 110 wird durch die Erfordernisse des ausgebildeten Bildes und der Höhe des notwendigen Ätzwiderstands festgelegt. Da die Lichtempfindlichkeit des Photoresist durch die Karbonisierung zerstört wurde, entwickelt sich die Struktur nicht auf dem Rand. Es verbleibt kein Photoresist, der die Halbleiterscheibe vor den Ätzgasen schützt, so wie dies in der Mitte der Halbleiterscheibe der Fall ist. Der karbonisierte Photoresist verbleibt und das Material ist ätzbeständiger als der ursprüngliche Photoresist. Das Ätzverfahren ist am Rand der Halbleiterscheibe aggressiver als in ihrem Inneren, so dass die Ätzgase das karbonisierte Material an manchen Stellen aufzehren können. Es ist ein vorteilhaftes Merkmal der Erfindung, dass die von dem karbonisierten Photoresist zur Verfügung gestellte Schutzschicht nicht perfekt sein muss. Das Problem des „black silicon" tritt nicht auf, wenn die Ätzgase das Silizium zum ersten Mal angreifen, sondern erst, nachdem bereits eine bestimmte Menge an Material angegriffen wurde. Daher ist das erfindungsgemäße Verfahren in Bezug auf Fluktuationen in der Dicke des Blockiermaterials, des Ätzwiderstands, der Ätzaggressivität u.s.w. tolerant.
  • Die Schicht 115 wird z.B. in einem Verfahrensschritt unter Verwendung von Sauerstoffplasma abgelöst, wenn sie nicht mehr gebraucht wird oder wenn ein chemisch-mechanisches Polieren oder ein anderes Planarisierungsverfahren durchgeführt werden soll, das durch die Schicht 115 beeinträchtigt würde. Wenn die Schicht vollständig aufgezehrt wurde, ist ein Ablösen nicht erforderlich. Allerdings kann sich der Betreiber nicht darauf verlassen, dass die Schicht vollständig aufgezehrt wird.
  • In der heutigen Praxis ist das Ätzen von Gräben das einzige Ätzverfahren, dass unter dem Auftreten von „black silicon" zu leiden hat, jedoch besteht die Möglichkeit, dass neue Verfahren ähnliche Schwierigkeiten mit einem anderen Schritt haben könnten. Neue Schichten 115 können nach Bedarf aufgebracht werden, obwohl die Gräben für die Halbleiterscheibe die größte Belastung darstellen, da sie das längste Ätzverfahren erfordern.
  • Anwendungsbeispiel Die Blockierschicht kann in einem einzelnen Beschichtungsvorgang aufgetragen werden und Beschichtungsmodule, Heizplattenmodule, Kühlplattenmodule, Entwicklungseinheiten und Raum zum Installieren eines Modul zum Belichten von Halbleiterscheiben-Rändern umfassen. Eine geeignete Vorrichtung, die für die vorliegende Erfindung eingesetzt wurde, ist der ASML PAS5000 Scanner.
  • Die Erfindung wird anhand einer Einheit zum Belichten von Halbleiterscheibenkanten dargestellt, die dazu dient, Photoresist mit UV-Licht zu belichten (UV 196nm–400nm). Da der Photoresist karbonisiert werden soll, kann vorzugsweise eine günstigere Lasereinheit verwendet, die im Infrarot- oder im sichtbaren Bereich arbeitet, so lange diese die eingesetzte Belichtungsdosis mit ausreichend Energie versorgen kann, um den Photoresist 110 zu karbonisieren. Außerdem können Elektronenstrahleinheiten eingesetzt werden, beispielsweise wenn in dem Verfahren eine Elektronenstrahlanlage zur Strukturierung des Photoresists für einen Ätzschritt eingesetzt wird.
  • Die Möglichkeit einer doppelten Verwendung (z.B. der Einsatz derselben Einheit für ein herkömmliches Verfahren zum Belichten der Kanten, als auch für das erfindungsgemäße Verfahren) sorgt zwar für Flexibilität, jedoch können bei der Verwendung einer speziellen Einheit geringere Investitionskosten anfallen.
  • 5 zeigt schematisch den Betrieb einer erfindungsgemäßen Anlage. Der Laser 510 erzeugt einen Strahl im UV-Bereich, der in den Lichtwellenleiter 540 geleitet wird, der an der Kante der Halbleiterscheibe 10 angeordnet ist. Die Halbleiterscheibe wird unter dem Lichtwellenleiter 540 rotiert, so dass die Strahlung von dem Lichtwellenleiter als Strahl 150 auf einem Streifen am Rand der Halbleiterscheibe 10 auftrifft. Die Spiegel 515 und 517 sind Teil einer alternativen Ausführungsform der Erfindung, die unten näher erläutert wird.
  • Bei normalem Gebrauch der Anlage belichtet, wie in 6A gezeigt, die zu dem Strahl 150 gebündelte Strahlung den Positiv-Photoresist 110 in einem Streifen um die Kante herum, so dass der belichtete Photoresist nach dem Entwickeln von der Kante entfernt wird, wodurch im belichteten Bereich der Halbleiterscheibe ein entblößter Rand zurückbleibt. Dadurch verringert sich die Gefahr, dass Photoresist an anderen Gerätschaften, mit denen er in Kontakt kommt, kleben bleibt oder sie anderweitig verunreinigt.
  • Erfindungsgemäß ist die Belichtungsdauer und/oder die Intensität der Strahlung so ausgewählt, dass die Strahlung den Photoresist in diesem Bereich karbonisiert oder ansonsten unempfindlich macht. „Karbonisieren" ist ein in Fachkreisen wohl bekannter Begriff und bedeutet, dass flüchtige Verbindungen aus dem Material entfernt wurden, wodurch ein robuster, hauptsächlich aus Kohlenstoff bestehender Rest zurückbleibt. Wird der Photoresist 110 nun erfindungsgemäß belichtet, so verbleibt ein karbonisierter Rückstand, der in 6B als Rand 115 dargestellt ist und in dem Bereich liegt, der in der Regel frei von Photoresist ist. Wenn der Photoresist im mittleren Bereich der Halbleiterscheibe mit den Grabenstrukturen belichtet wird, wird der Rand aufgrund des karbonisierten Photoresists nicht entwickelt. So wird das gewünschte Resultat erreicht, nämlich dass im Bereich des karbonisierten Randes keine Gräben eingeätzt werden.
  • Das darunter liegende Silizium oder ein anderes Halbleiterscheibenmaterial wird durch den karbonisierten Überrest und durch eine eventuell vorhandene optionale Hartmaske vor den Ätzgasen geschützt. Wird im Rahmen einer Anwendung ein anderes Ätzverfahren eingesetzt, das nicht allzu aggressiv ist und/oder keine dicke Schicht ätzt, kann es ausreichen, den Photoresist in diesem Bereich zu vernetzen, zu entwickeln oder anderweitig unempfindlich zu machen (beispielsweise ein Negativ-Photoresist, der durch Belichtung ätzresistent wird).
  • In 8 ist ein Querschnitt einer Vorgehensweise aus dem Stand der Technik zum Schutz der Halbleiterscheibenkanten während des Ätzens gezeigt. Oberhalb des Randes der Halbleiterscheibe 10 wird ein mechanischer Ring 820 angeordnet, der aus Edelstahl oder einem anderen Material besteht, das resistent gegen Ätzgase ist. Der Ring bedeckt einen radialen Abstand 112', der zum Schutz der Kante ausreicht. Dieser radiale Abstand variiert in Abhängigkeit von den eingesetzten Anlagen und Chemikalien. Der Ring 820 wird nach der Präparierung der Halbleiterscheibe mit Photoresist 110 in Position gebracht und verbleibt dort während des Ätzschritts, so dass die Ätzgase den Photoresist 110 nicht angreifen. Der Photoresist 110 unter dem Ring wurde entwickelt, da der Kantenbereich der Halbleiterscheibe zur Verbesserung der gleichmäßigen Hitzebelastung während des Ätzvorgangs belichtet wurde. Folglich liegen in dem Photoresist an der Halbleiterscheibenkante Öffnungen vor, die angegriffen und geätzt würden, wenn der Ring nicht vorhanden wäre.
  • 9 zeigt eine Draufsicht auf eine Halbleiterscheibe, die gemäß einer bevorzugten Ausführungsform der Erfindung belichtet wurde. Es ist erkennbar, dass der Rand 115 ein einheitliches Materialstück ist, das Speicherchipstrukturen 922 am Rand der Halbleiterscheibe teilweise bedeckt. Da die Belichtung des Rands durch Rotation der Halbleiterscheibe unterhalb des Lichtwellenleiters mit der karbonisierenden Strahlung durchgeführt wurde, weist der Rand 115 einen glatten, kreisrunden Kantenbereich auf.
  • 7 zeigt eine entsprechende Draufsicht auf eine Halbleiterscheibe, die gemäß einer alternativen Ausführungsform der vorliegenden Erfindung bearbeitet wurde. Bezugnehmend auf 5 wird der Lichtwellenleiter 540 zum Leiten der Strahlung auf die Halbleiterscheibe durch das allgemein durch die Klammer 520 gekennzeichnete optionale Merkmal ersetzt. Zwei Spiegel 515 und 517. werden angebracht, um den Strahl 150 in zwei orthogonale Richtungen abzulenken, beispielsweise entlang der x- und y-Achsen oder entlang einer radialen Richtung und senkrecht zum Radius. Die Strahlung wird dann unmittelbar vom zweiten Spiegel aus geleitet, ohne den Lichtwellenleiter 540 zu durchlaufen. Eine solche Anordnung ermöglicht die Abdeckung eines weiteren Belichtungsbereichs, als dies angesichts des Durchmessers des Lichtwellenleiters 540 der Fall ist.
  • In 7 ist die Halbleiterscheibe durch eine vertikale gestrichelte Linie 750 in zwei Hälften eingeteilt, um zwei Ausführungsformen der Erfindung zu zeigen. Auf der rechten Seite, kann das Werkzeug, welches das Material 110 belichtet, einen Bereich mit einer Kantenlinie von 45 Grad (oder anderen diagonalen Linien) nicht belichten; d.h. es kann nur senkrechte 708 und waagrechte Linien 704 erkennen. Folglich erreicht der Blockierbereich 706 den Rand der Speicherchips 726. Falls dies gewünscht ist, kann der Bereich 706 so definiert werden, dass er bis auf einen Minimalabstand 712, der auf der rechten Seite der Halbleiterscheibe gezeigt ist, an die Halbleiterscheibenkante herankommt, wobei ein Teilchip 726' die Lücke zwischen dem nächstliegendsten vollständigen Chip 726 und der Blockierschicht auffüllt, wodurch sich der zu strukturierende Bereich bis auf ein Maximum erhöht und eine gleichmäßigere Annäherung an die Kante der Halbleiterscheibe möglich wäre, als es ohne teilweise belichtete Chipstrukturen der Fall wäre.
  • Im unteren Bereich der Figur ist eine Linie 714 als Alternative zur Linie 714' gezeigt. Die Linie 714' würde der Kante der Halbleiterscheibe zu nahe kommen, d.h. der Abstand zwischen der Halbleiterscheibenkante und dem nächstliegendsten Speicherchip, der als 712' gekennzeichnet ist, wäre zu klein für die Strukturierung eines vollständigen Speicherchips entlang der Linie 714'. Diese Stellung würde eine gleichmäßigere Hitzebelastung aufweisen, wenn ein Teilchip ähnlich dem auf der rechten Seite der Figur gezeigten eingesetzt werden würde.
  • Auf der linken Seite der Figur wird davon ausgegangen, dass die Belichtungsanlage 45°-Winkel erkennen kann, so dass diagonale Linien 710 (zu 45°- und anderen Winkeln) gezeichnet werden können. Diese Funktion ermöglicht an verschiedenen Stellen eine bessere Annäherung an den Rand der Halbleiterscheibe und kann in manchen Fällen die Belichtung des gesamten Speicherchips, sowie in anderen Fällen eine gleichmäßigere Belichtung von Teilchips (und dadurch eine gleichmäßigere Hitzebelastung) ermöglichen. Ein solcher Teilchip 728 ist auf der linken Seite der Figur gezeigt.
  • Für eine klarere Darstellung sind zwei verschiedene Chipgrößen gezeigt. Dem Fachmann ist klar, dass mit einer in 5 gezeigten Einheit 500, die eine präzise Positionssteuerung umfasst, die Längen der einzelnen Linien ziemlich klein ausfallen können und daher die Abdeckung der Halbleiterscheibe ziemlich nahe an einen gleichmäßigen Ring aus Blockiermaterial mit einem Mindestabstand 712 herankommt. Eine solche Feinsteuerung ist ziemlich teuer, weshalb vorzugsweise eine weniger präzise Einheit verwendet werden kann, die eine Struktur nicht so präzise belichtet, dafür jedoch wesentlich preiswerter ist. Die Feineinstellung erfordert Zeit, die den Durchsatz beim Belichtungsvorgang senkt und dadurch die Kosten zur Durchführung der Erfindung erhöht.
  • Da die Wirksamkeit des Photoresists 110 durch die Karbonisierung zerstört wird, spielt es keine Rolle, ob es sich um einen Positiv- oder um einen Negativ-Photoresist handelt. Das Blockiermaterial 110 kann aus irgendeinem Positiv- oder Negativ-Photoresist bestehen.
  • In der heutigen Technologie beträgt die Belichtungstoleranz für das Material 112 (d.h. die tolerierbare Abweichung im inneren Radius des Material 112, die in 3 als Klammer 114 gezeigt ist) etwa 0,1 mm. Das Hauptaugenmerk liegt nicht auf der präzisen Positionierung, da die Ausrichtung kein kritischer Faktor ist. Wesentlich ist der Bereich, der aufgrund der Tatsache, dass ein Sicherheitsabstand notwendig ist, um eine Beschädigung des hergestellten Speicherchips durch Projektion auf die Kante des Blockiermaterials 112 zu verhindern, nicht mit vollständigen Speicherchips strukturiert werden kann.
  • Es ist ein vorteilhaftes Merkmal der Erfindung, dass derselbe Photoresist zur Bestimmung des Randes 115 und zur Bestimmung der Struktur im mittleren Bereich der Halbleiterscheibe eingesetzt wird. In dem gezeigten Beispiel ist der für die Grabenstruktur eingesetzte Photoresist ein Positiv-Photoresist, weshalb ein Positiv-Photoresist zur Bestimmung des Randes 115 eingesetzt wird. In manchen Fällen kann es erforderlich sein, einen Photoresist zu verwenden, dem diese zweifache Funktion fehlt. In so einem Fall wird der Photoresist im mittleren Bereich abgelöst und ein geeigneter zweiter Strukturierungs-Photoresist aufgebracht, auf den dann die Struktur dieser Schaltungsschicht übertragen wird.
  • Nach dem Ätzvorgang wird das Herstellungsverfahren der integrierten Schaltung auf herkömmliche Weise zur Fertigstellung z.B. einer bipolaren Schaltung, einer CMOS-Schaltung, einer biCMOS-Schaltung u.s.w. fortgesetzt, beispielsweise durch die Ausbildung von DRAM-Speicherzellen, planarer Transistoren, eine oder mehrere Ebenen am hinteren Ende der Produktionslinie und durch Einhäusen. Dem Fachmann ist klar, dass die Erfindung nicht auf die Herstellung von DRAM-Speichern oder gar auf integrierte Schaltungen beschränkt ist (beispielsweise kann die Erfindung bei der Feinstzerspanung mechanischer Gegenstände eingesetzt werden) und für jedes Ätzverfahren eingesetzt werden kann, das eine negative Wirkung auf die darunter liegenden Materialschichten in einem Bereich der Halbleiterscheibe hat. Beispielsweise sind Verfahren denkbar, in denen die Erfindung im inneren der Halbleiterscheibe eingesetzt werden kann, obwohl das Ätzverfahren am Rand aggressiver ist.
  • Die vorliegende Erfindung wurde anhand einer einzigen bevorzugten Ausführungsform dargestellt. Dem Fachmann ist jedoch klar, dass die Erfindung im Sinne und Umfang der anhängenden Ansprüche variiert werden kann.

Claims (20)

  1. Verfahren zum Herstellen einer Anzahl integrierter Schaltungen auf einer Halbleiterscheibe, umfassend Vorbereiten eines Substrats für integrierte Schaltungen; Aufbringen eines lichtempfindlichen Materials mit einer Blockierdicke auf der Halbleiterscheibe; Bestrahlen des lichtempfindlichen Materials in einem Blockierbereich an der Außenkante der Halbleiterscheibe mit einer Bestrahlungsdosis, wodurch das lichtempfindliche Material im Blockierbereich unempfindlich gemacht wird; Entwickeln des lichtempfindlichen Materials, wobei eine Schicht aus Blockiermaterial in dem Blockierbereich verbleibt; Belichten einer strukturierenden Photoresistschicht innerhalb des Blockierbereichs mit mehreren Bildern einer Bauelementstruktur eines Bauelements der Anzahl von integrierten Schaltungen; Ätzen der Halbleiterscheibe durch die Bauelementstruktur, wobei das Blockiermaterial die Ätzung in dem Blockierbereich verhindert; und Fortfahren mit der Bearbeitung der integrierten Schaltungen.
  2. Verfahren nach Anspruch 1, wobei das lichtempfindliche Material durch die Bestrahlungsdosis karbonisiert wird.
  3. Verfahren nach Anspruch 1, wobei das lichtempfindliche Material dem strukturierenden Photoresist entspricht, so dass die Anzahl von Bildern auf dem lichtempfindlichen Material abgebildet wird.
  4. Verfahren nach Anspruch 1, wobei die Bilder der Bauelementstruktur Bilder von Grabenöffnungen einer DRAM-Speicherzelle sind.
  5. Verfahren nach Anspruch 1, wobei das lichtempfindliche Material auf einer Schicht ätzbeständigen Materials aufgebracht wird.
  6. Verfahren nach Anspruch 2, wobei das lichtempfindliche Material auf einer Schicht ätzbeständigen Materials aufgebracht wird.
  7. Verfahren nach Anspruch 3, wobei das lichtempfindliche Material auf einer Schicht ätzbeständigen Materials aufgebracht wird.
  8. Verfahren nach Anspruch 1, wobei das lichtempfindliche Material ein Positiv-Photoresist ist.
  9. Verfahren nach Anspruch 2, wobei das lichtempfindliche Material ein Positiv-Photoresist ist.
  10. Verfahren nach Anspruch 3, wobei das lichtempfindliche Material ein Positiv-Photoresist ist.
  11. Verfahren nach Anspruch 1, wobei die Bestrahlungsdosis zugeführt wird, indem die Halbleiterscheibe um ihren Mittelpunkt gedreht wird, so dass der Blockierbereich eine einen Kreis beschreibende innere Grenzlinie aufweist.
  12. Verfahren nach Anspruch 1, wobei die Bestrahlungsdosis zugeführt wird, indem die Bestrahlung entlang zweier rechtwinkliger Achsen abgelenkt wird, so dass der Blo ckierbereich eine rechtwinklige Kanten umfassende innere Grenzlinie aufweist.
  13. Verfahren nach Anspruch 2, wobei die Bestrahlungsdosis zugeführt wird, indem die Bestrahlung entlang zweier rechtwinkliger Achsen abgelenkt wird, so dass der Blockierbereich eine rechtwinklige Kanten umfassende innere Grenzlinie aufweist.
  14. Verfahren zum Ätzen mehrerer Öffnungen in einem Werkstück, umfassend: Aufbringen eines lichtempfindlichen Materials mit einer Blockierdicke auf dem Werkstück; Unempfindlichmachen des lichtempfindlichen Materials in einem Blockierbereich am äußeren Rand des Werkstücks; Belichten des lichtempfindlichen Materials innerhalb des Blockierbereichs mit einer Anzahl von Bildern der Öffnungen; Entwickeln des lichtempfindlichen Materials, wobei eine Schicht aus blockierendem Material in dem Blockierbereich und eine Struktur von Öffnungen außerhalb des Blockierbereichs zurückbleiben; und Ätzen des Werkstücks durch die Struktur von Öffnungen.
  15. Verfahren nach Anspruch 14, wobei die Bilder der Anzahl von Öffnungen Bilder von Grabenöffnungen in den DRAM-Speicherzellen sind.
  16. Verfahren nach Anspruch 14, wobei das lichtempfindliche Material ein Positiv-Photoresist ist.
  17. Verfahren nach Anspruch 15, wobei das lichtempfindliche Material ein Positiv-Photoresist ist.
  18. Verfahren nach Anspruch 14, wobei der Blockierbereich eine innere Grenzlinie aufweist, die nur rechtwinklige Kanten hat.
  19. Halbleiterscheibe umfassend einen inneren Bereich zur Herstellung von integrierten Schaltungen und einen äußeren Rand, der ätzbeständig ist und eine Dicke aufweist, die verhindert, dass ein Ätzverfahren in diesem Bereich ätzt.
  20. Halbleiterscheibe nach Anspruch 19, wobei der Rand durch Aufkohlung eines Photoresists ausgebildet wird, wobei der Photoresist zum Bestimmen einer Schicht einer integrierten Schaltung verwendet wird.
DE102004009336A 2003-02-28 2004-02-26 Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe Ceased DE102004009336A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/248,911 US6960532B2 (en) 2003-02-28 2003-02-28 Suppressing lithography at a wafer edge
US10/248911 2003-02-28

Publications (1)

Publication Number Publication Date
DE102004009336A1 true DE102004009336A1 (de) 2004-09-16

Family

ID=32867820

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004009336A Ceased DE102004009336A1 (de) 2003-02-28 2004-02-26 Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe

Country Status (2)

Country Link
US (1) US6960532B2 (de)
DE (1) DE102004009336A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004052644A1 (de) * 2004-10-29 2006-05-04 Infineon Technologies Ag Abschattungseinrichtung für den Randbereich eines Halbleiterwafers
US20070048668A1 (en) * 2005-08-25 2007-03-01 International Business Machines Corporation Wafer edge patterning in semiconductor structure fabrication
DE102006030266A1 (de) * 2006-06-30 2008-01-03 Advanced Micro Devices, Inc., Sunnyvale Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
US20080117402A1 (en) * 2006-11-20 2008-05-22 Asml Netherlands B.V. Lithographic apparatus and method
US20080118876A1 (en) * 2006-11-21 2008-05-22 Asml Netherlands B.V. Lithographic apparatus and method
US20080289651A1 (en) * 2007-05-25 2008-11-27 International Business Machines Corporation Method and apparatus for wafer edge cleaning
US8536025B2 (en) 2011-12-12 2013-09-17 International Business Machines Corporation Resized wafer with a negative photoresist ring and design structures thereof
CN109669321B (zh) * 2017-10-16 2021-09-14 中芯国际集成电路制造(上海)有限公司 一种晶圆洗边系统和晶圆洗边方法
CN110068989B (zh) * 2018-01-23 2021-03-02 上海微电子装备(集团)股份有限公司 硅片处理装置及方法
US10976657B2 (en) * 2018-08-31 2021-04-13 Canon Kabushiki Kaisha System and method for illuminating edges of an imprint field with a gradient dosage

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05281752A (ja) * 1992-03-31 1993-10-29 Seiko Instr Inc 集束イオンビームによる加工方法
US5866481A (en) * 1996-06-07 1999-02-02 Taiwan Semiconductor Manufacturing Company Ltd. Selective partial curing of spin-on-glass by ultraviolet radiation to protect integrated circuit dice near the wafer edge
JP2001085303A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 荷電ビーム露光装置及び荷電ビーム露光方法
US6520844B2 (en) * 2000-08-04 2003-02-18 Sharp Kabushiki Kaisha Method of thinning semiconductor wafer capable of preventing its front from being contaminated and back grinding device for semiconductor wafers
US6713236B2 (en) * 2002-07-03 2004-03-30 Infineon Technologies North America Corp. Lithography method for preventing lithographic exposure of peripheral region of semiconductor wafer

Also Published As

Publication number Publication date
US20040171267A1 (en) 2004-09-02
US6960532B2 (en) 2005-11-01

Similar Documents

Publication Publication Date Title
DE69833436T2 (de) Plasmareaktor für die passivierung eines substrates
DE102006015722B4 (de) Verfahren zur Photolithographie bei der Halbleiter-Herstellung
DE112005000736B4 (de) System und Verfahren zur Herstellung von Kontaktlöchern
DE3420353C2 (de) Verfahren zum Korrigieren und Modifizieren von lithographischen Masken
DE102006014852A1 (de) Halbleiter-Wafer mit mehrfachen Halbleiterelementen und Verfahren zu ihrem Dicen
DE102006056598B4 (de) Verfahren zur Herstellung eines Transistorbauelements für eine integrierte Schaltung
DE112009001476T5 (de) Verfahren zum Herstellen von Halbleiterstrukturen und mittels solcher Verfahren erhaltene Halbleiterstrukturen
DE102007035766A1 (de) Resiststruktur-Verdickungsmarerial, Verfahren zum Ausbilden einer Resiststruktur, Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102005021048A1 (de) Vorrichtung zum Stabilisieren eines Werkstücks bei einer Bearbeitung
DE102017127260A1 (de) Halbleiterverfahren zum Schutz von Wafern vor Verunreinigung der Abschrägung
DE102004009336A1 (de) Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe
DE102004007105B4 (de) Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe
DE102009017952B4 (de) Lithographische Maske und Verfahren zur Herstellung der lithographischen Maske
DE60315403T2 (de) Lithographischer Apparat, Verfahren zur Herstellung einer Vorrichtung und Substrathalter
DE10154820B4 (de) Verfahren zum Herstellen einer Maske für Halbleiterstrukturen
DE2719902A1 (de) Verfahren zum entfernen isolierter materialbereiche von einer unterlage
DE10225925B4 (de) Ätzverfahren unter Verwendung einer Photolack-Ätzbarriere
DE10195745T5 (de) Eine neue chromfreie Wechselmaske zur Produktion von Halbleiter-Bauelement Features
DE10252051A1 (de) Fotomaske für eine Außerachsen-Beleuchtung und Verfahren zur Herstellung derselben
DE10309266B3 (de) Verfahren zum Bilden einer Öffnung einer Licht absorbierenden Schicht auf einer Maske
DE19725830B4 (de) Photomaske mit Halbton-Phasenverschiebungsmaterial und einem Chrommuster auf einem transparenten Substrat
DE69125653T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung einschliesslich eines Herstellungsschrittes für ein Muster eines Fotoresistfilms
DE69534602T2 (de) Struktur und verfahren zur belichtung von photoresist
DE102004031079A1 (de) Reflexionsmaske, Verwendung der Reflexionsmaske und Verfahren zur Herstellung der Reflexionsmaske
DE10238783A1 (de) Verfahren zur Herstellung einer Phasenverschiebungsmaske, Phasenverschiebungsmaske und Vorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: IBM INTERNATIONAL BUSINESS MACHINES CORPORATIO, US

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20120314