DE102004052644A1

DE102004052644A1 - Abschattungseinrichtung für den Randbereich eines Halbleiterwafers

Info

Publication number: DE102004052644A1
Application number: DE200410052644
Authority: DE
Inventors: Mihel Seitz; Ria Deters
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2004-10-29
Filing date: 2004-10-29
Publication date: 2006-05-04

Abstract

Es wird eine selbstjustierte Abschattungseinrichtung (1) zum Schutz des Substrats (22) im Randbereich (21) eines Halbleiterwafers (2) vor einer Strukturierung durch einen Ätzprozess zur Verfügung gestellt, die als eine dünne mit erprobten Prozessschritten herzustellende Schutzschicht (11) auf dem Substrat (22) im Randbereich (21) ausgebildet ist. Die Abschattungseinrichtung (1) beeinflusst den Ätzprozess nicht, wodurch die Ausbeute insbesondere am Rand des Halbleiterwafers (1), gegenüber herkömmlichen als Ring in der Ätzanlage vorgesehenen Abschattungseinrichtungen (1), deutlich erhöht wird.

Description

Die Erfindung betrifft eine Abschattungseinrichtung für einen Randbereich eines ein zu strukturierendes Substrat aufweisenden Halbleiterwafers zum Schutz des Substrats in dem Randbereich vor einer Strukturierung durch einen Ätzprozesses. Von der Erfindung wird ein Verfahren zur Herstellung der Abschattungseinrichtung umfasst.
Der Bedarf an zunehmend miniaturisierten mikroelektronischen Bausteinen fördert die Entwicklung von immer kleineren Strukturelementen, womit eine zunehmende Verkleinerung der in oder auf einen Halbleiterwafer zu übertragenden Strukturen einhergeht.
Am Beispiel einer Speicherzelle für einen mikroelektronischen Speicherbaustein soll im folgenden ein Problem veranschaulicht werden, das allgemein bei der Erzeugung von Strukturen im Mikro- oder verstärkt im Nanometerbereich auftreten kann.

Eine Speicherzelle weist üblicherweise mindestens einen Transistor sowie einen Speicherkondensator auf. In der planaren Technologie sind die Speicherkondensatoren in tiefen Gräben, den so genannten deep trenches, im Halbleiterwafer ausgebildet. Zum Einbringen der tiefen Gräben in den Halbleiterwafer kann eine Hartmaske auf dem Halbleiterwafer vorgesehen und gemäß einem vorgegebenen Muster strukturiert werden. Das Muster der tiefen Gräben wird dann von der Hartmaske in den Halbleiterwafer mittels eines Trockenätzprozesses übertragen. Die Hartmaske kann aus verschiedenen Schichten zusammenge setzt sein, wie zum Beispiel aus einer Oxidschicht und einer Schicht aus Polysilizium.

Um die Hartmaske zu strukturieren wird auf die Schicht aus Polysilizium ein Fotolack aufgebracht und auf den Fotolack mittels einer photolithographischen Abbildungseinrichtung das in die Schicht zu übertragende Muster abgebildet. Nach einem Entwicklungsschritt weist der Fotolack das Muster der tiefen Gräben in Form von Öffnungen im Fotolack auf. Mittels eines Trockenätzschrittes wird das Muster vom Fotolack in die Schicht als Gräben übertragen.

Die in die Schicht hineingeätzten Gräben können von unterschiedlicher Qualität sein. Im Zentrum des Halbleiterwafers werden Gräben anders geätzt, als im Randbereich des Halbleiterwafers.

Ursache für ein inhomogenes Ätzresultat ist eine inhomogene Gas- und Plasmaverteilung oberhalb des Halbleiterwafers, die in den Ätzanlagen auftreten kann. Aufgrund von fehlendem Passivierungsmaterial oberhalb des Randbereiches können in der Schicht im Randbereich unerwünschte Ätzresultate erzielt werden. Es kann zur Ausbildung des sog. Black Silicons kommen. Darunter versteht man stehende Polysiliziumnadeln, die die Polysiliziumschicht am Rand schwarz aussehen lassen.

Um das Problem der unerwünschten Ätzresultate im Randbereich zu umgehen, wird herkömmlicherweise in der Ätzkammer eine Abschattungseinrichtung in Form eines Ringes vorgesehen, der mit der Ätzkammer verbunden ist. Der zu strukturierende Halbleiterwafer wird in der Weise in die Ätzkammer eingeführt, dass der Randbereich des Halbleiterwafers von dem Abschattungsring abgeschattet wird. Weist der Halbleiterwafer eine Kreisform auf, so ist der Randbereich ein Kreisring mit einer Breite von etwa 1,5 bis 3 mm, wobei durch die Außenkante des Halbleiterwafers der äußere Kreis des Kreisringes gegeben ist. Der Abschattungsring verhindert einen Ätzangriff im Randbereich des Halbleiterwafers und damit die Ausbildung von unerwünschten Ätzresultaten, wie zum Beispiel das Black Silicon.

Durch den an die Ätzanlage gekoppelten Abschattungsring werden jedoch neue Probleme verursacht. In der Nähe des Abschattungsringes kommt es zur Ausbildung von undefinierten Grabenstrukturen im Polysilizium. 6 mm vom Abschattungsring entfernt konnten Formen beobachtet werden, die erheblich von den Grabenformen im Zentrum des Halbleiterwafers abwichen. Eine mögliche Ursache für die schlechten Ätzresultate in der Nähe des Abschattungsringes kann eine durch den Abschattungsring verursachte Störung des elektrischen Feldes in der Ätzkammer sein.

Anhand der 1 soll der Effekt noch einmal verdeutlicht werden.

Die 1 zeigt einen Ausschnitt aus dem Halbleiterwafer 2 im Querschnitt. Oberhalb des Halbleiterwafers 2 befindet sich eine Oxidschicht 24 und auf der Oxidschicht 24 das zu strukturierende Substrat 22, die Schicht 23 aus Polysilizium. Ein Querschnitt einer Abschattungseinrichtung 1, die als Abschattungsring mit der Ätzkammer verbunden ist, ist in der 1 rechts im Bild zu sehen. Die gekrümmten Pfeile deuten die durch die Abschattungseinrichtung 1 verbogenen elektrischen Feldlinien an. Die dargestellte Schicht 23 ist mit den Gräben 231 strukturiert. In der Nähe der Abschattungseinrichtung 1 sind die Gräben 231 aufgrund der durch die Abschattungseinrichtung 1 hervorgerufenen Störung im Ätzplasma nicht vollständig geöffnet. Sie weisen einen einseitigen Ätzabtrag auf, was wahrscheinlich auf das Einwirken der ionischen Komponente beim Trockenätzen zurückzuführen ist. Wie man der 1 entnehmen kann, ist das Ätzresultat weiter entfernt von der Abschattungseinrichtung 1 deutlich besser.

Durch die schlecht strukturierten Gräben im Bereich des Abschattungsringes kommt es zu einem Verlust an produktiver Ausbeute, wodurch sich die Kosten für einen Speicherbaustein erhöhen. Bei der zunehmenden Miniaturisierung bis hin zu Strukturabmessungen von 90 Nanometern taucht das Problem verstärkt auf.

Aufgabe der vorliegenden Erfindung ist es, eine ein Substrat im Randbereich eines Halbleiterwafers vor einer Strukturierung durch einen Ätzprozess schützende Abschattungseinrichtung zur Verfügung zu stellen, die bei einer Strukturierung des Substrats außerhalb des Randbereiches nicht stört. Von der Aufgabe wird ein Verfahren zur Herstellung der Abschattungseinrichtung umfasst.

Diese Aufgabe wird gelöst mit einer Abschattungseinrichtung gemäß Patentanspruch 1 und mit einem Verfahren gemäß Patentanspruch 9.

Es wird eine Abschattungseinrichtung zur Verfügung gestellt, die oberhalb eines Randbereiches eines ein zu strukturierendes Substrat aufweisenden Halbleiterwafers angeordnet ist. Die Abschattungseinrichtung dient dem Schutz des in dem Randbereich vorgesehenen Substrats vor einer Strukturierung durch einen Ätzprozess.

Erfindungsgemäß ist die Abschattungseinrichtung durch eine den Randbereich vollständig überdeckende Schutzschicht auf dem Substrat ausgebildet.

Dadurch, dass die Abschattungseinrichtung direkt auf dem Substrat vorgesehen ist, hat die Abschattungseinrichtung eine Verbindung mit dem zu strukturierenden Halbleiterwafer. Die Abschattungseinrichtung ist also nicht mehr wie herkömmlich mit der Ätzkammer verbunden, sondern mit dem Halbleiterwafer. Das hat unter anderem den Vorteil, dass die Abschattungseinrichtung selbstjustiert ist. Die herkömmliche fehleranfällige Justierung des Halbleiterwafers bezüglich der an die Ätzkammer gebundenen Abschattungseinrichtung ist nicht mehr erforderlich.

Ein weiterer Vorteil der erfindungsgemäßen Abschattungseinrichtung besteht darin, dass eine Größe und Form der Abschattungseinrichtung flexibel an die Größe und Form des Halbleiterwafers angepasst werden kann. Eine Beschränkung hinsichtlich Größe und Form des zu prozessierenden Halbleiterwafers, die durch die an die Ätzkammer gebundene Abschattungseinrichtung gegeben ist, kann durch die erfindungsgemäße Abschattungseinrichtung fallen gelassen werden.

Der Randbereich umfasst eine Außenkante des Halbleiterwafers und einen Bereich innerhalb des Halbleiterwafers. Bei einem kreisförmigen Halbleiterwafer könnte der Randbereich beispielsweise ein Kreisring, dessen äußerer Durchmesser dem Durchmesser des Halbleiterwafers gleicht, sein. Der innere Durchmesser des Kreisringes kann durch die Breite des Randbereiches bestimmt werden. Da die Schutzschicht in beliebiger Breite und Form vorgesehen werden kann, lassen sich auch an die jeweiligen Prozessanforderungen angepasste Randbereiche, die vor einer Strukturierung durch einen Ätzprozess geschützt werden sollen, definieren.

Da die erfindungsgemäße Abschattungseinrichtung direkt mit dem Halbleiterwafer verbunden ist und als eine dünne Schicht, beispielsweise im Bereich von 100 nm vorgesehen sein kann, kann eine Störung von elektrischen Feldlinien in der Ätzkammer vermieden werden. Dadurch lassen sich auch in der unmittelbaren Umgebung der Abschattungseinrichtung von der Abschattungseinrichtung ungestörte, gute Ätzresultate in dem Sinne erzielen, dass beispielsweise zu strukturierende Gräben oder Löcher ohne Substratrückstände vollständig geöffnet werden. Durch die erfindungsgemäße Abschattungseinrichtung wird ein wirkungsvoller Schutz vor einem Ätzangriff ausschließlich im Randbereich erzielt.

Mit der erfindungsgemäßen Abschattungseinrichtung kann auf die als ein Abschattungsring ausgebildete herkömmliche mit der Ätzanlage verbundene Abschattungseinrichtung verzichtet werden. Eine Homogenität des Ätzresultats ist bei Anwendung der erfindungsgemäßen Abschattungseinrichtung nur noch durch die Güte der Ätzanlage begrenzt.

Mit der erfindungsgemäßen Abschattungeinrichtung lässt sich gegenüber herkömmlichen Abschattungseinrichtungen die produktive Ausbeute am Halbleiterwaferrand deutlich erhöhen. Dies führt zu einer Senkung der Kosten einzelner Halbleiterbausteine.

Besonders vorteilhaft einsetzbar ist die erfindungsgemäße Abschattungseinrichtung zur Strukturierung einer Hartmaske, die zum Einbringen von Löchern in den Halbleiterwafer in der 90 Nanometer Technologie verwendet wird.

Vorzugsweise ist die Schutzschicht selektiv zum darunter liegenden Substrat entfernbar. Die selektiv zu entfernende Schutzschicht kann beispielsweise mittels eines einfachen Nassätzprozesses wieder entfernt werden. Dadurch, dass die Schutzschicht in einfacher Weise entfernt wird, kann sie den weiteren Prozessverlauf nicht negativ beeinflussen.

In vorteilhafter Weise ist das Substrat selektiv zur Schutzschicht entfernbar. Dadurch kann die Dicke der Schutzschicht unabhängig von dem Substratätzprozess vorgesehen werden. Die Schutzschicht kann sehr dünn ausgeführt werden, beispielsweise mit 50 Nanometern. Je dünner die Schutzschicht ist, desto weniger wird der Substratätzprozess von der Schutzschicht beeinflusst.

In vorteilhafter Weise ist das Substrat eine auf dem Halbleiterwafer oder oberhalb des Halbleiterwafers angeordnete und eine Seite des Halbleiterwafers mindestens teilweise bedeckende zu strukturierende Schicht. Das Substrat kann eine Schicht auf dem Halbleiterwafer sein, die den Halbleiterwafer von einer Seite ganzflächig überdeckt. Möglich ist es auch, dass das Substrat eine Strukturen aufweisende Schicht ist, die den Halbleiterwafer teilweise bedeckt. Das Substrat kann eine Schicht auf dem Halbleiterwafer sein, oder eine Schicht oberhalb des Halbleiterwafers, wobei unterhalb des Substrats noch weitere Schichten vorgesehen sein können. Es besteht aber auch die Möglichkeit, dass das Substrat der Halbleiterwafer selbst ist.

Vorzugsweise ist als ein Material für die Schicht Polysilizium vorgesehen.

In vorteilhafter Weise ist die Schicht aus Polysilizium Teil einer Hartmaske zum Einbringen von tiefen Gräben in den Halbleiterwafer.

Vorzugsweise ist als ein Material für die Schutzschicht Siliziumoxid vorgesehen. Möglich sind auch andere Materialien, wie beispielsweise Siliziumnitrid.

Vorzugsweise ist die Schutzschicht mit einer Dicke in einem Bereich zwischen 10 und 500 nm vorgesehen. Es konnte gezeigt werden, dass sich mit einer Dicke von 100 nm sehr gute Ätzresultate in der Nähe der Schutzschicht erzielen lassen.

Es wird ein Verfahren zum Herstellen der beschriebenen Abschattungseinrichtung zur Verfügung gestellt. Bei dem Verfahren wird der das zu strukturierende Substrat aufweisende Halbleiterwafer bereitgestellt. Das zu strukturierende Substrat kann eine Schicht auf oder oberhalb des Halbleiterwafers sein. Möglich ist es aber auch, dass das zu strukturierende Substrat ein Substrat des Halbleiterwafers ist. Auf das zu strukturierende Substrat wird eine Schutzschicht aufgebracht. Die Schutzschicht wird in der Weise strukturiert, dass die Schutzschicht auf dem Substrat mindestens im Randbereich erhalten bleibt, wobei die Schutzschicht im Randbereich die Abschattungseinrichtung ausbildet. Das erfindungsgemäße Verfahren umfasst erprobte Prozessschritte und ermöglicht in einfacher und kostengünstiger Weise das Herstellen der erfindungsgemäßen Abschattungseinrichtung.

Vorzugsweise wird zum Aufbringen der Schutzschicht ein Material der Schutzschicht abgeschieden. Dabei wird mindestens das Substrat von dem Material abgedeckt.

In vorteilhafter Weise kann das Material konform abgeschieden werden. Der das Substrat aufweisende Halbleiterwafer wird bei der konformen Abscheidung, die beispielsweise in einer LPCVD(Low Pressure Chemical Vapour Deposition)-Anlage vorge nommen werden kann, vollständig von der Schutzschicht eingehüllt.

Vorzugsweise wird das Material auf das Substrat abgeschieden, wobei ausschließlich das Substrat von dem Material abgedeckt wird. Der das Substrat aufweisende Halbleiterwafer kann beispielsweise in einer PECVD(Plasma Enhanced Chemical Vapour Deposition)-Anlage nur auf der das Substrat aufweisenden Seite des Halbleiterwafers mit dem Material der Schutzschicht bedeckt werden.

In vorteilhafter Weise wird zum Strukturieren der Schutzschicht ein Fotolack auf die Schutzschicht oberhalb des Substrats aufgebracht. Der Fotolack wird in der Weise strukturiert, dass er im Randbereich erhalten bleibt und außerhalb des Randbereiches entfernt wird. Es werden freiliegende Abschnitte der Schutzschicht, also solche, die nicht vom Fotolack bedeckt sind, mittels eines Ätzprozesses entfernt. Dann wird der Fotolack entfernt. Die freiliegenden Abschnitte der Schutzschicht können beispielsweise mittels eines einfachen Nassätzprozesses vollständig entfernt werden.

Vorzugsweise wird der Fotolack als ein Negativlack vorgesehen. Bei einem Negativlack werden belichtete Abschnitte unlöslich bezüglich einer Entwicklerflüssigkeit. Bei Verwendung eines Negativlacks ist es ausreichend, den Fotolack oberhalb des Substrats im Randbereich zu belichten.

Vorzugsweise wird der Ätzprozess als ein Nassätzprozess selektiv zum Substrat durchgeführt.

Nachfolgend wird die Erfindung anhand der Figuren näher erläutert. Es zeigen:
1 Skizze von in einer Ätzanlage mit einer herkömmlichen Abschattungseinrichtung geätzten Gräben,
2A bis E Verfahrensschritte zum Vorsehen der erfindungsgemäßen Abschattungseinrichtung.
Die 1 ist in der Beschreibungseinleitung bereits näher erläutert worden.
Gemäß der 2 wird ein Halbleiterwafer 2, der ein zu strukturierendes Substrat 22 als eine auf dem Halbleiterwafer 2 vorgesehene Schicht 23 aufweist, bereitgestellt. Der Halbleiterwafer 2 wird mit einer Schutzschicht 11, die beispielsweise in einer LPCVD-Anlage konform abgeschieden werden kann, vollständig eingehüllt.
Die 2A zeigt den Halbleiterwafer 2 mit dem als Schicht 23 aus Polysilizium vorgesehenen zu strukturierenden Substrat 22. Der Halbleiterwafer 2 und das Substrat 22 sind von der dargestellten Schutzschicht 11 umhüllt. Der 1a sind die Randbereiche 21, in denen das Substrat 22 vor einem Ätzangriff geschützt werden soll, entnehmbar.
Um die Abschattungseinrichtung 1 auszubilden wird die Schutzschicht 11 strukturiert. Zur Strukturierung der Schutzschicht 11 wird ein Fotolack 3 auf die Schutzschicht 11 oberhalb des Substrat 22 aufgebracht.
Die 2B zeigt den Halbleiterwafer 2 mit dem Substrat 22 und der Schutzschicht 11 und auf der Schutzschicht 11 den Fotolack 3. Eingezeichnet sind ebenfalls die Randbereiche 21.
Der Fotolack 3, der als ein Negativlack vorgesehen werden kann, wird in der Weise strukturiert, dass Abschnitte des Fo tolacks oberhalb des Randbereiches 21 erhalten bleiben und außerhalb des Randbereiches 21 der Fotolack 3 entfernt wird. Bei einem Negativlack werden Abschnitte des Fotolacks 3 im Randbereich 21 belichtet und durch die Belichtung unlöslich bezüglich einer Entwicklerflüssigkeit gemacht, während unbelichtete Abschnitte mit der Entwicklerflüssigkeit entfernt werden können.
In der 2C ist der Fotolack 3 nach der Entwicklung dargestellt. Zu sehen sind die Schutzschicht 11, das Substrat 22, der Halbleiterwafer 2 und die Abschnitte des Fotolacks 3 oberhalb der eingezeichneten Randbereiche 21.
Nach der Strukturierung des Fotolacks 3 kann die Schutzschicht 11 beispielsweise mittels eines nasschemischen Ätzprozesses überall dort wo sie nicht vom Fotolack 3 abgedeckt wird, entfernt werden.
In der 2D ist der Halbleiterwafer 2 nach diesem Prozessschritt dargestellt. Zu sehen sind das Substrat 22 und die Schutzschicht 11 oberhalb des Randbereiches 21. Auf der Schutzschicht 22 befinden sich noch die Abschnitte des Fotolacks 3.
In der 2E ist der Halbleiterwafer 2 mit dem Substrat 22 und der als Abschattungseinrichtung 1 ausgebildeten Schutzschicht 11 dargestellt. Wie der 2E zu entnehmen ist, deckt die Schutzschicht 11 das Substrat 22 im Randbereich 21 ab. Dadurch wird das Substrat 22 im Randbereich 21 wirkungsvoll vor einem Ätzangriff geschützt. Mit dieser Abschattungseinrichtung 1 lässt sich ein weitgehend homogenes Ätzergebnis im gesamten freiliegenden Bereich des Substrats 22 erzielen. Da auf den Abschattungsring in der Ätzanlage verzichtet wer den kann, ist die Homogenität des Ätzergebnisses nur noch durch die Eigenschaften der Ätzanlage begrenzt.
Als Materialien für das Substrat 22 können Polysilizium, BSG (Bor Silicatglas), oder a-Si&Ox (amorphes Siliziumoxid) vorgesehen werden. Als Material für die Schutzschicht 11 Siliziumoxid oder Siliziumnitrid. Für eine verbesserte Selektivität kann auch eine a-Si&Ox Nitridation und dann eine Oxid Deposition vorgenommen werden.

1: Abschattungseinrichtung
11: Schutzschicht
2: Halbleiterwafer
21: Randbereich
22: Substrat
23: Schicht
231: Gräben
24: Oxidschicht
3: Fotolack

Claims

Abschattungseinrichtung (1) für einen Randbereich (21) eines ein zu strukturierendes Substrat (22) aufweisenden Halbleiterwafers (2) zum Schutz des Substrats (22) in dem Randbereich (21) vor einer Strukturierung durch einen Ätzprozess, dadurch gekennzeichnet, dass die Abschattungseinrichtung (1) als eine das Substrat (22) im Randbereich (21) vollständig bedeckende Schutzschicht (11) auf dem Substrat (22) ausgebildet ist.
Abschattungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Schutzschicht (11) selektiv zum darunter liegenden Substrat (22) entfernbar ist.
Abschattungseinrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass das Substrat (22) selektiv zu der Schutzschicht (11) entfernbar ist.
Abschattungseinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Substrat (22) eine auf dem Halbleiterwafer (2) oder oberhalb des Halbleiterwafers (2) angeordnete und eine Seite des Halbleiterwafers (2) mindestens teilweise bedeckende zu strukturierende Schicht (23) ist.
Abschattungseinrichtung nach Anspruch 4, dadurch gekennzeichnet, dass als ein Material für die Schicht (23) Polysilizium vorgesehen ist.
Abschattungseinrichtung nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass die Schicht (23) Teil einer Hartmaske zum Einbringen von tiefen Gräben in den Halbleiterwafer (2) ist.
Abschattungseinrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass als ein Material für die Schutzschicht (11) Siliziumoxid vorgesehen ist.
Abschattungseinrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Schutzschicht (11) mit einer Dicke in einem Bereich zwischen 10 und 500 Nanometern vorgesehen ist.
Verfahren zum Herstellen der Abschattungseinrichtung (1) gemäß einem der Ansprüche 2 bis 8 mit den Schritten: – Bereitstellen des das zu strukturierende Substrat (22) aufweisenden Halbleiterwafers (2), – Aufbringen der Schutzschicht (11) auf das Substrat (2) und – Strukturieren der Schutzschicht (11) in der Weise, dass die Schutzschicht (11) auf dem Substrat (2) mindestens oberhalb des Randbereiches (21) erhalten bleibt, wobei die Schutzschicht (11) oberhalb des Randbereiches (21) die Abschattungseinrichtung (1) ausbildet.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass zum Aufbringen der Schutzschicht (11) ein Material der Schutzschicht (11) abgeschieden wird, wobei mindestens das Substrat (2) von dem Material abgedeckt wird.
Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Material konform abgeschieden wird, wobei der das Substrat (2) aufweisende Halbleiterwafer (2) vollständig von der Schutzschicht (11) eingehüllt wird.
Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Material auf das Substrat (2) abgeschieden wird, wobei ausschließlich das Substrat (2) von dem Material abgedeckt wird.
Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass zum Strukturieren der Schutzschicht (11) – ein Fotolack (3) auf die Schutzschicht (11) oberhalb des Substrats (22) aufgebracht wird, – der Fotolack (3) in der Weise strukturiert wird, dass der Fotolack (3) im Randbereich (21) erhalten bleibt und außerhalb des Randbereiches (21) entfernt wird, – freiliegende Abschnitte der Schutzschicht (11) mittels eines Ätzprozesses entfernt werden und – der Fotolack (3) entfernt wird.
Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass der Fotolack (3) als ein Negativlack vorgesehen wird.
Verfahren nach einem der Ansprüche 13 oder 14, dadurch gekennzeichnet, dass der Ätzprozess als ein Nassätzprozess selektiv zum Substrat (22) durchgeführt wird.