DE19531773A1 - Halbleiter-Bearbeitungsverfahren zum Ausbilden einer elektrischen Verbindung zwischen einer äußeren Schicht und einer inneren Schicht, und integrierter Schaltkreis - Google Patents

Halbleiter-Bearbeitungsverfahren zum Ausbilden einer elektrischen Verbindung zwischen einer äußeren Schicht und einer inneren Schicht, und integrierter Schaltkreis

Info

Publication number
DE19531773A1
DE19531773A1 DE19531773A DE19531773A DE19531773A1 DE 19531773 A1 DE19531773 A1 DE 19531773A1 DE 19531773 A DE19531773 A DE 19531773A DE 19531773 A DE19531773 A DE 19531773A DE 19531773 A1 DE19531773 A1 DE 19531773A1
Authority
DE
Germany
Prior art keywords
layer
electrically conductive
processing method
semiconductor processing
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19531773A
Other languages
English (en)
Inventor
Sanh Tang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE19531773A1 publication Critical patent/DE19531773A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich allgemein auf Halbleiter-Bear­ beitungsverfahren zum Ausbilden elektrischer Verbindungen zwischen einer äußeren Schicht und einer inneren Schicht und auf einen integrierten Schaltkreis.
Bei der Halbleiter-Bearbeitung besteht eine der Herausfor­ derungen darin, eine genaue Ausrichtung aller verschiedenen Photomasken sicherzustellen. Eine Fehlausrichtung der Maske kann schlimmstenfalls zur Zerstörung des Wafers führen oder bestenfalls gewisse integrierte Schaltkreise nutzlos ma­ chen. Zur Berücksichtigung einer Fehlausrichtung der Maske sind Sicherheiten in die Bearbeitung eingebaut.
Ein Gebiet der Halbleiterbearbeitung, bei dem Photomasken verwendet werden, ist die Festlegung vergrabener oder ande­ rer Kontakte bei der Herstellung elektrischer Verbindungen zwischen einem inneren oder unteren Bereich auf einem Sub­ strat und einem äußeren oder höheren Bereich. Eine bei­ spielhafte Vorgehensweise und die mit ihr verbundenen Pro­ bleme werden an Hand von Fig. 1 bis 5 beschrieben. Fig. 1 veranschaulicht ein Halbleiter-Waferfragment, das allgemein mit der Bezugsziffer 10 bezeichnet wird. Es umfaßt einen ausgedehnten Substratbereich 12, ein Feldoxid 14 und eine Gate-Oxidschicht 16. Eine anfänglich kontinuierliche dünne Schicht 18 aus Polysilizium wird auf dem Feldoxid 14 und dem Gate-Oxid 16 aufgetragen. Daraufhin wird eine vergra­ bene Kontaktöffnung 20 durch die Schichten 18 und 16 hin­ durch hergestellt, um das Substrat 12, an dem eine elektri­ sche Verbindung herzustellen ist, nach außen freizulegen.
Leider ist der nach außen freigelegte Abschnitt des Sub­ strats 12 üblicherweise oxidiert, wodurch eine ungewünschte dünne Isolierschicht aus Oxid (nicht gezeigt) auf dem frei­ gelegten Substrat entsteht. Diese muß entfernt werden, was üblicherweise mittels eines Ätz-HF-Bades erreicht wird. Das HF-Bad wird üblicherweise dann verwendet, nachdem das ge­ samte Maskierungsmaterial entfernt worden ist und unmittel­ bar vor dem Auftragen jeder weiteren Schicht. Gäbe es nicht die schützende Polysiliziumschicht 18, so würde die dünne Gate-Oxidschicht 16 außerhalb des vergrabenen Kontaktes 20 auch in ungewünschter Weise während des Bades geätzt wer­ den. Dies wäre nicht wünschenswert, da der Abbau und die Entfernung von Gate-Oxid sich nicht praktisch steuern oder vorhersagen läßt, weshalb die schützende Polysilizium­ schicht 18 erforderlich ist.
Eine nachfolgende zweite und dickere Schicht 22 eines elek­ trisch leitfähigen Materials, wie z. B. leitend dotiertes Polysilizium, wird aufgetragen, um eine elektrische Verbin­ dung über den vergrabenen Kontakt 20 mit dem Substrat 12 herzustellen. Man führt dann an dieser Schicht einen Mas­ kierungsschritt durch, um aus den kombinierten Polysili­ ziumschichten 22 und 18 ein Muster aus leitfähigen Leitun­ gen oder anderen Schaltkreiskomponenten herzustellen, die mit dem Substrat 12 bei der Kontaktöffnung 20 einstückig verbunden sind.
Fig. 2 und 3 veranschlaulichen eine ungewollte Fehlausrich­ tung einer der Masken zum Herstellen der vergrabenen Kon­ taktöffnung 20 oder der aus den Schichten 22 und 18 erzeug­ ten Leitung und Komponente. Der Bereich 20 stellt die Mas­ kenöffnung des vergrabenen Kontaktes dar, während der Be­ reich 24 die zur Herstellung einer Leitung oder Komponente 26 verwendete Maske veranschaulicht. Wie man sieht, ist die zur Erzeugung der Komponente oder Leitung 26 verwendete Ät­ zung in bezug auf den vergrabenen Kontakt 20 fehlausgerich­ tet, so daß eine Überätzung 28 in das ausgedehnte Substrat 12 auftritt, wodurch der Wafer zerstört oder nutzlos ge­ macht werden kann.
Um eine derartige unvermeidbare Fehlausrichtung zu berück­ sichtigen oder zuzulassen, wird die Zielfläche bei welcher der vergrabene Kontakt 20 und die Maskenfläche 24 auftre­ ten, vergrößert, wie in Fig. 4 und 5 gezeigt. Ein größerer Maskenflächenbereich 24a wird bereitgestellt, um ein Ge­ bilde zu erzeugen, das üblicherweise als eine vergrößerte Kappe 28 eines vergrabenen Kontaktes bezeichnet wird. Dies berücksichtigt ein bestimmtes Ausmaß an unvermeidbarer re­ lativer Fehlausrichtung, um ein 100%iges Überlappen des vergrabenen Kontaktes 20 in bezug auf die gewünschte Schaltkreiskomponente 26 zu sichern, so daß ein Überätzen in das Substrat hinein verhindert wird.
Dies führt jedoch ungewünscht zu zusätzlichen erneuten Pro­ blemen. Es wird mehr Waferfläche verbraucht, wodurch die gewünschte Schaltkreisdichte abnimmt. Weiterhin führt dies üblicherweise zu einem zusätzlichen Implantierungsschritt, um die gewünschte Schaltkreisverbindung innerhalb des Sub­ strats 12 sicherzustellen. Fig. 5 veranschaulicht ge­ wünschte, vorab bereitgestellte Diffusionsbereiche 30 und 32 innerhalb des ausgedehnten Substrats 12. Eine gewünschte Implantierung 34 wurde durch die Kontaktöffnung 20 vor dem Auftragen der Polysiliziumschicht 22 durchgeführt. Man wünscht eine kontinuierliche elektrische Verbindung zwi­ schen den Bereichen 32, 34 und 30. Um hierfür zu sorgen, muß ein gesonderter Implantierungsschritt für den vergrabe­ nen Kontakt durchgeführt werden, um die Verbindungsimplan­ tierungen 36 und 38 zu erzeugen. Dies führt zu einer zu­ sätzlichen Komplexität und zu zusätzlichen Schritten, bei denen die brüchigen Wafer zerstört werden könnten.
Es wäre wünschenswert, diese und gegebenenfalls auch andere Probleme im Zusammenhang mit dem Stand der Technik bei der Entwicklung eines Halbleiter-Bearbeitungsverfahrens zur Ausbildung einer elektrischen Verbindung zwischen einer äußeren Schicht und einer inneren Schicht zu überwinden.
Bevorzugte Ausführungsbeispiele der Erfindung sind weiter unten an Hand der folgenden begleitenden Zeichnung be­ schrieben.
Fig. 1 ist eine schematische Schnittansicht eines Wafer­ fragments nach dem Stand der Technik und wurde in dem Ab­ schnitt "Hintergrund" bereits diskutiert.
Fig. 2 ist eine Ansicht des Waferfragments von Fig. 1 nach dem Stand der Technik bei einem Bearbeitungsschritt, der dem in Fig. 1 gezeigten folgt.
Fig. 3 ist eine Draufsicht des Waferfragments von Fig. 2.
Fig. 4 ist eine Draufsicht eines alternativen Waferfrag­ ments eines Ausführungsbeispiels nach dem Stand der Tech­ nik.
Fig. 5 ist eine schematische Schnittansicht des Waferfrag­ ments von Fig. 4 nach dem Stand der Technik.
Fig. 6 ist eine schematische Schnittansicht eines Halblei­ ter-Waferfragments bei einem Bearbeitungsschritt in Über­ einstimmung mit der Erfindung.
Fig. 7 ist eine Ansicht des Waferfragments von Fig. 6 bei einem Bearbeitungsschritt, der auf den in Fig. 6 gezeigten folgt.
Fig. 8 ist eine Ansicht des Waferfragments von Fig. 6 bei einem Bearbeitungsschritt, der dem in Fig. 7 gezeigten folgt.
Fig. 9 ist eine Ansicht des Waferfragments von Fig. 6 bei einem Bearbeitungsschritt, der dem in Fig. 8 gezeigten folgt.
Fig. 10 ist eine Draufsicht von Fig. 9.
Fig. 11 ist eine Ansicht des Waferfragments von Fig. 6 bei einem Bearbeitungsschritt, der dem in Fig. 9 gezeigten folgt.
Fig. 12 ist eine Draufsicht von Fig. 11.
Fig. 13 ist eine Ansicht des Waferfragments von Fig. 6 bei einem Bearbeitungsschritt, der dem in Fig. 11 gezeigten folgt.
Gemäß einem Gesichtspunkt der Erfindung umfaßt ein Halblei­ ter-Bearbeitungsverfahren zum Ausbilden einer elektrischen Verbindung zwischen einem Basisbereich und einer äußeren Schicht die folgenden Schritte:
Aufbringen eines Substrats mit einem Basisbereich, zu dem eine elektrische Verbindung herzustellen ist;
Aufbringen einer ersten Schicht eines elektrisch leitfähi­ gen ersten Materials über dem Substrat bis zu einer ersten Dicke;
Aufbringen einer Ätzstoppschicht über der ersten Schicht, wobei die Ätzstoppschicht ein Material aufweist, zu dem das erste Material selektiv geätzt werden kann;
Ätzen einer Kontaktöffnung durch die Ätzstoppschicht und die erste Schicht zu dem Basisbereich hindurch, wobei die Kontaktöffnung eine Kontaktöffnung-Oberkante der ersten Schicht festlegt;
Aufbringen einer zweiten Schicht des ersten Materials außerhalb der Ätzstoppschicht und innerhalb der Kontaktöff­ nung bis zu einer zweiten Dicke, wobei die zweite Dicke größer als die erste Dicke ist und sich die zweite Schicht nach außen hin über die Kontaktöffnung-Oberkante der ersten Schicht erstreckt;
Entfernen von erstem Material der zweiten Schicht und Fest­ legen eines Pfropfens einer zweiten Schicht innerhalb der Kontaktöffnung, wobei der Pfropfen der zweiten Schicht eine am weitesten außen gelegene Oberfläche hat, die sich nach außen über die Kontaktöffnung-Oberkante der ersten Schicht erstreckt und dadurch dafür sorgt, daß der Pfropfen der zweiten Schicht eine größere Dicke als die erste Schicht hat;
äußeres Maskieren der ersten Schicht und des Pfropfens der zweiten Schicht, um ein Maskenmuster festzulegen zur Fest­ legung einer elektrisch leitfähigen Schaltkreiskomponente von der ersten Schicht, welche mit dem Basisbereich über den Pfropfen der zweiten Schicht verbunden ist; und
Ätzen der unmaskierten Bereiche der ersten Schicht und des Pfropfens der zweiten Schicht, um eine elektrisch leitfä­ hige Schaltkreiskomponente festzulegen, die mit dem Basis­ bereich durch den Pfropfen der zweiten Schicht verbunden ist, wobei die größere Dicke des Pfropfens der zweiten Schicht, verglichen mit der Dicke der ersten Schicht, ein Ätzen in den Basisbereich hinein während des Ätzvorganges verhindert.
Gemäß einem weiteren Gesichtspunkt der Erfindung betrifft diese einen integrierten Schaltkreis, umfassend:
einen Basisbereich, zu dem eine elektrische Verbindung her­ gestellt wird;
eine elektrisch leitfähige Verbindungssäule, die sich nach außen hin und von dem Basisbereich erstreckt, wobei die Säule eine äußerste Oberfläche hat; und
eine elektrisch leitfähige Leitung, die sich von der Säule erstreckt, wobei die Leitung eine verbindende äußerste Oberfläche hat, bei der sie mit der Säule verbunden ist, wobei die äußerste Oberfläche der Säule außerhalb der mit der Leitung verbundenen äußersten Oberfläche liegt.
In Fig. 6 bis 13 ist ein erfindungsgemäßes Halbleiter-Wa­ ferfragment allgemein mit der Bezugsziffer 40 bezeichnet. Es besteht aus einem ausgedehnten Substrat 42 mit einem Feldoxid 44 und einem dazugehörenden Gate-Oxid 46. Das aus­ gedehnte Substrat 42 besteht üblicherweise und vorzugsweise aus monokristallinem Silizium. Eine erste Schicht 48 aus einem elektrisch leitfähigen ersten Material ist über dem Feldoxid 44 und dem Gate-Oxid 46 und somit über dem Sub­ strat mit einer ersten Dicke ausgebildet. Eine bevorzugte Dicke ist z. B. 1.000 Angström bis 4.000 Angström, wobei un­ gefähr 2.000 Angström am meisten bevorzugt werden. Ein bei­ spielhaftes und bevorzugtes Material für die Schicht 48 ist leitfähig dotiertes Polysilizium. Weitere beispielhafte elektrisch leitfähige Materialien wären z. B. Silizide, wie z. B. WSix und TiSix. Eine Ätzstoppschicht 50 ist über der ersten Schicht 48 bereitgestellt. Die Ätzstoppschicht 50 besteht aus einem Material, zu dem das erste Material se­ lektiv geätzt werden kann. Ein beispielhaftes und bevorzug­ tes Material ist Siliziumdioxid, das durch Zerlegung von Tetraethylorthosilikat (TEOS) aufgetragen wird. Alternative Beispiele sind Phosphosilikatglas (PSG), aufgeschleudertes Glas (SOG) und Si₃N₄.
Vorzugsweise ist das Material der Ätzstoppschicht 50 sei­ nerseits relativ zu dem ersten Material selektiv ätzbar. Das Siliziumdioxid des bevorzugten Ausführungsbeispiels und leitend dotiertes Polysilizium sind Beispiele zweier sol­ cher Materialien, die mittels dem Fachmann bekannter Ver­ fahren unabhängig und selektiv zueinander geätzt werden können. Eine beispielhafte und bevorzugte Dicke für die Schicht 50 liegt zwischen 3.000 Angström und 4.000 Angström.
In Fig. 7 wird das Waferfragment 40 mit einer Photomaske versehen und geätzt, um eine Kontaktöffnung 52 durch die Ätzstoppschicht 50 und die erste Schicht 48 hindurch sowie nach unten hin durch die Gate-Oxidschicht 46 hindurch zu ätzen, um das Substrat 42 nach außen hin freizulegen. Dar­ aufhin wird eine Dotierung mit einer die Leitfähigkeit er­ höhenden Verunreinigung durch die Kontaktöffnung 52 hin­ durch durchgeführt, um einen leitfähig dotierten Bereich 54 zu erzeugen. Er umfaßt einen Basisbereich, zu dem eine elektrische Verbindung hergestellt werden soll. Für die weitere Beschreibung soll durch die Kontaktöffnung 52 eine Kontaktöffnung-Oberkante 56 der ersten Schicht 48 definiert sein.
Eine zweite Schicht 58 des ersten Materials wird außerhalb der Ätzstoppschicht 50 und innerhalb der Kontaktöffnung 52 bis zu einer zweiten Dicke aufgetragen. Die zweite Dicke ist größer als die erste Dicke, so daß eine zweite Schicht 58 gebildet wird, die sich nach außen hin zu einem lokalen Ort geringster Erhebung "A" erstreckt, der nach außen jen­ seits der Kontaktöffnung-Oberkante 56 der ersten Schicht liegt. Eine beispielhafte bevorzugte Dicke der Schicht 58 ist um mindestens 30% größer als der Radius der Kontaktöff­ nung 52.
In Fig. 8 ist das erste Material der zweiten Schicht 58 entfernt, und ein Pfropfen 60 der zweiten Schicht aus dem ersten Material wird innerhalb der Kontaktöffnung 52 fest­ gelegt. Eine beispielhafte und bevorzugte Technik ist eine zeitlich abgestimmte Trockenätzung mit reaktivem Chlorgas. Die Entfernung wird durchgeführt, um eine äußerste Pfrop­ fenoberfläche 62 festzulegen, die sich über die Kontaktöff­ nung-Oberkante 56 der ersten Schicht hinaus erstreckt oder sich dort befindet. Dies sorgt dabei dafür, daß der Pfrop­ fen 60 der zweiten Schicht eine größere Dicke als die erste Schicht 48 hat. Alternativ kann der Pfropfen 60 als eine elektrisch leitfähige Verbindungssäule betrachtet werden, die sich nach außen hin und von dem Basisbereich 54 aus er­ streckt und eine äußerste Oberfläche 62 hat. Vorzugsweise wird die Ätzung so durchgeführt, daß das gesamte Material der Schicht 58 oberhalb der Ätzstoppschicht 50 entfernt wird, so daß der Pfropfen 60 zu diesem Zeitpunkt in dem Verfahren vollständig innerhalb der Kontaktöffnung 52 auf­ genommen ist.
In Fig. 9 und 10 wird die Maskierung außerhalb der ersten Schicht 48 und des Pfropfens 60 der zweiten Schicht durch­ geführt, um ein Maskenmuster 64 festzulegen, das zur Fest­ legung einer elektrisch leitfähigen Schaltkreiskomponente, wie z. B. einer leitfähigen Leitung 66, von der ersten Schicht 48, die mit dem Basisbereich 54 verbunden ist, über den Pfropfen 60 der zweiten Schicht verwendet wird. Der Maskenbereich 64 ist mit Absicht in bezug auf den vergrabe­ nen Kontakt 52 fehlausgerichtet gezeigt, um die Leichtig­ keit zu veranschaulichen, mit der die Erfindung eine derar­ tige Fehlausrichtung berücksichtigt. Vor einer derartigen Maskierung würde man vorzugsweise die gesamte Ätzstopp­ schicht 50 von dem Substrat abziehen, und zwar selektiv re­ lativ zu dem ersten Material des Pfropfens 60 und der Schicht 48.
Unmaskierte Abschnitte der Ätzstoppschicht (falls solche verbleiben), die erste Schicht 48 und der Pfropfen 60 der zweiten Schicht (wegen der Fahlausrichtung) werden dann ge­ ätzt. Dies legt eine elektrische leitfähige Schaltkreiskom­ ponente, wie z. B. eine leitfähige Leitung 66 fest, welche mit dem Basisbereich 54 durch den Pfropfen 60 der zweiten Schicht verbunden ist. Man beachte, daß die größere Dicke des Pfropfens 60 der zweiten Schicht im Vergleich zu der Dicke der ersten Schicht 48 ein Ätzen in das Substrat oder den Basisbereich während des Ätzens wirkungsvoll ein­ schränkt. Dies läßt jegliche inhärente Fehlausrichtung zu oder führt zu einer wirkungsvollen Selbstausrichtung der Maske des vergrabenen Kontaktes relativ zu der Komponenten­ maske 64, wodurch die Vermeidung einer Kappe des vergrabe­ nen Kontaktes (Fig. 10) ermöglicht wird. Die leitfähige Leitung 66 erstreckt sich von der Säule 60 nach außen und hat eine verbindende äußerste Oberfläche 70, bei der sie mit der Säule 60 verbunden ist. Die äußerste Oberfläche 62 der Säule befindet sich außerhalb jenseits der verbindenden äußersten Oberfläche 70.
In Fig. 11 und 12 wird eine geeignete Schicht aus einem Oxid bereitgestellt und einer isotropischen Abstandshalter- Ätzung ausgesetzt, um die dargestellten Abstandshalter 72, 74 und 76 zu erzeugen. Alternativ können der Pfropfen 60 und die Leitung 66 mit einer Kappe versehen werden aus einem höheren leitfähigen bzw. einem stärker leitfähigen Silizidmaterial, wie z. B. WSix.
In Fig. 13 ist eine isolierende Schicht 78 (wie z. B. SiO₂) aufgebracht, um die äußerste Oberfläche 62 der Säule/des Pfropfens 60 abzudecken.
Selbstverständlich ist die Erfindung nicht auf die gezeig­ ten und beschriebenen speziellen Merkmale beschränkt, da die hier offenbarten Mittel spezielle Formen der Durchfüh­ rung der Erfindung umfassen. Der Schutzumfang der Erfindung ergibt sich aus den beigefügten Ansprüchen.

Claims (15)

1. Halbleiter-Bearbeitungsverfahren zum Ausbilden einer elektrischen Verbindung zwischen einem Basisbereich und einer äußeren Schicht, welches die folgenden Schritte auf­ weist:
Aufbringen eines Substrats mit einem Basisbereich, zu dem eine elektrische Verbindung herzustellen ist;
Aufbringen einer ersten Schicht aus elektrisch leitfähigem Material über dem Substrat bis zu einer ersten Dicke;
Aufbringen einer Ätzstoppschicht über der ersten Schicht, wobei die Ätzstoppschicht ein Material aufweist, zu dem die erste Schicht aus elektrisch leitfähigem Material selektiv geätzt werden kann;
Ätzen einer Kontaktöffnung durch die Ätzstoppschicht und die erste Schicht zu dem Basisbereich hindurch, wobei die Kontaktöffnung eine Kontaktöffnung-Oberkante (56) festlegt;
Entfernen von Material der zweiten Schicht und Festlegen eines Pfropfens der zweiten Schicht innerhalb der Kontakt­ öffnung, wobei der Pfropfen der zweiten Schicht eine äußer­ ste Oberfläche hat, die sich nach außen über die Kontakt­ öffnung-Oberkante der ersten Schicht erstreckt und dabei ermöglicht, daß der Pfropfen der zweiten Schicht eine größere Dicke als die erste Schicht hat;
äußeres Maskieren der ersten Schicht und des Pfropfens der zweiten Schicht, um ein Maskenmuster festzulegen zur Fest­ legung einer elektrisch leitfähigen Schaltkreiskomponente von der ersten Schicht, welche mit dem Basisbereich verbun­ den ist, durch den Pfropfen der zweiten Schicht hindurch; und
Ätzen der unmaskierten Bereiche der ersten Schicht und des Pfropfens der zweiten Schicht, um eine elektrisch leit­ fähige Schaltkreiskomponente festzulegen, welche mit dem Basisbereich über den Pfropfen der zweiten Schicht verbun­ den ist, wobei die größere Dicke der zweiten Schicht, ver­ glichen mit der Dicke der ersten Schicht, ein Ätzen in den Basisbereich hinein während des Ätzvorgangs verhindert.
2. Halbleiter-Bearbeitungsverfahren nach Anspruch 1, bei dem die Ätzstoppschicht aus einem Material besteht, welches relativ zu dem elektrisch leitfähigen Material selektiv ätzbar ist, wobei bei dem Ätzschritt das gesamte Ätzstopp­ schichtmaterial von dem Substrat relativ zu dem elektrisch leitfähigen Material vor dem Maskierungsschritt selektiv geätzt wird.
3. Halbleiter-Bearbeitungsverfahren nach Anspruch 1, bei dem das elektrisch leitfähige Material leitfähig dotiertes Polysilizium aufweist.
4. Halbleiter-Bearbeitungsverfahren nach Anspruch 1, bei dem die Ätzstoppschicht elektrisch isolierend ist.
5. Halbleiter-Bearbeitungsverfahren nach Anspruch 1, bei dem die Ätzstoppschicht elektrisch leitfähig ist.
6. Halbleiter-Bearbeitungsverfahren nach Anspruch 1, bei dem die Ätzstoppschicht aus Siliziumdioxid besteht.
7. Halbleiter-Bearbeitungsverfahren nach Anspruch 1, bei dem der Pfropfen vollständig innerhalb der Kontaktöffnung enthalten ist.
8. Halbleiter-Bearbeitungsverfahren nach Anspruch 1, bei dem der Pfropfen vollständig innerhalb der Kontaktöffnung enthalten ist, wobei das elektrisch leitfähige Material leitfähig dotiertes Polysilizium ist und das Ätzstopp­ schicht-Material Siliziumdioxid ist.
9. Halbleiter-Bearbeitungsverfahren nach Anspruch 1, bei dem der Basisbereich einen leitfähig dotierten Bereich aus monokristallinem Silizium aufweist.
10. Halbleiter-Bearbeitungsverfahren nach Anspruch 1, bei dem der Basisbereich einen leitfähig dotierten Bereich aus monokristallinem Silizium aufweist, wobei das elektrisch leitfähige Material leitfähig dotiertes Polysilizium ist und das Ätzstoppschicht-Material Siliziumdioxid ist.
11. Integrierter Schaltkreis, welcher aufweist:
einen Basisbereich (42), zu dem eine elektrische Verbindung herzustellen ist;
eine elektrisch leitfähige Verbindungssäule (60), die sich von einem Ort außerhalb des Basisbereichs (42) erstreckt, und eine äußerste Oberfläche (62) hat; und
eine elektrisch leitfähige Leitung (66), die sich von der Säule (60) erstreckt, wobei die Leitung (66) eine verbin­ dende äußerste Oberfläche (70) hat, bei der sie mit der Säule (60) verbunden ist, wobei die äußerste Oberfläche (70) der Säule (60) nach außen über die verbindende äußer­ ste Oberfläche (70) der Leitung (66) hinausragt.
12. Integrierter Schaltkreis nach Anspruch 11, bei dem die Verbindungssäule (60) und die leitfähige Leitung (66) aus demselben elektrisch leitfähigen Material bestehen.
13. Integrierter Schaltkreis nach Anspruch 11, bei dem die äußerste Oberfläche (70) der Säule (60) mit einem elek­ trisch leitfähigen Material (78) überzogen ist.
14. Integrierter Schaltkreis nach Anspruch 11, bei dem die äußerste Oberfläche (70) der Säule (60) eine erste Fläche hat und die Säule (60) mit dem Basisbereich (42) über einer zweiten Fläche verbunden ist, wobei die erste Fläche klei­ ner als die zweite Fläche ist.
15. Integrierter Schaltkreis nach Anspruch 11, welcher weiterhin isolierende Seitenwand-Abstandshalter (72, 74, 76) aufweist, die über Seitenwänden der Säule (60) und der Leitung (66) aufgenommen sind.
DE19531773A 1994-08-29 1995-08-29 Halbleiter-Bearbeitungsverfahren zum Ausbilden einer elektrischen Verbindung zwischen einer äußeren Schicht und einer inneren Schicht, und integrierter Schaltkreis Withdrawn DE19531773A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/298,209 US5506172A (en) 1994-08-29 1994-08-29 Semiconductor processing method of forming an electrical interconnection between an outer layer and an inner layer

Publications (1)

Publication Number Publication Date
DE19531773A1 true DE19531773A1 (de) 1996-03-07

Family

ID=23149505

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19531773A Withdrawn DE19531773A1 (de) 1994-08-29 1995-08-29 Halbleiter-Bearbeitungsverfahren zum Ausbilden einer elektrischen Verbindung zwischen einer äußeren Schicht und einer inneren Schicht, und integrierter Schaltkreis

Country Status (5)

Country Link
US (3) US5506172A (de)
JP (1) JP2959668B2 (de)
KR (1) KR100214347B1 (de)
DE (1) DE19531773A1 (de)
TW (1) TW289150B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2934353B2 (ja) * 1992-06-24 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US6740573B2 (en) * 1995-02-17 2004-05-25 Micron Technology, Inc. Method for forming an integrated circuit interconnect using a dual poly process
US5652152A (en) * 1996-04-22 1997-07-29 Chartered Semiconductor Manufacturing Pte, Ltd. Process having high tolerance to buried contact mask misalignment by using a PSG spacer
US6051497A (en) * 1997-06-30 2000-04-18 Siemens Aktiengesellschaft Formation of sub-groundrule features
US6143649A (en) * 1998-02-05 2000-11-07 Micron Technology, Inc. Method for making semiconductor devices having gradual slope contacts
US6380023B2 (en) * 1998-09-02 2002-04-30 Micron Technology, Inc. Methods of forming contacts, methods of contacting lines, methods of operating integrated circuitry, and integrated circuits
US6078100A (en) 1999-01-13 2000-06-20 Micron Technology, Inc. Utilization of die repattern layers for die internal connections
US6479377B1 (en) 2001-06-05 2002-11-12 Micron Technology, Inc. Method for making semiconductor devices having contact plugs and local interconnects
US9691751B2 (en) * 2014-12-15 2017-06-27 Texas Instruments Incorporated In-situ doped polysilicon filler for trenches

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219793A (en) * 1991-06-03 1993-06-15 Motorola Inc. Method for forming pitch independent contacts and a semiconductor device having the same
US5358903A (en) * 1992-06-16 1994-10-25 Hyundai Electronics Industries Co. Ltd. Contact of a semiconductor device and its manufacturing process

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4176003A (en) * 1978-02-22 1979-11-27 Ncr Corporation Method for enhancing the adhesion of photoresist to polysilicon
US4178674A (en) * 1978-03-27 1979-12-18 Intel Corporation Process for forming a contact region between layers of polysilicon with an integral polysilicon resistor
US4240196A (en) * 1978-12-29 1980-12-23 Bell Telephone Laboratories, Incorporated Fabrication of two-level polysilicon devices
JPS577959A (en) * 1980-06-19 1982-01-16 Toshiba Corp Semiconductor device
US4394406A (en) * 1980-06-30 1983-07-19 International Business Machines Corp. Double polysilicon contact structure and process
JPS6037623B2 (ja) * 1980-12-25 1985-08-27 三菱電機株式会社 半導体記憶装置
JPS59126671A (ja) * 1983-01-10 1984-07-21 Mitsubishi Electric Corp 半導体装置
JPH0744186B2 (ja) * 1989-03-13 1995-05-15 株式会社東芝 半導体装置の製造方法
US5126231A (en) * 1990-02-26 1992-06-30 Applied Materials, Inc. Process for multi-layer photoresist etching with minimal feature undercut and unchanging photoresist load during etch
US5243220A (en) * 1990-03-23 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device having miniaturized contact electrode and wiring structure
US5162259A (en) * 1991-02-04 1992-11-10 Motorola, Inc. Method for forming a buried contact in a semiconductor device
JPH05234933A (ja) * 1992-02-21 1993-09-10 Hitachi Ltd 半導体装置およびその製造方法
JPH05243933A (ja) * 1992-02-28 1993-09-21 Nec Corp クロック信号切り替え装置
US5292676A (en) * 1992-07-29 1994-03-08 Micron Semiconductor, Inc. Self-aligned low resistance buried contact process
US5326713A (en) * 1992-09-04 1994-07-05 Taiwan Semiconductor Manufacturies Company Buried contact process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219793A (en) * 1991-06-03 1993-06-15 Motorola Inc. Method for forming pitch independent contacts and a semiconductor device having the same
US5358903A (en) * 1992-06-16 1994-10-25 Hyundai Electronics Industries Co. Ltd. Contact of a semiconductor device and its manufacturing process

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 5-234933 A2. In: Patent Abstracts of Japan, E-1477, 14.12.1993, Vol. 17, No. 683 *

Also Published As

Publication number Publication date
US6162721A (en) 2000-12-19
US5506172A (en) 1996-04-09
US5838068A (en) 1998-11-17
JP2959668B2 (ja) 1999-10-06
KR100214347B1 (ko) 1999-08-02
KR960009111A (ko) 1996-03-22
TW289150B (de) 1996-10-21
JPH08107147A (ja) 1996-04-23

Similar Documents

Publication Publication Date Title
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE10222083B4 (de) Isolationsverfahren für eine Halbleitervorrichtung
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE10056871B4 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE10030308B4 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE19925657B4 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE19531773A1 (de) Halbleiter-Bearbeitungsverfahren zum Ausbilden einer elektrischen Verbindung zwischen einer äußeren Schicht und einer inneren Schicht, und integrierter Schaltkreis
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE10162905A1 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE4212494C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einer sich nach oben in der Breite verringernden Seitenwandisolierschicht und Halbleitereinrichtung
DE10226603A1 (de) Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
DE19710491C2 (de) Herstellungsverfahren für Halbleiterspeichervorrichtung
DE4337355C2 (de) Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich
DE19734837A1 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal