DE10162905A1 - Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM - Google Patents

Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM

Info

Publication number
DE10162905A1
DE10162905A1 DE10162905A DE10162905A DE10162905A1 DE 10162905 A1 DE10162905 A1 DE 10162905A1 DE 10162905 A DE10162905 A DE 10162905A DE 10162905 A DE10162905 A DE 10162905A DE 10162905 A1 DE10162905 A1 DE 10162905A1
Authority
DE
Germany
Prior art keywords
etching
contact openings
nitride
substrate
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10162905A
Other languages
English (en)
Other versions
DE10162905B4 (de
Inventor
Brian S Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=28676023&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE10162905(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority to TW090113937A priority Critical patent/TW483111B/zh
Priority to US09/993,749 priority patent/US6562714B1/en
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to DE10162905A priority patent/DE10162905B4/de
Publication of DE10162905A1 publication Critical patent/DE10162905A1/de
Application granted granted Critical
Publication of DE10162905B4 publication Critical patent/DE10162905B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

Es wird ein konsolidiertes Übergangskontaktätzen bei der Herstellung eines integrierten DRAM-Schaltelements beschrieben. Halbleiterstrukturen werden in und auf einem Substrat vorgesehen, wobei das Substrat in einen aktiven Bereich und in einen peripheren Bereich unterteilt wird. Die Halbleiterstrukturen werden durch eine Ätzstoppschicht bedeckt. Eine dielektrische Schicht wird über der Ätzstoppschicht aufgetragen. Die dielektrische Schicht wird in dem aktiven Bereich geätzt, um Bitleitungskontaktöffnungen zu bilden, und wird gleichzeitig in dem peripheren Bereich geätzt, um Substratkontaktöffnungen und Gatekontaktöffnungen zu bilden, wobei das Ätzen an der Ätzstoppschicht stoppt. Die Ätzstoppschicht wird in geringerem Umfang durch die Substratkontaktöffnungen und die Bitleitungskontaktöffnungen geätzt als durch die Gatekontaktöffnungen. Dann wird die Ätzstoppschicht unter Verwendung eines direktionalen Ätzens selektiv zu der Ätzstoppschicht geätzt. Die Bitleitungskontaktöffnungen, die Substratkontaktöffnungen und die Gatekontaktöffnungen werden mit einer leitenden Schicht gefüllt, um die Ausbildung von Kontakten bei der Herstellung eines integrierten DRAM-Schaltelements abzuschließen.

Description

  • Die vorliegende Erfindung betrifft die Herstellung von integrierten Schaltelementen und insbesondere ein Verfahren zum Herstellen von Deep-Trench-DRAM-Bauelementen bei der Herstellung von integrierten Schaltungen.
  • Bei der Herstellung von integrierten Schaltelementen erfordern Deep Trench (DT)-basierte (mit Tiefen Gräben versehende) DRAM-Bauelemente besondere Vorgehensweisen für die Integration. Gewöhnlich werden die Kontaktätzungen im Matrixbereich von den Kontaktätzungen in der Peripherie getrennt vorgenommen. Diese Trennung erfolgt aufgrund unterschiedlicher Füllmaterialien (beispielsweise Polysilizium im Matrixbereich und Wolfram in der Peripherie) und unterschiedlicher Kontaktierungsverfahren (Diffusionskontaktierung im Matrixbereich und Implantierungskontaktierung in der Peripherie). Bei DRAM- Bauelementen mit einer Entwurfsregel von weniger als 150 nm ist jedoch ein Material mit einem geringen Widerstand für einen Matrixkontakt erforderlich, insbesondere wenn ein tiefer Graben als Speicherknoten verwendet wird. Polysilizium ist deshalb wegen seines hohen Widerstandes keine vorteilhaftes Material für den Kontakt im Matrixbereich, insbesondere bei einem DT-basierten DRAM-Entwurf.
  • Gewöhnlich wird auch die Substratkontaktätzung mit der Kontakt-zu-Gate-Ätzung kombiniert, weil diese eng nebeneinander im Matrixbereich angeordnet sind. Beispielsweise wird ein Selbstjustierungskontaktprozess für die Bitleitungskontaktätzung in dem Matrixbereich verwendet, während die Kontakt-zu-Substrat- und die Gatekontaktätzung in der Peripherie gemeinsam durch ein Ätzverfahren mit einer gemäßigten Oxid-zu-Nitrid-Ätzselektivität (< 3 : 1) geätzt werden. Die gemäßigte Ätzselektivität wird teilweise gewählt, weil eine Deckschicht aus Nitrid auf dem Gate geätzt werden muss. Diese gemäßigte Ätzselektivität, insbesondere bei Oxid zu Nitrid gefährdet jedoch den folgenden Herstellungsprozess aufgrund einer unzureichenden Überlagerungskontrolle zwischen dem Gatekontakt und dem Kontakt zum Substrat in der Peripherie. Die Überlagerungskontrolle wird immer schwieriger, wenn die Entwurfsregel (oder kritische Dimension des Gates) vermindert wird, insbesondere bei Bauelementen mit einer Entwurfsregel von weniger als 0,17 nm. Der Schutz für den Gateleiter gegenüber einem Substratkontaktkurzschluss wird bei einer unzureichenden Selektivität schwächer. Eine Nähe des Substratkontakts zu dem Gateleiter stellt eine Gefahr dar. Daraus können nachteilige Kurzschlusskanaleffekte, ein Schwellenwertspannungs-Abfall (Verminderung der Schwellenwertspannung bei geringerer Gatelänge), ein Übergangslecken sowie eine Verminderung des effektiven Sättigungsstroms resultieren. Dies ist insbesondere bei Bauelementen mit implantierten Kontakten wie etwa NFET- Bauelementen der Fall.
  • Eine Anzahl von Patenten betreffen Aspekte der Ätzselektivität. Das US-Patent 5,718,800 (Juengling) lehrt ein selektives Kontaktätzen unter Verwendung einer Deckschicht aus Nitrid. Das US-Patent 5,292,677 (Dennison) gibt eine einzelne Ätzstoppschicht für alle Kontakte an, wobei alle Kontakte gemeinsam geöffnet werden. Die US-Patente 6,136,643 (Jeng et al.), 6,133,153 (Marquez et al.) und 5,965,035 (Hung et al.) geben Kontaktätzungen an, die selektiv für Oxid in Bezug auf Nitrid sind. Das US-Patent 6,008,104 (Schrems) zeigt einen DRAM-Prozess mit mehreren selektiven Ätzungen.
  • Es ist dementsprechend eine Hauptaufgabe der vorliegenden Erfindung, ein effektives und produktives Verfahren zur DRAM- Herstellung bei der Herstellung von integrierten Schaltungen anzugeben.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine konsolidierte Übergangskontaktätzung für die Herstellung von DRAM-Bauelementen anzugeben.
  • Gemäß den Aufgaben der vorliegenden Erfindung wird eine konsolidierte Übergangskontaktätzung bei der Herstellung eines integrierten DRAM-Schaltelements erreicht.
  • Halbleiterstrukturen werden in und auf einem Substrat vorgesehen, wobei das Substrat in einen Matrixbereich und in einen Peripheriebereich unterteilt wird. Die Halbleiterstrukturen werden mit einer Ätzstoppschicht bedeckt. Eine dielektrische Schicht wird über der Ätzstoppschicht vorgesehen. Die dielektrische Schicht wird in dem Matrixbereich geätzt, um Bitleitungskontaktöffnungen in dem Peripheriebereich auszubilden, und gleichzeitig in dem Peripheriebereich geätzt, um Substratkontaktöffnungen und Gatekontaktöffnungen zu bilden, wobei das Ätzen an der Ätzstoppschicht gestoppt wird. Die Ätzstoppschicht wird in geringerem Umfang durch die Substratkontaktöffnungen und die Bitleitungskontaktöffnungen als durch die Gatekontaktöffnungen geätzt. Dann wird die Ätzstoppschicht unter Verwendung eines direktionalen Ätzens selektiv zu der Substratschicht (Silizium) geätzt. Die Bitleitungskontaktöffnungen, die Substratkontaktöffnungen und die Gatekontaktöffnungen werden durch einen Nassprozess gereinigt und mit einer leitenden Schicht gefüllt, um die Ausbildung der Kontakte bei der Herstellung eines integrierten DRAM-Schaltelements abzuschließen.
  • Die beigefügten Zeichnungen von Fig. 1 bis 6 zeigen Querschnittansichten einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • Das Verfahren der vorliegenden Erfindung gibt ein konsolidiertes Übergangskontaktätzen für die Herstellung von integrierten DRAM-Schaltelementen an. Das Verfahren der vorliegenden Erfindung ist insbesondere für Deep Trench-DRAM- Bauelemente nützlich. Es sollte dem Fachmann jedoch deutlich sein, dass das Verfahren der vorliegenden Erfindung nicht auf die hier beschriebene Anwendung beschränkt ist, sondern auf andere Anwendungen einschließlich von etwa ferroelektrischen RAMs (FeRAMs) oder magnetischen RAMs (MRAMs) angewendet und erweitert werden kann.
  • Im Folgenden wird insbesondere auf Fig. 1 Bezug genommen, die ein Halbleitersubstrat 10 zeigt. Ein Gateleiter und Verbindungsleitungen 30 wurden über dem Halbleitersubstrat ausgebildet. Beispielsweise sind die Verbindungsleitungen oder der Gateleiter 30 über einer Gateoxidschicht 26 ausgebildet. Die Gateleiter können eine erste Schicht 27 aus Polysilizium mit einer Dicke zwischen ungefähr 800 und 1000 Angström, eine zweite Schicht 28 aus Silizid wie etwa einem Wolframsilizid mit einer Dicke zwischen ungefähr 650 und 1000 Angström und eine dritte Schicht 29 aus Nitrid wie etwa einem Siliziumnitrid mit einer Dicke zwischen ungefähr 1600 und 2000 Angström aufweisen. Dann wird ein Siliziumnitridrahmen 34 gleichmäßig über den Gates 30 und der Rasteroxidschicht 26 zwischen den Gates aufgetragen. Der Siliziumnitridrahmen 34 weist eine Dicke zwischen ungefähr 200 und 400 Angström auf.
  • Eine dielektrische Zwischenschicht 40 wird über allen Halbleiterstrukturen aufgetragen. Diese Schicht kann Siliziumdioxid, Borphosphortetraethoxysilan (BP-THEOS)-Oxid, Borphosphorsilikatglas (BPSG), Phoshphorsilikatglas (PSG) oder eine Kombination aus BPSG und Siliziumdioxid usw. umfassen und in einer oder zwei Schichten aufgetragen werden. Die Gesamtdicke der Schicht 40 beträgt zwischen ungefähr 8000 und 10000 Angström. Die Oberfläche der dielektrischen Zwischenschicht 40 kann durch beispielsweise einen Rückfluss des dielektrischen Materials, ein Rückätzen oder ein chemisch- mechanisches Polieren (CMP) oder ähnliches plan gemacht werden. Die dielektrische Zwischenschicht 40 weist über den Gates 30 eine Dicke von zwischen ungefähr 2500 und 4500 Angström auf.
  • Dann kann eine Antireflexionsbeschichtung 50 über der plan gemachten dielektrischen Zwischenschicht 40 aufgetragen werden. Zum Beispiel kann die Antireflexionsbeschichtung ein organisches oder dielektrisches Antireflexionsmaterial mit einer Dicke zwischen ungefähr 60 und 120 Angström umfassen.
  • Dann wird eine Photoresistmaske 55 über der Oberfläche des Wafers ausgebildet. Die Maske weist Öffnungen für die Bitleitungskontaktöffnung, die Substratkontaktöffnung und die Gatekontaktöffnung auf.
  • Die konsolidierte Übergangskontaktätzung der vorliegenden Erfindung ermöglicht es, alle Schritte für das Übergangskontaktätzen unter Verwendung einer einzigen Maske durchzuführen. Eine sehr selektive Ätzung für einen selbstjustierten Kontakt wird für sowohl die Bitleitungskontaktöffnungen im Matrixbereich A und die Substratkontaktöffnungen in der Peripherie P als auch für die Gatekontaktöffnung verwendet. Die hohe Ätzselektivität für Oxid zu Nitrid stellt einen ausreichenden Schutz der Seitenwand des Gates gegenüber einer unbeabsichtigten Fehlausrichtung zwischen einer Gatekontaktöffnung und einer Substratkontaktöffnung sicher.
  • Im Folgenden wird auf Fig. 2 Bezug genommen. Eine Ätzung für einen selbstjustierten Kontakt wird selektiv für Oxid in Bezug auf Nitrid durchgeführt. Vorzugsweise umfassen die Ätzgase C4F8 und CO oder C5F8 oder C4F6 zusammen mit O2 und Ar. Dieser Ätzschritt stoppt an dem Siliziumnitridrahmen 34 an den Source-/Drainkontakten wie etwa an dem Bitleitungskontakt 60 und dem Substratkontakt 62 gezeigt. In diesem Ätzschritt wird auch ein Teil der Deckschicht 29 aus Siliziumnitrid über einem Gate durch die Öffnung 64 geätzt. Die Oxid-zu-Nitrid- Selektivität ist von dem Seitenverhältnis abhängig: je höher das Seitenverhältnis, desto höher ist die Selektivität. Diese etwas unerwartete Tatsache kann durch das Ionen-zu-Neutral- Verhältnis erklärt werden, das von dem Seitenverhältnis abhängt, wobei aufgrund eines elektrostatischen Ladungseffekts, auf den eine Ionenablenkung folgt, weniger Ionen zu einem tieferen Boden gelangen können. Vorzugsweise wird eine Oxid-zu-Nitrid-Selektivität von mehr als ungefähr 10 gewählt. In der vorliegenden Erfindung sieht das Verfahren vor, dass ungefähr 40 bis 60% der Deckschicht 29 aus Siliziumnitrid durch das Kontaktloch 64 weggeätzt werden, während weniger als 10% der Nitridschicht am Boden der Kontaktlöcher 60 und 62 weggeätzt werden. Um eine Überätzung in die Deckschicht aus Siliziumnitrid zu kontrollieren, wird vorzugsweise ein selektiver Antireflexionsbeschichtung-zu- Oxid-Ätzprozess verwendet, um Ungleichmäßigkeiten des Prozesses zu überwinden. Das selektive Antireflexionsbeschichtungs-Öffnungsätzen wird unter Verwendung eines nicht-Fluorverbindung wie etwa N2 + O2 oder C12 bei einer geringen Vorspannung durchgeführt. Auf das Antireflexionsbeschichtungs-Öffnungsätzen folgt das oben beschriebene Selbstjustierungskontaktätzen.
  • Im Folgenden wird auf Fig. 3 Bezug genommen. Die Resistmaske und die Antireflexionsbeschichtung werden nach dem Antireflexionsbeschichtungs-Öffnungsätzen und dem Oxidätzen entfernt. Dann wird die Schicht 34 aus Siliziumnitrid am Boden der Kontaktlöcher 60 und 62 unter Verwendung eines differentialen Ätzens geätzt. Dieser Ätzschritt verwendet CHF3 und CH2F2-Gase und ist für Nitrid in Bezug auf Oxid selektiv. Dabei handelt es sich um eine sehr anisotropische Nitridätzung, um die Seitenwände 34 aus Nitrid zu schützen. Das heißt, die Nitrid-Ätzrate in der Transversalrichtung darf höchsten drei Mal größer als diejenige in der Lateralrichtung sein. Es ist wichtig, die Ionenenergie zu optimieren, die hauptsächlich durch eine Hochfrequenz-Selbstvorspannung kontrolliert wird, so dass keine Kerbung oder Unterätzung auftritt.
  • Es ist wichtig, dass die Dicke des Ätzstopprahmens ausreichend ist, um die Erosion während der Kontaktätzschritte zu kompensieren. Die Dicke der Siliziumnitridschicht und deren topologische Verteilung werden durch den Ätzentwurf bestimmt. Es wird ein dicker Rahmen aus Siliziumnitrid verwendet. Dabei ist zu beachten, dass eine übermäßige Schichtdicke des Siliziumnitrids den nachfolgenden Prozess erschwert, indem sie die Kontaktöffnung verengt. Der Rahmen aus Siliziumnitrid sollte eine Dicke zwischen ungefähr 200 und 400 Angström aufweisen.
  • Im Folgenden wird auf Fig. 4 Bezug genommen. Vorzugsweise wird die restliche Gateoxidschicht 26 innerhalb der Kontaktöffnungen 60 und 62 durch ein Nassätzen entfernt. Alternativ hierzu kann auch ein In-Situ-Trockenätzen verwendet werden.
  • Fig. 5 zeigt eine vergrößerte Ansicht der integrierten Schaltung der vorliegenden Erfindung. Das gezeigte Deep- Trench-DRAM-Bauelement 80 wurde zuvor in dem Substrat 10 ausgebildet, das den Gateelektroden und den Verbindungsleitungen 30 unterliegt. Ionenimplantationen werden wiederum bei Bedarf unter Verwendung von Blockierungsmasken vorgenommen, um Substratkontakt-p-Übergänge 82, Substratkontakt-n-Übergänge 84 und Bitleitungsdiffusionen 86 auszubilden.
  • Im Folgenden wird auf die vergrößerte Ansicht von Fig. 6 Bezug genommen. Die Kontakte werden fertiggestellt, indem die Kontaktöffnungen 60, 62 und 64 jeweils mit einer Metallschicht 70, 72 und 74 gefüllt werden. Das Metall kann Wolfram, Titan, Aluminium, Wolframsilizium oder ähnliches sein. Eine Grenzmetallschicht (nicht gezeigt) aus etwa Titan/Titannitrid kann unter der Metallschicht vorgesehen werden.
  • Die weitere Verarbeitung erfolgt in Übereinstimmung mit dem Stand der Technik mit höheren Ebenen der Metallisierung.
  • Das Verfahren der vorliegenden Erfindung gibt ein kombinierter Ätzschema an, dass es ermöglicht, alle Schritte des Übergangskontaktätzens unter Verwendung von nur einer einzigen Maske durchzuführen. Die Ätzungen verwenden ein Selbstjustierungskontaktätzschema und verwenden eine Ätzrate mit einer Seitenverhältnisentwicklung während der Ätzung der Ätzstoppschicht.
  • Die vorliegende Erfindung wurde mit Bezug auf bevorzugte Ausführungsformen beschrieben, wobei dem Fachmann jedoch deutlich sein sollte, dass verschiedene Änderungen an Form und Einzelheiten möglich sind, ohne dass dadurch der Erfindungsumfang verlassen wird.

Claims (25)

1. Verfahren zum Ausbilden von Kontakten bei der Herstellung einer integrierten Schaltung, wobei das Verfahren folgende Schritte umfasst:
Vorsehen von Halbleiterstrukturen in und auf einem Substrat, wobei das Substrat in einen Matrixbereich und einen Peripheriebereich unterteilt wird,
Bedecken der Halbleiterstrukturen mit einer dielektrischen Schicht,
Ätzen der dielektrischen Schicht in dem Matrixbereich, um Bitleitungskontaktöffnungen zu bilden, und gleichzeitiges Ätzen der dielektrischen Schicht in dem Peripheriebereich, um Substratkontaktöffnungen zu bilden, sowie der dielektrischen Schicht, um Gatekontaktöffnungen zu bilden, und
Füllen der Bitleitungskontaktöffnungen, der Substratkontaktöffnungen und der Gatekontaktöffnungen mit einer leitenden Schicht, um die Ausbildung der Kontakte bei der Herstellung des integrierten Schaltelements abzuschließen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterstrukturen Gateelektroden sowie Source- und Drainbereiche umfassen.
3. Verfahren nach Anspruch 1 oder 2, weiterhin gekennzeichnet durch einen Schritt zum Ausbilden von Deep-Trench-DRAM- Bauelementen in dem Substrat.
4. Verfahren nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Ätzstoppschicht Siliziumnitrid umfasst.
5. Verfahren nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Ätzstoppschicht eine Dicke von ungefähr 200 bis 400 Angström aufweist.
6. Verfahren nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Schritt zum Ätzen für die Ausbildung aller Kontaktöffnungen ein Selbstjustierungskontaktätzen ist.
7. Verfahren nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Ätzstoppschicht über den Halbleiterstrukturen unter der dielektrischen Schicht vorgesehen wird, wobei der Schritt zum Ätzen der Kontaktöffnungen umfasst:
ein erstes Ätzen der dielektrischen Schicht und Stoppen an der Ätzstoppschicht, und
ein zweites Ätzen der Ätzstoppschicht unter Verwendung eines direktionalen Ätzens selektiv zu der Ätzstoppschicht.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass das erste Ätzen ein selektives Ätzen von Oxid in Bezug auf Nitrid umfasst.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass das zweite Ätzen CHF3- und CH2F2-Gase verwendet und das Nitrid in der Transversalrichtung wenigstens drei Mal schneller als in der Lateralrichtung ätzt.
10. Verfahren zum Ausbilden von Kontakten bei der Herstellung einer integrierten DRAM-SChaltung mit folgenden Schritten:
Vorsehen von Halbleiterstrukturen in und auf einem Substrat, wobei das Substrat in einen Matrixbereich und einen Peripheriebereich unterteilt wird,
Bedecken der Halbleiterstrukturen mit einer Ätzstoppschicht,
Auftragen einer dielektrischen Schicht über der Ätzstoppschicht,
erstes Ätzen der dielektrischen Schicht in dem Matrixbereich, um Bitleitungskontaktöffnungen zu bilden, und gleichzeitiges Ätzen der dielektrischen Schicht in dem peripheren Bereich, um Substratkontaktöffnungen zu bilden, sowie der dielektrischen Schicht, um Gatekontaktöffnungen zu bilden, wobei das Ätzen an der Ätzstoppschicht stoppt, wobei die Ätzstoppschicht in einem geringeren Umfang durch die Substratkontaktöffungen und Bitleitungskontaktöffnungen geätzt wird als durch die Gatekontaktöffnungen,
zweites Ätzen der Ätzstoppschicht unter Verwendung eines direktionalen Ätzens selektiv zu der Substratschicht,
Füllen der Bitleitungskontaktöffnungen, der Substratkontaktöffnungen und der Gatekontaktöffnungen mit einer leitenden Schicht, um die Ausbildung der Kontakte bei der Herstellung des integrierten DRAM-Schaltelements abzuschließen.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Halbleiterstrukturen Gateelektroden sowie Source- und Drainbereiche umfassen.
12. Verfahren nach Anspruch 10 der 11, weiterhin gekennzeichnet durch einen Schritt zum Ausbilden von Deep- Trench-DRAM-Bauelementen in dem Substrat.
13. Verfahren nach wenigstens einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die Ätzstoppschicht Siliziumnitrid umfasst.
14. Verfahren nach wenigstens einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass die Ätzstoppschicht eine Dicke zwischen ungefähr 200 und 400 Angström aufweist.
15. Verfahren nach wenigstens einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass der Schritt zum Ätzen für die Ausbildung von Kontaktöffnungen ein Selbstjustierungskontaktätzen ist.
16. Verfahren nach wenigstens einem der Ansprüche 10 bis 15, weiterhin gekennzeichnet durch einen Schritt zum Auftragen einer Antireflexionsbeschichtung über der dielektrischen Schicht, wobei das erste Ätzen ein Ätzen umfasst, das nicht Antireflexionsbeschichtung-zu-Oxid-selektiv ist, wobei Gase aus der Gruppe von N2- und O2-Gasen oder C12-Gasen bei einer niedrigen Vorspannung verwendet werden, worauf ein Oxid-zu- Nitrid-selektives Ätzen unter Verwendung von Gasen aus der Gruppe von C4F8 und CO-Gasen, C5F8-Gas und C4F6-Gas folgt.
17. Verfahren nach wenigstens einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, dass das zweite Ätzen CHF3 und CH2F2- Gase verwendet und Nitrid in der Transversalrichtung wenigstens drei Mal schneller als in der Lateralrichtung ätzt.
18. Verfahren zum Ausbilden von Kontakten bei der Herstellung einer integrierten DRAM-Schaltung mit folgenden Schritten:
Vorsehen von Gateelektroden und Verbindungsleitungen in und auf einem Substrat, wobei eine Deckschicht aus Nitrid alle Gateelektroden bedeckt,
Bedecken der Gateelektroden und der Verbindungsleitungen mit einer Ätzstoppschicht aus Nitrid,
Auftragen einer dielektrischen Schicht über der Ätzstoppschicht aus Nitrid,
erstes Ätzen der dielektrischen Schicht, um Kontaktöffnungen zu dem Substrat zu bilden und um Kontaktöffnungen zu den Gateelektroden zu bilden, wobei das Ätzen an der Ätzstoppschicht aus Nitrid stoppt und wobei die Ätzstoppschicht aus Nitrid über dem Substrat in geringerem Umfang geätzt wird als über den Gateelektroden,
zweites Ätzen der Ätzstoppschicht aus Nitrid unter Verwendung eines direktionalen Ätzens selektiv zu der Ätzstoppschicht aus Nitrid, und
Füllen der Kontaktöffnungen mit einer leitenden Schicht, um die Ausbildung der Kontakte bei der Herstellung des integrierten DRAM-Schaltelements abzuschließen.
19. Verfahren nach Anspruch 18, weiterhin gekennzeichnet durch einen Schritt zum Ausbilden von Deep-Trench-DRAM-Bauelementen in dem Substrat.
20. Verfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, dass die Deckschicht aus Nitrid eine Dicke zwischen ungefähr 1600 und 2000 Angström aufweist.
21. Verfahren nach wenigstens einem der Ansprüche 18 bis 20, dadurch gekennzeichnet, dass die Ätzstoppschicht aus Nitrid Siliziumnitrid umfasst und eine Dicke zwischen ungefähr 200 und 400 Angström aufweist.
22. Verfahren nach wenigstens einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, dass die dielektrische Schicht eines oder mehrere der Materialien aus der Gruppe von Siliziumdioxid, Borphosphortetraethoxysilanoxid, Borphosphorsilikatglas und Phosphorsilikatglas umfasst.
23. Verfahren nach wenigstens einem der Ansprüche 18 bis 22, dadurch gekennzeichnet, dass das erste Ätzen ein Ätzen mit Gasen aus der Gruppe von C4F8 und CO, C5F8 und C4F6 umfasst und eine Selektivität von Oxid zu Nitrid von mehr als 10 aufweist.
24. Verfahren nach wenigstens einem der Ansprüche 18 bis 23, dadurch gekennzeichnet, dass zwischen ungefähr 40 und 60% der Ätzstoppschicht aus Nitrid und der Deckschicht aus Nitrid über den Gateelektroden weggeätzt werden, während weniger als 10% der Ätzstoppschicht aus Nitrid über dem Substrat weggeätzt werden.
25. Verfahren nach wenigstens einem der Ansprüche 18 bis 24, dadurch gekennzeichnet, dass das zweite Ätzen ein Ätzen mit Gasen aus der Gruppe von CHF3 und CH2F2 umfasst, wobei das zweite Ätzen selektiv zu Nitrid in Bezug auf Oxid ist und wobei das zweite Ätzen eine Ätzrate in der Transversalrichtung aufweist, die wenigsten drei Mal so schnell wie die Ätzrate in der Lateralrichtung ist.
DE10162905A 2001-06-08 2001-12-20 Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM Expired - Lifetime DE10162905B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW090113937A TW483111B (en) 2001-06-08 2001-06-08 Method for forming contact of memory device
US09/993,749 US6562714B1 (en) 2001-06-08 2001-11-06 Consolidation method of junction contact etch for below 150 nanometer deep trench-based DRAM devices
DE10162905A DE10162905B4 (de) 2001-06-08 2001-12-20 Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW090113937A TW483111B (en) 2001-06-08 2001-06-08 Method for forming contact of memory device
DE10162905A DE10162905B4 (de) 2001-06-08 2001-12-20 Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM

Publications (2)

Publication Number Publication Date
DE10162905A1 true DE10162905A1 (de) 2003-07-10
DE10162905B4 DE10162905B4 (de) 2006-12-28

Family

ID=28676023

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10162905A Expired - Lifetime DE10162905B4 (de) 2001-06-08 2001-12-20 Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM

Country Status (3)

Country Link
US (1) US6562714B1 (de)
DE (1) DE10162905B4 (de)
TW (1) TW483111B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10347428B4 (de) * 2002-11-14 2010-06-24 Qimonda Ag Herstellungsverfahren für ein DRAM hoher Dichte mit reduziertem Peripherievorrichtungsbereich

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040035826A1 (en) * 2000-12-21 2004-02-26 Kenji Adachi Etching method for insulating film
US7294567B2 (en) * 2002-03-11 2007-11-13 Micron Technology, Inc. Semiconductor contact device and method
KR100464862B1 (ko) * 2002-08-02 2005-01-06 삼성전자주식회사 반도체 장치의 제조 방법
KR100652791B1 (ko) * 2003-12-18 2006-11-30 주식회사 하이닉스반도체 반도체소자 제조 방법
US7323377B1 (en) * 2004-03-26 2008-01-29 Cypress Semiconductor Corporation Increasing self-aligned contact areas in integrated circuits using a disposable spacer
US7687407B2 (en) * 2004-12-02 2010-03-30 Texas Instruments Incorporated Method for reducing line edge roughness for conductive features
US7648871B2 (en) * 2005-10-21 2010-01-19 International Business Machines Corporation Field effect transistors (FETS) with inverted source/drain metallic contacts, and method of fabricating same
US7772064B2 (en) * 2007-03-05 2010-08-10 United Microelectronics Corp. Method of fabricating self-aligned contact
JP2010245454A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
KR20130128227A (ko) * 2012-05-16 2013-11-26 삼성전자주식회사 전자소자 탑재용 기판의 제조방법
US9293576B2 (en) 2014-03-05 2016-03-22 International Business Machines Corporation Semiconductor device with low-k gate cap and self-aligned contact
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5292677A (en) * 1992-09-18 1994-03-08 Micron Technology, Inc. Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts
DE19629736A1 (de) * 1996-01-26 1997-07-31 Mitsubishi Electric Corp Halbleitereinrichtung und Herstellungsverfahren dafür
US5965035A (en) * 1997-10-23 1999-10-12 Applied Materials, Inc. Self aligned contact etch using difluoromethane and trifluoromethane
US6001717A (en) * 1999-02-12 1999-12-14 Vanguard International Semiconductor Corporation Method of making local interconnections for dynamic random access memory (DRAM) circuits with reduced contact resistance and reduced mask set
US6008104A (en) * 1998-04-06 1999-12-28 Siemens Aktiengesellschaft Method of fabricating a trench capacitor with a deposited isolation collar
US6091154A (en) * 1997-03-19 2000-07-18 Fujitsu Limited Semiconductor device with self-aligned contact and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637525A (en) * 1995-10-20 1997-06-10 Micron Technology, Inc. Method of forming a CMOS circuitry
KR100284905B1 (ko) * 1998-10-16 2001-04-02 윤종용 반도체 장치의 콘택 형성 방법
US6211059B1 (en) * 1999-10-29 2001-04-03 Nec Corporation Method of manufacturing semiconductor device having contacts with different depths

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5292677A (en) * 1992-09-18 1994-03-08 Micron Technology, Inc. Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts
DE19629736A1 (de) * 1996-01-26 1997-07-31 Mitsubishi Electric Corp Halbleitereinrichtung und Herstellungsverfahren dafür
US6091154A (en) * 1997-03-19 2000-07-18 Fujitsu Limited Semiconductor device with self-aligned contact and manufacturing method thereof
US5965035A (en) * 1997-10-23 1999-10-12 Applied Materials, Inc. Self aligned contact etch using difluoromethane and trifluoromethane
US6008104A (en) * 1998-04-06 1999-12-28 Siemens Aktiengesellschaft Method of fabricating a trench capacitor with a deposited isolation collar
US6001717A (en) * 1999-02-12 1999-12-14 Vanguard International Semiconductor Corporation Method of making local interconnections for dynamic random access memory (DRAM) circuits with reduced contact resistance and reduced mask set

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10347428B4 (de) * 2002-11-14 2010-06-24 Qimonda Ag Herstellungsverfahren für ein DRAM hoher Dichte mit reduziertem Peripherievorrichtungsbereich

Also Published As

Publication number Publication date
US6562714B1 (en) 2003-05-13
DE10162905B4 (de) 2006-12-28
US20030087517A1 (en) 2003-05-08
TW483111B (en) 2002-04-11

Similar Documents

Publication Publication Date Title
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE69837313T2 (de) Verfahren zur Herstellung von koplanaren Metal/isolierenden mehrlagigen Schichten unter Verwendung eines damaszenen Prozesses mit fliesfähiger Opferoxyd
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE102004008773A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE102004009597A1 (de) Verfahren zur Herstellung einer Halbleiterbaugruppe
DE10107125A1 (de) Verfahren zum Ausbilden von integrierten Schaltungsvorrichtungen durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildete integrierte Schaltungsvorrichtungen
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE10051583A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE10141948A1 (de) Halbleiterspeichervorrichtung und Hersttelungsverfahren dafür
DE10206149C1 (de) Verfahren zur Herstellung von Kontakten
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE19907070C2 (de) Halbleiterkontakt und zugehöriges Herstellungsverfahren
DE19832095C1 (de) Stapelkondensator-Herstellungsverfahren
DE102004009292B3 (de) Verfahren zum Bilden von Kontaktlöchern
DE10145173C2 (de) Verfahren zur Bildung von Kontakten bei der Herstellung einer integrierten DRAM-Schaltung
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität
DE19852763A1 (de) Verfahren zur Herstellung von Graben-Kondensatoren für DRAM-Zellen
DE10226569A1 (de) Modifizierter vertikaler Mosfet und Verfahren zu seiner Ausbildung
DE10142340B4 (de) Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung
DE10226603A1 (de) Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right