DE10030308B4 - Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes - Google Patents

Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes Download PDF

Info

Publication number
DE10030308B4
DE10030308B4 DE10030308A DE10030308A DE10030308B4 DE 10030308 B4 DE10030308 B4 DE 10030308B4 DE 10030308 A DE10030308 A DE 10030308A DE 10030308 A DE10030308 A DE 10030308A DE 10030308 B4 DE10030308 B4 DE 10030308B4
Authority
DE
Germany
Prior art keywords
layer
film
contact pin
chf
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10030308A
Other languages
English (en)
Other versions
DE10030308A1 (de
Inventor
Jun Suwon Seo
Woo-Sik Kim
Jong-Heui Suwon Song
Young-Woo Gunpo Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10030308A1 publication Critical patent/DE10030308A1/de
Application granted granted Critical
Publication of DE10030308B4 publication Critical patent/DE10030308B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Kontaktstifts und eines entsprechenden Halbleiterbauelementes, bei dem auf eine leitfähige Schicht ein dielektrischer Zwischenfilm, wie eine Siliciumoxidschicht, aufgebracht und zur Bildung eines Kontaktlochs selektiv geätzt wird, das mit Polysilicium gefüllt wird, welches dann zurückgeätzt wird. Erfindungsgemäß erfolgt das Zurückätzen mit einem Ätzgasgemisch, das SF<SUB>6</SUB>, CHF<SUB>3</SUB> und CF<SUB>4</SUB> enthält, und/oder wird der dielektrische Zwischenfilm nach dem Zurückätzen des Polysiliciums bis zu einer vorgegebenen Dicke abgetragen, so dass der Kontaktstift vorsteht. Verwendung z. B. bei der Fertigung von Halbleiterbauelementen mit Durchkontakten.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Kontaktstifts nach dem Oberbegriff des Anspruchs 1 bzw. 10 und eines Halbleiterbauelementes nach dem Oberbegriff des Anspruchs 15.
  • Im Allgemeinen wird ein Kontakt für eine elektrische Verbindung von einer oberen und einer unteren leitfähigen Schicht in einem Halbleiterbauelement wie folgt gebildet. Nach der Bildung eines dielektrischen Zwischenfilms auf der unteren leitfähigen Schicht wird durch Ätzen des dielektrischen Zwischenfilms, in dem der Kontakt herzustellen ist, ein Kontaktloch zur Freilegung der unteren leitfähigen Schicht gebildet. Die obere leitfähige Schicht wird durch Aufbringen eines leitfähigen Materials in dem Kontaktloch und auf dem dielektrischen Zwischenfilm, um so das Kontaktloch zu füllen, sowie durch Strukturieren des leitfähigen Materials auf dem dielektrischen Zwischenfilm in ein gewünschtes Muster gebildet. Wenn das Aspektverhältnis des Kontaktlochs groß ist oder ein Material zum Füllen des Kontaktlochs sich von dem Material unterscheidet, aus dem die obere leitfähige Schicht gebildet wird, wird das strukturierte leitfähige Material nicht als die obere leitfähige Schicht verwendet. Mit anderen Worten wird in diesem Fall das auf dem dielektrischen Zwischen film aufgebrachte leitfähige Material entfernt, und das leitfähige Material wird nur im Inneren des Kontaktlochs belassen. Das Material, welches das Kontaktloch füllt, wird Kontaktstift genannt. In der vorliegenden Erfindung wird der Kontaktstift aus Polysilicium gebildet, das für Halbleiterbauelemente häufig verwendet wird.
  • Wenn der Kontaktstift aus Polysilicium gebildet wird, muss das auf dem dielektrischen Zwischenfilm aufgebrachte leitfähige Material entfernt werden. Typischerweise wird das leitfähige Material durch ein chemisch-mechanisches Polier(CMP)-Verfahren und ein Rückätzverfahren entfernt. Das CMP-Verfahren ist jedoch kostenintensiv, und seine Prozessstabilität ist bislang noch nicht ausreichend gewährleistet worden. So verursacht das CMP-Verfahren häufig ernste Probleme bei der Massenfertigung von Halbleiterbauelementen. Außerdem verschlechtert sich im CMP-Verfahren die Dickengleichmäßigkeit, da die Abtragrate in Abhängigkeit vom Oberflächengebiet des Wafers schwankt. Andererseits ist das Rückätzverfahren weniger kostenintensiv. Die Dickengleichmäßigkeit verschlechtert sich jedoch auch hier, da die Ätzrate in Abhängigkeit von der Abmessung des Kontaktlochs schwankt.
  • Insbesondere wird, bezugnehmend auf 1, die einen Kontaktstift aus Polysilicium zeigt, der unter Verwendung des herkömmlichen Rückätzverfahrens gebildet wurde, ein dielektrischer Zwischenfilm 13, der typischerweise aus einer Siliciumoxidschicht mit einem darin geöffneten Kontaktloch gebildet wird, auf einer unteren leitfähigen Schicht 11 auf einem Substrat erzeugt. Im Inneren des Kontaktlochs ist ein Kontaktstift 15 aus Polysilicium gebildet. Wie in 1 gezeigt, ist der Kontaktstift 15 leicht vertieft und fluchtet somit nicht mit dem dielektrischen Zwischenfilm 13. Dies liegt daran, dass das Polysilicium, welches das Kontaktloch füllt, während des Überätzens von Polysilicium unter Verwendung eines Gasgemisches geätzt und vertieft wird, das durch Mischen von HBr oder He mit Cl2 oder SF6 erhalten wird, damit das Polysilicium nicht auf dem dielektrischen Zwichenfilm 13 verbleibt. Das Ausmaß der Vertiefung des Kontaktstiftes 15 ist größer, wenn sich die Gleichmäßigkeit der Ätzrate aufgrund der großen Abmessung des Kontaktlochs verschlechtert.
  • Der in 1 gezeigte vertiefte Kontaktstift 15 aus Polysilicium kann in nachfolgenden Prozessschritten verschiedene Probleme verursachen. Speziell wird ein derartiges Problem besonders dann beobachtet, wenn eine Fehljustierung der Struktur vorliegt, wie in 2 dargestellt. Im Einzelnen ist bei dieser Struktur auf dem Kontaktstift 15 und dem dielektrischen Zwischenfilm 13 eine Ätzstoppschicht 17 ausgebildet, wie in 1 gezeigt. Die Ätzstoppschicht 17 wird üblicherweise aus einer Siliciumnitridschicht gebildet, wenn der dielektrische Zwischenfilm 13 eine Siliciumoxidschicht ist und eine hohe Ätzselektivität bezüglich des dielektrischen Zwischenfilms 13 aufweist. Als nächstes wird auf der Ätzstoppschicht 17 ein zweiter dielektrischer Zwischenfilm 19 gebildet. Dann wird ein zweites Kontaktloch 20, das den Kontaktstift 15 freilegt, in dem zweiten dielektrischen Zwischenfilm 19 erzeugt. Wenn eine Fehljustierung zwischen dem zweiten Kontaktloch 20 und dem darunterliegenden Stift 15 vorliegt, wie in 2 gezeigt, kann an der Kante des dielektrischen Zwischenfilms 13 ein Abstandshalter A aus der Siliciumnitridschicht 17 gebildet werden. Demgemäß nimmt der Kontaktwiderstand des fertiggestellten Kontaktes zu, oder der Kontaktstift 15 wird im schlechtesten Fall nicht vollständig freigelegt. Daher kann ein Kontaktversagen auftreten.
  • Außerdem wird der Planarisierungsgrad der zweiten dielektrischen Schicht 19, die über dem Kontaktstift 15 liegt, schlechter, wenn der Kontaktstift 15 vertieft ist. Daher ist es schwierig, die über dem Kontaktstift 15 liegende dielektrische Schicht präzise zu strukturieren.
  • Die Patentschrift US 5 643 819 A offenbart ein Verfahren zur Herstellung gestapelter Speicherkondensatoren auf einem Halbleitersubstrat, bei dem unter anderem eine Polysiliziumschicht in einem Kontaktloch abgeschieden und mit Cl2 und Ar oder He zurückgeätzt wird, um einen Polysi liziumstift zu bilden. Anschließend wird eine SiO2-Zwischenschicht mit CF4 und Ar zurückgeätzt, bis der Polysiliziumstift über die Oberfläche hinaus vorsteht. Dann werden auf dem Polysiliziumstift eine untere und eine obere Elektrode und ein Dielektrikum abgeschieden.
  • Die Offenlegungsschrift JP 09-134959 A offenbart ein Verfahren zur Bildung eines Verdrahtungsstifts, wobei auf einem Halbleitersubstrat eine SiO2-Schicht gebildet und in dieser ein Kontaktloch erzeugt wird, wonach in dem Kontaktloch und auf der SiO2-Schicht eine Polysiliziumschicht gebildet und unter Verwendung eines Gasgemisches von Cl2 und Ar zurückgeätzt wird, bis die SiO2-Schicht freigelegt ist. Das Zurückätzen der Polysiliziumschicht erfolgt unter Verwendung eines Gasgemisches.
  • In der Offenlegungsschrift JP 11-017143 A sind ein Halbleiterbauelement und ein zugehöriges Herstellungsverfahren offenbart, bei dem ein Zwischenisolationsfilm unter Verwendung eines Gasgemisches zurückgeätzt wird, das CF4 und O2 enthält, bis ein Polysiliziumstift vorsteht, auf dem dann eine obere und eine untere Elektrode sowie ein Dielektrikum gebildet werden, wobei zuvor der Polysiliziumstift durch Zurückätzen einer Polysiliziumschicht mit dem gleichen Ätzgasgemisch gebildet wird.
  • In der Patentschrift US 6.225.220 B1 ist ein Verfahren zur Herstellung eines Kontaktstiftes eines Halbleiterbauelementes offenbart, bei dem zum Zurückätzen einer Polysiliziumschicht ein Gasgemisch aus Fluor sowie Stickstoff oder Sauerstoff verwendet wird, wobei auch das Zurückätzen einer Polysiliziumschicht unter Verwendung eines Plasmas auf Fluorbasis mit einem fluorhaltigen Gas wie SF6, CF4 oder CHF3 oder eines Gasgemisches aus einem fluorhaltigen Gas und Cl2 oder unter Verwendung eines Plasmas mit einem Gasgemisch aus einem chlorhaltigen Gas, wie Cl2 oder HCl, und HBr erwähnt werden. Als Ätzprozess werden unter anderem ein reaktiver Ionenätzprozess und ein magnetisch unterstützter reaktiver Ionenätzprozess angegeben.
  • In der Patentschrift US 5.534.460 A ist ein Verfahren zur Herstellung eines Kontaktstiftes eines MOSFET-Bauelements offenbart, bei dem zum Ätzen von SiO2-Seitenwandabstandshaltern ein anisotroper selektiver reaktiver Ionenätzprozess unter Verwendung von CF4 und H2 und zum Einbringen eines Kontaktlochs in eine SiO2-Schicht ein Gasgemisch aus CF4, CHF3 und Ar eingesetzt werden. Zum Reinigen der Kontaktlöcher und Entfernen von natürlichem Oxid wird ein chemischer Nassätzprozess mit einer Lösung aus NH4F und HF angegeben. Zur Erzeugung einer Polysiliziumschicht-Gatestruktur wird reaktives Ionenätzen mit SF6 als Ätzmittel eingesetzt.
  • Die Offenlegungsschrift WO 97/36327 A1 offenbart ein Verfahren zur Kontaktstiftherstellung, bei dem Polysilizium und Borphosphorsilikatglas (BPSG) mittels NF3 oder einer Mischung aus CF4 und CHF3 mit im Wesentlichen gleichen Ätzrate geätzt werden. Alternativ wird ein sequentieller Ätzprozess unter Verwendung von zunächst SF6 und Cl2 und dann einer Mischung aus CF4, CHF3 und Ar vorgeschlagen.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Verfahrens zur Herstellung eines Kontaktstifts und eines entsprechenden Halbleiterbauelementes zugrunde, die es ermöglichen, einen Kontaktstift aus Polysilicium mit hohem Planaritätsgrad zuverlässig zu bilden.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Verfahrens zur Herstellung eines Kontaktstifts mit den Merkmalen des Anspruchs 1 oder 10 und eines Verfahrens zur Herstellung eines Halbleiterbauelementes mit den Merkmalen des Anspruchs 15.
  • Beim Verfahren nach Anspruch 1 wird die Bildung einer Vertiefung des Kontaktstifts aus Polysilicium beim Zurückätzen der Polysiliciumschicht durch Verwenden eines speziellen Ätzgasgemischs verhindert, das SF6, CHF3 und CF4 beinhaltet.
  • Beim Verfahren nach Anspruch 10 wird eine vertiefte Lage des Kontaktstifts aus Polysilicium dadurch verhindert, dass der dielektrische Zwi schenfilm nach Erzeugen des Kontaktstifts um eine vorgegebene Dicke abgetragen wird. Dieses erfindungsgemäße Kontaktstift-Herstellungsverfahren ist Teil des Herstellungsverfahrens für ein Halbleiterbauelement mit Kontaktstift gemäß Anspruch 15. Auch die Verfahren der Ansprüche 10 und 15 verwenden das spezielle Ätzgasgemisch des Anspruchs 1, das SF6, CHF3 und CF4 beinhaltet
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1 eine Schnittansicht, die einen herkömmlichen Fall zeigt, bei dem ein Kontaktstift aus Polysilicium gebildet wird,
  • 2 eine Schnittansicht, die Probleme aufzeigt, die auftreten, wenn ein Kontakt auf dem Kontaktstift mit der in 1 gezeigten Struktur gebildet wird,
  • 3 und 4 Schnittansichten, die Prozesse zur Bildung des Kontaktstifts aus Polysilicium gemäß einer Ausführungsform der vorliegenden Erfindung zeigen,
  • 5A bis 5C Schnittansichten, die Prozesse zur Bildung des Kontaktstifts aus Polysilicum gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigen, und
  • 6 bis 12 Schnittansichten, die Prozesse zur Fertigung eines Halbleiterspeicherbauelements unter Verwendung eines Verfahrens zur Bildung des Kontaktstifts aus Polysilicium gemäß der vorliegenden Erfindung zeigen.
  • Im Folgenden werden bevorzugte Ausführungsformen der vorliegenden Erfindung detailliert unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, und zwar zuerst ein Verfahren zur Bildung eines Kontaktstifts aus Polysilicium gemäß einer ersten Ausführungsform. Die 3 und 4 sind Schnittansichten, die Prozesse zur Bildung eines aus Polysilicium gebildeten Kontaktstiftes gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigen.
  • Wie in 3 gezeigt, wird ein dielektrischer Zwischenfilm 23, der aus einer Siliciumoxidschicht besteht, auf einer unteren leitfähigen Schicht 21 gebildet, und ein Kontaktloch, das die untere leitfähige Schicht 21 freilegt, wird durch selektives Ätzen des dielektrischen Zwischenfilms dort erzeugt, wo ein Kontakt herzustellen ist. Die untere leitfähige Schicht 21 kann ein Source- oder Drain-Gebiet eines Transistors oder eine Struktur aus einer leitfähigen Schicht für eine Verdrahtung sein. Das Kontaktloch wird durch Aufbringen einer Schicht aus einem leitfähigen Material, wie einer Poly siliciumschicht 25, in dem Kontaktloch und auf dem dielektrischen Zwischenfilm 23 gefüllt.
  • Wie in 4 gezeigt, wird durch Entfernen und Planarisieren der auf dem dielektrischen Zwischenfilm 23 abgeschiedenen Polysiliciumschicht 25 ein Kontaktstift 26 gebildet. Der Planarisierungsprozess wird in der ersten Ausführungsform vorzugsweise durch Zurückätzen der Polysiliciumschicht 25 bis zur Freilegung des dielektrischen Zwischenfilms 23 unter Verwendung eines Gasgemisches aus SF6, CHF3 und CF4 mittels eines Verfahrens des magnetisch unterstützten reaktiven Ionenätzens (MERIE) durchgeführt. In dem Gasgemisch aus SF6, CHF3 und CF4 als Ätzgas bestimmt SF6 die Ätzrate der Polysiliciumschicht 25. Mit zunehmender Flussrate des SF6-Gases nimmt die Ätzrate der Polysiliciumschicht 25 zu, und der Kontaktstift 26 aus Polysilicium wird merklich vertieft, wenn die Flussrate von SF6 zunimmt. Wenn die Flussraten von SF6 zum Beispiel 10, 15 und 20 Standardkubikzentimeter pro Minute (sccm) betragen, sind die entsprechenden Ätzraten ungefähr 110, 130 beziehungsweise 160 nm/min. In dem Gasgemisch aus SF6, CHF3 und CF4 beeinflussen das CHF3-Gas und das CF4-Gas die Ätzrate der Polysiliciumschicht 25 nicht und erhöhen die Ätzrate des dielektrischen Zwischenfilms 23 aus Siliciumoxid. Als Ergebnis wird ein planarisierter Kontaktstift aus Polysilicium erhalten, der nur leicht vertieft ist, wie in 4 gezeigt. Bevorzugte Flussraten des SF6-Gases, des CHF3-Gases und des CF4-Gases, bei denen ein Ätzprofil leicht gesteuert werden kann, sind 5sccm bis 20sccm, 10sccm bis 40sccm beziehungsweise 10sccm bis 40 sccm.
  • Weitere alternative Prozessbedingungen für das MERIE-Verfahren der vorliegenden Erfindung sind wie folgt. Druck, Substrattemperatur, HF-Leistung und Magnetfeld werden speziell auf 3mTorr bis 200mTorr, 0°C bis 60°C, 150W bis 600W beziehungsweise 0G (das Magnetfeld ist nicht angelegt) bis 60G eingestellt. Bei Verwenden dieser verschiedenen Prozessbedingungen wurde beobachtet, dass die Gleichmäßigkeit des Ätzens mit reduziertem Druck verbessert wird. Eine Abweichung von nur etwa 2% ergab sich bei einem Druck von 20mTorr. Die Gleichmäßigkeit des Ätzens war bei Verwenden eines Magnetfeldes von 30G am besten. Die Einflüsse der HF-Leistung und der Temperatur sind vernachlässigbar.
  • Gemäß der vorliegenden Erfindung, bei der die Polysiliciumschicht 25 und die Siliciumoxidschicht 23 unter Verwendung des Gasgemisches aus SF6, CHF3 und CF4 zurückgeätzt werden, wird der Planarisierungsgrad viel mehr verbessert als jener eines herkömmlichen Falles, bei dem Polysilicium durch SF6, Cl2 oder ein Gasgemisch geätzt wird, das durch Mischen von He oder HBr mit SF6 oder Cl2 erhalten wird.
  • Bei dieser Ausführungsform wird das MERIE-Verfahren verwendet. Es können jedoch auch andere Trockenätzverfahren, wie Plasmaätzen oder unterstütztes reaktives Ionenätzen, verwendet werden, um die vorliegende Erfindung unter Verwendung des vorstehend beschriebenen Ätzgases auszuführen.
  • Die 5A bis 5C sind Schnittansichten, die ein Verfahren zur Bildung eines Kontaktstiftes aus Polysilicium gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigen. Bei dieser Ausführungsform werden nach der Bildung eines Kontaktstifts aus Polysilicium in einem dielektrischen Zwischenfilm die oberen freigelegten Teile des dielektrischen Zwischenfilms bis zu einer vorgegebenen Dicke teilweise entfernt, so dass der Kontaktstift aus Polysilicium etwas über den dielektrischen Zwischenfilm vorsteht. Diese Ausführungsform verbessert ein Rückätzverfahren, bei dem die Ätzrate des Kontaktstiftes aus Polysilicium in Abhängigkeit von der Fläche eines Kontaktloches schwanken kann, wodurch der Kontaktstift unerwünscht vertieft wird. Im Gegensatz dazu nimmt eine Fläche, wo der Kontaktstift eine obere leitfähige Schicht kontaktiert, zu, wenn der Kontaktstift etwas über den dielektrischen Zwischenfilm vorsteht. Der unerwünschte Abstandshalter A aus einer Nitridschicht, der verhindert, dass ein Kontaktstift 15 freigelegt wird (siehe 2), tritt nicht auf. Daher wird die Wahrscheinlichkeit für ein Versagen des Kontaktes durch die vorliegende Erfindung reduziert.
  • Es folgt die detaillierte Erläuterung für die zweite Ausführungsform. Als erstes wird ein dielektrischer Zwischenfilm auf einer unteren leitfähigen Schicht gebildet, und der dielektrische Film wird nachfolgend geätzt, wodurch ein Kontaktloch erzeugt wird wie in der ersten Ausführungsform. Ein Kontaktstift aus Polysilicium wird gebildet, indem das Kontaktloch mit einer Polysiliciumschicht gefüllt und die Polysiliciumschicht zurückgeätzt wird. Die zweite Ausführungsform kann nach den Prozessschritten der ersten Ausführungsform (siehe 4) in-situ durchgeführt werden. Die Polysiliciumschicht wird unter Verwendung eines Gasgemisches aus SF6, CHF3 und CF4 zurückgeätzt wie in der ersten Ausführungsform. Außerdem kann der dielektrische Zwischenfilm durch eine andere dielektrische Schicht als die Siliciumoxidschicht wie in der ersten Ausführungsform gebildet werden.
  • Durch Ätzen der gesamten Oberfläche des dielektrischen Zwischenfilms 23 um eine vorgegebene Dicke wird bewirkt, dass der Kontaktstift 26 aus Polysilicium über den dielektrischen Zwischenfilm vorsteht. Speziell wird die gesamte Oberfläche des dielektrischen Zwischenfilms 23 unter Verwendung eines geeigneten Ätzgases oder einer geeigneten Ätzlösung in Abhängigkeit von dem Material trocken- oder nassgeätzt, das den dielektrischen Zwischenfilm 23 bildet. Bei der zweiten Ausführungsform besteht der dielektrische Zwischenfilm 23 vorzugsweise aus einer Siliciumoxidschicht.
  • Bei der zweiten Ausführungsform wird die Siliciumoxidschicht vorzugsweise unter Verwendung von CHF3-Gas, CF4-Gas oder eines Gasgemisches aus CHF3 und CF4 geätzt. Wenn lediglich CHF3-Gas verwendet wird, wird nur der dielektrische Zwischenfilm 24b geätzt, wie in 5B gezeigt, und somit steht der Kontaktstift 26b aus Polysilicium über den dielektrischen Zwischenfilm vor. Die Kante des Kontaktstiftes 26b bleibt jedoch bestehen. Demgemäß verschlechtert sich der Planarisierungsgrad des dielektrischen Zwischenfilms 24b und des Kontaktstiftes 26b etwas, wenngleich weiterhin eine Struktur erzeugt wird, die dem Stand der Technik überlegen ist.
  • Wenn nur CF4-Gas verwendet wird, wie in 5C gezeigt, wird die Kante des dielektrischen Zwischenfilms 24c zusammen mit der Kante des Kontaktstiftes teilweise geätzt. Als Ergebnis werden an der Grenze zwischen dem Kontaktstift 26c und dem dielektrischen Zwischenfilm 24c Vertiefungen gebildet. Demgemäß verschlechtert sich der Planarisierungsgrad des Kontaktstiftes aus Polysilicium etwas, wenngleich weiterhin eine Struktur erzeugt wird, die dem Stand der Technik überlegen ist.
  • Wenn das Gasgemisch aus CHF3 und CF4 verwendet wird, wie in 5A gezeigt, wird die Kante des Kontaktstiftes, der aus Polysilicium gebildet ist, zusammen mit der gesamten Oberfläche des aus Siliciumoxid gebildeten dielektrischen Zwischenfilms geätzt. Demgemäß wird der Planarisierungsgrad verbessert. Der Kontaktstift 26a steht über den dielektrischen Zwischenfilm 24a vor. Daher ist Trockenätzen unter Verwendung des Gasgemisches aus CHF3 und CF4 am meisten bevorzugt.
  • Bei der zweiten Ausführungsform wird vorzugsweise die MERIE-Apparatur zur Durchführung des Trockenätzens des dielektrischen Zwischenfilms verwendet, wie in der ersten Ausführungsform. Gemäß den Resultaten der Experimente, die unter den gleichen Prozessbedingungen durchgeführt wurden, sind die Profile des Kontaktstiftes und des dielektrischen Zwischen films am besten, wenn der Druck am niedrigsten ist und das Magnetfeld ungefähr 30G beträgt. Außerdem sind die Profile des Kontaktstiftes und des dielektrischen Zwischenfilms am besten, wenn die Flussraten von CHF3 und CF4 5sccm bis 100sccm beziehungsweise 5sccm bis 50sccm betragen und wenn das Verhältnis zwischen CHF3 und CF4 in dem Gasgemisch aus CHF3 und CF4 2:1 ist.
  • Alternativ kann der dielektrische Zwischenfilm unter Verwendung eines Lösungsgemisches aus NH4F und HF nassgeätzt werden, um so die Profile des Kontaktstiftes und des dielektrischen Zwischenfilms von 5A zu erhalten.
  • Demzufolge kann gemäß der zweiten Ausführungsform ein Kontaktstift mit einer gewünschten Form, der über den dielektrischen Zwischenfilm vorsteht, durch Steuern der Profile des Kontaktstiftes und des dielektrischen Zwischenfilms mit zusätzlichem Ätzen der gesamten Oberfläche des dielektrischen Zwischenfilms erzielt werden.
  • Die 6 bis 12 sind Querschnittansichten, die Prozesse zur Fertigung eines Halbleiterbauelements unter Verwendung des Verfahrens zur Bildung des Kontaktstiftes aus Polysilicium der vorstehenden Ausführungsformen zeigen. Als Halbleiterbauelement kann in der vorliegenden Ausführungsform z.B. ein Speicherbauelement, speziell ein DRAM-Bauelement, vorgesehen sein, bei dem eine Einheitszelle aus einem Transistor und einem Kondensator besteht. Das Verfahren zur Bildung des Kontaktstiftes aus Polysilicium gemäß der vorliegenden Erfindung kann jedoch auch auf jegliche andere Halbleiterbauelemente angewendet werden, die Kontakte zur Zwischenverbindung leitfähiger Schichten erfordern.
  • Wie in 6 gezeigt, werden nach der Bildung von Gate-Elektroden 39 mit Seitenwandabstandshaltern 41 auf einem Halbleitersubstrat 31 mit darauf ausgebildeten Source-/Drain-Gebieten 37, 35 und Isolationsschichten 33 Kontaktlöcher er zeugt, indem ein aus einer Siliciumoxidschicht bestehender erster dielektrischer Zwischenfilm 43 aufgebracht und geätzt wird, um die Source- und Drain-Gebiete 37 und 35 freizulegen. Dann wird eine Polysiliciumschicht 45 auf der gesamten Oberfläche des Halbleitersubstrats 31 aufgebracht, um so die Kontaktlöcher zu füllen.
  • Der erste dielektrische Zwischenfilm 43 wird freigelegt, und ein Kontaktstift 46 wird gebildet, wie in 7 gezeigt, indem die Polysiliciumschicht 45 zurückgeätzt wird. Der auf dem Drain-Gebiet 35 ausgebildete Kontaktstift 46 ist für eine Bitleitung vorgesehen. Der auf dem Source-Gebiet 37 ausgebildete Kontaktstift 46 dient als Kontaktstelle für einen unteren Elektrodenkontakt. Hierbei brauchen die Kontaktstelle für die Bitleitung und die Kontaktstelle für den unteren Elektrodenkontakt nicht auf der gleichen Ebene gebildet zu werden. Der Kontaktstift und die Kontaktstelle sind jedoch der Einfachheit halber in 7 so gezeigt, dass sie auf der gleichen Ebene ausgebildet sind.
  • In einem Aspekt der vorliegenden Erfindung wird die Polysiliciumschicht 45 unter Verwendung eines Gasgemisches aus SF6, CHF3 und CF4 wie in der ersten Ausführungsform zurückgeätzt. Alternativ kann vorgesehen sein, dass der Kontaktstift 46 über den dielektrischen Zwischenfilm vorsteht, indem die gesamte Oberfläche des ersten dielektrischen Zwischenfilms 43 geätzt wird, wie in der zweiten Ausführungsform, nachdem die Polysiliciumschicht 45 zurückgeätzt wurde.
  • Wie in 8 gezeigt, wird eine Bitleitung 47 gebildet, indem eine Schicht aus einem leitfähigen Material, wie eine einzelne Schicht aus Polysilicium oder eine Stapelschicht aus einer Polysiliciumschicht und einer Metallsilicidschicht, aufgebracht wird und die Schicht aus leitfähigem Material nachfolgend geätzt wird. Ein zweiter dielektrischer Zwischenfilm 50 wird auf der gesamten Oberfläche der resultierenden Struktur gebildet. Der zweite dielektrische Zwischenfilm 50 kann aus einer einzelnen Schicht aus Siliciumoxid gebildet werden. Bei der vorliegenden Ausführungsform der Erfindung wird der zweite dielektrische Zwischenfilm 50 jedoch aus einer Doppelschichtstruktur gebildet, die aus einer Schicht 49 aus Borphosphorsilikatglas (BPSG) mit einer ausgezeichneten Fließfähigkeit und einer dichten Hochtemperaturoxidschicht 51 als Deckschicht besteht.
  • Wie in 9 gezeigt, werden Kontaktlöcher durch Ätzen des zweiten dielektrischen Zwischenfilms 50 erzeugt, um einen Kontakt zu bilden, der mit der unteren Elektrode verbunden ist. Die Polysiliciumschicht 55 wird auf der gesamten Oberfläche des Substrates aufgebracht, um die Kontaktlöcher zu füllen. Hierbei kann die Polysiliciumschicht 55 auf der gesamten Oberfläche des Substrates nach der Bildung von Seitenwandabstandshaltern 53 aus einer Siliciumnitridschicht auf dem zweiten dielektrischen Zwischenfilm aufgebracht werden, um zu verhindern, dass der zweite dielektrische Zwischenfilm, zum Beispiel die BPSG-Schicht 49, in den folgenden Ätzprozessen geätzt wird.
  • Wie in 10 gezeigt, wird ein unterer Elektroden-Kontaktstift 56 gebildet, indem die Polysiliciumschicht 55 zurückgeätzt wird und die gesamte Oberfläche des zweiten dielektrischen Zwischenfilms 50 durch das Verfahren der ersten oder der zweiten Ausführungsform geätzt wird. Auf der gesamten Oberfläche des Substrates wird eine Siliciumnitridschicht 57 gebildet, die eine Ätzstoppschicht darstellt.
  • Wie in 11 gezeigt, wird eine Öffnung gebildet, die den unteren Elektroden-Kontaktstift 56 in einem Bereich freilegt, in dem die untere Elektrode gewünscht ist, indem ein dritter dielektrischer Zwischenfilm 59 auf der gesamten Oberfläche des Substrats aufgebracht wird und der dritte dielektrische Zwischenfilm 59 geätzt wird. Hierbei wird der dritte dielektrische Zwischenfilm 59 geätzt, bis die Ätzstoppschicht 57 freigelegt ist, und dann wird die Ätzstoppschicht 57 geätzt.
  • Somit wird eine Öffnung erzeugt, die den zweiten dielektrischen Zwischenfilm 50 und den unteren Elektroden-Kontaktstift 56 freilegt. Dann wird zur Bildung einer unteren Elektrode eine leitfähige Schicht 61 auf der gesamten Oberfläche mit einer vorgegebenen Dicke aufgebracht.
  • Wie in 12 gezeigt, wird das Halbleiterbauelement fertiggestellt, indem die leitfähige Schicht 61 zur Bildung einer unteren Elektrode 62 strukturiert und sequentiell eine dielektrische Schicht 63 und eine obere Elektrode 65 auf der strukturierten unteren Elektrode 62 aufgebracht werden. Hierbei ist die untere Elektrode vorzugsweise von zylindrischer Form. Die untere Elektrode 62 kann jedoch auch in einer Stapel- oder Rippenform vorliegen. Außerdem können halbkugelförmige Körner auf der Oberfläche der unteren Elektrode 62 ausgebildet sein.
  • Gemäß der vorliegenden Ausführungsform wird die Wahrscheinlichkeit für ein Versagen eines Kontaktes reduziert, indem vorgesehen wird, dass der untere Elektroden-Kontaktstift über den dielektrischen Zwischenfilm vorsteht.
  • Bei der vorstehend erwähnten Ausführungsform werden die Abstandshalter 41 an den Seitenwänden der Gate-Elektroden gebildet. Kontakte werden durch ein Selbstjustierungskontakt(SAC)-Verfahren gebildet. Wenn der Integrationsgrad jedoch niedrig oder die Justierungstoleranz groß ist, ist das SAC-Verfahren möglicherweise nicht erforderlich. Außerdem wird der Kontakt für die untere Kondensatorelektrode 62 aus der Kontaktstelle 46 und dem Kontaktstift 56 gebildet. Wenn jedoch der Stufenunterschied nicht groß ist, kann der Kontakt aus einem einzelnen Kontaktstift gebildet werden, indem der zweite dielektrische Zwischenfilm 50 (siehe 8) und der erste dielektrische Zwischenfilm 43 geätzt werden, ohne dass die Kontaktstelle 46 gebildet wird.
  • Wie vorstehend erwähnt, wird gemäß der vorliegenden Erfindung die Planarität eines Kontaktstiftes aus Polysilicium verbessert, indem eine Polysiliciumschicht unter Verwendung des Gasgemisches aus SF6, CHF3 und CF4 zurückgeätzt wird. Alternativ oder zusätzlich kann die Wahrscheinlichkeit für ein Versagen eines Kontaktes durch Ätzen der gesamten Oberfläche eines dielektrischen Zwischenfilms reduziert werden, in dem der Kontaktstift ausgebildet ist, wodurch bewirkt wird, dass der Kontaktstift über den dielektrischen Zwischenfilm vorsteht. Dies vergrößert die Kontaktfläche und verhindert die Bildung von unerwünschten Abstandshaltern an der Kante des dielektrischen Zwischenfilms und auf dem Kontaktstift, wodurch das Versagen des Kontaktes verhindert wird.

Claims (20)

  1. Verfahren zur Herstellung eines Kontaktstiftes eines Halbleiterbauelementes, bei dem (a) eine Siliciumoxidschicht (23) über einer unteren leitfähigen Schicht (21) gebildet wird, (b) die Siliciumoxidschicht selektiv geätzt wird, um so ein Kontaktloch in der Siliciumoxidschicht zu bilden und damit einen Teil der unteren leitfähigen Schicht freizulegen, (c) eine Polysiliciumschicht (25) in dem Kontaktloch und auf der Siliciumoxidschicht gebildet wird, um dadurch das Kontaktloch zu füllen, und (d) die Polysiliciumschicht unter Verwendung eines Gasgemisches zurückgeätzt wird, bis die Siliciumoxidschicht freigelegt ist, wodurch ein Kontaktstift (26) gebildet wird, dadurch gekennzeichnet, dass das Zurückätzen der Polysiliciumschicht unter Verwendung eines Gasgemisches erfolgt, das SF6, CHF3 und CF4 enthält.
  2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass die Flussraten von SF6, CHF3 und CF4 in dem Schritt d ungefähr 5 bis 20 Standardkubikzentimeter pro Minute (sccm), ungefähr 10sccm bis 40sccm beziehungsweise ungefähr 10sccm bis 40sccm betragen.
  3. Verfahren nach Anspruch 1 oder 2, das des weiteren nach dem Schritt d einen Schritt e1 des Zurückätzens und teilweisen Entfernens der Siliciumoxidschicht unter Verwendung eines Gasgemisches beinhaltet, das CHF3 und CF4 enthält.
  4. Verfahren nach Anspruch 3, weiter dadurch gekennzeichnet, dass die Schritte d und e1 in-situ durchgeführt werden.
  5. Verfahren nach Anspruch 3, weiter dadurch gekennzeichnet, dass die Flussraten von CHF3 und CF4 in dem Schritt e1 ungefähr 5sccm bis 100sccm beziehungsweise 5sccm bis 50sccm betragen.
  6. Verfahren nach einem der Ansprüche 3 bis 5, weiter dadurch gekennzeichnet, dass das Volumenverhältnis zwischen CHF3 und CF4 ungefähr 2:1 ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, das des weiteren einen Schritt e2 des teilweisen Entfernens der Siliciumoxidschicht durch Nassätzen der Siliciumoxidschicht unter Verwendung eines Lösungsgemisches beinhaltet, das NH4F und HF enthält.
  8. Verfahren nach einem der Ansprüche 1 bis 7, weiter dadurch gekennzeichnet, dass das Zurückätzen magnetisch unterstütztes reaktives Ionenätzen (MERIE) umfasst.
  9. Verfahren nach Anspruch 8, weiter dadurch gekennzeichnet, dass für das MERIE-Zurückätzen ein Magnetfeld von ungefähr 30G angelegt wird.
  10. Verfahren zur Herstellung eines Kontaktstiftes eines Halbleiterbauelementes, bei dem (a) ein dielektrischer Zwischenfilm (23) auf einer unteren leitfähigen Schicht (21) gebildet wird, (b) der dielektrische Zwischenfilm selektiv geätzt wird, um so ein Kontaktloch in dem dielektrischen Zwischenfilm zu bilden und damit einen Teil der unteren leitfähigen Schicht freizulegen, (c) eine Polysiliciumschicht in dem Kontaktloch und auf dem dielektrischen Zwischenfilm gebildet wird, um dadurch das Kontaktloch zu füllen, (d) die Polysiliciumschicht bis zur Freilegung des dielektrischen Zwischenfilms zurückgeätzt wird, wodurch ein Kontaktstift (26) aus Polysilicium gebildet wird, und (e) die gesamte Oberfläche des freigelegten dielektrischen Zwischenfilms (23) geätzt wird, um so den dielektrischen Zwischenfilm bis zu einer vorgegebenen Dicke teilweise zu entfernen, wodurch der obere Teil des Kontaktstiftes über die Oberfläche des dielektrischen Zwischenfilms vorsteht, dadurch gekennzeichnet, dass die Polysiliciumschicht in dem Schritt d unter Verwendung eines Gasgemisches zurückgeätzt wird, das SF6, CHF3 und CF4 enthält.
  11. Verfahren nach Anspruch 10, weiter dadurch gekennzeichnet, dass der dielektrische Zwischenfilm aus Siliciumoxid gebildet wird und die gesamte Oberfläche des dielektrischen Zwischenfilms in dem Schritt e unter Verwendung von CHF3, CF4 oder eines Gasgemisches zurückgeätzt wird, das CHF3 und CF4 enthält.
  12. Verfahren nach Anspruch 10 oder 11, weiter dadurch gekennzeichnet, dass die Schritte d und e in-situ durchgeführt werden.
  13. Verfahren nach einem der Ansprüche 10 bis 12, weiter dadurch gekennzeichnet, dass die Kante des Kontaktlochs in dem Schritt e gleichzeitig mit der gesamten Oberfläche des dielektrischen Zwischenfilms geätzt wird.
  14. Verfahren nach einem der Ansprüche 10, 12 und 13, weiter dadurch gekennzeichnet, dass der dielektrische Zwischenfilm aus Siliciumoxid gebildet wird und die gesamte Oberfläche des freigelegten dielektrischen Zwischenfilms in dem Schritt e unter Verwendung eines Lösungsgemisches zurückgeätzt wird, das NH4F und HF enthält.
  15. Verfahren zur Herstellung eines Halbleiterbauelements, bei dem (a) ein dielektrischer Zwischenfilm (50) auf einem Halbleitersubstrat mit einem Transistor und einer Kontaktstelle gebildet wird, die darauf ausgebildet sind, (b) der dielektrische Zwischenfilm selektiv entfernt wird, um so ein Kontaktloch zu erzeugen und dadurch einen Teil der Kontaktstelle freizulegen, (c) eine Polysiliciumschicht (55) in dem Kontaktloch und auf dem dielektrischen Zwischenfilm gebildet wird, um so das Kontaktloch zu füllen, (d) die Polysiliciumschicht bis zur Freilegung des dielektrischen Zwischenfilms zurückgeätzt wird, wodurch ein Kontaktstift (56) gebildet wird, (e) die gesamte Oberfläche des freigelegten dielektrischen Zwischenfilms (50) geätzt und der dielektrische Zwischenfilm bis zu einer vorgegebenen Dicke teilweise entfernt wird, wodurch der obere Teil des Kontaktstiftes (56) über die Oberfläche des dielektrischen Zwischenfilms vorsteht, und (f) sequentiell eine untere Elektrode (62), ein dielektrischer Film (63) und eine obere Elektrode (65) auf dem Kontaktstift gebildet werden, dadurch gekennzeichnet, dass die Polysiliciumschicht in dem Schritt d unter Verwendung eines Gasgemisches zurückgeätzt wird, das SF6, CHF3 und CF4 enthält.
  16. Verfahren nach Anspruch 15, weiter dadurch gekennzeichnet, dass der dielektrische Zwischenfilm aus Siliciumoxid gebildet wird und der dielektrische Zwischenfilm in dem Schritt e unter Verwendung eines Gasgemisches zurückgeätzt wird, das CHF3 und CF4 enthält.
  17. Verfahren nach Anspruch 15 oder 16, weiter dadurch gekennzeichnet, dass der dielektrische Zwischenfilm aus Siliciumoxid gebildet wird und der dielektrische Zwischenfilm in dem Schritt e unter Verwendung eines Lösungsgemisches zurückgeätzt wird, das NH4F und HF enthält.
  18. Verfahren nach einem der Ansprüche 15 bis 17, weiter dadurch gekennzeichnet, dass die Kontaktstelle über die Oberfläche eines dielektrischen Zwischenfilms vorsteht, der die Kontaktstelle umgibt.
  19. Verfahren nach einem der Ansprüche 15 bis 18, weiter dadurch gekennzeichnet, dass der dielektrische Zwischenfilm eine Doppelschichtstruktur ist, die aus einer Schicht aus Borphosphorsilikatglas (BPSG) und einer Schicht aus einem Hochtemperaturoxid besteht.
  20. Verfahren nach Anspruch 19, das des weiteren einen Schritt des Erzeugens von Seitenwandabstandshaltern umfasst, die aus Siliciumnitrid an den Seitenwänden des Kontaktlochs zwischen den Schritten b und c gebildet werden.
DE10030308A 1999-06-29 2000-06-27 Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes Expired - Lifetime DE10030308B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999-25342 1999-06-29
KR1019990025342A KR100322536B1 (ko) 1999-06-29 1999-06-29 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
DE10030308A1 DE10030308A1 (de) 2001-01-11
DE10030308B4 true DE10030308B4 (de) 2008-05-15

Family

ID=19597019

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10030308A Expired - Lifetime DE10030308B4 (de) 1999-06-29 2000-06-27 Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes

Country Status (4)

Country Link
US (1) US6239022B1 (de)
JP (1) JP2001057386A (de)
KR (1) KR100322536B1 (de)
DE (1) DE10030308B4 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004368A (ko) * 1999-06-28 2001-01-15 김영환 강유전체 메모리 소자 및 그 제조 방법
KR100335120B1 (ko) * 1999-08-25 2002-05-04 박종섭 반도체 소자의 금속 배선 형성 방법
JP3943320B2 (ja) * 1999-10-27 2007-07-11 富士通株式会社 半導体装置及びその製造方法
KR100603590B1 (ko) * 1999-12-28 2006-07-24 주식회사 하이닉스반도체 반도체 소자의 전하저장전극용 콘택 플러그 형성방법
JP2002076298A (ja) * 2000-08-23 2002-03-15 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
KR100576458B1 (ko) * 2000-12-28 2006-05-08 주식회사 하이닉스반도체 반도체 소자의 제조 방법
DE10133873B4 (de) * 2001-07-12 2005-04-28 Infineon Technologies Ag Verfahren zur Herstellung von Kontakten für integrierte Schaltungen
US6645846B2 (en) * 2001-10-24 2003-11-11 Micron Technology, Inc. Methods of forming conductive contacts to conductive structures
KR100450671B1 (ko) * 2002-02-26 2004-10-01 삼성전자주식회사 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법
US6518670B1 (en) * 2002-03-06 2003-02-11 International Business Machines Corporation Electrically porous on-chip decoupling/shielding layer
KR100446316B1 (ko) * 2002-03-30 2004-09-01 주식회사 하이닉스반도체 반도체장치의 콘택플러그 형성 방법
KR100506816B1 (ko) * 2003-01-06 2005-08-09 삼성전자주식회사 반도체 장치 커패시터의 하부 전극 및 이를 형성하기 위한방법
KR100524973B1 (ko) * 2003-06-25 2005-10-31 삼성전자주식회사 커패시터를 포함하는 반도체 소자의 제조방법
KR101021176B1 (ko) * 2003-07-09 2011-03-15 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR101005737B1 (ko) * 2003-07-09 2011-01-06 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
KR20050057968A (ko) * 2003-12-11 2005-06-16 매그나칩 반도체 유한회사 무기물의 마이크로렌즈를 갖는 이미지센서 제조 방법
US20050233563A1 (en) * 2004-04-15 2005-10-20 Texas Instruments Incorporated Recess reduction for leakage improvement in high density capacitors
KR100701422B1 (ko) * 2004-07-29 2007-03-30 주식회사 하이닉스반도체 케미컬 어택을 방지할 수 있는 반도체소자 및 그 제조 방법
KR100568871B1 (ko) * 2004-11-23 2006-04-10 삼성전자주식회사 에스램 제조방법
KR100668833B1 (ko) * 2004-12-17 2007-01-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
KR100583732B1 (ko) * 2005-01-06 2006-05-26 삼성전자주식회사 보호막 패턴을 구비하는 디램 소자의 형성 방법 및 이에의해 형성된 디램 소자
KR100714899B1 (ko) 2005-07-14 2007-05-04 삼성전자주식회사 스토리지 노드들을 갖는 반도체 소자 및 그 제조방법
KR100722988B1 (ko) * 2005-08-25 2007-05-30 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
JP4754380B2 (ja) * 2006-03-27 2011-08-24 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム、記憶媒体及びプラズマ処理装置
KR100815186B1 (ko) * 2006-09-11 2008-03-19 주식회사 하이닉스반도체 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법
US7888798B2 (en) * 2007-05-16 2011-02-15 Samsung Electronics Co., Ltd. Semiconductor devices including interlayer conductive contacts and methods of forming the same
KR101288424B1 (ko) * 2007-05-16 2013-07-23 삼성전자주식회사 배선 및 콘택 플러그를 포함하는 반도체 소자 및 그 형성방법
KR100855867B1 (ko) * 2007-06-29 2008-09-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JPWO2009041214A1 (ja) * 2007-09-28 2011-01-20 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2009253249A (ja) * 2008-04-11 2009-10-29 Elpida Memory Inc 半導体装置、その製造方法、及び、データ処理システム
KR100977716B1 (ko) * 2008-05-21 2010-08-24 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
KR101517390B1 (ko) * 2008-11-03 2015-05-04 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법.
KR20100087915A (ko) * 2009-01-29 2010-08-06 삼성전자주식회사 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
KR101009338B1 (ko) * 2009-05-22 2011-01-19 주식회사 하이닉스반도체 반도체 장치 제조방법
CN104867861B (zh) * 2014-02-24 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN109326596B (zh) * 2017-08-01 2022-05-03 联华电子股份有限公司 具有电容连接垫的半导体结构与电容连接垫的制作方法
US10553492B2 (en) 2018-04-30 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Selective NFET/PFET recess of source/drain regions
CN111968911A (zh) * 2020-08-26 2020-11-20 上海华虹宏力半导体制造有限公司 铜制程平坦化的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534460A (en) * 1995-04-27 1996-07-09 Vanguard International Semiconductor Corp. Optimized contact plug process
JPH09134959A (ja) * 1995-11-09 1997-05-20 Sony Corp 配線プラグの形成方法
US5643819A (en) * 1995-10-30 1997-07-01 Vanguard International Semiconductor Corporation Method of fabricating fork-shaped stacked capacitors for DRAM cells
WO1997036327A1 (en) * 1996-03-26 1997-10-02 Micron Technology, Inc. A semiconductor processing method for forming a contact pedestal for a storage node of a capacitor in integrated circuitry
JPH1117143A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US6225220B1 (en) * 1998-01-14 2001-05-01 Hyundai Electronics Industries Co., Ltd. Plug forming method for semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214946A (en) * 1979-02-21 1980-07-29 International Business Machines Corporation Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
US5595926A (en) * 1994-06-29 1997-01-21 Industrial Technology Research Institute Method for fabricating a DRAM trench capacitor with recessed pillar
JP2639355B2 (ja) * 1994-09-01 1997-08-13 日本電気株式会社 半導体装置およびその製造方法
US5726085A (en) 1995-03-09 1998-03-10 Texas Instruments Inc Method of fabricating a dynamic random access memory (DRAM) cell capacitor using hemispherical grain (HSG) polysilicon and selective polysilicon etchback
JP2812288B2 (ja) * 1996-02-28 1998-10-22 日本電気株式会社 半導体装置の製造方法
US5728619A (en) * 1996-03-20 1998-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Selective reactive Ion etch (RIE) method for forming a narrow line-width high aspect ratio via through an integrated circuit layer
US6005269A (en) * 1998-02-19 1999-12-21 Texas Instruments - Acer Incorporated DRAM cell with a double-crown shaped capacitor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534460A (en) * 1995-04-27 1996-07-09 Vanguard International Semiconductor Corp. Optimized contact plug process
US5643819A (en) * 1995-10-30 1997-07-01 Vanguard International Semiconductor Corporation Method of fabricating fork-shaped stacked capacitors for DRAM cells
JPH09134959A (ja) * 1995-11-09 1997-05-20 Sony Corp 配線プラグの形成方法
WO1997036327A1 (en) * 1996-03-26 1997-10-02 Micron Technology, Inc. A semiconductor processing method for forming a contact pedestal for a storage node of a capacitor in integrated circuitry
JPH1117143A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US6225220B1 (en) * 1998-01-14 2001-05-01 Hyundai Electronics Industries Co., Ltd. Plug forming method for semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US 6 225 220 B1 (mit vorveröffentlichter DE 198 21 191 A1)

Also Published As

Publication number Publication date
KR100322536B1 (ko) 2002-03-18
JP2001057386A (ja) 2001-02-27
US6239022B1 (en) 2001-05-29
DE10030308A1 (de) 2001-01-11
KR20010004644A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
DE10030308B4 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE60038423T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10222083B4 (de) Isolationsverfahren für eine Halbleitervorrichtung
DE19935946B4 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE69626562T2 (de) Verfahren zum isotropen Ätzen von Silizium, das hochselektiv gegenüber Wolfram ist
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
US6331478B1 (en) Methods for manufacturing semiconductor devices having chamfered metal silicide layers
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE102005022371B4 (de) Verfahren zur Bildung einer Metallleitung in einem Halbleiterspeicherbauelement
DE102017120571A1 (de) Verfahren zum reduzieren der kontakttiefenschwankung bei der halbleiterherstellung
DE102004030172A1 (de) Verfahren zum Herstellen von Flash-Speicherbauelementen
DE102004052577B4 (de) Verfahren zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE19822048A1 (de) Verfahren zum Ätzen von Tantaloxidschichten
DE10334406B4 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE19821191B4 (de) Plug-Herstellungsverfahren für Halbleitervorrichtung
DE102007037925B3 (de) Metall-Oxid-Halbleiter-Struktur und Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels
DE19845858A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102007063271B4 (de) Verfahren zur Herstellung eines dielektrischen Zwischenschichtmaterials mit unterschiedlichen Abtragsraten während eines CMP-Prozesses
DE10358556B4 (de) Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten
DE10347458A1 (de) Seitenwand-Abstandshalterstruktur für einen Selbstausrichtkontakt und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR

8110 Request for examination paragraph 44
8181 Inventor (new situation)

Inventor name: PARK, YOUNG-WOO, GUNPO, KYONGGI, KR

Inventor name: SONG, JONG-HEUI, SUWON, KYONGGI, KR

Inventor name: SEO, JUN, SUWON, KYONGGI, KR

Inventor name: KIM, WOO-SIK, SEOUL, KR

8364 No opposition during term of opposition
R071 Expiry of right