CN111968911A - 铜制程平坦化的方法 - Google Patents

铜制程平坦化的方法 Download PDF

Info

Publication number
CN111968911A
CN111968911A CN202010870921.9A CN202010870921A CN111968911A CN 111968911 A CN111968911 A CN 111968911A CN 202010870921 A CN202010870921 A CN 202010870921A CN 111968911 A CN111968911 A CN 111968911A
Authority
CN
China
Prior art keywords
dielectric layer
copper
layer
planarization
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010870921.9A
Other languages
English (en)
Inventor
吴建荣
冯凯
许秀秀
张超逸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp, Hua Hong Semiconductor Wuxi Co Ltd filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010870921.9A priority Critical patent/CN111968911A/zh
Publication of CN111968911A publication Critical patent/CN111968911A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种铜制程平坦化的方法，包括：提供一铜互连结构，所述铜互连结构包括第一介质层及位于第一介质层内的沟槽，所述沟槽内填充有金属铜，所述第一介质层的表面位于所述沟槽外的部分具有第一凹陷区；在所述第一介质层的表面沉积第二介质层，所述第二介质层的表面上对应所述第一凹陷区的位置处具有第二凹陷区；对所述第二介质层进行研磨以磨平所述第二凹陷区。由于对同一材料研磨时研磨速率一致，在研磨后产生凹陷缺陷的第一介质层上沉积第二介质层，并对所述第二介质层进行研磨以磨平凹陷区域，实现了铜和介质层的平坦化，避免了凹陷叠加导致介质层表面产生铜金属残留物等缺陷，进而避免了电学短路的问题。

Description

铜制程平坦化的方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种铜制程平坦化的方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件的线宽特征尺寸已经进入深亚微米结构。为提高芯片的运算速度，需要有效地降低阻抗所造成的时间延迟。因此，在半导体器件中大多使用低介电常数材料，以及广泛使用金属铜作为互连线结构，以降低金属导线的电阻。互连结构通常是以镶嵌(damascene)的方法来形成，即在衬底上的一层或多层介质层中刻蚀出通孔，然后将金属沉积于该通孔中。虽然铜的阻抗低于铝或钨，但是铜具有较高的扩散系数，易向介质层中进行扩散，因此通常在沉积金属铜之前，先于通孔的侧壁和底部沉积例如钽(Ta)、氮化钽(TaN)、钛(Ti)或氮化钛(TiN)等作为扩散阻挡层。上述镶嵌工艺中的一项重要指标为金属层与扩散阻挡层的平坦化，从而使金属层和介质层的表面在同一个平面。
化学机械研磨(Chemical Mechanical Polish，CMP)工艺是目前先进导体制造中全局平坦化的关键技术，其包括利用研磨液(slurry)的机械性研磨作用和化学腐蚀作用。在现今半导体制造技术中大多利用化学机械研磨工艺对半导体结构进行平坦化以降低半导体结构表面的高度差。在用来平坦化铜或同时研磨铜与其周围介质材料时，影响平坦化的因素包括铜和周围材料的研磨速率(removal rate)。当介质层表面以较快研磨速率被研磨时，便会因过度研磨而在介质层的表面出现凹陷(dishing)现象。图1-图2为说明凹陷现象产生过程的示意图，如图1所示，在介质层10中通过刻蚀形成用于填充金属铜的沟槽(trench)20和比较密集的通孔(via)30，以形成具有特定功用的连接结构。在利用化学机械研磨工艺进行平坦化时，金属铜的研磨速率慢于介质层10，因此介质层10会以更快的研磨速率被研磨，因此在介质层10的表面会出现凹陷区40。随着层数的增加，凹陷区40的叠加变得越来越严重，使得介质层表面产生铜金属残留物，进而导致电学短路。
发明内容
本发明的目的在于提供一种铜制程平坦化的方法，能够实现铜和介质层的平坦化，避免了凹陷叠加导致的介质层表面产生铜金属残留物等缺陷问题。
为了达到上述目的，本发明提供了一种铜制程平坦化的方法，包括：
提供一铜互连结构，所述铜互连结构包括第一介质层及位于第一介质层内的沟槽，所述沟槽内填充有金属铜，所述第一介质层的表面位于所述沟槽外的部分具有第一凹陷区；
在所述第一介质层的表面沉积第二介质层，所述第二介质层的表面上对应所述第一凹陷区的位置处具有第二凹陷区；
对所述第二介质层进行研磨以磨平所述第二凹陷区。
可选的，所述第二凹陷区的最大深度大于所述第一凹陷区的最大深度。
可选的，所述第二介质层的厚度介于1000埃-1500埃之间。
可选的，对所述第二介质层进行研磨的厚度介于500埃-1000埃之间。
可选的，在所述第一介质层的表面沉积第二介质层之前，所述铜制程平坦化的方法还包括：
在所述第一介质层的表面沉积掺氮的碳化硅层(NDC)。
可选的，采用双大马士革工艺形成所述铜互连结构。
可选的，所述铜互连结构位于一硅衬底上。
可选的，对所述第二介质层进行研磨以磨平所述第二凹陷区之后，所述铜制程平坦化的方法还包括：
在所述第二介质层上沉积第三介质层。
可选的，所述第一介质层、所述第二介质层及第三介质层的材料相同，且均为氧化硅、碳化硅、氮化硅、碳硅氧化合物、碳氮硅化合物中的一种或多种。
可选的，所述第一介质层、所述第二介质层及第三介质层均利用化学气相淀积工艺形成。
本发明提供了一种铜制程平坦化的方法，包括：提供一铜互连结构，所述铜互连结构包括第一介质层及位于第一介质层内的沟槽，所述沟槽内填充有金属铜，所述第一介质层的表面位于所述沟槽外的部分具有第一凹陷区；在所述第一介质层的表面沉积第二介质层，所述第二介质层的表面上对应所述第一凹陷区的位置处具有第二凹陷区；对所述第二介质层进行研磨以磨平所述第二凹陷区。由于对同一材料研磨时研磨速率一致，在研磨后产生凹陷缺陷的第一介质层上沉积第二介质层，并对所述第二介质层进行研磨以磨平凹陷区域，实现了铜和介质层的平坦化，避免了凹陷叠加导致介质层表面产生铜金属残留物等缺陷，进而避免了电学短路的问题。
附图说明
图1为说明凹陷现象产生过程的示意图；
图2为本发明实施例提供的铜制程平坦化的方法的步骤图；
图3为本发明实施例提供的铜互连结构的示意图；
图4为本发明实施例提供的沉积NDC层的结构示意图；
图5为本发明实施例提供的沉积第二介质层的结构示意图；
图6为本发明实施例提供的研磨后第二介质层的结构示意图；
图7为本发明实施例提供的沉积第三介质层的结构示意图；
其中，附图标记为：
10-介质层；20-沟槽；30-通孔；40-凹陷区；
110-第一介质层；120-第二介质层；130-第三介质层；210-沟槽；220-通孔；310-第一凹陷区；320-第二凹陷区；400-衬底；500-掺氮的碳化硅层(NDC)。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图2-图6所示，本实施例提供了一种铜制程平坦化的方法，包括：
步骤S1：提供一铜互连结构，所述铜互连结构包括第一介质层100及位于第一介质层110内的沟槽210，所述沟槽210内填充有金属铜，所述第一介质层110的表面位于所述沟槽210外的区域具有第一凹陷区310；
步骤S2：在所述第一介质层110的表面沉积第二介质层120，所述第二介质层120的表面对应所述第一凹陷区310的位置具有第二凹陷区320；
步骤S3：对所述第二介质层120进行研磨以磨平所述第二凹陷区320。
首先，执行步骤S1，提供一铜互连结构，所述铜互连结构例如为由衬底及设置于衬底上的第一介质层110构成，所述第一介质层110内形成有用于填充铜金属的沟槽210及通孔220。或者所述铜互连结构为通过金属化技术形成于衬底上的多层互连结构中的中间层或顶层，本申请对此不作限制。
本实施例中，如图3所示，所述铜互连结构由衬底400及设置于衬底400上的第一介质层110构成，衬底400可以是单晶或多晶结构的硅或硅锗等，还可以是含有掺杂离子例如N型或者P型掺杂的硅或者硅锗，也可以包括化合物半导体结构，例如碳化硅、磷化铟、砷化镓等，在衬底400上还包括其它各种器件结构，如已形成的有源器件结构和/或无源器件结构。
在形成有器件的衬底400上淀积第一介质层110，所述第一介质层110的材料可以为氧化硅、碳化硅、氮化硅、碳硅氧化合物、碳氮硅化合物中的一种或多种，或者还可以是其它的低k介质，例如有机聚合物、超小型泡沫塑料、包含有机聚合物的硅基绝缘体、掺杂了碳的硅氧化物或者掺杂了氯的硅氧化物。本实施例中，所述第一介质层110为氧化硅。所述第一介质层110可采用化学气相沉积的方向淀积。
采用双大马士革工艺来刻蚀所述第一介质层110直至衬底400上表面，形成用于后续铜互连线的沟槽210及通孔220。具体的，淀积完第一介质层110后，先在电介质层100中采用干法刻蚀，例如等离子体刻蚀工艺，刻蚀出沟槽210和通孔220。在反应室内，刻蚀的方向性可以通过控制等离子源的射频功率和阴极(也就是衬底400)偏压功率来实现。在本实施例中，反应室内通入刻蚀剂气体流量50-400sccm，衬底400温度控制在20℃和90℃之间，腔体压力为4-80mTorr，等离子源射频输出功率50W-2000W。刻蚀剂采用气体混合物，混合气体可以包括比如SF6、CHF3、CF4、氯气C12、氮气N2和氧气O2的混合气体，以及其它惰性气体，例如氢气Ar、氖气Ne、氦气He等等。本实施例中，通孔220的位置比较密集，其对应于衬底400器件密度较高的有源区。沟槽210通常位于非有源区或其它器件密度较低的区域。
然后在通孔220和沟槽210的侧壁和底部沉积例如钽(Ta)、氮化钽(TaN)、钛(Ti)或氮化钛(TiN)等作为扩散阻挡层(图中未示出)。扩散阻挡层可以为单层或叠层结构，本实施例中，扩散阻挡层30的材料优选为钽。然后采用化学气相淀积的方式淀积铜种子层，确保铜种子层必须是均匀的并且没有针孔。之后再淀积金属铜，金属铜的填充可以采用业界通用的物理气相淀积、化学气相淀积或原子层淀积方法实现。最后对淀积的金属铜层进行化学机械平坦化，从而为下道工序做准备。
执行完步骤S1之后，在执行步骤S2之前，所述铜制程平坦化的方法还包括：在所述第一介质层110的表面沉积掺氮的碳化硅层(NDC)500。如图4所示，沉积掺氮的碳化硅层500目的在于作为介质阻挡层来阻止铜金属向介质中扩散。所述掺氮的碳化硅层500可通过化学气相沉积的方式进行沉积。
执行步骤S2，如图5所示，在所述第一介质层110的表面沉积第二介质层120，所述第二介质层120的表面对应所述第一凹陷区310的位置具有第二凹陷区320。所述第二介质层120例如为金属化铜互连结构的顶层的钝化层，或者是金属层之间的介质层，本申请对此不作任何限制。
本实施例中，所述第二介质层120可以是和第一介质层110一样的材质，例如是氧化硅，当然，也可以是其它的材料，本申请亦不作任何限制。所述第一介质层110也可采用化学气相沉积的方向淀积，且所述第二介质层120的厚度介于1000-1500之间。由于第一介质层110表面存在第一缺陷区310，故在淀积第二介质层120时，所述第二介质层120的表面对应所述第一凹陷区310的位置会产生第二凹陷区320，所述第二缺陷区320的最大深度大于第一凹陷区310的最大深度。可以预料的是，如果不进行处理的话，在随着层数的增加。缺陷的叠加将会越来越严重。本实施例中，所述第一凹陷区310被所述第二介质层120所填充，因此不会对铜互连产生影响。
最后执行步骤S3，如图6所示，对所述第二介质层120进行研磨以磨平所述第二凹陷区320。在开始研磨的阶段，研磨头与晶片表面相接触，在研磨期间加入研磨液，通过研磨液，研磨头对晶圆表面施加压力，研磨头和晶圆之间产生的摩擦力作用首先对第二介质层120上高于所述第二凹陷区320的部分进行研磨，降低第二介质层120表面的台阶高度差，将所述高于第二凹陷区320的部分210至与所述第二缺陷的最低点齐平后，第二介质层120表面趋于平坦，如图4所示。通过将第二介质层120进行化学机械平坦化处理消除了凹陷缺陷，避免铜金属残留物的产生，进而避免了电学短路现象的发生。
在执行完步骤S3之后，请参照图7，可继续在平坦后的第二介质层120表面淀积第三介质层130，然后在第三介质层130中刻蚀沟槽210以及通孔220，进而形成另一层的铜互连结构，然后重复步骤S2-S3，对第三介质层130进行化学机械平坦化处理。所述第二介质层120可以是和第一介质层110一样的材质，例如是氧化硅，当然，也可以是其它的材料，本申请亦不作任何限制。
综上，本发明提供了一种铜制程平坦化的方法，包括：提供一铜互连结构，所述铜互连结构包括第一介质层及位于第一介质层内的沟槽，所述沟槽内填充有金属铜，所述第一介质层的表面位于所述沟槽外的部分具有第一凹陷区；在所述第一介质层的表面沉积第二介质层，所述第二介质层的表面上对应所述第一凹陷区的位置处具有第二凹陷区；对所述第二介质层进行研磨以磨平所述第二凹陷区。由于对同一材料研磨时研磨速率一致，在研磨后产生凹陷缺陷的第一介质层上沉积第二介质层，并对所述第二介质层进行研磨以磨平凹陷区域，实现了铜和介质层的平坦化，避免了凹陷叠加导致介质层表面产生铜金属残留物等缺陷，进而避免了电学短路的问题。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种铜制程平坦化的方法，其特征在于，包括：
提供一铜互连结构，所述铜互连结构包括第一介质层及位于第一介质层内的沟槽，所述沟槽内填充有金属铜，所述第一介质层的表面位于所述沟槽外的部分具有第一凹陷区；
在所述第一介质层的表面沉积第二介质层，所述第二介质层的表面上对应所述第一凹陷区的位置处具有第二凹陷区；
对所述第二介质层进行研磨以磨平所述第二凹陷区。
2.如权利要求1所述的铜制程平坦化的方法，其特征在于，所述第二凹陷区的最大深度大于所述第一凹陷区的最大深度。
3.如权利要求1所述的铜制程平坦化的方法，其特征在于，所述第二介质层的厚度介于1000埃-1500埃之间。
4.如权利要求3所述的铜制程平坦化的方法，其特征在于，对所述第二介质层进行研磨的厚度介于500埃-1000埃之间。
5.如权利要求1所述的铜制程平坦化的方法，其特征在于，在所述第一介质层的表面沉积第二介质层之前，所述铜制程平坦化的方法还包括：
在所述第一介质层的表面沉积掺氮的碳化硅层(NDC)。
6.如权利要求1所述的铜制程平坦化的方法的制造工艺，其特征在于，采用双大马士革工艺形成所述铜互连结构。
7.如权利要求1所述的铜制程平坦化的方法的制造工艺，其特征在于，所述铜互连结构位于一硅衬底上。
8.如权利要求1所述的铜制程平坦化的方法的制造工艺，其特征在于，对所述第二介质层进行研磨以磨平所述第二凹陷区之后，所述铜制程平坦化的方法还包括：
在所述第二介质层上沉积第三介质层。
9.如权利要求8所述的铜制程平坦化的方法，其特征在于，所述第一介质层、所述第二介质层及第三介质层的材料相同，且均为氧化硅、碳化硅、氮化硅、碳硅氧化合物、碳氮硅化合物中的一种或多种。
10.如权利要求1所述的铜制程平坦化的方法，其特征在于，所述第一介质层、所述第二介质层及第三介质层均利用化学气相淀积工艺形成。
CN202010870921.9A 2020-08-26 2020-08-26 铜制程平坦化的方法 Pending CN111968911A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010870921.9A CN111968911A (zh) 2020-08-26 2020-08-26 铜制程平坦化的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010870921.9A CN111968911A (zh) 2020-08-26 2020-08-26 铜制程平坦化的方法

Publications (1)

Publication Number Publication Date
CN111968911A true CN111968911A (zh) 2020-11-20

Family

ID=73390539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010870921.9A Pending CN111968911A (zh) 2020-08-26 2020-08-26 铜制程平坦化的方法

Country Status (1)

Country Link
CN (1) CN111968911A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447589A (zh) * 2021-02-01 2021-03-05 晶芯成(北京)科技有限公司 半导体器件及其制作方法
WO2023004893A1 (zh) * 2021-07-27 2023-02-02 长鑫存储技术有限公司 一种半导体结构的制备方法、半导体结构和半导体存储器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239022B1 (en) * 1999-06-29 2001-05-29 Samsung Electronics Co., Ltd. Method of fabricating a contact in a semiconductor device
KR20040032052A (ko) * 2002-10-01 2004-04-14 가부시키가이샤 후지미 인코포레이티드 연마용 조성물
US20050009339A1 (en) * 2003-07-09 2005-01-13 Park Sang Kyun Method of forming copper wiring in semiconductor device
CN102496598A (zh) * 2011-12-30 2012-06-13 上海集成电路研发中心有限公司 一种去除铜互连中阻挡层残留的方法
CN102615584A (zh) * 2011-01-31 2012-08-01 中芯国际集成电路制造(上海)有限公司 一种化学机械研磨的方法
CN103165412A (zh) * 2013-03-15 2013-06-19 上海华力微电子有限公司 晶圆表面凹陷缺陷的处理方法
CN104134629A (zh) * 2014-08-15 2014-11-05 上海华力微电子有限公司 降低集成电路rc延迟的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239022B1 (en) * 1999-06-29 2001-05-29 Samsung Electronics Co., Ltd. Method of fabricating a contact in a semiconductor device
KR20040032052A (ko) * 2002-10-01 2004-04-14 가부시키가이샤 후지미 인코포레이티드 연마용 조성물
US20050009339A1 (en) * 2003-07-09 2005-01-13 Park Sang Kyun Method of forming copper wiring in semiconductor device
CN102615584A (zh) * 2011-01-31 2012-08-01 中芯国际集成电路制造(上海)有限公司 一种化学机械研磨的方法
CN102496598A (zh) * 2011-12-30 2012-06-13 上海集成电路研发中心有限公司 一种去除铜互连中阻挡层残留的方法
CN103165412A (zh) * 2013-03-15 2013-06-19 上海华力微电子有限公司 晶圆表面凹陷缺陷的处理方法
CN104134629A (zh) * 2014-08-15 2014-11-05 上海华力微电子有限公司 降低集成电路rc延迟的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447589A (zh) * 2021-02-01 2021-03-05 晶芯成(北京)科技有限公司 半导体器件及其制作方法
WO2023004893A1 (zh) * 2021-07-27 2023-02-02 长鑫存储技术有限公司 一种半导体结构的制备方法、半导体结构和半导体存储器

Similar Documents

Publication Publication Date Title
JP5220398B2 (ja) 電子構造の製造方法
US6350694B1 (en) Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials
US6235633B1 (en) Method for making tungsten metal plugs in a polymer low-K intermetal dielectric layer using an improved two-step chemical/mechanical polishing process
US6972253B2 (en) Method for forming dielectric barrier layer in damascene structure
US6913994B2 (en) Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
WO1989005038A1 (en) Improved planarization process
KR20000023003A (ko) 반도체 기판의 표면 평탄화 처리 방법 및 절연층에서의 전도 플러그 생성 처리 방법
US6908863B2 (en) Sacrificial dielectric planarization layer
US10832946B1 (en) Recessed interconnet line having a low-oxygen cap for facilitating a robust planarization process and protecting the interconnect line from downstream etch operations
US6717265B1 (en) Treatment of low-k dielectric material for CMP
CN111968911A (zh) 铜制程平坦化的方法
CA2456225A1 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
US6455430B2 (en) Method of embedding contact hole by damascene method
CN115632039A (zh) 半导体结构的制备方法
KR20010082972A (ko) 반도체 장치의 배선 및 이의 제조 방법
KR100419021B1 (ko) 반도체소자의 구리 배선 제조방법
US7172963B2 (en) Manufacturing method of semiconductor integrated circuit device that includes chemically and mechanically polishing two conductive layers using two polishing pads that have different properties
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
US6809032B1 (en) Method and apparatus for detecting the endpoint of a chemical-mechanical polishing operation using optical techniques
US7288487B1 (en) Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure
TWI704607B (zh) 形成鈷接觸模組之方法及藉此形成之鈷接觸模組
JP2005340601A (ja) 半導体装置の製造方法及び半導体装置
KR100714049B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR102537739B1 (ko) 금속층 평탄화에서의 결함 제거를 위한 이온 주입 프로세스
US20240006233A1 (en) Semiconductor device including a self-formed barrier metal layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201120

RJ01 Rejection of invention patent application after publication