DE102011056669B4 - Verfahren zum Definieren einer Trennstruktur in einem Halbleiterbauelement - Google Patents

Verfahren zum Definieren einer Trennstruktur in einem Halbleiterbauelement Download PDF

Info

Publication number
DE102011056669B4
DE102011056669B4 DE102011056669.4A DE102011056669A DE102011056669B4 DE 102011056669 B4 DE102011056669 B4 DE 102011056669B4 DE 102011056669 A DE102011056669 A DE 102011056669A DE 102011056669 B4 DE102011056669 B4 DE 102011056669B4
Authority
DE
Germany
Prior art keywords
layer
features
mask
photoresist layer
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011056669.4A
Other languages
English (en)
Other versions
DE102011056669A1 (de
Inventor
Henning Haffner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011056669A1 publication Critical patent/DE102011056669A1/de
Application granted granted Critical
Publication of DE102011056669B4 publication Critical patent/DE102011056669B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren Folgendes aufweist:Abscheiden (102) einer ersten Materialschicht (204) über einem Halbleitersubstrat (202);Abscheiden (104) einer Maskenmaterialschicht (206) über der ersten Materialschicht (204);Abscheiden (106) einer ersten Fotolackschicht (208) über der Maskenmaterialschicht (206);Belichten (108) der ersten Fotolackschicht (208) unter Verwendung einer ersten Maske, um die erste Fotolackschicht (208) zu strukturieren;Entwickeln (110) und Spülen der ersten Fotolackschicht (208), um erste Abschnitte der Maskenmaterialschicht (206) zu exponieren;Ätzen (112) der exponierten ersten Abschnitte der Maskenmaterialschicht (206), wodurch mehrere erste und zweite Strukturmerkmale und Trennstrukturen zwischen den ersten Strukturmerkmalen ausgebildet werden, wobei die ersten Strukturmerkmale Strukturen für das Halbleiterbauelement aufweisen und die zweiten Strukturmerkmale Belichtungshilfestrukturmerkmale aufweisen;Ablösen (114) der ersten Fotolackschicht (208);Abscheiden (116) einer zweiten Fotolackschicht (210) über der geätzten Maskenmaterialschicht;Belichten (118) der zweiten Fotolackschicht (210) unter Verwendung einer zweiten Maske, um die zweite Fotolackschicht (210) zu strukturieren;Entwickeln (120) und Spülen der zweiten Fotolackschicht (210), um zweite Abschnitte der geätzten Maskenmaterialschicht zu exponieren;Ätzen (122) der exponierten zweiten Abschnitte der geätzten Maskenmaterialschicht, wodurch die zweiten Strukturmerkmale entfernt werden und die Trennstrukturen zwischen den ersten Strukturmerkmalen weiter definiert werden, sodass die Auflösung zwischen den ersten Strukturmerkmalen verbessert wird;Ablösen (124) der zweiten Fotolackschicht (210); undÄtzen (126) exponierter Abschnitte der ersten Materialschicht (204), um die Struktur der Maskenmaterialschicht (206) zu der ersten Materialschicht (204) zu übertragen.

Description

  • Halbleiterbauelemente werden in einer Vielzahl von elektronischen Anwendungen verwendet, wie etwa Computern, Mobiltelefonen, PC-Geräten und vielen anderen Anwendungen. Geräte im Heimbereich, in der Industrie und in der Kraftfahrzeugtechnik, die in der Vergangenheit nur mechanische Komponenten umfassten, weisen nun elektronische Teile auf, die Halbleiterbauelemente enthalten.
  • Halbleiterbauelemente werden hergestellt, indem viele verschiedene Arten von Materialschichten über einem Halbleiterwerkstück oder einem -wafer abgeschieden und die verschiedenen Materialschichten unter Verwendung von unter anderem Lithographie strukturiert werden. Die Materialschichten umfassen in der Regel dünne Filme aus leitenden, halbleitenden und isolierenden Materialien, die strukturiert und geätzt werden, um integrierte Schaltungen (IC) auszubilden. Auf einem einzelnen Die oder Chip können viele Transistoren, Speichereinrichtungen, Schalter, Leitungen, Dioden, Kondensatoren, Logikschaltungen und andere Elektronikkomponenten ausgebildet werden.
  • In der Halbleiterindustrie existiert ein Trend in Richtung des Reduzierens der Größe von Strukturmerkmalen, das heißt der Schaltungen, Elemente, Leitungen und Vias von Halbleiterbauelementen, um die Leistung der Halbleiterbauelemente zu erhöhen, aber auch um die Herstellungskosten zu reduzieren. Im Laufe der Zeit hat die kleinste Strukturmerkmalsgröße von Halbleiterbauelementen stetig abgenommen. Mit der Verkleinerung von Strukturmerkmalen von Halbleiterbauelementen wird es jedoch aufgrund der Brechung und anderer Effekte, die während eines Lithographieprozesses auftreten, schwieriger, die verschiedenen Materialschichten zu strukturieren.
  • Beispielsweise können Schlüsselmetriken wie etwa Auflösung und Schärfentiefe der Abbildungssysteme beim Strukturieren von Strukturmerkmalen mit kleinen Abmessungen leiden.
  • Deshalb wurden innovative Prozesslösungen entwickelt, die einige jener Beschränkungen überwinden. Viele derartige Prozesslösungen interagieren jedoch auch mit nachfolgenden Schritten und können andere, gleichermaßen wichtige Faktoren verschlechtern. Beispielsweise können sich Prozessmodifikationen, die beim Belichten von kleinsten Strukturmerkmalen während der Lithographieschritte erfolgen, sich ernsthaft auf die Transistorleistung oder die Produktausbeute auswirken.
  • Aus diesen und weiteren Gründen besteht ein Bedarf an der vorliegenden Erfindung.
  • Aus US 2009 / 0 079 005 A1 ist ein Verfahren zum Herstellen eines Halbleiterbauelements bekannt, wobei in einem ersten Strukturierungsschritt erste und zweite Strukturmerkmale in einer ersten Region und einer zweiten Region ausgebildet werden, wobei die ersten Strukturmerkmale Gate-Elektroden aufweisen und die zweiten Strukturmerkmale Dummy-Elektroden aufweisen und wobei die zweiten Strukturmerkmale in einem zweiten Strukturierungsschritt in der zweiten Region zumindest teilweise entfernt werden und in der ersten Region erhalten bleiben. Aus US 2009 / 0 081 563 A1 ist ein Verfahren zum Herstellen eines Halbleiterbauelements bekannt, wobei in einem ersten Strukturierungsschritt erste und zweite Strukturmerkmale ausgebildet werden, wobei die ersten Strukturmerkmale Strukturen für das Halbleiterbauelement aufweisen und die zweiten Strukturmerkmale Belichtungshilfestrukturmerkmale aufweisen und wobei die zweiten Strukturmerkmale in einem zweiten Strukturierungsschritt entfernt werden. Aus US 2009 / 0 181 330 A1 ist ein Verfahren zum Herstellen eines Halbleiterbauelements bekannt, wobei in einem ersten Strukturierungsschritt eine erste Struktur, die erste und zweite Unterstrukturen aufweist, in einer Maskenschicht („hard mask“) ausgebildet wird, wobei eine Fotolackschicht über der Maskenschicht und der freigelegten Materialschicht in einer zweiten Struktur derart strukturiert wird, dass die zweite Struktur über der zweiten Unterstruktur und nicht über der ersten Unterstruktur der ersten Struktur angeordnet ist, und wobei in einem zweiten Strukturierungsschritt die erste Struktur und die zweite Struktur in die Materialschicht übertragen werden.
  • Ein Beispiel kann ein Verfahren zum Herstellen eines Halbleiterbauelements bereitstellen. Das Verfahren beinhaltet das Abscheiden einer Materialschicht über einem Halbleitersubstrat und Verwenden einer ersten Maske in einem ersten Belichtungs-/Strukturierungsprozess zum Strukturieren der Materialschicht, wodurch mehrere erste und zweite Strukturmerkmale ausgebildet werden. Die ersten Strukturmerkmale beinhalten Strukturen für das Halbleiterbauelement, und die zweiten Strukturmerkmale beinhalten Belichtungshilfestrukturmerkmale. Das Verfahren beinhaltet das Verwenden einer zweiten Maske in einem zweiten Belichtungs-/Strukturierungsprozess, um die zweiten Strukturmerkmale effektiv von der Materialschicht zu entfernen und mindestens eine Trennstruktur zwischen zwei ersten Strukturmerkmalen zu definieren.
  • In einem Beispiel können die ersten Strukturmerkmale erste Linien aufweisen und die zweiten Strukturmerkmale können zweite Linien parallel zu den ersten Linien aufweisen.
  • In noch einem Beispiel kann die Trennstruktur einen Raum zwischen zwei ersten Linien aufweisen.
  • In noch einem Beispiel können die ersten Strukturmerkmale erste Gräben aufweisen und die zweiten Strukturmerkmale können zweite Gräben parallel zu den ersten Gräben aufweisen.
  • In noch einem Beispiel kann die Trennstruktur eine Linie zwischen zwei ersten Gräben aufweisen.
  • In noch einem Beispiel kann die Materialschicht eine Polyleiterschicht, eine Metallschicht oder eine Isolatorschicht für einen Metall-Damaszener-Prozess aufweisen.
  • In noch einem Beispiel kann das Verwenden der ersten Maske zum Strukturieren der Materialschicht dadurch die mehreren ersten Strukturmerkmale mit durch einen ersten Abschnitt der Materialschicht verbundenen mindestens zwei ersten Strukturmerkmale bilden, und das Verwenden der zweiten Maske zum Definieren der mindestens einen Trennstruktur zwischen zwei ersten Strukturmerkmalen kann das Verwenden der zweiten Maske zum Definieren der mindestens einen Trennstruktur in dem ersten Abschnitt der Materialschicht verwenden.
  • In noch einem Beispiel kann die Materialschicht unter Verwendung von mehr als zwei Belichtungs-/Strukturierungsprozessen strukturiert werden.
  • In verschiedenen Beispielen kann ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt werden. Das Verfahren kann Folgendes aufweisen: Abscheiden einer Materialschicht über einem Halbleitersubstrat; Verwenden einer ersten Maske in einem ersten Belichtungs-/Strukturierungsprozess, um die Materialschicht zu strukturieren, um dadurch mehrere erste und zweite Strukturmerkmale auszubilden und um mindestens eine Trennstruktur zwischen mindestens zwei ersten Strukturmerkmalen zu definieren, wobei die ersten Strukturmerkmale Strukturen für das Halbleiterbauelement aufweisen und die zweiten Strukturmerkmale Belichtungshilfestrukturmerkmale aufweisen; und Verwenden einer zweiten Maske in einem zweiten Belichtungs-/Strukturierungsprozess, um die zweiten Strukturmerkmale effektiv von der ersten Materialschicht zu entfernen und um weiterhin die mindestens eine Trennstruktur zu definieren.
  • In einem Beispiel kann die erste Materialschicht eine Polyleiterschicht, eine Metallschicht oder eine Isolatorschicht für einen Metall-Damaszener-Prozess aufweisen.
  • In noch einem Beispiel können die ersten Strukturmerkmale erste Linien aufweisen und die zweiten Strukturmerkmale können zweite Linien parallel zu den ersten Linien aufweisen.
  • In noch einem Beispiel kann die Trennstruktur einen Raum zwischen zwei ersten Linien aufweisen.
  • In noch einem Beispiel können die ersten Strukturmerkmale erste Gräben aufweisen und die zweiten Strukturmerkmale können zweite Gräben parallel zu den ersten Gräben aufweisen.
  • In noch einem Beispiel kann die Trennstruktur eine Linie zwischen zwei ersten Gräben aufweisen.
  • In noch einem Beispiel kann die Materialschicht unter Verwendung von mehr als zwei Belichtungs-/Strukturierungsprozessen strukturiert werden.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt. Das Verfahren kann Folgendes aufweisen: Abscheiden einer ersten Materialschicht über einem Halbleitersubstrat; Abscheiden einer Maskenmaterialschicht über der ersten Materialschicht; Abscheiden einer ersten Fotolackschicht über der Maskenmaterialschicht; Belichten der ersten Fotolackschicht unter Verwendung einer ersten Maske, um die erste Fotolackschicht zu strukturieren; Entwickeln und Spülen der ersten Fotolackschicht, um erste Abschnitte der Maskenmaterialschicht zu exponieren; Ätzen der exponierten ersten Abschnitte der Maskenmaterialschicht, um dadurch mehrere erste und zweite Strukturmerkmale und Trennstrukturen, wie beispielsweise Räume, zwischen den ersten Strukturmerkmalen auszubilden, wobei die ersten Strukturmerkmale Strukturen für das Halbleiterbauelement umfassen und die zweiten Strukturmerkmale Belichtungshilfestrukturmerkmale aufweisen; Ablösen der ersten Fotolackschicht; Abscheiden einer zweiten Fotolackschicht über der geätzten Maskenmaterialschicht; Belichten der zweiten Fotolackschicht unter Verwendung einer zweiten Maske, um die zweite Fotolackschicht zu strukturieren; Entwickeln und Spülen der zweiten Fotolackschicht, um zweite Abschnitte der geätzten Maskenmaterialschicht zu exponieren; Ätzen der exponierten zweiten Abschnitte der geätzten Maskenmaterialschicht, wodurch die zweiten Strukturmerkmale entfernt werden und die Trennstrukturen zwischen den ersten Strukturmerkmalen weiter definiert werden, sodass die Auflösung zwischen den ersten Strukturmerkmalen verbessert wird; Ablösen der zweiten Fotolackschicht; und Ätzen exponierter Abschnitt der ersten Materialschicht, um die Struktur der Maskenmaterialschicht zu der ersten Materialschicht zu übertragen.
  • In einer Ausgestaltung kann die erste Materialschicht eine Polyleiterschicht, eine Metallschicht oder eine Isolatorschicht für einen Metall-Damaszener-Prozess aufweisen.
  • In einer Ausgestaltung kann die Trennstrukturen Räume oder Linien aufweisen.
  • In einer Ausgestaltung kann das Ätzen der exponierten zweiten Abschnitte der geätzten Maskenmaterialschicht ferner das Entfernen von Linienende-Verlängerungen der ersten Strukturmerkmale aufweisen.
  • In verschiedenen Beispielen kann ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt werden. Das Verfahren kann Folgendes aufweisen: Abscheiden einer ersten Materialschicht über einem Halbleitersubstrat; Abscheiden einer Maskenmaterialschicht über der ersten Materialschicht; Abscheiden einer ersten Fotolackschicht über der Maskenmaterialschicht; Belichten der ersten Fotolackschicht unter Verwendung einer ersten Maske, um die erste Fotolackschicht zu strukturieren; Entwickeln und Spülen der ersten Fotolackschicht, um erste Abschnitte der Maskenmaterialschicht zu exponieren; Ätzen der exponierten ersten Abschnitte der Maskenmaterialschicht, um dadurch mehrere erste und zweite Strukturmerkmale auszubilden, wobei die ersten Strukturmerkmale Strukturen für das Halbleiterbauelement aufweisen und die zweiten Strukturmerkmale Belichtungshilfestrukturmerkmale aufweisen; Ablösen der ersten Fotolackschicht; Abscheiden einer zweiten Fotolackschicht über der geätzten Maskenmaterialschicht und exponierten Abschnitte der ersten Materialschicht; Belichten der zweiten Fotolackschicht unter Verwendung einer zweiten Maske, um die zweite Fotolackschicht zu strukturieren; Entwickeln und Spülen der zweiten Fotolackschicht, um zweite Abschnitte der Maskenmaterialschicht und Abschnitte der ersten Materialschicht zu exponieren; Ätzen der exponierten Abschnitte der ersten Materialschicht, wodurch die ersten Strukturmerkmale und mindestens eine Linie zwischen den ersten Strukturmerkmalen in der ersten Materialschicht ausgebildet werden, wobei die zweiten Strukturmerkmale Belichtungshilfestrukturmerkmale aufweisen, die vor dem Ätzen geschützt sind; Ablösen der zweiten Fotolackschicht; und Ablösen der Maskenmaterialschicht.
  • In einem Beispiel kann die erste Materialschicht eine Polyleiterschicht, eine Metallschicht oder eine Isolatorschicht für einen Metall-Damaszener-Prozess aufweisen.
  • In verschiedenen Beispielen kann ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt werden. Das Verfahren kann Folgendes aufweisen: Abscheiden einer ersten Materialschicht über einem Halbleitersubstrat; Abscheiden einer Maskenmaterialschicht über der ersten Materialschicht; Abscheiden einer ersten Fotolackschicht über der Maskenmaterialschicht; Belichten der ersten Fotolackschicht unter Verwendung einer ersten Maske, um die erste Fotolackschicht zu strukturieren; Entwickeln und Spülen der ersten Fotolackschicht, um erste Abschnitte der Maskenmaterialschicht zu exponieren; Ätzen der exponierten ersten Abschnitte der Maskenmaterialschicht, um dadurch mehrere erste Strukturmerkmale und mindestens einen Raum zwischen den ersten Strukturmerkmalen auszubilden; Ablösen der ersten Fotolackschicht; Abscheiden einer zweiten Fotolackschicht über der geätzten Maskenmaterialschicht; Belichten der zweiten Fotolackschicht unter Verwendung einer zweiten Maske, um die zweite Fotolackschicht zu strukturieren, wobei die zweite Maske Strukturen für das Halbleiterbauelement und Belichtungshilfestrukturmerkmale enthält; Entwickeln und Spülen der zweiten Fotolackschicht, um zweite Abschnitte der geätzten Maskenmaterialschicht zu exponieren; Ätzen der exponierten zweiten Abschnitte der geätzten Maskenmaterialschicht, wodurch die Strukturen für das Halbleiterbauelement ausgebildet werden; Ablösen der zweiten Fotolackschicht; und Ätzen exponierter Abschnitt der ersten Materialschicht, um die Struktur der Maskenmaterialschicht zu der ersten Materialschicht zu übertragen.
  • In einem Beispiel kann die erste Materialschicht eine Polyleiterschicht, eine Metallschicht oder eine Isolatorschicht für einen Metall-Damaszener-Prozess aufweisen.
  • In verschiedenen Beispielen kann ein Verfahren zum Herstellen eines Halbleiterbauelements bereitgestellt werden. Das Verfahren kann Folgendes aufweisen: Abscheiden einer ersten Materialschicht über einem Halbleitersubstrat; Abscheiden einer Maskenmaterialschicht über der ersten Materialschicht; Abscheiden einer ersten Fotolackschicht über der Maskenmaterialschicht; Belichten der ersten Fotolackschicht unter Verwendung einer ersten Maske, um die erste Fotolackschicht zu strukturieren; Entwickeln und Spülen der ersten Fotolackschicht, um erste Abschnitte der Maskenmaterialschicht zu exponieren; Ätzen der exponierten ersten Abschnitte der Maskenmaterialschicht, um dadurch mehrere erste Strukturmerkmale und mindestens eine Linie zwischen den ersten Strukturmerkmalen auszubilden; Ablösen der ersten Fotolackschicht; Abscheiden einer zweiten Fotolackschicht über der geätzten Maskenmaterialschicht; Belichten der zweiten Fotolackschicht unter Verwendung einer zweiten Maske, um die zweite Fotolackschicht zu strukturieren, wobei die zweite Maske Strukturen für das Halbleiterbauelement und Belichtungshilfestrukturmerkmale enthält; Entwickeln und Spülen der zweiten Fotolackschicht, um zweite Abschnitte der Maskenmaterialschicht und Abschnitte der ersten Materialschicht zu exponieren; Ätzen der exponierten zweiten Abschnitte der Maskenmaterialschicht und der exponierten Abschnitte der ersten Materialschicht, um dadurch die Strukturen für das Halbleiterbauelement in der ersten Materialschicht und die zweiten Strukturmerkmale, aufweisend Belichtungshilfestrukturmerkmale, in der Maskenmaterialschicht auszubilden; Ablösen der zweiten Fotolackschicht; und Ablösen der Maskenmaterialschicht.
  • In einem Beispiel kann die erste Materialschicht eine Kontaktschicht, eine Viaschicht oder eine Isolatorschicht für einen Metall-Damaszener-Prozess aufweisen.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sie sind in diese Patentschrift aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden.
  • Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
    • 1 ist ein Flussdiagramm, das eine Ausführungsform eines Verfahrens zum Herstellen eines Halbleiterbauelements unter Verwendung eines doppelten Strukturierungsprozesses darstellt.
    • 2A zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafers mit einem Substrat, einer ersten Materialschicht, einer Maskenmaterialschicht und einer ersten Fotolackschicht.
    • 2B zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer mit dem Substrat, der ersten Materialschicht, der Maskenmaterialschicht und der ersten Fotolackschicht nach dem Belichten der ersten Fotolacksicht unter Verwendung einer ersten Maske.
    • 2C zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer mit dem Substrat, der ersten Materialschicht, der Maskenmaterialschicht und der ersten Fotolackschicht nach dem Entwickeln und Spülen der ersten Fotolacksicht und Ätzen der Maskenmaterialschicht.
    • 2D zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer mit dem Substrat, der ersten Materialschicht und der Maskenmaterialschicht nach dem Ablösen der ersten Fotolackschicht.
    • 2E zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer mit dem Substrat, der ersten Materialschicht, der Maskenmaterialschicht und einer zweiten Fotolackschicht.
    • 2F zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer mit dem Substrat, der ersten Materialschicht, der Maskenmaterialschicht und der zweiten Fotolackschicht nach dem Belichten der zweiten Fotolacksicht unter Verwendung einer zweiten Maske.
    • 2G zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer mit dem Substrat, der ersten Materialschicht, der Maskenmaterialschicht und der zweiten Fotolackschicht nach dem Entwickeln und Spülen der zweiten Fotolacksicht und Ätzen der Maskenmaterialschicht.
    • 2H zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer mit dem Substrat, der ersten Materialschicht und der Maskenmaterialschicht nach dem Ablösen der zweiten Fotolackschicht.
    • 21 zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer mit dem Substrat, der ersten Materialschicht und der Maskenmaterialschicht nach dem Ätzen der ersten Materialschicht.
    • 2J zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer mit dem Substrat und der ersten Materialschicht nach dem Entfernen der Maskenmaterialschicht.
    • 3 zeigt eine Draufsicht auf eine Ausführungsform einer Materialschicht eines Halbleiterbauelements.
    • 4 zeigt eine Draufsicht auf eine Ausführungsform einer Materialschicht eines Halbleiterwafer mit Bauelementstrukturmerkmalen, Druckhilfestrukturmerkmalen und Linienende-Verlängerungen. 5 zeigt eine Draufsicht auf eine Ausführungsform einer Materialschicht eines Halbleiterwafers, wobei ein geschnittener Maskenbereich angegeben ist.
    • 6 ist ein Diagramm, das eine Ausführungsform eines ersten Maskenlayouts zeigt, mit dem Bauelementstrukturmerkmale, Druckhilfestrukturmerkmale und Linienende-Verlängerungen strukturiert werden.
    • 7 ist ein Diagramm, das eine Ausführungsform eines zweiten Maskenlayouts zeigt, mit dem die Druckhilfestrukturmerkmale und Linienende-Verlängerungen entfernt werden.
    • 8 zeigt eine Draufsicht auf eine Ausführungsform einer Materialschicht eines Halbleiterwafer, wobei ein geschnittener Maskenbereich angegeben ist.
    • 9 ist ein Diagramm, das eine Ausführungsform eines ersten Maskenlayouts zeigt, mit dem Bauelementstrukturmerkmale, Druckhilfestrukturmerkmale und Linienende-Verlängerungen strukturiert werden.
    • 10 ist ein Diagramm, das eine Ausführungsform eines zweiten Maskenlayouts zeigt, mit dem die Druckhilfestrukturmerkmale und Linienende-Verlängerungen entfernt werden und eine Öffnung in der Materialschicht des Halbleiterwafer definiert wird.
    • 11 zeigt eine Draufsicht auf eine weitere Ausführungsform einer Materialschicht eines Halbleiterwafer, wobei ein geschnittener Maskenbereich angegeben ist.
    • 12 ist ein Diagramm, das eine weitere Ausführungsform eines ersten Maskenlayouts zeigt, mit dem Bauelementstrukturmerkmale, Druckhilfestrukturmerkmale und Linienende-Verlängerungen strukturiert werden.
    • 13 ist ein Diagramm, das eine weitere Ausführungsform eines zweiten Maskenlayouts zeigt, mit dem die Druckhilfestrukturmerkmale und Linienende-Verlängerungen entfernt werden und eine Öffnung in der Materialschicht des Halbleiterwafer definiert wird.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite“, „Unterseite“, „Vorderseite“, „Rückseite“, „vorderer“, „hinterer“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend.
  • Es versteht sich, dass die Strukturmerkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Ausführungsformen stellen ein Verfahren bereit zum Transferieren kleiner, halb isolierter und isolierter Lackräume, wie sie nach Design auf einem Halbleiterwafer gezeichnet wurden, durch Öffnen der Lackräume mit der zweiten oder einer nachfolgenden Belichtung eines doppelten oder mehrfachen Belichtungs-/Strukturierungsprozesses. Die kleinen Lackräume befinden sich in der Regel bei oder nahe an der Auflösungsgrenze des Belichtungssystems. Das Öffnen der Lackräume mit dem zweiten oder nachfolgenden Belichtungs-/Strukturierungsprozess erfolgt anstelle des oder zusätzlich zu dem Öffnen der Lackräume mit dem ersten Belichtungs-/Strukturierungsprozess des doppelten oder mehrfachen Belichtungs-/Strukturierungsprozesses. Durch Öffnen der kleinen Lackräume mit der zweiten oder nachfolgenden Belichtung wird die Transferrobustheit (das heißt das Prozessfenster) der Lackräume verbessert. Bei anderen Ausführungsformen werden der erste Belichtungs-/Strukturierungsprozess und der zweite oder nachfolgende Belichtungs-/Strukturierungsprozess vertauscht, um die kleinen Lackräume zu öffnen.
  • Ausführungsformen lassen sich auch auf das Ausbilden von Lackgräben mit einer Lacklinie zwischen Grabenöffnungen anwenden. Das oben beschriebene Verfahren wird angewendet, aber anstatt Material mit dem zweiten oder nachfolgenden Belichtungs-/Strukturierungsprozess zu entfernen, erfolgt das Gegenteil und zusätzliches abgeschiedenes Füllmaterial wird davor geschützt, in dem zweiten oder nachfolgenden Belichtungs-/Strukturierungsprozess wieder entfernt zu werden.
  • Während der Lithographie stellt ein als Nahwirkung bezeichnetes Phänomen eine Hauptherausforderung beim Transferieren von Strukturen dar. Nahwirkungen führen zu einer Variation der Linienbreite von Strukturen je nach der Nähe eines Strukturmerkmals zu anderen Strukturmerkmalen. Nahwirkungen entstehen beispielsweise bei der Bildgebung, bei der Lackstrukturierung oder bei dem nachfolgenden Transferieren der Struktur wie etwa während des Ätzens. Die Größe der Wirkung hängt in der Regel von der Nähe oder Nahheit der beiden auf der Maske vorliegenden Strukturmerkmale ab. Nahwirkungen können sich jedoch auf größere Entfernungen erstrecken, die insbesondere für Ätzprozesse bis zu mehreren Mikrometern gehen.
  • Einer der Gründe für die beobachteten Nahwirkungen ergibt sich aus der optischen Brechung. Somit interagieren benachbarte Strukturmerkmale miteinander und erzeugen strukturabhängige Variationen. Für die lithographische Belichtung beispielsweise sind eng beabstandete dunkle Strukturmerkmale (zum Beispiel dicht gepackte Gateelektroden) im Allgemeinen in einem positiven Lack breiter als breit beabstandete Strukturmerkmale (zum Beispiel isolierte Gateelektroden), wenngleich sie auf einer Lithographiemaske die gleiche Abmessung aufweisen. Analog gilt während der Ätzprozesse das Gegenteil, und somit werden eng beabstandete Strukturmerkmale im Allgemeinen kleiner als weit beabstandete Strukturmerkmale transferiert. Bei vielen Halbleiterbauelementdesigns ist es wichtig, dass Strukturmerkmale über einer Oberfläche eines Wafers hinweg vorhersagbare Abmessungen besitzen, damit die gewünschte Bauelementleistung erzielt wird.
  • Um solche Nahwirkungen zu kompensieren, können optische Nahbereichkorrekturen (OPC - Optical Proximity Corrections) auf Maskenlayouts von lithographischen Fotomasken angewendet werden, was das Verstellen der Breiten oder Längen der Linien auf der Maske beinhalten kann. Fortgeschrittene Verfahren der OPC korrigieren die Eckenrundung und einen allgemeinen Verlust an Formtreue bei der Gestalt von Strukturmerkmalen, indem den Strukturen kleine sekundäre Strukturen, als Serifen bezeichnet, hinzugefügt werden.
  • Zusätzlich werden auch Hilfsstrukturmerkmale unterhalb der Auflösungsgrenze, auch als Streubalken („Scatterbars“) bezeichnet, hinzugefügt, wobei es sich um Strukturmerkmale handelt, die auf der Maske ausgebildet sind, aber nicht strukturiert oder belichtet werden. Hilfsstrukturmerkmale unterhalb der Auflösungsgrenze umfassen beispielsweise in der Regel mehrere Linien, die signifikant dünner sind als die kleinste strukturierbare Breite oder Auflösung des Belichtungssystems. Diese Hilfsstrukturmerkmale ändern effektiv die Strukturdichte und helfen, die Schärfentiefe des Belichtungssystems zu verbessern. Folglich verbessern diese Hilfsstrukturmerkmale das Belichten von Strukturmerkmalen unterschiedlicher Dichte, beispielsweise zwischen isolierten und dichten Linien.
  • Die Verwendung von Streubalken wird jedoch zunehmend schwierig in der Implementierung. Beispielsweise muss die Breite der Streubalken signifikant geringer sein als die kritische Abmessung des kleinsten Strukturmerkmals, um das Belichten zu vermeiden. Durch das Schrumpfen der kritischen Abmessung schrumpfen auch die Breiten von Streubalken, wodurch die Schwierigkeit, diese Strukturmerkmale in die Maske zu integrieren, sowie ihre nachfolgende Untersuchung und Reparaturen zunimmt.
  • Weiterhin führt das Strukturieren von ständig schrumpfenden kleinsten Strukturmerkmalen und insbesondere von Rasterabständen zu aggressiven Vergrößerungen bei der numerischen Apertur des Lithographiesystems. Wenngleich eine höhere numerische Apertur die Auflösung steigert, verschlechtert sich die Schärfentiefe erheblich. Folglich reicht die Aufnahme von Hilfsstrukturmerkmalen unterhalb der Auflösungsgrenze nicht aus, um die Schärfentiefe auf einen vernünftigen Bereich zu verbessern, der sich für die Herstellung von zukünftigen Halbleiterknoten eignet. Weitere Verbesserungen an der Schärfentiefe können jedoch vorgenommen werden, wenn gestattet wird, dass die Hilfsstrukturmerkmale unterhalb der Auflösungsgrenze belichtet werden. Solche Strukturmerkmale, auch als Druckhilfestrukturmerkmale bezeichnet, werden nun untersucht.
  • Druckhilfestrukturmerkmale, auch als Scheinstrukturmerkmale bezeichnet, werden in der Regel in das Layout eingeführt, um die Qualität des Transfers von benachbarten, elektrisch aktiven Gateelektroden zu verbessern. Diese Scheinstrukturmerkmale (falls es benachbarte Gateleitungen sind, werden sie auch als Dummygateelektroden bezeichnet) würden genau wie die benachbarten, elektrisch aktiven Gateelektroden auf das finale Chiplayout auf dem Wafer übertragen werden. Zusätzliche Gateelektrodenleitungen können zum Beispiel über Isolationsgebieten belichtet werden. Solche Scheingateelektrodenlinien reduzieren die Differenz bei dem Rasterabstand zwischen breiteren und schmaleren Rasterabstandsstrukturen. Die Verwendung von solchen Scheinstrukturmerkmalen führt jedoch aufgrund des Vorliegens dieser Strukturen in dem finalen Layout oder dem hergestellten Chip Mängel ein. Beispielsweise kann die Anwesenheit dieser zusätzlichen Scheinstrukturen in einigen Fällen die elektrische Leistung des Chips reduzieren. Analog beeinträchtigen in den Source- oder Draingebieten ausgebildete Scheingateelektrodenleitungen die Ausbildung von Kontakten, wodurch ihre Verwendung beschränkt wird.
  • Ein weiteres Verfahren des vorteilhaften Verwendens von Druckhilfestrukturmerkmalen wird durch eine als doppelte Strukturierung bezeichnete Technik bereitgestellt. Bei der doppelten Strukturierung enthält die Maske eine Anzahl zusätzlicher Strukturmerkmale. Diese zusätzlichen Strukturmerkmale wie etwa Scheingateelektrodenleitungen werden zusammen mit kritischen Strukturmerkmalen belichtet. Die zusätzlichen Strukturmerkmale werden in einem nachfolgenden Prozessschritt entfernt, indem diese zusätzlichen Strukturmerkmale zu einem zweiten Maskenschritt belichtet werden.
  • Die Verwendung von Druckhilfestrukturmerkmalen ermöglicht die Optimierung von Lithographieprozessbedingungen, um das gemeinsame Prozessfenster zu vergrößern. Beispielsweise können dicht gepackte Gateelektroden in Gebieten strukturiert werden, denen zugewiesen wurde, sowohl isolierte Transistoren als auch dicht gepackte Transistorarrays auszubilden. Somit umfasst das isolierte Transistorgebiet die aktive Gateelektrodenleitung und mehrere Druckhilfestrukturmerkmale oder Scheingateelektrodenleitungen. Isolierte Transistoren werden danach durch das Entfernen dieser Scheingateelektrodenleitungen ausgebildet.
  • Ausführungsformen stellen ein Verfahren bereit zum Entfernen von Druckhilfestrukturmerkmalen, während gleichzeitig unter Verwendung der zweiten Maske in einem doppelten Strukturierungsprozess kleine oder kritische Räume geöffnet werden. Durch Ausführungsformen werden technische Vorteile erzielt, indem ein Verfahren bereitgestellt wird, um gleichzeitig den Prozessspielraum, die Ausbeute und die Produktleistung unter Einsatz doppelter Strukturierungstechniken zu vergrößern. Ausführungsformen können auf geeignete Arten von Bauelementen angewendet werden, einschließlich Strukturmerkmale wie etwa Dioden, Bipolarflächentransistoren, Thyristoren und Speicherbauelemente wie etwa DRAM, FeRAM, Phasenwechselspeicher oder Bauelemente mit potentialfreier Gateelektrode. Analog können Ausführungsformen auch auf andere geeignete Arten von Bauelementen in anderen Anwendungen und anderen Technologiegebieten angewendet werden. Ausführungsformen können in vielen Arten von Halbleiterbauelementen implementiert werden, wie etwa Logik-, Speicher-, Peripherschaltungen, Leistungsanwendungen und anderen geeigneten Arten von Halbleiterbauelementen.
  • 1 ist ein Flussdiagramm, das eine Ausführungsform eines Verfahrens 100 zum Herstellen eines Halbleiterbauelements unter Verwendung eines doppelten Strukturierungsprozesses zeigt. Das Flussdiagramm fasst die Schritte des doppelten Strukturierungsprozesses zusammen, die unten unter Bezugnahme auf die 2A-2J ausführlicher beschrieben werden. Bei 102 wird eine Materialschicht oder ein Stapel aus unterschiedlichen Materialien, die unter Einsatz des doppelten Strukturierungsprozesses strukturiert werden sollen, auf einem Substrat oder einer zuvor ausgebildeten Schicht abgeschieden. Bei 104 wird eine Maskenmaterialschicht über der Materialschicht abgeschieden. Bei 106 wird eine erste Fotolackschicht über der Maskenmaterialschicht abgeschieden. Bei 108 wird eine erste Maske zum Belichten der ersten Fotolackschicht verwendet. Bei 110 wird die erste Fotolackschicht entwickelt und gespült, um auf der Basis der ersten Maske eine strukturierte erste Fotolackschicht bereitzustellen. Bei 112 wird die Struktur der ersten Fotolackschicht durch Ätzen von belichteten Abschnitten der Maskenmaterialschicht auf die Maskenmaterialschicht transferiert, wodurch die Maskenmaterialschicht strukturiert wird. Bei 114 wird die verbleibende erste Fotolackschicht abgelöst.
  • Bei 116 wird eine zweite Fotolackschicht über der strukturierten Maskenmaterialschicht abgeschieden. Bei 118 wird eine zweite Maske zum Belichten der zweiten Fotolackschicht verwendet. Bei 120 wird die zweite Fotolackschicht entwickelt und gespült, um auf der Basis der zweiten Maske eine strukturierte zweite Fotolackschicht bereitzustellen. Bei 122 wird die Struktur der zweiten Fotolackschicht durch Ätzen von belichteten Abschnitten der Maskenmaterialschicht auf die Maskenmaterialschicht transferiert, wodurch die Maskenmaterialschicht weiter strukturiert wird. Bei 124 wird die verbleibende zweite Fotolackschicht abgelöst. Bei 126 wird die Struktur der Maskenmaterialschicht auf die Materialschicht oder den Stapel übertragen, indem belichtete Abschnitte der Materialschicht oder des Stapels geätzt werden, wodurch die Materialschicht oder der Stapel strukturiert wird. Auf diese Weise wird die Materialschicht oder der Stapel unter Verwendung eines doppelten Strukturierungsprozesses ausgebildet.
  • Bei einer Ausführungsform wird mit der ersten Maske die Materialschicht so strukturiert, dass sie erste Strukturmerkmale einschließlich Strukturen für ein Halbleiterbauelement und zweite Strukturmerkmale einschließlich Belichtungshilfestrukturmerkmale enthält. Die zweite Maske wird verwendet, um die Materialschicht weiter zu strukturieren, um die zweiten Strukturmerkmale effektiv zu entfernen und zwischen zwei ersten Strukturmerkmalen mindestens eine Trennstruktur zu definieren. Bei einer Ausführungsform umfassen die ersten und zweiten Strukturmerkmale Linien, und die Trennstruktur ist ein Raum zwischen zwei Linien. Bei einer weiteren Ausführungsform sind die ersten und zweiten Strukturmerkmale Gräben, und die Trennstruktur ist eine Linie zwischen zwei Gräben.
  • 2A zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafers 200a mit einem Substrat 202, einer ersten Materialschicht 204, einer Maskenmaterialschicht 206 und einer ersten Fotolackschicht 208. Das Substrat 202 ist ein Halbleitersubstrat, und es kann beliebige geeignete Strukturen für ein Halbleiterbauelement enthalten. Beispielsweise kann das Substrat 202 Isolationsgebiete, Source-/Draingebiete und Kanalgebiete zum Ausbilden von Transistoren enthalten.
  • Wie bei 102 des in 1 gezeigten Verfahrens 100 angegeben, werden eine Materialschicht oder ein Stapel aus Materialschichten über dem Substrat 202 abgeschieden, um die erste Materialschicht 204 bereitzustellen. Bei anderen Ausführungsformen wird die erste Materialschicht 204 über anderen, zuvor auf dem Substrat 202 ausgebildeten Schichten abgeschieden. Bei einer Ausführungsform ist die erste Materialschicht 204 eine Gatestapelschicht zum Ausbilden von Transistoren und enthält eine Polyleiter- (PC- Poly-Conductor) Schicht. Bei anderen Ausführungsformen enthält die erste Materialschicht 204 ein beliebiges geeignetes Material, das unter Verwendung eines doppelten Strukturierungsprozesses strukturiert werden soll, wie etwa einer Metallschicht, einer Viaschicht oder einer Isolatorschicht für einen Metall-Damaszener-Prozess. Die erste Materialschicht 204 wird über CVD (Chemical Vapor Deposition), HDP-CVD (High Density Plasma-Chemical Vapor Deposition), ALD (Atomic Layer Deposition), MOCVD (Metal Organic Chemical Vapor Deposition), PVD (Physical Vapor Deposition), JVD (Jet Vapor Deposition) oder eine beliebige andere geeignete Abscheidungstechnik abgeschieden.
  • Wie bei 104 des in 1 gezeigten Verfahrens 100 angegeben, wird ein Maskenmaterial wie etwa ein Lackmaterial oder ein Hartmaskenmaterial über der ersten Materialschicht 204 abgeschieden, um die Maskenmaterialschicht 206 bereitzustellen. Die Maskenmaterialschicht 206 wird über Aufschleuder-, CVD-, HDP-CVD-, ALD-, MOCVD-, PVD-, JVD- oder eine beliebige andere geeignete Abscheidungstechnik abgeschieden. Bei anderen Ausführungsformen kann die Maskenmaterialschicht 204 ausgeschlossen werden und die erste Materialschicht 204 unter Verwendung des doppelten Strukturierungsprozesses direkt strukturiert werden, ohne zuerst die Maskenmaterialschicht zu strukturieren.
  • Wie bei 106 des in 1 gezeigten Verfahrens 100 angegeben, wird dann eine erste Fotolackschicht 208 über der Maskenmaterialschicht 206 abgeschieden. Die erste Fotolackschicht 208 ist ein Lack, der ausgelegt ist, um durch Belichtung mit Strahlung wie etwa Tiefultraviolettstrahlung (UV), die von Lithographieanlagen verwendet wird, entwickelt zu werden. Die erste Fotolackschicht 208 ist für 193 nm, 157 nm, extreme ultraviolette elektromagnetische Strahlung oder eine andere geeignete Strahlungswellenlänge empfindlich. Der verwendete Fotolack kann entweder ein positiver Fotolack oder ein negativer Fotolack zur Verwendung mit positiven oder negativen Entwicklungsprozessen und entsprechenden Maskentönen verwendet werden. Bei dieser Ausführungsform ist die Fotolackschicht 208 ein positiver Fotolack.
  • 2B zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer 200b mit dem Substrat 202, der ersten Materialschicht 204, der Maskenmaterialschicht 206 und der ersten Fotolackschicht 208a, 208b nach dem Belichten der ersten Fotolackschicht 208 unter Verwendung einer ersten Maske. Wie bei 108 des in 1 gezeigten Verfahrens 100 angegeben, wird die erste Fotolackschicht 208 unter Verwendung einer ersten Maske belichtet. Die erste Maske enthält Strukturen zum Ausbilden von gewünschten Bauelementstrukturmerkmalen und Belichtungshilfestrukturmerkmalen. Die Gebiete 208a der ersten Fotolackschicht werden durch die Lithographie belichtet, während die Gebiete 208b der ersten Fotolackschicht unbelichtet bleiben.
  • 2C zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer 200c mit dem Substrat 202, der ersten Materialschicht 204, der Maskenmaterialschicht 206a, 206b und der ersten Fotolackschicht 208b nach dem Entwickeln und Spülen der ersten Fotolackschicht 208a, 208b und Ätzen der Maskenmaterialschicht 206. Wie bei 110 des in 1 gezeigten Verfahrens 100 angegeben, wird die erste Fotolackschicht 208a, 208b so entwickelt und gespült, dass die Gebiete 208a der ersten Fotolackschicht entfernt werden. Wenn die Gebiete 208a der ersten Fotolackschicht entfernt sind, werden Abschnitte der Maskenmaterialschicht 206 belichtet.
  • Wie bei 112 des in 1 gezeigten Verfahrens 100 angegeben, werden die nicht von Gebieten 208b der ersten Fotolackschicht bedeckten belichteten Abschnitte der Maskenmaterialschicht 206 geätzt, um eine strukturierte Maskenmaterialschicht mit Strukturmerkmalen 206a und 206b bereitzustellen. Die belichteten Abschnitte der Maskenmaterialschicht 206 werden über eine anisotrope Ätzung (zum Beispiel eine Reaktive Ionenätzung) oder eine andere geeignete Ätzung geätzt. Bei dieser Ausführungsform beinhalten die Strukturmerkmale 206a der Maskenmaterialschicht Belichtungshilfestrukturmerkmale, und die Strukturmerkmale 206b der Maskenmaterialschicht sollen die gewünschten Bauelementstrukturmerkmale definieren.
  • 2D zeigt eine Querschnittsansicht einer Ausführungsform des Halbleiterwafers 200d mit dem Substrat 202, der ersten Materialschicht 204 und der Maskenmaterialschicht 206a, 206b nach dem Ablösen der ersten Fotolackschicht 208b. Wie bei 114 des in 1 gezeigten Verfahrens 100 angegeben, werden die verbleibenden Abschnitte 208b der ersten Fotolackschicht abgelöst, um die Maskenmaterialschicht 206a, 206b zu exponieren.
  • 2E zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafers 200e mit dem Substrat 202, der ersten Materialschicht 204, der Maskenmaterialschicht 206a, 206b und einer zweiten Fotolackschicht 210. Wie bei 116 des in 1 gezeigten Verfahrens 100 angegeben, wird dann eine zweite Fotolackschicht 210 über der Maskenmaterialschicht 206a, 206b und der ersten Materialschicht 204 abgeschieden. Bei einer Ausführungsform weist die zweite Fotolackschicht 210 die gleichen Eigenschaften auf wie die erste Fotolackschicht.
  • 2F zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer 200f mit dem Substrat 202, der ersten Materialschicht 204, der Maskenmaterialschicht 206a, 206b und der zweiten Fotolackschicht 210a, 210b nach dem Belichten der zweiten Fotolackschicht 210 unter Verwendung einer zweiten Maske. Wie bei 118 des in 1 gezeigten Verfahrens 100 angegeben, wird die zweite Fotolackschicht 210 mit einer zweiten Maske belichtet. Die zweite Maske ist eine sogenannte Schnittmaske zum Entfernen der Belichtungshilfestrukturmerkmale. Außerdem kann die zweite Maske, wie unten unter Bezugnahme auf die 10 und 13 ausführlicher beschrieben, zum Öffnen von kleinen oder kritischen Räumen in dem Fotolack verwendet werden, um Trennstrukturen zu definieren. Die Gebiete 210a der zweiten Fotolackschicht werden durch die Lithographie belichtet, während die Gebiete 210b der zweiten Fotolackschicht unbelichtet bleiben.
  • 2G zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer 200g mit dem Substrat 202, der ersten Materialschicht 204, der Maskenmaterialschicht 206b und der zweiten Fotolackschicht 210b nach dem Entwickeln und Spülen der zweiten Fotolackschicht 210a, 210b und Ätzen der Maskenmaterialschicht 206a, 206b. Wie bei 120 des in 1 gezeigten Verfahrens 100 angegeben, wird die zweite Fotolackschicht 210a, 210b derart entwickelt und gespült, dass die Gebiete 210a der zweiten Fotolackschicht entfernt werden. Wenn Gebiete 210a der zweiten Fotolackschicht entfernt sind, werden die Druckhilfestrukturmerkmale 206a der Maskenmaterialschicht belichtet.
  • Wie bei 122 des in 1 gezeigten Verfahrens 100 angegeben, werden die belichteten Abschnitte der Maskenmaterialschicht 206a, 206b (d.h. Druckhilfestrukturmerkmale 206a), die nicht von Gebieten 210b der zweiten Fotolackschicht bedeckt sind, geätzt, um eine strukturierte Maskenmaterialschicht mit den Strukturmerkmalen 206b bereitzustellen. Die belichteten Abschnitte der Maskenmaterialschicht werden über eine anisotrope Ätzung (z.B. eine Reaktive Ionenätzung) oder eine andere geeignete Ätzung geätzt. Wie oben zuvor beschrieben, sollen die Strukturmerkmale 206b die gewünschten Bauelementstrukturmerkmale definieren.
  • 2H zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer 200h mit dem Substrat 202, der ersten Materialschicht 204 und der Maskenmaterialschicht 206b nach dem Ablösen der zweiten Fotolackschicht 210b. Wie bei 124 des in 1 gezeigten Verfahrens 100 angegeben, werden die verbleibenden Abschnitte 210b der zweiten Fotolackschicht abgelöst, um die Maskenmaterialschicht 206b zu exponieren.
  • 21 zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer 200i mit dem Substrat 202, der ersten Materialschicht 204a und der Maskenmaterialschicht 206b nach dem Ätzen der ersten Materialschicht 204. Wie bei 126 des in 1 gezeigten Verfahrens 100 angegeben, werden die exponierten Abschnitte der ersten Materialschicht 204 geätzt, um die strukturierte erste Materialschicht 204a bereitzustellen. Die exponierten Abschnitte der ersten Materialschicht 204 werden über eine anisotrope Ätzung (z.B. eine Reaktive Ionenätzung) oder eine andere geeignete Ätzung geätzt.
  • 2J zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterwafer 200j mit dem Substrat 202 und der ersten Materialschicht 204a nach dem Entfernen der Maskenmaterialschicht 206b. Die verbleibenden Abschnitte 206b der Maskenmaterialschicht werden durch Ätzen oder eine andere geeignete Technik entfernt, um den doppelten Strukturierungsprozess der ersten Materialschicht 204a abzuschließen. Die erste Materialschicht 204a liefert ein gewünschtes Bauelementstrukturmerkmal für ein Halbleiterbauelement (z.B. einen Gatestapel). Dann können zusätzliche Prozesse zum Ausbilden zusätzlicher Schichten des Halbleiterbauelements verwendet werden.
  • 3 zeigt eine Draufsicht auf eine Ausführungsform einer Materialschicht 300 eines Halbleiterbauelements. Bei einer Ausführungsform wird die Materialschicht 300 unter Verwendung des zuvor unter Bezugnahme auf 1-2J beschriebenen und gezeigten Verfahrens 100 strukturiert. Die Materialschicht 300 enthält mehrere Bauelementstrukturmerkmale 302 und 304. Bei einer Ausführungsform ist die Materialschicht 300 eine strukturierte Polyleiterschicht zum Bereitstellen von Gateleitungen für Transistoren eines Halbleiterbauelements. Bei anderen Ausführungsformen ist die Materialschicht 300 eine beliebige geeignete Schicht für ein Halbleiterbauelement, wie etwa eine Metallschicht, eine Viaschicht oder eine Isolatorschicht für einen Metall-Damaszener-Prozess.
  • Bei dieser Ausführungsform enthält die Materialschicht 300 Bauelementstrukturmerkmale 302 und 304. Die Bauelementstrukturmerkmale 302 enthalten parallele Linien. Die Breite der Linien 302 liegt nahe oder bei der kritischen Abmessung, weshalb Belichtungshilfestrukturmerkmale zum Strukturieren der Linien 302 verwendet werden. Bauelementstrukturmerkmale 304 koppeln zwei Linien 302 elektrisch miteinander und mit einer bei 310 angegebenen Kontaktschicht. Zwischen den Bauelementstrukturmerkmalen 304 befindet sich ein kritischer oder kleiner Raum oder eine Trennstruktur 306 mit einer Breite 308 bei oder nahe der kritischen Abmessung. Der kleine Raum 306 lässt sich über herkömmliche Lithographietechniken nur schwierig robust auflösen.
  • 4 zeigt eine Draufsicht auf eine Ausführungsform einer Materialschicht 320 eines Halbleiterwafer mit den Bauelementstrukturmerkmalen 302a und 304a, Belichtungshilfestrukturmerkmale 322 und Linienende-Verlängerungen 324. Bei einer Ausführungsform ist die Materialschicht 320 eine Maskenmaterialschicht, die zum Strukturieren der zuvor unter Bezugnahme auf 3 beschriebenen und gezeigten Materialschicht 300 verwendet wird. Zum Optimieren der Lithographieprozessbedingungen zum Vergrößern des gemeinsamen Prozessfensters werden Belichtungshilfestrukturmerkmale 322 und Linienende-Verlängerungen 324 zusammen mit den Bauelementstrukturmerkmalen 302a und 304a strukturiert, um die strukturierte Materialschicht 320 bereitzustellen.
  • Die Belichtungshilfestrukturmerkmale 322 enthalten Linien parallel zu den Linien 302a und sind auf beiden Seiten jedes Paars von Linien 302a, die durch Strukturmerkmale 304a gekoppelt sind, strukturiert. Die Belichtungshilfestrukturmerkmale 322 werden zum Verbessern der Genauigkeit und Präzision der strukturierten Linien 302a verwendet. Die Linienende-Verlängerungen 324 verlängern die Linien 302a. Linienende-Verlängerungen 324 werden zum Ausbilden von quadratischen Linienenden an den Linien 302a anstelle von oval oder kreisförmigen Linienenden verwendet, die ausgebildet werden, wenn ein einzelner Belichtungsprozess verwendet wird. Die quadratischen Linienenden ermöglichen, dass benachbarte Linienenden näher aneinander gebracht werden, wodurch auf dem Halbleiterbauelement Platz eingespart wird.
  • 5 zeigt eine Draufsicht auf eine Ausführungsform einer Materialschicht 340 eines Halbleiterbauelements, wobei ein Schnittmaskenbereich angegeben ist. Der Schnittmaskenbereich ist bei 342 angegeben. Der Schnittmaskenbereich bedeckt die Belichtungshilfestrukturmerkmale 322 und Linienende-Verlängerungen 324 zum Entfernen von Belichtungshilfestrukturmerkmalen 322 und Linienende-Verlängerungen 324 während des zweiten Belichtungs-/Strukturierungsprozesses. Der bei 344 angegebene Bereich, der nicht von dem Schnittmaskenbereich 342 bedeckt ist, verbleibt auf dem Wafer, um gewünschte Bauelementstrukturmerkmale 302a und 304a bereitzustellen. Bei dieser Ausführungsform ist der kleine Raum 346 zwischen den Strukturmerkmalen 304a Teil des bei 344 angegebenen Bereichs, der nicht von dem Schnittmaskenbereich 342 bedeckt ist.
  • 6 ist ein Diagramm, das eine Ausführungsform eines ersten Maskenlayouts 360 zeigt, mit dem Bauelementstrukturmerkmale, Belichtungshilfestrukturmerkmale und Linienende-Verlängerungen während des ersten Belichtungs-/Strukturierungsprozesses des doppelten Belichtungs-/Strukturierungsprozesses strukturiert werden. Mit dem ersten Maskenlayout 360 werden Bauelementstrukturmerkmale 302a und 304a, Belichtungshilfestrukturmerkmale 322 und Linienende-Verlängerungen 324 der Schicht 320 strukturiert, wie zuvor unter Bezugnahme auf 4 beschrieben und gezeigt. Das erste Maskenlayout 360 wird einer OPC und anderen Layoutlithographieziel-Biasing-Schritten unterzogen, um das tatsächliche Layout abzuleiten, das auf die erste Maske übertragen wird.
  • Das erste Maskenlayout 360 enthält transparente Gebiete 364 zum Belichten von Abschnitten der ersten Fotolackschicht und undurchsichtige Gebiete 362 zum Blockieren der Belichtung von Abschnitten der ersten Fotolackschicht. Bei dieser Ausführungsform enthält das erste Maskenlayout 360 einen transparenten Abschnitt bei 366 zum Belichten der ersten Fotolackschicht bei dem Raum zwischen den Bauelementstrukturmerkmalen 304a, so dass der Raum mit der ersten Belichtung belichtet wird.
  • 7 ist ein Diagramm, das eine Ausführungsform eines zweiten Maskenlayouts 380 zeigt, mit dem die Belichtungshilfestrukturmerkmale und die Linienende-Verlängerungen während des zweiten Belichtungs-/Strukturierungsprozesses des doppelten Belichtungs-/Strukturierungsprozesses entfernt werden. Das zweite Maskenlayout 380 wird zum Entfernen von Belichtungshilfestrukturmerkmalen 322 und Linienende-Verlängerungen 324 der Schicht 320 verwendet, wie zuvor unter Bezugnahme auf 4 beschrieben und dargestellt. Das zweite Maskenlayout 380 wird einer OPC und anderen Layoutlithographieziel-Biasing-Schritten unterzogen, um das tatsächliche Layout abzuleiten, das auf die zweite Maske übertragen wird.
  • Das zweite Maskenlayout 380 enthält transparente Gebiete 384 zum Belichten von Abschnitten der zweiten Fotolackschicht und undurchsichtige Gebiete 382 zum Blockieren der Belichtung von Abschnitten der zweiten Fotolackschicht. Wie in 5 angegeben, definieren die transparenten Gebiete 384 des zweiten Maskenlayouts 380 den Schnittbereich 342. Bei dieser Ausführungsform enthält das zweite Maskenlayout 380 einen undurchsichtigen Abschnitt bei 386 zum Blockieren der Belichtung der zweiten Fotolackschicht bei dem Raum zwischen den Bauelementstrukturmerkmalen 304a. Dementsprechend wird bei dem doppelten Belichtungs-/Strukturierungsprozess unter Verwendung des ersten Maskenlayouts 360 und des zweiten Maskenlayouts 380 der zuvor unter Bezugnahme auf 3 beschriebene und gezeigte kleine Raum 306 durch die erste Maske in dem ersten Belichtungs-/Strukturierungsprozess definiert.
  • 8 zeigt eine Draufsicht auf eine Ausführungsform einer Materialschicht 400 eines Halbleiterbauelements, wobei ein Schnittmaskenbereich angegeben ist. Der Schnittmaskenbereich ist bei 402 angegeben. Der Schnittmaskenbereich bedeckt die Belichtungshilfestrukturmerkmale 322 und Linienende-Verlängerungen 324 zum Entfernen von Belichtungshilfestrukturmerkmalen 322 und Linienende-Verlängerungen 324 während des zweiten Belichtungs-/Strukturierungsprozesses. Der bei 404 angegebene Bereich, der nicht von dem Schnittmaskenbereich 402 bedeckt ist, verbleibt auf dem Wafer, um gewünschte Bauelementstrukturmerkmale 302a und 304a bereitzustellen.
  • Bei dieser Ausführungsform ist ein zusätzliches Belichtungshilfestrukturmerkmal 406, das Bauelementstrukturmerkmale 304a verbindet, Teil der strukturierten Metallschicht 400. Auch dieses Belichtungshilfestrukturmerkmal 406 befindet sich innerhalb des von dem Schnittmaskenbereich 402 bedeckten Bereichs. Dementsprechend wird im Gegensatz zu der zuvor unter Bezugnahme auf 5 beschriebenen und dargestellten strukturierten Materialschicht 340, wo der kleine Raum 346 durch den ersten Belichtungs-/Strukturierungsprozess definiert wird, der kleine Raum in der strukturierten Materialschicht 400 nicht während des ersten Belichtungs-/Strukturierungsprozesses definiert.
  • 9 ist ein Diagramm, das eine Ausführungsform eines ersten Maskenlayouts 420 zeigt, mit dem Bauelementstrukturmerkmale, Belichtungshilfestrukturmerkmale und Linienende-Verlängerungen während des ersten Belichtungs-/Strukturierungsprozesses des doppelten Belichtungs-/Strukturierungsprozesses strukturiert werden. Mit dem ersten Maskenlayout 420 werden Bauelementstrukturmerkmale 302a und 304a, Belichtungshilfestrukturmerkmale 322 und 406 und Linienende-Verlängerungen 324 der Schicht 400 strukturiert, wie zuvor unter Bezugnahme auf 8 beschrieben und gezeigt. Im Gegensatz zu dem unter Bezugnahme auf 6 zuvor beschriebenen und dargestellten ersten Maskenlayout 360 definiert das erste Maskenlayout 420 nicht den kleinen Raum zwischen den Bauelementstrukturmerkmalen 304a. Das erste Maskenlayout 420 wird einer OPC und anderen Layoutlithographieziel-Biasing-Schritten unterzogen, um das tatsächliche Layout abzuleiten, das auf die erste Maske übertragen wird.
  • Das erste Maskenlayout 420 enthält transparente Gebiete 424 zum Belichten von Abschnitten der ersten Fotolackschicht und undurchsichtige Gebiete 422 zum Blockieren der Belichtung von Abschnitten der ersten Fotolackschicht. Bei dieser Ausführungsform enthält das erste Maskenlayout 420 einen undurchsichtigen Abschnitt bei 426 zum Verhindern einer Belichtung der ersten Fotolackschicht bei dem Raum zwischen den Bauelementstrukturmerkmalen 304a.
  • 10 ist ein Diagramm, das eine Ausführungsform eines zweiten Maskenlayouts 440 zeigt, mit dem die Belichtungshilfestrukturmerkmale und die Linienende-Verlängerungen und zum Definieren einer Öffnung in der Materialschicht des Halbleiterwafers während des zweiten Belichtungs-/Strukturierungsprozesses des doppelten Belichtungs-/Strukturierungsprozesses entfernt werden. Das zweite Maskenlayout 440 wird zum Entfernen von Belichtungshilfestrukturmerkmalen 322 und 406 und Linienende-Verlängerungen 324 der Schicht 400 verwendet, wie zuvor unter Bezugnahme auf 8 beschrieben und dargestellt. Das zweite Maskenlayout 440 wird einer OPC und anderen Layoutlithographieziel-Biasing-Schritten unterzogen, um das tatsächliche Layout abzuleiten, das auf die zweite Maske übertragen wird.
  • Das zweite Maskenlayout 440 enthält transparente Gebiete 444 zum Belichten von Abschnitten der zweiten Fotolackschicht und undurchsichtige Gebiete 442 zum Blockieren der Belichtung von Abschnitten der zweiten Fotolackschicht. Wie in 8 angegeben, definieren die transparenten Gebiete 444 des zweiten Maskenlayouts 440 den Schnittbereich 402. Bei dieser Ausführungsform enthält das zweite Maskenlayout 440 einen durchsichtigen Abschnitt bei 446 zum Belichten der zweiten Fotolackschicht bei dem Raum zwischen den Bauelementstrukturmerkmalen 304a. Im Vergleich zu dem doppelten Belichtungs-/Strukturierungsprozess, der das zuvor unter Bezugnahme auf 6 bzw. 7 beschriebene und gezeigte erste Maskenlayout 360 und zweite Maskenlayout 380 verwendet, verbessert der doppelte Belichtungs-/Strukturierungsprozess unter Verwendung des ersten Maskenlayouts 420 und des zweiten Maskenlayouts 440 die Robustheit des zuvor unter Bezugnahme auf 3 beschriebenen und gezeigten kleinen Raums 306 der strukturierten Materialschicht 300.
  • 11 zeigt eine Draufsicht auf eine weitere Ausführungsform einer Materialschicht 500 eines Halbleiterbauelements, wobei ein Schnittmaskenbereich angegeben ist. Der Schnittmaskenbereich ist bei 502 angegeben. Der Schnittmaskenbereich bedeckt die Belichtungshilfestrukturmerkmale 322 und Linienende-Verlängerungen 324 zum Entfernen von Belichtungshilfestrukturmerkmalen 322 und Linienende-Verlängerungen 324 während des zweiten Belichtungs-/Strukturierungsprozesses. Der bei 504 angegebene Bereich, der nicht von dem Schnittmaskenbereich 502 bedeckt ist, verbleibt auf dem Wafer, um gewünschte Bauelementstrukturmerkmale 302a und 304a bereitzustellen.
  • Bei dieser Ausführungsform befindet sich der kleine Raum 506 zwischen den Strukturmerkmalen 304a innerhalb des von dem Schnittmaskenbereich 502 bedeckten Bereichs. Dementsprechend wird der kleine Raum zwischen den Bauelementstrukturmerkmalen 304a ähnlich zu der zuvor unter Bezugnahme auf 5 beschriebenen und gezeigten strukturierten Materialschicht 340, wo der kleine Raum 346 während des ersten Belichtungs-/Strukturierungsprozesses definiert wird, in der strukturierten Materialschicht 500 während des ersten Belichtungs-/Strukturierungsprozesses definiert. Bei dieser Ausführungsform braucht im Gegensatz zu dem zuvor unter Bezugnahme auf 5 beschriebenen und gezeigten kleinen Raum 346 der kleine Raum 506 jedoch während des ersten Belichtungs-/Strukturierungsprozesses nicht effektiv definiert zu werden.
  • 12 ist ein Diagramm, das eine weitere Ausführungsform eines ersten Maskenlayouts 520 zeigt, mit dem Bauelementstrukturmerkmale, Belichtungshilfestrukturmerkmale und Linienende-Verlängerungen während des ersten Belichtungs-/Strukturierungsprozesses des doppelten Belichtungs-/Strukturierungsprozesses strukturiert werden. Mit dem ersten Maskenlayout 520 werden Bauelementstrukturmerkmale 302a und 304a, Belichtungshilfestrukturmerkmale 322 und Linienende-Verlängerungen 324 der Schicht 500 strukturiert, wie zuvor unter Bezugnahme auf 11 beschrieben und gezeigt. Das erste Maskenlayout 520 wird einer OPC und anderen Layoutlithographiezielbiasingschritten unterzogen, um das tatsächliche Layout abzuleiten, das auf die erste Maske übertragen wird.
  • Das erste Maskenlayout 520 enthält transparente Gebiete 524 zum Belichten von Abschnitten der ersten Fotolackschicht und undurchsichtige Gebiete 522 zum Blockieren der Belichtung von Abschnitten der ersten Fotolackschicht. Bei dieser Ausführungsform enthält das erste Maskenlayout 520 einen transparenten Abschnitt bei 526 zum Belichten der ersten Fotolackschicht bei dem Raum zwischen den Bauelementstrukturmerkmalen 304a.
  • 13 ist ein Diagramm, das eine weitere Ausführungsform einer zweiten Maske 540 zeigt, mit der die Belichtungshilfestrukturmerkmale und Linienende-Verlängerungen entfernt und weiter eine Öffnung in der Materialschicht des Halbleiterwafers während des zweiten Belichtungs-/Strukturierungsprozesses des doppelten Belichtungs-/Strukturierungsprozesses definiert wird. Das zweite Maskenlayout 540 wird zum Entfernen der Belichtungshilfestrukturmerkmale 322 und Linienende-Verlängerungen 324 der Schicht 500 wie zuvor unter Bezugnahme auf 11 beschrieben und gezeigt verwendet. Das zweite Maskenlayout 540 wird einer OPC und anderen Layoutlithographiezielbiasingschritten unterzogen, um das tatsächliche Layout abzuleiten, das auf die zweite Maske übertragen wird.
  • Das zweite Maskenlayout 540 enthält transparente Gebiete 544 zum Belichten von Abschnitten der zweiten Fotolackschicht und undurchsichtige Gebiete 542 zum Blockieren der Belichtung von Abschnitten der zweiten Fotolackschicht. Wie in 11 angegeben, definieren die transparenten Gebiete 544 des zweiten Maskenlayouts 540 den Schnittbereich 502. Bei dieser Ausführungsform enthält das zweite Maskenlayout 540 einen durchsichtigen Abschnitt bei 546 zum Belichten der zweiten Fotolackschicht bei dem Raum zwischen den Bauelementstrukturmerkmalen 304a. Im Vergleich zu dem doppelten Belichtungs-/Strukturierungsprozess, der das zuvor unter Bezugnahme auf 6 bzw. 7 beschriebene und gezeigte erste Maskenlayout 360 und zweite Maskenlayout 380 verwendet, verbessert der doppelte Belichtungs-/Strukturierungsprozess unter Verwendung des ersten Maskenlayouts 520 und des zweiten Maskenlayouts 540 die Robustheit des zuvor unter Bezugnahme auf 3 beschriebenen und gezeigten kleinen Raums 306 der strukturierten Materialschicht 300.
  • Ausführungsformen stellen einen doppelten Belichtungs-/Strukturierungsprozess bereit, wobei zusätzlich zu dem Entfernen von Belichtungshilfestrukturmerkmalen unter Verwendung des zweiten Belichtungs-/Strukturierungsprozesses kritische Räume oder Trennstrukturen bei oder nahe der Auflösungsgrenze ebenfalls unter Verwendung des zweiten Belichtungs-/Strukturierungsprozesses definiert werden. Vorteilhafterweise kann die zweite Belichtung für die Auflösung von kleinen Räumen optimiert werden, während die erste Belichtung für das Belichten von relativ dichten Linienstrukturmerkmalen optimiert werden kann, was das Belichten von kleinen isolierten Räumen zu einer größeren Herausforderung macht. Dadurch wird die Übertragungsrobustheit (d.h. das Prozessfenster) der kleinen Räume verbessert.

Claims (4)

  1. Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren Folgendes aufweist: Abscheiden (102) einer ersten Materialschicht (204) über einem Halbleitersubstrat (202); Abscheiden (104) einer Maskenmaterialschicht (206) über der ersten Materialschicht (204); Abscheiden (106) einer ersten Fotolackschicht (208) über der Maskenmaterialschicht (206); Belichten (108) der ersten Fotolackschicht (208) unter Verwendung einer ersten Maske, um die erste Fotolackschicht (208) zu strukturieren; Entwickeln (110) und Spülen der ersten Fotolackschicht (208), um erste Abschnitte der Maskenmaterialschicht (206) zu exponieren; Ätzen (112) der exponierten ersten Abschnitte der Maskenmaterialschicht (206), wodurch mehrere erste und zweite Strukturmerkmale und Trennstrukturen zwischen den ersten Strukturmerkmalen ausgebildet werden, wobei die ersten Strukturmerkmale Strukturen für das Halbleiterbauelement aufweisen und die zweiten Strukturmerkmale Belichtungshilfestrukturmerkmale aufweisen; Ablösen (114) der ersten Fotolackschicht (208); Abscheiden (116) einer zweiten Fotolackschicht (210) über der geätzten Maskenmaterialschicht; Belichten (118) der zweiten Fotolackschicht (210) unter Verwendung einer zweiten Maske, um die zweite Fotolackschicht (210) zu strukturieren; Entwickeln (120) und Spülen der zweiten Fotolackschicht (210), um zweite Abschnitte der geätzten Maskenmaterialschicht zu exponieren; Ätzen (122) der exponierten zweiten Abschnitte der geätzten Maskenmaterialschicht, wodurch die zweiten Strukturmerkmale entfernt werden und die Trennstrukturen zwischen den ersten Strukturmerkmalen weiter definiert werden, sodass die Auflösung zwischen den ersten Strukturmerkmalen verbessert wird; Ablösen (124) der zweiten Fotolackschicht (210); und Ätzen (126) exponierter Abschnitte der ersten Materialschicht (204), um die Struktur der Maskenmaterialschicht (206) zu der ersten Materialschicht (204) zu übertragen.
  2. Verfahren gemäß Anspruch 1, wobei die erste Materialschicht (204) eine Polyleiterschicht, eine Metallschicht oder eine Isolatorschicht für einen Metall-Damaszener-Prozess aufweist.
  3. Verfahren gemäß Anspruch 1 oder 2, wobei die Trennstrukturen Räume oder Linien aufweisen.
  4. Verfahren gemäß einem der Ansprüche 1 bis 3, wobei das Ätzen (122) der exponierten zweiten Abschnitte der geätzten Maskenmaterialschicht ferner das Entfernen von Linienende-Verlängerungen der ersten Strukturmerkmale aufweist.
DE102011056669.4A 2010-12-20 2011-12-20 Verfahren zum Definieren einer Trennstruktur in einem Halbleiterbauelement Active DE102011056669B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/973,295 US8298953B2 (en) 2010-12-20 2010-12-20 Method for defining a separating structure within a semiconductor device
US12/973,295 2010-12-20

Publications (2)

Publication Number Publication Date
DE102011056669A1 DE102011056669A1 (de) 2012-08-02
DE102011056669B4 true DE102011056669B4 (de) 2022-08-18

Family

ID=46234946

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011056669.4A Active DE102011056669B4 (de) 2010-12-20 2011-12-20 Verfahren zum Definieren einer Trennstruktur in einem Halbleiterbauelement

Country Status (2)

Country Link
US (2) US8298953B2 (de)
DE (1) DE102011056669B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
US10181474B2 (en) 2011-09-19 2019-01-15 Texas Instruments Incorporated SRAM layout for double patterning
US20140205953A1 (en) * 2013-01-22 2014-07-24 United Microelectronics Corp. Method for forming semiconductor device
US8799834B1 (en) * 2013-01-30 2014-08-05 Taiwan Semiconductor Manufacturing Company Limited Self-aligned multiple patterning layout design
JP6433504B2 (ja) * 2014-02-21 2018-12-05 エーエスエムエル ネザーランズ ビー．ブイ． ターゲット構成の最適化及び関連するターゲット
US9606432B2 (en) * 2014-11-05 2017-03-28 GlobalFoundries, Inc. Alternating space decomposition in circuit structure fabrication
WO2019132885A1 (en) 2017-12-27 2019-07-04 Intel Corporation Metal-insulator-metal (mim) structure supporting high voltage applications and low voltage applications
WO2019132889A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Integrated circuits with line breaks and line bridges within a single interconnect level
US11557536B2 (en) 2017-12-27 2023-01-17 Intel Corporation Integrated circuits (IC's) with electro-migration (EM)—resistant segments in an interconnect level
US11502031B2 (en) 2017-12-27 2022-11-15 Intel Corporation Multiple layer metal-insulator-metal (MIM) structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079005A1 (en) 2007-09-25 2009-03-26 Henning Haffner Integrated Circuits and Methods of Design and Manufacture Thereof
US20090081563A1 (en) 2007-09-25 2009-03-26 Helen Wang Integrated Circuits and Methods of Design and Manufacture Thereof
US20090181330A1 (en) 2008-01-14 2009-07-16 International Business Machines Corporation Methods for forming a composite pattern including printed resolution assist features

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424154A (en) 1993-12-10 1995-06-13 Intel Corporation Lithographic emhancement method and apparatus for randomly spaced structures
US5563012A (en) 1994-06-30 1996-10-08 International Business Machines Corporation Multi mask method for selective mask feature enhancement
US6929887B1 (en) 2002-04-18 2005-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Printable assist lines and the removal of such
US7310797B2 (en) 2005-05-13 2007-12-18 Cadence Design Systems, Inc. Method and system for printing lithographic images with multiple exposures
US7266798B2 (en) 2005-10-12 2007-09-04 International Business Machines Corporation Designer's intent tolerance bands for proximity correction and checking
KR100876808B1 (ko) * 2006-07-10 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR100843236B1 (ko) * 2007-02-06 2008-07-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
US8685627B2 (en) * 2007-12-20 2014-04-01 Hynix Semiconductor Inc. Method for manufacturing a semiconductor device
JP2010161162A (ja) * 2009-01-07 2010-07-22 Tokyo Electron Ltd 微細パターンの形成方法
KR20110057600A (ko) * 2009-11-24 2011-06-01 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079005A1 (en) 2007-09-25 2009-03-26 Henning Haffner Integrated Circuits and Methods of Design and Manufacture Thereof
US20090081563A1 (en) 2007-09-25 2009-03-26 Helen Wang Integrated Circuits and Methods of Design and Manufacture Thereof
US20090181330A1 (en) 2008-01-14 2009-07-16 International Business Machines Corporation Methods for forming a composite pattern including printed resolution assist features

Also Published As

Publication number Publication date
DE102011056669A1 (de) 2012-08-02
US20120156881A1 (en) 2012-06-21
US9202710B2 (en) 2015-12-01
US20130302986A1 (en) 2013-11-14
US8298953B2 (en) 2012-10-30

Similar Documents

Publication Publication Date Title
DE102011056669B4 (de) Verfahren zum Definieren einer Trennstruktur in einem Halbleiterbauelement
DE102014019674B4 (de) Selbstjustierte cut-first-strukturierung durch lithografie und ätzen
DE69836943T2 (de) Planarisierung von einer nicht-konformen Vorrichtungsschicht in Halbleiterherstellung
DE102014019374B4 (de) Zuletzt geschnittene selbstadjustierende Litho-Ätz Strukturierung
DE102010000033B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE112012005734B4 (de) Lithographieprozess und Lithographische Struktur mit doppelter Hartmaske
DE112005000736B4 (de) System und Verfahren zur Herstellung von Kontaktlöchern
US8518820B2 (en) Methods for forming contacts in semiconductor devices
DE102017120849B4 (de) Layouts für integrierte Schaltkreise mit Leitungsendverlängerungen
DE102005039351A1 (de) Nicht-flüchtige Speicherzellen und Verfahren zur Herstellung von nicht-flüchtigen Speicherzellen sowie NAND-Speicher und Verfahren zur Herstellung eines nicht-flüchtigen NAND-Speichers
DE102013107142A1 (de) Verfahren zum Definieren mehrerer Schichtmuster bei Verwendung einer einzigen Belichtung
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE102017119151A1 (de) Verfahren zur Herstellung von Leitern und Halbleiter-Bauelement mit Leitern
US7674703B1 (en) Gridded contacts in semiconductor devices
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE10220395A1 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE69712478T2 (de) Eine bildumkehrtechnik zu ausbildung kleiner strukturen in integrierten schaltkreisen
DE102010042383B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007007696B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE10223748A1 (de) Integrierte Schaltungsvorrichtung, die selbstjustierte Kontakte mit einer erhöhten Ausrichtungsgrenze aufweisen, und Verfahren zur Herstellung derselben
DE102007033633B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE60215513T2 (de) Zweischichthartmaske zum ätzverfahren eines edram-gates
DE10261404A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP0899783B1 (de) Schaltungsanordnung mit mindestens vier Transistoren und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative