DE102007033633B4 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung Download PDF

Info

Publication number
DE102007033633B4
DE102007033633B4 DE102007033633.2A DE102007033633A DE102007033633B4 DE 102007033633 B4 DE102007033633 B4 DE 102007033633B4 DE 102007033633 A DE102007033633 A DE 102007033633A DE 102007033633 B4 DE102007033633 B4 DE 102007033633B4
Authority
DE
Germany
Prior art keywords
trenches
photosensitive material
layer
workpiece
liner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007033633.2A
Other languages
English (en)
Other versions
DE102007033633A1 (de
Inventor
Josef Maynollo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102007033633A1 publication Critical patent/DE102007033633A1/de
Application granted granted Critical
Publication of DE102007033633B4 publication Critical patent/DE102007033633B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung einer Halbleiteranordnung (200; 300) mit den Schritten: Bereitstellen eines Werkstücks (210; 310); Ausbilden einer Vielzahl von Gräben (206a, 206b, 206c; 306a, 306b, 306c) in dem Werkstück (210; 310); Ausbilden eines Liners (212; 312) über dem Werkstück (210; 310) und in den Gräben (206a, 206b, 206c; 306a, 306b, 306c); Ausbilden einer Schicht von lichtempfindlichem Material (214; 314) über dem Liner (212; 312); erstes teilweises Entfernen der Schicht von lichtempfindlichem Material (214; 314) oberhalb des Werkstücks (210; 310), so dass lichtempfindliches Material (214; 314) in den Gräben (206a, 206b, 206c; 306a, 306b, 306c) und über den Gräben verbleibt, wodurch Inseln von lichtempfindlichem Material (214; 314) über den Gräben ausgebildet werden; und zweites teilweises Entfernen des lichtempfindlichen Materials (214; 314), so dass das lichtempfindliche Material (214; 314) in einem unteren Teilbereich der Gräben (206a, 206b, 206c; 306a, 306b, 306c) über dem Liner (212; 312) verbleibt.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf die Fabrikation von Halbleiteranordnungen und insbesondere auf die Fabrikation von Grabenstrukturen von Halbleiteranordnungen.
  • Halbleiteranordnungen werden in einer Vielzahl von elektronischen Anwendungen, wie z. B. Computern, Mobiltelefonen, Kleincomputeranordnungen und vielen anderen Anwendungen, verwendet. Heim-, Industrie- und Fahrzeuggeräte, die in der Vergangenheit nur mechanische Komponenten umfassten, haben nun elektronische Teile, die z. B. Halbleiteranordnungen erfordern.
  • Halbleiteranordnungen werden durch Abscheiden vieler verschiedener Arten von Materialschichten über einem Halbleitersubstrat oder Wafer und Strukturieren der verschiedenen Materialschichten mittels Lithographie hergestellt. Die Materialschichten umfassen üblicherweise dünne Schichten von leitenden, halbleitenden und isolierenden Materialien, die zum Ausbilden integrierter Schaltungen (IC's, Integrated Circuits) strukturiert und geätzt werden. Es kann eine Vielzahl von auf einem einzelnen Die oder Chip ausgebildeten Transistoren, Speicheranordnungen, Schaltern, Leitbahnen, Dioden, Kondensatoren, logischen. Schaltungen und anderen elektronischen Komponenten geben.
  • In vielen Halbleiteranordnungsentwürfen werden Gräben innerhalb eines Werkstücks ausgebildet, und die Gräben werden mit verschiedenen Arten von Materialien gefüllt, abhängig von den auszubildenden Grabenstrukturen. Beispielsweise umfassen einige Grabenstrukturen Transistoren oder Speicheranordnungen. Andere Grabenstrukturen umfassen Isolationsgebiete, die eine elektrische Isolation zwischen auf einer integrierten Schaltung ausgebildeten, aktiven Gebieten oder elektronischen Komponenten bereitstellen. Zum Ausbilden von Isolationsgebieten werden Gräben üblicherweise in einem Substrat ausgebildet und die Gräben werden mit Isoliermaterialien und anderen Füllmaterialien gefüllt.
  • Viele andere Arten von Anordnungen und Komponenten von Halbleiteranordnungen werden unter Verwendung von Grabenstrukturen ausgebildet. Beispielsweise werden Wortleitungen und Bitleitungen von vielen Speicheranordnungen häufig mittels Damascene-Techniken, durch Ätzen von Gräben in ein Isoliermaterial und Wiederauffüllen der Gräben mit leitenden Linern und leitenden Füllmaterialien, wie z. B. Kupfer, ausgebildet.
  • In vielen Halbleiteranordnungsentwürfen ist es wichtig, dass der gleiche Betrag von Isoliermaterial, Linern oder anderen Füllmaterialien innerhalb jedes Grabens quer über eine Oberfläche eines einzelnen Dies oder Werkstücks ausgebildet wird, um z. B. eine hinreichende elektrische Isolation und/oder Leistungsfähigkeit oder einheitliche Betriebsparameter sicherzustellen.
  • Aus der Druckschrift US 6 645 851 B1 ist ein Verfahren zur Herstellung einer Halbleiteranordnung bekannt, wobei zur Vereinheitlichung einer Schichtdicke eines Photoresists zunächst Vertiefungen im Substrat mit einem ersten Photoresist aufgefüllt werden, welcher anschließend ohne Maske belichtet und ausgehärtet wird. Nachfolgend wird ein zweiter Photoresist auf das Substrat aufgebracht, wodurch man einen planarisierten Photoresist mit einer Dickenvariation kleiner 5 nm erhält.
  • Die Druckschrift US 2002/0 123 206 A1 offenbart ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem zur Vereinheitlichung einer Schichtdicke die Gräben eines Halbleitersubstrats ebenfalls in zwei Verfahrensschritten aufgefüllt werden. Hierbei wird zunächst eine SOG-Schicht und anschließend eine TEOS- oder HPD-Schicht ausgebildet.
  • Ferner ist aus der Druckschrift DE 10 2005 009 553 B3 ein Verfahren zum Bilden einer vergrabenen Platte eines Grabenkondensators bekannt, wobei nach dem Ausbilden der Gräben und eines Liners in den Gräben ein Photoresist aufgebracht und belichtet wird. Hierbei wird der Photoresist bis zu einer ersten Tiefe in die Gräben zurückgebildet. Ferner kann der Photoresist durch weitere Veraschungsschritte bis zu einer zweiten Tiefe in den Gräben zurückgebildet werden.
  • Die Druckschrift US 6 482 716 B1 zeigt ein weiteres herkömmliches Verfahren zur Vereinheitlichung einer Schichtdicke bei Substraten mit unterschiedlicher Grabendichte, wobei die Gräben zunächst mit einem ersten Füllmaterial aufgefüllt werden und nach dem Entfernen des ersten Füllmaterials von der Substratoberfläche ein zweites Füllmaterial mit im Wesentlichen gleicher Schichtdicke aufgebracht wird.
  • Weiterhin ist aus der Druckschrift DE 103 23 728 A1 ein Verfahren zur Verbesserung der Gleichmäßigkeit einer Fotolackschicht bekannt, wobei ein Substrat mit einer Vielzahl von Gräben zunächst mit einer Schutzfotolackschicht beschichtet wird. Anschließend werden Teile der Schutzfotolackschicht zum Ausbilden von Öffnungen in den Gräben entfernt und abschließend wird eine Auffüllfotolackschicht ausgebildet um die Öffnungen zu füllen.
  • Schließlich ist aus der Druckschrift US 2004/0 063 306 A1 ein Verfahren zur Herstellung einer Halbleiteranordnung bekannt, wobei ein Kontaktloch in einem Zwischendielektrikum ausgebildet und mit leitendem Material aufgefüllt wird.
  • Die vorliegende Erfindung wird mit Bezug auf bevorzugte Ausführungsbeispiele in einem spezifischen Zusammenhang beschrieben werden, nämlich dem Ausbilden von Leistungshalbleiter-Grabenzellen. Die Erfindung kann ebenso für das Ausbilden von anderen Arten von Grabenstrukturen angewandt werden, wie z. B. tiefe Graben-(DT, Deep Trench)Isolation oder flache Grabenisolations-(STI, Shallow Trench Isolation)Gebiete von Halbleiteranordnungen. Ausführungsbeispiele der vorliegenden Erfindung können ebenso bei der Fabrikation von anderen Grabenstrukturen verwendet werden, wie z. B. Kondensatoren, Speicheranordnungen, anderen Arten von Transistoren, Leitbahnen und anderen Anordnungen.
  • Beider Halbleiteranordnungsherstellung ist es in vielen Entwürfen von integrierten Schaltungen wichtig, dass die Anordnungen einheitliche Abmessungen quer über die Oberfläche eines Werkstücks haben, damit die elektrischen Komponenten einheitliche Betriebseigenschaften und -parameter haben. Jedoch kann es in einigen Anwendungen schwierig sein, Anordnungen mit den gleichen Abmessungen quer über eine Oberfläche eines Werkstücks auszubilden.
  • Nun Bezug nehmend auf die 1 bis 7 ist ein herkömmliches Verfahren zum Ausbilden von Grabenstrukturen 106a, 106b und 106c einer Halbleiteranordnung 100 in einer Schnittansicht zu verschiedenen Stadien der Herstellung gezeigt, wobei uneinheitliche Vertiefungen in einem in den Gräben 106a, 106b und 106c ausgebildeten Liner 112 ausgebildet werden. Zunächst auf 1 Bezug nehmend, hat ein Werkstück 110 einen ersten Bereich 102 und einen zweiten Bereich 104. Das Werkstück 110 kann z. B. ein Silizium beinhaltendes Substrat umfassen. Eine Vielzahl von Gräben 106a, 106b, und 106c wird in dem zweiten Bereich 104 des Werkstücks 110 ausgebildet, wohingegen in dem ersten Bereich 102 keine Gräben 106a, 106b und 106c ausgebildet werden. Die Vielzahl von Gräben 106a, 106b und 106c umfasst eine Tiefe d0 unterhalb einer oberen Oberfläche des Werkstücks 110.
  • Ein Liner 112 wird über dem Werkstück 110 abgeschieden, der die obere Oberfläche des Werkstücks 110 und die Seitenwände und Bodenoberfläche der Gräben 106a, 106b und 106c in dem zweiten Bereich 104 beschichtet. Der Liner 112 kann z. B. ein Oxid wie z. B. Siliziumdioxid umfassen. 1 zeigt die Halbleiteranordnung 100 vor einem Vertiefungsprozess für den Liner 112. In einer Speicheranordnung oder einem Transistor kann der Liner 112 ein Feldoxid umfassen, das z. B. zur Isolation von Teilbereichen der Anordnung verwendet wird, und folglich ist der Vertiefungsbetrag des Liners 112 in jedem Graben 106a, 106b und 106c kritisch.
  • Um den Liner 112 innerhalb der Gräben 106a, 106b und 106c zu vertiefen, wird eine Schicht von lichtempfindlichem Material 114, das z. B. einen positiven oder negativen Photoresist umfasst, über dem Werkstück 110, wie in 2 gezeigt, ausgebildet. Die Schicht von lichtempfindlichem Material 114 füllt die Gräben 106a, 106b und 106c. Weil es Gräben 106a, 106b und 106c gibt, die in dem zweiten Bereich 104 und nicht dem ersten Bereich 102 des Werkstücks 110 ausgebildet sind, hat die Schicht von lichtempfindlichem Material 114, aufgrund des Füllens der Gräben 106a, 106b und 106c mit der Schicht von lichtempfindlichem Material 114 in dem zweiten Bereich 104, wie gezeigt, eine größere Höhe über dem ersten Bereich 102 des Werkstücks 110 als über dem zweiten Bereich 104 des Werkstücks 110. Je weiter entfernt von dem ersten Bereich 102, umso niedriger ist die Höhe der Schicht von lichtempfindlichem Material 114 in dem zweiten Bereich 104, weil z. B. mehr der Schicht von lichtempfindlichem Material 114 die darunterliegenden Gräben 106a, 106b und 106c füllt. Der Unterschied in der Dicke oder Höhe der Schicht von lichtempfindlichem Material 114 in dem ersten Bereich 102 und dem zweiten Bereich 104 ist oft unausweichlich und kann z. B. an dem Aufschleuder-(Spin-on) Prozess liegen, der zum Abscheiden der Schicht von lichtempfindlichem Material 114 verwendet wird.
  • In dem gezeigten herkömmlichen Verfahren wird ein Ätzprozess verwendet, um einen Teilbereich der Schicht von lichtempfindlichem Material 114 von über dem Werkstück 110, wie in 3 gezeigt, zu entfernen. Die Schicht von lichtempfindlichem Material 114 wird allmählich zurückgeätzt, bis die gewünschte Vertiefungstiefe der Schicht von lichtempfindlichem Material 114 innerhalb der Gräben 106a, 106b und 106c, wie in den 3, 4, 5 und 6 gezeigt, erreicht ist.
  • Zu Beginn des Ätzprozesses hat die Schicht von lichtempfindlichem Material 114, wie strichliert in 3 gezeigt, eine erste Höhe 116. Nachdem der Ätzprozess für eine Zeitspanne fortgeführt ist, hat die Schicht von lichtempfindlichem Material 114 eine zweite Höhe 118. Der Ätzprozess umfasst üblicherweise einen isotropen, z. B. einen nicht richtungsbevorzugten (non-directionally biased) Ätzprozess, was, wie gezeigt, mit Fortführen des Ätzprozesses zu einem gleichmäßigen Entfernen der Schicht von lichtempfindlichem Material 114 führt.
  • Als nächstes auf 4 Bezug nehmend, wird, indem der Ätzprozess andauert, mehr von der Schicht von lichtempfindlichem Material 114 entfernt. Nachdem der Ätzprozess für eine weitere Zeitspanne fortgesetzt ist, hat die Schicht von lichtempfindlichem Material 114 eine dritte Höhe 120. Weil die Höhe der Schicht von lichtempfindlichem Material 114 ursprünglich in dem zweiten Bereich 104 geringer war als in dem ersten Bereich 102, hat es begonnen, dass ein Teilbereich der Schicht von lichtempfindlichem Material 114 von den Gräben, wie in Graben 106c gezeigt, weggeätzt wird.
  • Nach einer weiteren Zeitspanne für den Ätzprozess hat die Schicht von lichtempfindlichem Material 114, wie in 5 gezeigt, eine vierte Höhe 122. Es hat begonnen, dass die Schicht von lichtempfindlichem Material 114 von allen Gräben 106a, 106b und 106c weggeätzt wird, aber ein Teilbereich der Bulk-Schicht von lichtempfindlichem Material 114 verbleibt noch über der oberen Oberfläche des Werkstücks 110 in dem ersten Bereich 102.
  • Der Ätzprozess wird weiterhin fortgesetzt, und die Schicht von lichtempfindlichem Material 114 hat am Ende des Ätzprozesses eine fünfte Höhe 124, wie in 6 gezeigt. Zu diesem Zeitpunkt ist das gesamte lichtempfindliche Bulkmaterial 114 von über der oberen Oberfläche des Werkstücks 110 in dem ersten Bereich 102 entfernt worden. Ein Teilbereich der Schicht von lichtempfindlichem Material 114 ist in dem unteren Teilbereich von jedem der Gräben 106a, 106b und 106c in dem zweiten Bereich 104 des Werkstücks 110 verbleibend zurückgelassen.
  • Ein Nachteil des in den 1 bis 7 gezeigten, herkömmlichen Verfahrens ist, dass die Tiefe d1 von Graben 106a unterhalb einer oberen Oberfläche des Werkstücks 110 geringer ist als die Tiefen d2 bzw. d3 unterhalb der oberen Oberfläche des Werkstücks 110 für die Gräben 106b bzw. 106c, wie in 6 gezeigt, weil die Schicht von lichtempfindlichem Material 114 zu Beginn des Ätzprozesses in dem ersten Bereich 102 eine größere Höhe hat als in dem zweiten Bereich 104. Desgleichen ist die Tiefe d2 von Graben 106b geringer als die Tiefe d3 von Graben 106c. Deshalb hat der Liner 112, wenn die Schicht von lichtempfindlichem Material 114 als eine Maske zum Entfernen oder Wegätzen eines Teilbereichs des Liners 112 von der oberen Oberfläche des Werkstücks 110 und von einem oberen Teilbereich der Gräben 106a, 106b und 106c verwendet wird, verschiedene Tiefen d4, d5 bzw. d6 unterhalb der oberen Oberfläche des Werkstücks 110 in jedem der Gräben 106a, 106b bzw. 106c, wie in 7 gezeigt. Folglich werden, wenn das Prozessieren der Halbleiteranordnung 100 fortgesetzt wird, Anordnungen, die in Gräben 106c ausgebildet sind, signifikant andere Eigenschaften und Betriebsparameter aufweisen, als Gräben 106a und 106b, was zu unvorhersehbarer Leistungsfähigkeit der Anordnung und möglicherweise sogar zu Ausfällen der Anordnung führt.
  • Das in den 1 bis 7 gezeigte, herkömmliche Verfahren zum Vertiefen des Liners 112 kann zu einer Variation der Vertiefungstiefen zwischen einem Graben 106a mit einer Tiefe d4 und einem Graben 106c mit einer Tiefe d6 unterhalb der oberen Oberfläche des Werkstücks 110 von ungefähr 300 nm führen, was unakzeptabel für die Leistungsfähigkeit der Anordnung ist. Beispielsweise müssen Anordnungen, die in den Randbereichen, z. B. an den Kanten des zweiten Bereichs 104 bei Graben 106c ausgebildet sind, als Dummy-Anordnungen behandelt werden, was zu verschwendeter Grundfläche (real estate) auf der Halbleiteranordnung 100 führt.
  • In dem in den 1 bis 7 gezeigten, herkömmlichen Vertiefungsverfahren werden die gesamten Dickenvariationen der Schicht von lichtempfindlichem Material 114 so wie abgeschieden direkt in eine Uneinheitlichkeit der Vertiefungstiefe der Schicht von lichtempfindlichem Material 114 und ebenso des vertieften Liners 112, der innerhalb der Gräben 106a, 106b und 106c nach dem Ätzprozess verbleibend zurückgelassen ist, umgewandelt. Dies ist insbesondere ein Problem für Halbleiteranordnungen 100 mit dichten Feldern von Gräben 106a, 106b und 106c, weil die Dicke der Schicht von lichtempfindlichem Material 114 an den Übergangsbereichen von Bereichen wie z. B. dem ersten Bereich 102, welche keine Gräben haben, zu Bereichen wie z. B. dem zweiten Bereich 104 mit vielen Gräben 106a, 106b und 106c reduziert wird.
  • Darüber hinaus kann es in einigen Anwendungen wünschenswert sein, einige Gebiete des Werkstücks 110 mit der Schicht von lichtempfindlichem Material komplett bedeckt zu lassen, z. B. um einen (nicht gezeigten) Teilbereich des Liners 112 in einigen Gebieten des Werkstücks 110 zurückzulassen. In solchen Anwendungen wäre, wenn das gezeigte herkömmliche Vertiefungsverfahren verwendet würde, eine (nicht gezeigte) zusätzliche Schicht von lichtempfindlichem Material erforderlich. Beispielsweise müsste eine zusätzliche Schicht von lichtempfindlichem Material über dem Werkstück 110 abgeschieden und mittels einer zusätzlichen Lithografiemaske strukturiert werden, wodurch die Kosten und die Anzahl der Herstellungsschritte erhöht würden.
  • Der Erfindung liegt daher die Aufgabe zugrunde, Verfahren zur Herstellung einer Halbleiteranordnung zu schaffen, wobei die Betriebsparameter von jeweiligen Anordnungen quer über eine Oberfläche eines Werkstücks zuverlässig und einheitlich eingestellt werden können, wodurch sich eine optimale Flächennutzung eines Werkstücks ergibt.
  • Diese Aufgabe wird durch die Maßnahmen der Patentansprüche 1 und 18 gelöst.
  • Insbesondere durch das Ausbilden der Inseln von lichtempfindlichen Material über den Gräben können Abweichungen in den Vertiefungsabmessungen der Liner in den jeweiligen Gräben minimiert werden, wodurch sich die Betriebseigenschaften von jeweiligen Anordnungen vereinheitlichen lassen.
  • In den Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
  • Für ein besseres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die nachfolgende Beschreibung in Zusammenhang mit den begleitenden Zeichnungen Bezug genommen, in welchen:
  • 1 bis 7 Schnittansichten eines herkömmlichen Verfahrens zum Ausbilden einer Halbleiteranordnung zu verschiedenen Stadien der Herstellung zeigen, wobei uneinheitliche Vertiefungen in einem Gräben beschichtenden Isoliermaterial ausgebildet sind;
  • 8 bis 15 Schnittansichten eines Verfahrens zum Ausbilden einer Halbleiteranordnung zu verschiedenen Stadien der Herstellung in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigen, wobei einheitliche Vertiefungen in einem Liner einer Vielzahl von Gräben ausgebildet sind;
  • 16 eine Schnittansicht einer Halbleiteranordnung zeigt, die unter Verwendung eines Ausführungsbeispiels der vorliegenden Erfindung hergestellt ist, wobei die neuen ausgebildeten Grabenstrukturen Leistungshalbleiter-Grabenzellen umfassen; und
  • 17 und 18 Schnittansichten einer Halbleiteranordnung zu verschiedenen Stadien der Herstellung in Übereinstimmung mit einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigen, wobei ein Liner eine erste Abmessung auf einer ersten Seitenwand und eine zweite Abmessung auf einer zweiten Seitenwand umfasst, welche der ersten Seitenwand von jedem der Vielzahl von Gräben gegenüberliegt.
  • Übereinstimmende Ziffern und Symbole der verschiedenen Figuren beziehen sich im allgemeinen, sofern nicht anders gekennzeichnet, auf übereinstimmende Teile. Die Figuren wurden gezeichnet, um die relevanten Aspekte der bevorzugten Ausführungsbeispiele klar darzustellen und sind nicht notwendigerweise maßstabsgerecht gezeichnet.
  • Ausführungsbeispiele der vorliegenden Erfindung erzielen technische Vorteile durch das Bereitstellen neuer Verfahren zur Herstellung von Halbleiteranordnungen, wobei Grabenstrukturen mit Elementen mit den gleichen Abmessungen quer über ein Werkstück ausgebildet werden. Vor dem Wegätzen von Teilbereichen einer Schicht von lichtempfindlichem Material wird eine inverse Maske (reverse mask), die ein invertiertes Bild von der Vielzahl der Gräben umfasst, zum Strukturieren der Schicht von lichtempfindlichem Material verwendet. eine verbesserte Steuerung der Vertiefungstiefe des lichtempfindlichen Materials in dem Herstellungsprozess von Halbleiteranordnungen innerhalb von Gräben wird erreicht, was nachfolgend hierin beschrieben wird.
  • 8 bis 15 zeigen Schnittansichten eines Verfahrens zum Ausbilden einer Halbleiteranordnung zu verschiedenen Stadien der Herstellung in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, wobei einheitliche Vertiefungen in einem Liner einer Vielzahl von Gräben ausgebildet werden. Ähnliche Ziffern werden für die Elemente verwendet, wie sie in den vorangegangenen Figuren verwendet wurden.
  • Nun Bezug nehmend auf 8, wird zunächst ein Werkstück 210 bereitgestellt. Das Werkstück 210 kann ein Halbleitersubstrat aufweisen, das z. B. durch eine Isolierschicht bedecktes Silizium oder andere Halbleitermaterialien umfasst. Das Werkstück 210 kann auch andere, nicht gezeigte, aktive Komponenten oder Schaltungen aufweisen. Das Werkstück 210 kann z. B. Siliziumoxid über einkristallinem Silizium umfassen. Das Werkstück 210 kann nicht gezeigte, andere leitende Schichten oder andere Halbleiterbauelemente aufweisen, z. B. Transistoren, Dioden, Kondensatoren, etc. Verbundhalbleiter, wie z. B. GaAs, InP, Si/Ge oder SiC können anstelle von Silizium verwendet werden. Das Werkstück 210 kann ebenso z. B. Bulk-Si, SiGe, Ge, SiC oder ein Silizium-auf-Isolator(SOI, Silicon On Insulator)-Substrat umfassen. Das Werkstück 210 kann z. B. ein an einer oberen Oberfläche davon ausgebildetes Pad-Nitrid und/oder Pad-Oxid aufweisen.
  • Gräben 206a, 206b und 206c werden in einem zweiten Bereich 204 des Werkstücks 210 ausgebildet, aber nicht in einem ersten Bereich 202 des Werkstücks 210, wie in 8 gezeigt. Der zweite Bereich 204 wird hierin auch als z. B. ein Grabenfeldbereich bezeichnet. Die Gräben 206a, 206b und 206c werden vorzugsweise z. B. mittels Lithografie ausgebildet, z. B. durch Abscheiden einer (nicht gezeigten) Schicht von lichtempfindlichem Material über dem Werkstück 210, Strukturieren der Schicht von lichtempfindlichem Material unter Verwendung einer ersten Lithografiemaske 230, und Verwenden der Schicht von lichtempfindlichem Material als eine Maske während Teilbereiche des Werkstücks 210 weggeätzt werden. Der Ätzprozess zum Ausbilden der Gräben 206a, 206b und 206c kann z. B. einen Trockenätzprozess, einen reaktiven Ionenätz-(RIE, Reactive Ion Etch)Prozess oder andere Arten von Äzprozessen umfassen.
  • Die erste Lithografiemaske 230 kann, wie gezeigt, ein opakes Material 234 umfassen, wie z. B. Chrom, das an einem transparenten Material 232 wie z. B. Quarz, befestigt oder damit verbunden ist. Alternativ können die Materialien 234 und 232 der ersten Lithografiemaske 230 z. B. andere Materialien umfassen. Das opake Material 234 kann mit einer Struktur für eine Vielzahl von Gräben 236, wie gezeigt, strukturiert werden. Die Struktur für die Vielzahl von Gräben 236 wird auf das Werkstück 210 zum Ausbilden der Gräben 206a, 206b und 206c übertragen, indem die Schicht von lichtempfindlichem Material (nicht gezeigt) z. B. mit Licht oder Energie durch die Lithografiemaske 230 belichtet wird. Die Schicht von lichtempfindlichem Material wird dann entwickelt, und freiliegende Teilbereiche der Schicht von lichtempfindlichem Material werden dann von dem Werkstück 210 entfernt. Die Schicht von lichtempfindlichem Material wird dann als eine Maske verwendet, während freiliegende Teilbereiche des Liners 212 in einem Ätzprozess weggeätzt werden.
  • Eine erste Lithografiemaske 230, die eine binäre Maske umfasst, ist in 8 gezeigt; alternativ kann die erste Lithografiemaske 230 z. B. eine binäre Maske, eine Phasenschiebermaske (phase-shifting mask), eine alternierende Phasenschiebermaske (alternating phase-shifting mask), oder Kombinationen davon umfassen, obwohl andere Arten von Masken 230 ebenso verwendet werden können.
  • Die Gräben 206a, 206b und 206c können eine Breite w von z. B. ungefähr 20 nm bis mehrere μm umfassen, obwohl die Grabenbreite w andere Abmessungen umfassen kann. Die (nicht gezeigten) Gräben 208 können in Größe und Form quer über ein Werkstück 210 variieren, abhängig von der Anwendung. Einige Gräben 206a, 206b und 206c können eine Breite w umfassen, welche ungefähr 50% mehr als eine minimale Strukturgröße (z. B. 1,5 × die minimale Strukturgröße) der Halbleiteranordnung 200 und des Lithografiesystems umfasst, welches zum Strukturieren der Gräben 206a, 206b und 206c verwendet wird. Die Breite w der Gräben 206a, 206b und 206c kann z. B. ungefähr 50 nm für einen 32 nm Grundregel-(ground rule)Entwurf umfassen, oder ungefähr 100 nm für einen 65 nm Grundregel-Entwurf. Alternativ können die Gräben 206a, 206b und 206c eine Breite w umfassen, die größer als z. B. 50 größer als die minimale Strukturgröße ist. Die Gräben 206a, 206b und 206c können in einigen Anwendungen eine Tiefe d0 von der oberen Oberfläche des Werkstücks 210 von ungefähr 200 bis 500 nm umfassen, obwohl die Tiefe d0 ebenso z. B. ungefähr 0,2 bis 10 μm oder größer umfassen kann. Die Gräben 206a, 206b und 206c können eine Länge von z. B. bis zu ungefähr mehreren Millimetern umfassen, z. B. in einem Grabenzellenentwurf eines Leistungshalbleiters, wie in 16 gezeigt, wobei die Gräben 206a, 206b und 206c verbunden sind, wodurch Kamm-ähnliche Strukturen ausgebildet werden, was nachfolgend hierin beschrieben wird.
  • Vorzugsweise werden eine Vielzahl von Gräben 206a, 206b und 206c, z. B. zwei oder mehr Gräben 206a und 206b in dem Werkstück 210 ausgebildet. Die Vielzahl von Gräben 206a, 206b und 206c kann z. B. eine Vielzahl von rund-, elliptisch-, quadratisch- oder rechteckig-geformten Gräben 206a, 206b und 206c umfassen. Alternativ kann die Vielzahl von Gräben 206a, 206b und 206c andere Formen umfassen. Jede der Vielzahl von Gräben 206a, 206b und 206c umfasst Seitenwände, eine Bodenoberfläche, einen unteren Teilbereich und einen oberen Teilbereich.
  • Die Vielzahl von Gräben 206a, 206b und 206c kann, wie gezeigt, im Wesentlichen vertikale Seitenwände umfassen. Alternativ kann die Vielzahl von Gräben 206a, 206b und 206c nicht gezeigte Seitenwände umfassen, die nach innen und nach unten spitz zulaufen, wobei sie am oberen Ende breiter sind als am Boden, oder sie können am Boden weiter als am oberen Ende sein.
  • Als nächstes wird ein Abscheideprozess verwendet zum Abscheiden eines ersten Liners 212 auf der oberen Oberfläche des Werkstücks 210 und auf den Seitenwänden und Bodenoberfläche der Gräben 206a, 206b und 206c, die innerhalb des Werkstücks 21 ausgebildet sind, wie in 8 gezeigt. Der erste Liner 212 wird hierin ebenso als z. B. ein Liner bezeichnet. Der erste Liner 212 kann z. B. ein Isoliermaterial, ein leitendes Material, ein halbleitendes Material oder mehrere Schichten oder Kombinationen davon umfassen. in einigen Ausführungsbeispielen kann der erste Liner 212 z. B. ein Nitrid-Material oder ein Oxid-Material umfassen, obwohl der erste Liner 212 ebenso andere Materialien umfassen kann. Der erste Liner 212 umfasst vorzugsweise eine Dicke, die ausreichend ist um einen Platz innerhalb der Gräben 206a, 206b und 206c für das Ausbilden einer Schicht von lichtempfindlichem Material darin zu lassen. Beispielsweise kann der erste Liner 212 eine Dicke von mehreren nm oder andere Abmessungen umfassen. Der erste Liner 212 kann ebenso durch einen Oxidations- oder Nitridationsprozess ausgebildet werden, obwohl der erste Liner 212 alternativ mittels anderer Verfahren ausgebildet werden kann.
  • Der erste Liner 212 ist vorzugsweise im Wesentlichen konform in einigen Ausführungsbeispielen, und bedeckt vorzugsweise vollständig und gleichmäßig die obere Oberfläche des Werkstücks 210 und die Seitenwände und Bodenoberflächen der in dem Werkstück 210 ausgebildeten Gräben 206a, 206b und 206c. Der Liner 212 kann, wie gezeigt, z. B. ein konformes Material mit im Wesentlichen der gleichen Dicke über der Oberfläche des Werkstücks 210 umfassen. In anderen (nicht gezeigten) Ausführungsbeispielen kann der erste Liner 212 z. B. nichtkonform sein.
  • Eine Schicht von lichtempfindlichem Material 214 wird über dem Liner 212 ausgebildet, wie in 9 gezeigt. Die Schicht von lichtempfindlichem Material 214 füllt vorzugsweise, wie gezeigt, die Vielzahl der Gräben 206a, 206b und 206c. Die Schicht von lichtempfindlichem Material 214 hat vorzugsweise eine Höhe von z. B. ungefähr 500 nm oder größer über der oberen Oberfläche des Liners 212, obwohl die Schicht von lichtempfindlichem Material ebenso andere Abmessungen umfassen kann. Die Schicht von lichtempfindlichem Material 214 kann aufgrund des Vorhandenseins der Vielzahl von Gräben 206a, 206b und 206c, wie gezeigt, über dem ersten Bereich 202 eine größere Höhe aufweisen als über dem zweiten Bereich 204 des Werkstücks 210. Die. Schicht von lichtempfindlichem Material 214 kann, wie gezeigt, in dem zweiten Bereich 204 in der Nähe des ersten Bereichs 202 eine größere Höhe aufweisen als weiter entfernt von dem ersten Bereich 202.
  • Als nächstes wird eine zweite Lithografiemaske 240 bereitgestellt, wie in 10 gezeigt. Die zweite Lithografiemaske 240 umfasst in einem Ausführungsbeispiel vorzugsweise ein inverses Bild oder Muster der ersten Lithografiemaske 230. Beispielsweise kann die zweite Lithografiemaske 240 geeignet sein, um Licht oder Energie durch die transparente Struktur 246 hindurchzulassen, wodurch die Schicht von lichtempfindlichem Material 214 in anderen Gebieten als über zumindest einem Teilbereich der Gräben 206a, 206b und 206c belichtet wird, wohingegen die erste Lithografiemaske 230 (s. 8) Licht oder Energie zum Ausbilden der Gräben 206a, 206b und 206c durch transparente Bereiche 236 hindurch lässt. Transparente Bereiche 246 der zweiten Maske 240 sind z. B. ein inverses Bild der transparenten Bereiche 236 der ersten Lithografiemaske 230.
  • Die zweite Lithografiemaske 240 kann, wie gezeigt, z. B. ein opakes Material 244 umfassen, wie z. B. Chrom, das an einem transparenten Material 242, wie z. B. Quarz, befestigt oder damit verbunden ist. Die Materialien 244 und 242 können alternativ z. B. andere Materialien umfassen. Das opake Material 244 kann, wie gezeigt, mit einer inversen Struktur für die Vielzahl von Gräben 236 strukturiert werden. Die inverse Struktur der Vielzahl von Gräben 236 wird durch Belichten der Schicht von lichtempfindlichem Material 214 mit Licht oder Energie durch die Maske 240 auf das Werkstück 210 übertragen. Die Schicht von lichtempfindlichem Material 214 wird dann entwickelt, und die Schicht von lichtempfindlichem Material 214 wird z. B. von über anderen Teilbereichen des Werkstücks 210 entfernt als über zumindest Teilbereichen der Gräben 206a, 206b und 206c.
  • Eine zweite Lithografiemaske 240, die eine binäre Maske umfasst, ist in 10 gezeigt; alternativ kann die zweite Lithografiemaske 240 z. B. eine binäre Maske, eine Phasenschiebermaske, eine alternierende Phasenschiebermaske oder Kombinationen davon umfassen, obwohl ebenso andere Arten von Masken 240 ebenso verwendet werden können.
  • Nachdem die Schicht von lichtempfindlichem Material 214 unter Verwendung der zweiten Lithografiemaske 240 strukturiert ist, wie in 10 gezeigt, wodurch Inseln des lichtempfindlichen Materials 214 über den Gräben 206a, 206b und 206c ausgebildet werden oder z. B. Resistmerkmale in der Schicht von lichtempfindlichen Material 214 ausgebildet werden, wird dann das Werkstück 210 einem Ätzprozess ausgesetzt, um bidirektional, z. B. sowohl lateral als auch vertikal, die Schicht von lichtempfindlichem Material 214, wie in 11 gezeigt, wegzuätzen. Der Ätzprozess umfasst vorzugsweise z. B. einen isotropen Ätzprozess in Übereinstimmung mit bevorzugten Ausführungsbeispielen der vorliegenden Erfindung. Der Ätzprozess ist geeignet, um z. B. das lichtempfindliche Material 214, aber nicht den Liner 212 zu ätzen.
  • Zu Beginn des Ätzprozesses umfasst die Schicht von lichtempfindlichem Material 214 eine Höhe 250, und nachdem der Ätzprozess für eine Zeitspanne weitergeführt ist, umfasst die Höhe der Schicht von lichtempfindlichem Material 214, wie strichliert in 11 gezeigt, 252. Die obere Oberfläche der Schicht von lichtempfindlichem Material 214 wird vorzugsweise um den gleichen Betrag reduziert, um den die Seitenwände der Schicht von lichtempfindlichem Material 214 lateral geätzt werden, wie in 11 gezeigt, z. B. unter Verwendung eines isotropen Ätzprozesses. Der Ätzprozess wird fortgesetzt, wodurch die Höhe und Breite der Schicht von lichtempfindlichem Material 214 bis auf eine in 12 gezeigte Höhe 254 weiter reduziert wird.
  • Man beachte, dass zu dem bei 254 gezeigten Zeitpunkt des Ätzprozesses, die Kante der Schicht von lichtempfindlichem Material 214 die Kante der Öffnung des Grabens 206a, 206b und 206c erreicht hat. Zu diesem Zeitpunkt 254 beginnt der Vertiefungsprozess in die Tiefe der Gräben 206a, 206b und 206c zu ätzen. Dennoch ist der Startpunkt, an dem das Ätzen anfängt Material 214 in den Öffnungen des Grabens 206a, 206b und 206c zu ätzen (z. B. unter die obere Oberfläche des Werkstücks 210) nicht abhängig von der Dicke der Schicht von lichtempfindlichem Material 214, sondern ist in Übereinstimmung mit Ausführungsbeispielen der vorliegenden Erfindung vorteilhafter weise eher abhängig von der Genauigkeit der Platzierung des lichtempfindlichen Materials 214, d. h. z. B. durch Überlappungs- und kritische Dimensions-(CD, Critical Dimension)Steuerung der Ausrichtung der zweiten Lithografiemaske 240.
  • Der Ätzprozess wird fortgeführt, wobei die Höhe und Breite der Schicht von lichtempfindlichem Material 214 sogar weiter reduziert wird, wie in 13 bei Höhe 256 gezeigt. Man beachte, dass die Schicht von lichtempfindlichem Material 214, während die Schicht von lichtempfindlichem Material 214 anfangs eine größere Höhe über dem Graben 206a als über Graben 206c hat, zu diesem Zeitpunkt des Ätzprozesses lateral zu dünnen Spitzen reduziert ist, die über jedem der Gräben 206a, 206b und 206c verbleiben.
  • Weil die Spitzen in einer lateralen Richtung dünn sind, werden die dünnen Spitzen mit Fortführen des isotropen Ätzprozesses lateral weggeätzt, wie in 14 gezeigt, so dass die in den Gräben 206a, 206b und 206c zurückbleibende, resultierende Schicht von lichtempfindlichem Material 214 mit einer Höhe 258 im Wesentlichen die gleiche Abmessung d7 oder Tiefe unterhalb der oberen Oberfläche des Werkstücks 210 für jeden der Vielzahl von Gräben 206a, 206b und 206c umfasst. Die Abmessung d7 umfasst in einigen Ausführungsbeispielen vorzugsweise z. B. ungefähr 100 nm und umfasst in anderen Ausführungsbeispielen insbesondere ungefähr 500 nm oder weniger, obwohl die Abmessung d7 alternativ andere Werte umfassen kann.
  • Nach dem teilweisen Entfernen der Schicht von lichtempfindlichem Material 214 von über dem Werkstück 210, wodurch ein Teilbereich der Schicht von lichtempfindlichem Material 214 innerhalb des unteren Teilbereichs der Vielzahl von Gräben 206a, 206b und 206c über dem Liner 212 verbleibend zurückgelassen wird, wird die Schicht von lichtempfindlichem Material 214 als eine Maske zum Strukturieren des Liners 212 verwendet, wodurch der Liner 212 von den Seitenwänden des oberen Teilbereichs von jedem der Vielzahl von Gräben 206a, 206b und 206c entfernt wird. Der Ätzprozess zum Vertiefen des Liners 212 umfasst vorzugsweise einen Ätzprozess, der geeignet ist den Liner 212 zu entfernen, aber z. B. Teilbereiche des Werkstücks 210 oder der Schicht von lichtempfindlichem Material 214 nicht entfernt. Die Schicht von lichtempfindlichem Material 214 wird dann, wie in 15 gezeigt, entfernt.
  • Man beachte, dass der Liner 212 während des Ätzprozesses zum Strukturieren des Liners 212 nach innen verjüngt werden kann, wodurch die obere Oberfläche des Liners 212 bei einer Abmessung d8 in der Nähe der Grabenseitenwände verbleibend zurückgelassen wird, welche größer als die obere Oberfläche des Liners 212 ist, der sich in Richtung eines inneren Teilbereichs der Gräben 206a, 206b und 206c bei einer Abmessung d9 befindet. Die Abmessung d9 kann um ungefähr 10 nm oder mehr größer sein als die Abmessung d8, obwohl der Unterschied in den Abmessungen d9 und d8 alternativ z. B. andere Werte umfassen kann.
  • In einem Ausführungsbeispiel kann die Schicht von lichtempfindlichem Material 214 so strukturiert werden, dass ein Teilbereich der Schicht von lichtempfindlichem Material 214, wie strichliert in 14 bei 214' gezeigt, über der oberen Oberfläche des Werkstücks 210 in anderen Bereichen des Werkstücks 210, wie z. B. dem ersten Bereich 202, verbleibt. Dies ist vorteilhafter Weise ein optionales Ausführungsbeispiel der vorliegenden Erfindung. Dann wird der Liner 212 während des Ätzprozesses zum Vertiefen des Liners 212 innerhalb der Gräben 206a, 206b und 206c in dem ersten Bereich 202 ebenfalls strukturiert, um den Liner 212' in einem Teilbereich des ersten Bereichs 202 zurückzulassen, wie strichliert in 15 gezeigt. Folglich umfasst in diesem Ausführungsbeispiel die zweite Lithografiemaske 240 eine inverse Struktur der Vielzahl von Gräben in dem zweiten Bereich 204 und eine Struktur für den Liner 212 in dem ersten Bereich 202. Vorteilhafter Weise wird der Liner 212' in dem ersten Bereich 202 gleichzeitig mit dem Vertiefen des Liners 212 in den Gräben 206a, 206b und 206c strukturiert, wodurch die Verwendung einer zusätzlichen Schicht von Photoresist, einer zusätzlichen Lithografiemaske und eines zusätzlichen Ätzprozesses vermieden wird. Man beachte, dass in diesem optionalen Ausführungsbeispiel nicht gezeigte Teilbereiche des Liners 212 auch in dem zweiten Bereich 204 über der oberen Oberfläche des Werkstücks 210 verbleibend, wenn gewünscht, zurückgelassen werden können.
  • In den in den 8 bis 15 gezeigten Ausführungsbeispielen wird vorzugsweise die zweite Lithografiemaske 240 im Wesentlichen mit der Vielzahl von Gräben 206a, 206b und 206c, die unter Verwendung der ersten Lithografiemaske 230 strukturiert sind, ausgerichtet. Folglich umfasst das Ätzen der Schicht von lichtempfindlichem Material 214 ein Entfernen von z. B. im wesentlichen dem gleichen Betrag von der Schicht von lichtempfindlichem Material 214 von einer ersten Seitenwand von jedem der Vielzahl von Gräben 206a, 206b und 206c wie von einer zweiten Seitenwand, die der ersten Seitenwand von jedem der Vielzahl von Gräben 206a, 206b und 206c gegenüberliegt.
  • 16 zeigt ein Beispiel einer Halbleiteranordnung 200, welche die Gräben 206a, 206b und 206c umfasst, die einen vertieften ersten Liner 212 aufweisen, welcher in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung strukturiert ist. Nachdem der erste Liner 212 in dem unteren Teilbereich der Gräben 212 unter Verwendung der neuen hierein beschriebenen Ätzprozesse ausgebildet ist, wird ein zweiter Liner 270 in dem oberen Teilbereich der Gräben 212, wie gezeigt, ausgebildet. Der zweite Liner 270 umfasst vorzugsweise ein Isoliermaterial wie z. B. eine Schicht von Siliziumdioxid (SiO2) mit einer Dicke von ungefähr 4 nm oder weniger, obwohl der zweite Liner 270 alternativ ebenso andere Isoliermaterialien und Abmessungen umfassen kann. Der zweite Liner 270 umfasst in dem gezeigten Ausführungsbeispiel vorzugsweise ein Gateoxid. Der zweite Liner 270 kann z. B. durch einen Nitridations- oder Oxidationsprozess vor dem in 14 gezeigten Entfernen der Schicht von lichtempfindlichem Material 214 ausgebildet werden, z. B. nachdem die freiliegenden Teilbereiche des ersten Liners 212 weggeätzt sind. Alternativ kann der zweite Liner 270 ausgebildet werden z. B. unter Verwendung eines nicht gezeigten Abscheideprozesses und Lift-off Technik zum Entfernen des Materials des zweiten Liners 270 von über der Schicht von lichtempfindlichem Material 214 während des Entfernens der Schicht von lichtempfindlichem Material 214. Der zweite Liner 270 umfasst vorzugsweise z. B. ein Isoliermaterial, ein leitendes Material, ein halbleitendes Material oder mehrere Schichten oder Kombinationen davon.
  • Nachdem der zweite Liner 270 abgeschieden oder ausgebildet ist, wird ein Füllmaterial 272 wie z. B. ein halbleitendes Material in 16 in den Gräben 206a, 206b und 206c, wie gezeigt, abgeschieden. Das Füllmaterial 272 kann z. B. ein Isoliermaterial, ein leitendes Material, ein halbleitendes Material oder mehrere Schichten oder Kombinationen davon umfassen. Der zweite Liner 270 kann in einigen Ausführungsbeispielen z. B. einen Teilbereich oder einen Teil des Füllmaterials 272 umfassen.
  • Die Gräben 206a, 206b und 206c, welche den ersten Liner 212, den zweiten Liner 270, und das Füllmaterial 272 umfassen, umfassen in dem in 16 gezeigten Ausführungsbeispiel z. B. Leistungstransistoren. Die Grabenstrukturen können z. B. eine Leistungshalbleiter-doppelt-diffundierte Metalloxid-Halbleiter (DMOS, Double Diffused Metal Oxide Semiconductor) Grabenzelle 280 umfassen. Das halbleitende Füllmaterial 272 kann Polysilizium umfassen, das wie die Gates der Transistoren arbeitet. Die Grabenstrukturen 206a, 206b und 206c können z. B. untereinander verbundene Kamm-ähnliche Strukturen umfassen.
  • Ein dielektrisches Material 274 wie z. B. Bor-dotiertes Silikatglas (BSG, Boron-doped Silicate Glass) kann über jedem Graben 206a, 206b und 206c ausgebildet werden und ein leitendes Material 276 kann über dem dielektrischen Material 274 ausgebildet werden. Das leitende Material 276 kann mit (nicht gezeigten) aktiven Gebieten in dem Werkstück 210 elektrisch gekoppelt sein. Vorteilhafterweise definiert die Einheitlichkeit der Vertiefungstiefe des ersten Liners 212 die Einheitlichkeit der Gatelänge, z. B. in der Nähe des Gateoxids 270 in dem oberen Teilbereich von jedem Graben 206a, 206b und 206c. Die Halbleiteranordnung 200 kann andere Elemente aufweisen, wie z. B. nicht gezeigte, implantierte Bereiche in dem Werkstück 102 und Gate-Kontakte.
  • (Nicht gezeigte) zusätzliche leitende Materialschichten und Isoliermaterialschichten werden dann über der Halbleiteranordnung 200 ausgebildet, und der Herstellungsprozess wird zur Fertigstellung der Fabrikation der Halbleiteranordnung 200 fortgesetzt.
  • Alternativ können die Grabenstrukturen 206a, 206b und 206c Isolationsgebiete umfassen, die zwischen in dem Werkstück 210 ausgebildeten aktiven Gebieten ausgebildet sind, wobei die nicht gezeigten, aktiven Gebiete z. B. Transistoren, Komplementär-Metalloxid-Halbleiter-(CMOS, Complementary Metal Oxide Semiconductor)Anordnungen, Speicheranordnungen, Logikanordnungen, Leistungsanordnungen, Kondensatoren, Schaltungskomponenten, Gruppen von Schaltungskomponenten und/oder Kombinationen daraus aufweisen können.
  • Der optionale Teilbereich des Liners 212, welcher in dem ersten Bereich 202 in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung verbleibend zurückgelassen werden kann, ist z. B. in 16 strichliert gezeigt.
  • Man beachte, dass Isolationsstrukturen ausgebildet werden können, welche solche Grabenstrukturen umfassen, die z. B. STI-Gebiete, DT-Isolationsgebiete, Kombinationen von STI und DT-Isolationsgebieten oder andere Arten von Isolationsstrukturen umfassen. Beispielsweise können die Grabenstrukturen STI-Gebiete umfassen, die in CMOS-Anordnungen ausgebildet sind, welche sowohl positiv (p-) als auch negativ (n-)Kanalanordnungen in komplementärer Anordnung verwendet. Die p- und n-Kanalanordnungen von CMOS-Anordnungen werden typischerweise z. B. als p-Kanal Metalloxid-Halbleiter-(PMOS, Positive Metal Oxide Semiconductor) und n-Kanal-Metalloxid-Halbleiter-(NMOS, Negative Metal Oxide Semiconductor)Transistoren bezeichnet. In einer CMOS-Anordnung wird der PMOS-Transistor in einer n-Wanne in dem Werkstück (z. B. einer mit n-Typ Dotierstoffen implantierten Wanne) ausgebildet und der NMOS-Transistor wird in einer p-Wanne in dem Werkstück ausgebildet. Ein STI-Gebiet, das die neuen hierin beschriebenen Grabenstrukturen umfasst, kann zwischen der n-Wanne und p-Wanne des jeweiligen PMOS-Transistors bzw. des NMOS-Transistors ausgebildet werden. Das STI-Gebiet kann sich innerhalb eines Halbleitersubstrats oder Werkstücks z. B. um ungefähr die Tiefe der maximalen n-Wannen und p-Wannen Dotierkonzentration erstrecken, z. B. um ungefähr 0,2 bis 1,0 μm.
  • 17 und 18 zeigen Schnittansichten einer Halbleiteranordnung 300, die unter Verwendung eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung hergestellt ist. In 16 werden für die verschiedenen Elemente ähnliche Ziffern verwendet, wie sie zum Beschreiben der vorangegangenen Figuren verwendet wurden. Um eine Wiederholung zu vermeiden, ist jedes in den 17 und 18 gezeigte Bezugszeichen nicht noch einmal im Detail hierein beschrieben. Eher werden ähnliche Materialien für die verschiedenen gezeigten Materialschichten vorzugsweise verwendet, wie es für die Elementnummern in dem Format „xyz” in den 8 bis 16 beschrieben wurde, wo x = 2 in den 8 bis 16, x = 3 in den 17 und 18 ist, und „yz” Ziffern darstellt, die die gleiche Art von Elementen anzeigt, wie sie in den vorangegangenen Figuren beschrieben wurden; z. B. ein Werkstück 310 in den 17 und 18 stellt ein Werkstück dar, wie das in den 8 bis 16 beschriebene Werkstück 210.
  • In 17 ist die zweite Lithografiemaske 340 ein inverses Bild der ersten Lithografiemaske (wie z. B. die in 8 gezeigte Maske 230), welche zum Strukturieren der Gräben 306a, 306b und 306c verwendet wird, aber die zweite Lithografiemaske 340 ist nicht exakt mit den Gräben 306a, 306b und 306c ausgerichtet. Dies kann als Teil des Entwurfs der Halbleiteranordnung 300 beabsichtigt sein, oder es kann unbeabsichtigt sein z. B. aufgrund einer leichten Fehlausrichtung der Lithografiemaske 340.
  • In diesem Ausführungsbeispiel umfasst die zweite Lithografiemaske 340 eine Lithografiemaske, die geeignet ist, um die Schicht von lichtempfindlichem Material über Teilbereichen des Werkstücks 310 zu belichten, aber die Schicht von lichtempfindlichem Material 314 über zumindest einem Teilbereich von jedem der Vielzahl von Gräben 306a, 306b und 306c nicht zu belichten. Die zweite Lithografiemaske 340 wird vorzugsweise nicht exakt mit der Vielzahl von Gräben 306a, 306b und 306c ausgerichtet, die unter Verwendung der ersten Lithografiemaske (wie z. B. der in 8 gezeigten Maske 230) strukturiert sind. Folglich umfasst das Ätzen der Schicht von lichtempfindlichem Material 314 ein Entfernen eines ersten Betrags der Schicht von lichtempfindlichem Material von einer ersten Seitenwand von jedem der Vielzahl von Gräben 306a, 306b und 306c und ein Entfernen eines zweiten Betrags der Schicht von lichtempfindlichem Material 314 von einer zweiten Seitenwand, die der ersten Seitenwand von jedem der Vielzahl von Gräben 306a, 306b und 306c gegenüberliegt, wie in 18 gezeigt, nachdem die Schicht von lichtempfindlichem Material 314 entfernt ist.
  • Folglich umfasst die Schicht von lichtempfindlichem Material 314 nach dem Ätzprozess für die Schicht von lichtempfindlichem Material 314 eine erste Abmessung d8 und d9 auf einer ersten Seitenwand (z. B. den linken Seitenwänden) von jedem der Vielzahl von Gräben 306a, 306b und 306c und eine zweite Abmessung d10 und d11 auf einer zweiten Seitenwand (z. B. der rechten Seitenwand), die der ersten Seitenwand von jedem der Vielzahl von Gräben 306a, 306b und 306c gegenüberliegt. Die ersten Abmessungen d8 und d9 können Null umfassen; wie z. B. in den 17 und 18 gezeigt. Alternativ kann ein Teilbereich des Liners 312 unbedeckt von der Schicht von lichtempfindlichem Material 314 nach dem Ätzprozess zum Vertiefen der Schicht von lichtempfindlichem Material 314 auf der linken Seitenwand sein.
  • Dann umfasst der Liner, nachdem die vertiefte Schicht von lichtempfindlichem Material 314 als eine Maske zum Strukturieren des Liners 312 verwendet ist, die erste Abmessung d8 und d9 auf der ersten Seitenwand von jedem der Vielzahl von Gräben 306a, 306b und 306c und die zweite Abmessung d10 und d11 auf der zweiten Seitenwand von jedem der Vielzahl von Gräben 306a, 306b und 306c, wobei die zweite Abmessung d10 und d11 anders ist als die erste Abmessung d8 und d9. Beispielsweise umfassen in der Nähe der Seitenwand der Gräben 306a, 306b und 306c die linken Seitenwände der in 18 gezeigten Gräben 306a, 306b und 306c eine Abmessung d8 in der Nähe der linken Seitenwände unterhalb der oberen Oberfläche des Werkstücks 310 und die rechten Seitenwände umfassen eine Abmessung d10 in der Nähe der rechten Seitenwände unterhalb der oberen Oberfläche des Werkstücks 310, die größer ist als die Abmessung d8. Ebenso ist die Abmessung d9, die näher in Richtung eines zentralen Bereichs der Gräben 306a, 306b und 306c ist, auf den linken Seitenwänden größer als die Abmessung d11 unter der oberen Oberfläche des Werkstücks 310, die näher in Richtung des zentralen Bereichs, der Gräben 306a, 306b und 306c ist.
  • In dem in den 17 und 18 gezeigten Ausführungsbeispiel sind die Abmessungen des Liners 312, obwohl die linken Seitenwände und rechten Seitenwände der Gräben 306a, 306b und 306c verschiedene Abmessungen des Liners 312 umfassen, vorteilhafter weise im Wesentlichen die gleichen für jeden der Vielzahl von Gräben 306a, 306b und 306c auf den linken und rechten Seitenwänden, was zu einer Halbleiteranordnung 300 mit vorhersagbaren und einheitlichen Abmessungen und Leistungsparametern quer über eine Oberfläche des Werkstücks 310 führt.
  • Ausführungsbeispiele der vorliegenden Erfindung beinhalten Verfahren zur Herstellung der neuen hierin beschriebenen Grabenstrukturen. Ausführungsbeispiele der vorliegenden Erfindung weisen ebenfalls z. B. Halbleiteranordnungen 200 und 300 auf, die in Übereinstimmung mit den hierin beschriebenen Verfahren zum Ausbilden von Grabenstrukturen hergestellt sind. Die hierin beschriebenen Liner 212 und 312 und die Füllmaterialien 270 und 272, die innerhalb der Vielzahl von Gräben 206a, 206b, 206c, 306a, 306b und 306c ausgebildet sind, können z. B. Transistoren, Isolationsgebiete, flache Grabenisolationsgebiete, tiefe Grabenisolationsgebiete, Kondensatoren, Speicheranordnungen, Leistungstransistoren, Leitbahnen (wie z. B. Wortleitungen oder Bitleitungen von Speicheranordnungen oder andere leitende Merkmale), Teile von anderen elektrischen Anordnungen, und/oder Kombinationen davon umfassen. Wenn die neuen Grabenstrukturen Isolationsgebiete umfassen, können die Isolationsgebiete eine elektrische Isolation zwischen einer Vielzahl von aktiven Gebieten, die innerhalb und/oder über dem Werkstück ausgebildet sind, bereitstellen, wobei die Vielzahl von aktiven Gebieten Transistoren, CMOS-Anordnungen, Speicheranordnungen, Logikanordnungen, Leistungsanordnungen, Kondensatoren, Schaltungskomponenten, Gruppen von Schaltungskomponenten und/oder Kombinationen davon umfasst.
  • Vorteile von Ausführungsbeispielen der Erfindung beinhalten ein selektives Öffnen einer abgeschiedenen Bulk-Schicht von lichtempfindlichem Material 214 und 314 unter Verwendung einer invertierten Grabenstrukturmaske 240 und 340, welche das Umwandeln von Resist-Dicken Änderungen in Variationen der Grabenvertiefungsdicke vermeidet, und folglich mehr Einfluss gewinnt, um den Vertiefungsprozess für die Schicht von lichtempfindlichem Material 214 und 314 innerhalb der Gräben 206a, 206b, 206c, 306a, 306b und 306c zu steuern. Ein Entfernen des dicksten oberen Teilbereichs der Schicht von lichtempfindlichen Material 214. und 314 in den ersten Bereichen 202 und 302 gleichzeitig während des Vertiefens des lichtempfindlichen Materials 214 und 314 in den Gräben 206a, 206b, 206c, 306a, 306b und 306c in den zweiten Bereichen 204 und 304 wird vermieden, wodurch eine Abhängigkeit von Resist-Dicken Variationen eliminiert wird, insbesondere an den Kanten eines Grabenfeldbereichs, wie z. B. in Bereichen 204 und 304. Folglich wird das Ausbilden von nicht-nutzbaren oder Dummy-Anordnungen an den Kanten von Grabenfeldbereichen 204 und 304 vermieden, wodurch der Verlust von nutzbarem Oberflächengebiet des Werkstücks 210 und 310 verhindert wird.
  • Der Vertiefungsprozess der Schicht von lichtempfindlichem Material 214 und 314 in die Gräben 206a, 206b, 206c, 306a, 306b und 306c hinein wird ausgelöst und gesteuert durch die laterale Abmessung des Merkmals von lichtempfindlichem Material 214 und 314 über den Gräben 206a, 206b, 206c, 306a, 306b und 306c ebenso wie durch die Kanten-Platzierung des Merkmals von lichtempfindlichem Material 214 und 314 relativ zu einer Kante der Gräben 206a, 206b, 206c, 306a, 306b und 306c.
  • Durch die hierin beschriebenen neuen Ätzprozesse und Grabenstrukturen wird z. B. verbesserte Einheitlichkeit der Vertiefungstiefe des Liners 212 und 312 innerhalb der Gräben 206a, 206b, 206c, 306a, 306b und 306c erzielt, welche in einigen Halbleiteranwendungen für die Leistungsfähigkeit der Anordnung 200 und 300 wesentlich ist. Variationen in den Vertiefungsabmessungen des Liners 212 und 312 für die Gräben 206a, 206b, 206c, 306a, 306b und 306c quer über ein Werkstück 210 und 310 von z. B. ungefähr 40 nm oder weniger sind unter Verwendung der hierin beschriebenen Ausführungsbeispiele der vorliegenden Erfindung erreichbar.
  • Vorteilhafter Weise ist die Einheitlichkeit der Vertiefungstiefe des Liners 212 und 312 in Übereinstimmung mit Ausführungsbeispielen der vorliegenden Erfindung unabhängig von Dickenabweichungen der Schicht von lichtempfindlichem Material 214 und 314. Folglich beeinflusst oder steuert die Dicke der Schicht von lichtempfindlichen Material 214 und 314 (die z. B. eine größere Dicke in dem ersten Bereich 202 und 302 als in dem zweiten Bereich 204 und 304 des Werkstücks 210 und 310 umfasst) nicht die Tiefe der Vertiefungen, die in der Schicht von lichtempfindlichen Material 214 und 314 innerhalb der Gräben 206a, 206b, 206c, 306a, 306b und 306c ausgebildet werden. Deshalb werden Variationen von Dicken der Schicht von lichtempfindlichem Material 214 und 314 innerhalb der Gräben 206a, 206b, 206c, 306a, 306b und 306c vermieden und sind nicht länger ein Problem, was zu Halbleiteranordnungen 200 und 300 mit einheitlichen Betriebseigenschaften und -parametern quer über eine Oberfläche eines Werkstücks 210 und 310 führt.
  • Darüber hinaus können die lateralen Abmessungen der Resist-Merkmale (z. B. die in 17 gezeigte strukturierte Schicht von lichtempfindlichem Material 314) über den Öffnungen des Grabens 306a, 306b und 306c eingestellt werden, um das Ausbilden von verschiedenen Tiefen von lichtempfindlichem Material 314 auf gegenüberliegenden Seitenwänden der Gräben 306a, 306b und 306c zu ermöglichen. Die verschiedenen Dicken von lichtempfindlichem Material 314 und dem Liner 312 auf gegenüberliegenden Seitenwänden der Gräben 306a, 306b und 306c können verwendet werden, um Ätzsignaturen in der Vertiefungstiefe durch z. B. entsprechendes Anpassen der Größe des Resist-Merkmals auszugleichen.
  • Zusätzlich können Teilbereiche des Liners 212' in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung, wie strichliert bei 212 in den 15 und 16 gezeigt, über der oberen Oberfläche von Bereichen des Werkstücks, wie z. B. in dem ersten Bereich 210, verbleibend zurückgelassen werden, ohne die Verwendung eines zusätzlichen Lithografieschritts, einer zusätzlichen Photoresist-Schicht und einer zusätzlichen Lithografiemaske zu erfordern.

Claims (20)

  1. Verfahren zur Herstellung einer Halbleiteranordnung (200; 300) mit den Schritten: Bereitstellen eines Werkstücks (210; 310); Ausbilden einer Vielzahl von Gräben (206a, 206b, 206c; 306a, 306b, 306c) in dem Werkstück (210; 310); Ausbilden eines Liners (212; 312) über dem Werkstück (210; 310) und in den Gräben (206a, 206b, 206c; 306a, 306b, 306c); Ausbilden einer Schicht von lichtempfindlichem Material (214; 314) über dem Liner (212; 312); erstes teilweises Entfernen der Schicht von lichtempfindlichem Material (214; 314) oberhalb des Werkstücks (210; 310), so dass lichtempfindliches Material (214; 314) in den Gräben (206a, 206b, 206c; 306a, 306b, 306c) und über den Gräben verbleibt, wodurch Inseln von lichtempfindlichem Material (214; 314) über den Gräben ausgebildet werden; und zweites teilweises Entfernen des lichtempfindlichen Materials (214; 314), so dass das lichtempfindliche Material (214; 314) in einem unteren Teilbereich der Gräben (206a, 206b, 206c; 306a, 306b, 306c) über dem Liner (212; 312) verbleibt.
  2. Verfahren nach Patentanspruch 1 mit den weiteren Schritten: Verwenden des in dem unteren Teilbereich der Gräben (206a, 206b, 206c; 306a, 306b, 306c) verbleibenden lichtempfindlichen Materials (214; 314) als eine Maske zum Strukturieren des Liners (212; 312), und Entfernen des lichtempfindlichen Materials (214; 314) in dem unteren Teilbereich der Gräben (206a, 206b, 206c; 306a, 306b, 306c).
  3. Verfahren nach Patentanspruch 1 oder 2, wobei das Ausbilden des Liners (212; 312) ein Ausbilden eines Isoliermaterials, eines leitenden Materials, eines halbleitenden Materials, oder mehrerer Schichten oder Kombinationen davon umfasst.
  4. Verfahren nach einem der Patentansprüche 1 bis 3, wobei das Ausbilden des Liners (212; 312) ein Ausbilden eines Nitrid-Materials oder eines Oxid-Materials umfasst.
  5. Verfahren nach einem der Patentansprüche 1 bis 4, wobei das Ausbilden des Liners (212; 312) ein Ausbilden eines konformen Materials mit der gleichen Dicke quer über der Oberfläche des Werkstücks umfasst.
  6. Verfahren nach einem der Patentansprüche 1 bis 5, wobei beim Ausbilden der Schicht von lichtempfindlichem Material (214; 314) die Gräben (206a, 206b, 206c; 306a, 306b, 306c) vollständig gefüllt werden; wobei das zweite teilweise Entfernen ein Ätzen ist, mit dem weiteren Schritt: teilweises Entfernen des Liners (212; 312) in dem oberen Teilbereich der Gräben (206a, 206b, 206c; 306a, 306b, 306c) unter Verwendung des im unteren Teilbereich der Gräben (206a, 206b, 206c; 306a, 306b, 306c) verbleibenden lichtempfindlichen Materials (214; 314) als eine Maske.
  7. Verfahren nach Patentanspruch 6, wobei der Liner (212) einen ersten Liner (212) umfasst, mit dem weiteren Schritt: Ausbilden eines zweiten Liners (270) in zumindest dem oberen Teilbereich der Vielzahl von Gräben (206a, 206b, 206c) nachdem der erste Liner (212) teilweise entfernt worden ist.
  8. Verfahren nach Patentanspruch 6 oder 7, wobei das Ätzen der Schicht von lichtempfindlichem Material (214; 314) ein isotropes Ätzen der Schicht von lichtempfindlichem Material (214; 314) umfasst.
  9. Verfahren nach einem der Patentansprüche 6 bis 8, wobei das Ätzen der Schicht von lichtempfindlichem Material (214; 314) die Schicht von lichtempfindlichem Material (214; 314) unter die obere Oberfläche des Werkstücks (210; 310) für jeden der Gräben (206a, 206b, 206c; 306a, 306b, 306c) vertieft.
  10. Verfahren nach einem der Patentansprüche 6 bis 9, mit dem weiteren Schritt: Füllen der Vielzahl von Gräben (206a, 206b, 206c) mit einem Füllmaterial (272).
  11. Verfahren nach Patentanspruch 10, wobei die Gräben (206a, 206b, 206c) mit einem Isoliermaterial, einem Leitenden Material, einem halbleitenden Material, oder mehreren Schichten oder Kombinationen davon gefüllt werden.
  12. Verfahren nach einem der Patentansprüche 1 bis 5, wobei das Ausbilden der Gräben (206a, 206b, 206c; 306a, 306b, 306c) in dem Werkstück durch Strukturierung des Werkstücks (210; 310) unter Verwendung einer ersten Lithografiemaske (230) erfolgt; wobei beim Ausbilden der Schicht von lichtempfindlichem Material (214; 314) die Gräben (206a, 206b, 206c; 306a, 306b, 306c) vollständig gefüllt werden; wobei das erste teilweise Entfernen der Schicht von lichtempfindlichem Material (214; 314) ein Strukturieren der Schicht von lichtempfindlichem Material (214; 314) unter Verwendung einer zweiten Lithografiemaske (240; 340) beinhaltet, die eine inverse Struktur der ersten Lithografiemaske (230) aufweist; wobei das zweite teilweise Entfernen ein Ätzen umfasst; mit dem weiteren Schritt: teilweises Entfernen des Liners (212; 312) in dem oberen Teilbereich der Gräben (206a, 206b, 206c; 306a, 306b, 306c) unter Verwendung des in dem unteren Teilbereich der Gräben (206a, 206b, 206c; 306a, 306b, 306c) verbleibenden lichtempfindlichen Materials (214; 314) als eine Maske.
  13. Verfahren nach Patentanspruch 12, wobei bei Verwendung der zweiten Lithografiemaske (240; 340) die Schicht von lichtempfindlichem Material (214; 314) in anderen Gebieten als über einem Teilbereich von jedem der Gräben (206a, 206b, 206c; 306a, 306b, 306c) belichtet wird.
  14. Verfahren nach Patentanspruch 12 oder 13, wobei die erste Lithografiemaske (230) und die zweite Lithografiemaske (240; 340) binäre Masken, Phasenschieber-Masken, alternierende Phasenschieber-Masken oder Kombinationen davon umfassen.
  15. Verfahren nach einem der Patentansprüche 12 bis 14, wobei das Strukturieren des Werkstücks (210; 310) unter Verwendung der ersten Lithografiemaske (230) zum Ausbilden der Vielzahl von Gräben (206a, 206b, 206c; 306a, 306b, 306c) in dem Werkstück (210; 310) ein Ausbilden einer Vielzahl von rund-, elliptisch-, quadratisch- oder rechteckig-geformten Gräben umfasst.
  16. Verfahren nach einem der Patentansprüche 12 bis 15, wobei die zweite Lithografiemaske (240) mit der Vielzahl von Gräben (206a, 206b, 206c) ausgerichtet wird, so dass das Ätzen der Schicht von lichtempfindlichem Material (214) ein Entfernen von dem gleichen Betrag der Schicht von lichtempfindlichem Material (214) von einer ersten Seitenwand von jedem der Vielzahl von Gräben (206a, 206b, 206c) wie von einer zweiten Seitenwand umfasst, welche der ersten Seitenwand von jedem der Vielzahl von Gräben (206a, 206b, 206c) gegenüberliegt.
  17. Verfahren nach einem der Patentansprüche 12 bis 15, wobei die zweite Lithografiemaske (340) nicht exakt mit der Vielzahl von Gräben (306a, 306b, 306c) ausgerichtet wird, so dass das Ätzen der Schicht von lichtempfindlichem Material (314) ein Entfernen eines ersten Betrags der Schicht von lichtempfindlichem Material (314) von einer ersten Seitenwand von jedem der Vielzahl von Gräben (306a, 306b, 306c) und ein Entfernen eines zweiten Betrags der Schicht von lichtempfindlichem Material (314) von einer zweiten Seitenwand umfasst, welche der ersten Seitenwand von jedem der Vielzahl von Gräben (306a, 306b, 306c) gegenüberliegt, wobei der erste Betrag von dem zweiten Betrag verschieden ist.
  18. Verfahren zur Herstellung einer Halbleiteranordnung (200; 300) mit den Schritten: Bereitstellen eines Werkstücks (210; 310) mit einem ersten Bereich (202; 302) und einem zweiten Bereich (204; 304); Ausbilden einer Vielzahl von Gräben (206a, 206b, 206c; 306a, 306b, 306c) in dem zweiten Bereich (204; 304), aber nicht in dem ersten Bereich (202; 302) des Werkstücks (210; 310); Ausbilden einer Schicht von lichtempfindlichem Material (214; 314) über dem Werkstück (210; 310) und in den Gräben (206a, 206b, 206c; 306a, 306b, 306c), wobei die Schicht von lichtempfindlichem Material (214; 314) eine größere Höhe über dem ersten Bereich (202; 302) als über dem zweiten Bereich (204; 304) des Werkstücks (210; 310) aufweist; teilweises Entfernen der Schicht von lichtempfindlichem Material (214; 314) oberhalb des Werkstücks (210; 310), so dass lichtempfindliches Material (214; 314) zumindest in den Gräben (206a, 206b, 206c; 306a, 306b, 306c) und über den Gräben zurückgelassen wird, wodurch Inseln von lichtempfindlichem Material (214; 314) über den Gräben ausgebildet werden; und Ätzen des lichtempfindlichen Materials (214; 314), wodurch lichtempfindliches Material (214; 314) in einem unteren Teilbereich der Gräben (206a, 206b, 206c; 306a, 306b, 306c) verbleibt, so dass die Schicht von lichtempfindlichem Material (214) unter eine obere Oberfläche des Werkstücks (210) innerhalb von jedem der Gräben (206a, 206b, 206c) vertieft wird, oder so dass die Schicht von lichtempfindlichem Material (314) um eine erste Strecke unter die obere Oberfläche des Werkstücks (210) auf einer ersten Seitenwand von jedem der Gräben (306a, 306b, 306c) vertieft wird und um eine zweite Strecke unter die obere Oberfläche des Werkstücks (210) auf einer zweiten Seitenwand von jedem der Gräben (306a, 306b, 306c) vertieft wird, welche der ersten Seitenwand gegenüberliegt und wobei die erste Strecke von der zweiten Strecke verschieden ist.
  19. Verfahren nach Patentanspruch 18 mit den weiteren Schritten: Ausbilden eines Liners (212; 312) über dem Werkstück (210; 310) vor dem Ausbilden der Schicht von lichtempfindlichem Material (214; 314), und teilweises Entfernen des Liners (212; 312) nach dem Ätzen der Schicht von lichtempfindlichem Material (214; 314), unter Verwendung der Schicht von lichtempfindlichem Material (214; 314) als Maske.
  20. Verfahren nach Patentanspruch 19, wobei ein Teilbereich des Liners (212; 312) über dem ersten Bereich (202; 302) des Werkstücks (210; 310) zurückgelassen wird.
DE102007033633.2A 2006-07-24 2007-07-19 Verfahren zur Herstellung einer Halbleiteranordnung Expired - Fee Related DE102007033633B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/491,631 2006-07-24
US11/491,631 US7498232B2 (en) 2006-07-24 2006-07-24 Semiconductor devices and methods of manufacture thereof

Publications (2)

Publication Number Publication Date
DE102007033633A1 DE102007033633A1 (de) 2008-02-14
DE102007033633B4 true DE102007033633B4 (de) 2017-03-09

Family

ID=38922301

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007033633.2A Expired - Fee Related DE102007033633B4 (de) 2006-07-24 2007-07-19 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (2)

Country Link
US (3) US7498232B2 (de)
DE (1) DE102007033633B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498232B2 (en) 2006-07-24 2009-03-03 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
CN108878421B (zh) * 2017-05-08 2021-07-06 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10580789B2 (en) * 2017-07-10 2020-03-03 Macronix International Co., Ltd. Semiconductor device having etching control layer in substrate and method of fabricating the same
CN109256389B (zh) * 2017-07-13 2021-06-11 旺宏电子股份有限公司 半导体元件及其制造方法
US20230261072A1 (en) * 2022-02-15 2023-08-17 Nanya Technology Corporation Recessed gate strcutre with protection layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020123206A1 (en) * 2001-03-05 2002-09-05 Hong Soo-Jin Method of forming an insulating layer in a trench isolation type semiconductor device
US6482716B1 (en) * 2000-01-11 2002-11-19 Infineon Technologies North America Corp. Uniform recess depth of recessed resist layers in trench structure
US6645851B1 (en) * 2002-09-17 2003-11-11 Taiwan Semiconductor Manufacturing Company Method of forming planarized coatings on contact hole patterns of various duty ratios
US20040063306A1 (en) * 2002-09-30 2004-04-01 Koichi Takeuchi Fabrication method of semiconductor device
DE10323728A1 (de) * 2003-02-11 2004-08-26 Nanya Technology Corporation, Kueishan Verfahren zur Verbesserung der Gleichmäßigkeit einer Fotolackschicht
DE102005009553B3 (de) * 2005-03-02 2006-06-08 Infineon Technologies Ag Verfahren zum Bilden einer vergrabenen Platte eines Grabenkondensators in Speicherzellenfeldern auf einem Halbleiterwafer und dessen Verwendung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001706A (en) * 1997-12-08 1999-12-14 Chartered Semiconductor Manufacturing, Ltd. Method for making improved shallow trench isolation for semiconductor integrated circuits
US6639266B1 (en) * 2000-08-30 2003-10-28 Micron Technology, Inc. Modifying material removal selectivity in semiconductor structure development
KR100363558B1 (ko) * 2001-02-23 2002-12-05 삼성전자 주식회사 반도체 장치의 트렌치 격리 형성 방법
DE10303926B4 (de) * 2003-01-31 2005-01-05 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE102004020834B4 (de) * 2004-04-28 2010-07-15 Qimonda Ag Herstellungsverfahren für eine Halbleiterstruktur
US20060003546A1 (en) * 2004-06-30 2006-01-05 Andreas Klipp Gap-filling for isolation
KR100744137B1 (ko) * 2006-04-06 2007-08-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
US7498232B2 (en) 2006-07-24 2009-03-03 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482716B1 (en) * 2000-01-11 2002-11-19 Infineon Technologies North America Corp. Uniform recess depth of recessed resist layers in trench structure
US20020123206A1 (en) * 2001-03-05 2002-09-05 Hong Soo-Jin Method of forming an insulating layer in a trench isolation type semiconductor device
US6645851B1 (en) * 2002-09-17 2003-11-11 Taiwan Semiconductor Manufacturing Company Method of forming planarized coatings on contact hole patterns of various duty ratios
US20040063306A1 (en) * 2002-09-30 2004-04-01 Koichi Takeuchi Fabrication method of semiconductor device
DE10323728A1 (de) * 2003-02-11 2004-08-26 Nanya Technology Corporation, Kueishan Verfahren zur Verbesserung der Gleichmäßigkeit einer Fotolackschicht
DE102005009553B3 (de) * 2005-03-02 2006-06-08 Infineon Technologies Ag Verfahren zum Bilden einer vergrabenen Platte eines Grabenkondensators in Speicherzellenfeldern auf einem Halbleiterwafer und dessen Verwendung

Also Published As

Publication number Publication date
US8399956B2 (en) 2013-03-19
US20090152672A1 (en) 2009-06-18
US7498232B2 (en) 2009-03-03
DE102007033633A1 (de) 2008-02-14
US20130221480A1 (en) 2013-08-29
US20080020542A1 (en) 2008-01-24
US8729659B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
DE10324491B4 (de) Herstellungsverfahren für Dual-Workfunction-Logikbauelemente in vertikalen DRAM-Prozessen
DE102013112351B4 (de) Mehrschicht-Halbleitervorrichtungsstruktur
DE102004051588B4 (de) Halbleitereinrichtungsgruppe und Verfahren zum Herstellen derselben und Halbleitereinrichtung
DE102004032703B4 (de) Verfahren zum Ausbilden von Isolationsgebieten eines Halbleiterbauelements und Halbleiterbauelemente
EP0968527B1 (de) Verfahren zur herstellung eines vertikalen mos-transistors
DE112006002726B4 (de) Isolierung von selbstausgerichteten Gates
DE102018115204A1 (de) Strukturierungsverfahren für halbleiter-bauelemente und daraus resultierende strukturen
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE102017117942A1 (de) Multi-Gate-Vorrichtung und Herstellungsverfahren dafür
DE102020207521A1 (de) Asymmetrische gate-schnittisolation für sram
DE102016205180B4 (de) Verfahren zum Herstellen von Transistoren mit mehreren Schwellspannungen
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102014019360A1 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102005002739A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors, Feldeffekttransistor und integrierte Schaltungsanordnung
DE102013202739A1 (de) SRAM-integrierte Schaltungen mit vergrabenem sattelförmigen FINFET und Verfahren zu deren Herstellung
DE102019204967A1 (de) Angeschrägte Austauschgatestrukturen
DE102018220751A1 (de) Middle-of-line strukturen
DE102007033633B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102007007071B4 (de) Halbleiteranordnung mit einem grabenförmigen Isolationsgebiet und Verfahren zu deren Herstellung
DE102018201717B4 (de) Halbleiterbauelement mit vergrabenen kapazitiven strukturen und verfahren zur herstellung desselben
EP0864172B1 (de) Verfahren zur herstellung einer integrierten schaltungsanordnung mit mindestens einem mos-transistor
US5846873A (en) Method of creating ultra-small nibble structures during mosfet fabrication
DE102018206438B4 (de) Verfahren zur Herstellung von Kontaktstrukturen
DE19749378B4 (de) MOS-Transistor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: KINDERMANN, PETER, DIPL.-ING.UNIV., DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee