DE102018201717B4 - Halbleiterbauelement mit vergrabenen kapazitiven strukturen und verfahren zur herstellung desselben - Google Patents

Halbleiterbauelement mit vergrabenen kapazitiven strukturen und verfahren zur herstellung desselben Download PDF

Info

Publication number
DE102018201717B4
DE102018201717B4 DE102018201717.4A DE102018201717A DE102018201717B4 DE 102018201717 B4 DE102018201717 B4 DE 102018201717B4 DE 102018201717 A DE102018201717 A DE 102018201717A DE 102018201717 B4 DE102018201717 B4 DE 102018201717B4
Authority
DE
Germany
Prior art keywords
semiconductor
layer
device region
capacitive structures
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018201717.4A
Other languages
English (en)
Other versions
DE102018201717A1 (de
Inventor
Peter Baars
Frank Jakubowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102018201717A1 publication Critical patent/DE102018201717A1/de
Application granted granted Critical
Publication of DE102018201717B4 publication Critical patent/DE102018201717B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Abstract

Ein Halbleiterbauelement (100), mit:einem ersten Bauteilgebiet (100A), das von einer ersten Flachgrabenisolationsstruktur lateral umschlossen ist, wobei die erste Flachgrabenisolationsstruktur sich durch eine Halbleiterschicht (103) und eine vergrabene isolierende Schicht (102) in ein Substratmaterial (101) erstreckt;einem zweiten Bauteilgebiet (100B), das von einer zweiten Flachgrabenisolationsstruktur lateral umschlossen ist, wobei die zweite Flachgrabenisolationsstruktur sich durch die Halbleiterschicht (103) und die vergrabene isolierende Schicht (102) in das Substratmaterial (101) erstreckt;einem vollständig verarmten Transistorelement, das in und auf dem ersten Bauteilgebiet (100A) ausgebildet ist; undmehreren kapazitiven Strukturen (140A, 140B), die in dem zweiten Bauteilgebiet (100B) so ausgebildet sind, dass sie eine gemeinsame Kondensatorelektrode (108), die das Substratmaterial (101) aufweist, haben,wobei jede der mehreren kapazitiven Strukturen (140A, 140B) eine Metall enthaltende Elektrode (108) oder eine dotiertes Halbleitermaterial enthaltende Elektrode (108) aufweist undwobei das Halbleiterbauelement (100) ferner ein isolierendes Material (151) aufweist, das über den Metall enthaltenden Elektroden (108) oder dotiertes Halbleitermaterial enthaltenden Elektroden (108) angeordnet ist, wobei das isolierende Material (151) ein gleiches Material wie dasjenige der ersten und zweiten Flachgrabenisolationsstrukturen aufweist.

Description

  • HINTERGRUND
  • 1. GEBIET DER OFFENBARUNG
  • Generell betrifft die vorliegende Offenbarung Halbleiterbauelemente, in denen kapazitive Strukturen zusätzlich zu aktiven Schaltungselementen, etwa Transistoren und dergleichen, vorzusehen sind, um ein verbessertes Bauteilverhalten zu erhalten und/oder die Bauteilfunktion beispielsweise in Bezug auf HF-Anwendungen und dergleichen zu erweitern.
  • 2. BESCHREIBUNG DES STANDS DER TECHNIK
  • In der Halbleiterindustrie ist ein stetiger Fortschritt gemacht worden, wodurch nunmehr integrierte Schaltungen bereitgestellt werden, in denen eine sehr große Anzahl an Schaltungselementen, etwa Transistoren und dergleichen, enthalten sind. Zusätzlich zu den Transistorelementen, die typischerweise in Form digitaler und/oder analoger Komponenten zur Steuerung von Spannung und/oder Strömen innerhalb des Halbleiterbauelements vorgesehen sind, gibt es ein ständiges Bestreben, weitere Funktionen den einzelnen Halbleiterbauelementen hinzuzufügen, wodurch selbst vollständige Systeme auf einem einzigen Chip (SoC), gebildet werden. Folglich müssen passive Schaltungselemente und insbesondere Kondensatoren und dergleichen in vielen Arten von integrierten Schaltungen zusätzlich zu den typischerweise verwendeten Widerständen eingebaut werden.
  • Beispielsweise sind viele Herstellungsstrategien entwickelt worden, um kapazitive Strukturen in den Aufbau komplexer integrierter Schaltungen einzubinden, beispielsweise durch Bereitstellung von Entkopplungskondensatoren, die zur Stabilisierung des Betriebs kritischer Bauteilbereiche vorgesehen sind, beispielsweise zum Abblocken der Betriebsspannung, wenn schnell schaltende Transistorelemente hohe Stromspitzen hervorrufen. Dazu können kapazitive Strukturen auf Halbleiterbasis, beispielsweise mit einer Elektrode in dem aktiven Halbleitermaterial, an strategisch geeigneten Positionen in dem Halbleiterbauelement vorgesehen werden, so dass Versorgungsspannungsschwankungen reduziert werden. In anderen Fällen müssen mehrere Kondensatoren eingebaut werden, um Speicherbereiche, etwa dynamische RAM-Bereiche, zu verwirklichen. In diesen Speicherbereichen wird ein Informationsbit typischerweise unter Anwendung eines einzelnen Kondensators und eines zugeordneten Transistors gespeichert, wobei in Hinblick auf das Erreichen einer hohen Bitdichte, die Kondensatoren typischerweise als tiefe Grabenkondensatoren vorgesehen werden, um die erforderliche Kapazität zu erhalten, wobei jedoch zusätzliche aufwändige Prozessschritte erforderlich sind, um einen tiefen Graben zu bilden und den tiefen Graben mit leitenden und dielektrischen Materialien in geeigneter Weise zu füllen.
  • Wenn kapazitive Strukturen in der Bauteilebene eines Halbleiterbauelements vorgesehen werden, das heißt, in und auf dem Halbleitermaterial, das auch zur Herstellung der aktiven Schaltungselemente verwendet wird, etwa von aufwändigen Transistoren für Logikbereiche in integrierten Schaltungen auf Siliziumbasis, die beispielsweise auf der gut bekannten CMOS-Technik beruhen, so werden diese Strukturen vorzugsweise als Komponenten implementiert, die einen ähnlichen Aufbau wie vorzugsweise NMOS-Transistoren haben, wobei jedoch wertvolle Substratfläche verbraucht wird, wodurch in signifikanter Weise die Gestaltungsflexibilität in Bezug auf das Reduzieren der Gesamtabmessungen komplexer integrierter Schaltungen beschränkt werden kann. Ferner kann das Vorsehen entsprechender kapazitiver Strukturen in der Bauteilebene eines komplexen Halbleiterbauelements entsprechende Gestaltungsanpassungen in Hinblick auf die Kontaktebene und insbesondere auf die gesamte Signalführung in dem Metallisierungssystem des Halbleiterbauelements erforderlich machen, da die Signalführungsmöglichkeiten in der Bauteilebene ganz wesentlich durch die zusätzlichen darin hergestellten kapazitiven Strukturen beeinflusst werden.
  • In vielen anderen Vorgehensweisen werden kapazitive Strukturen in dem Metallisierungssystem aufwändiger Halbleiterbauelemente vorgesehen, wodurch die Möglichkeit des Einbaus gut leitender Metallmaterialien in die Kondensatorelektroden ermöglicht wird, während andererseits der Flächenverbrauch in der Bauteilebene im Wesentlichen vermieden wird. Andererseits erfordert der Einbau von Kondensatoren auf Metallbasis in dem Metallisierungssystem eine aufwändige Umgestaltung der entsprechenden Signalführung in der Metallisierungsebene und kann schließlich insgesamt zu einer Zunahme der lateralen Größe einer aufwändigen integrierten Schaltung führen, da die Fläche in dem Metallisierungssystem, die von den Kondensatoren eingenommen wird, nicht mehr für die Signalführung zur Verfügung steht. Ferner kann der Einbau der Kondensatoren in dem Metallisierungssystem wesentliche zusätzliche Prozessschritte bei der Herstellung eines komplexen Metallisierungssystems erforderlich machen, wodurch ebenfalls in deutlicher zur Gesamtprozesskomplexität und somit zu erhöhten Fertigungskosten beigetragen wird.
  • Da ferner zusätzlich zu dem allgemeinen Bestreben zur Verringerung der gesamten Leistungsaufnahme bei Beibehaltung eines hohen Leistungsvermögens integrierter Schaltungen auch eine zunehmende Forderung zur Implementierung passiver Schaltungsbereiche mit erhöhter Funktionalität besteht, beispielsweise durch Einbau von HF-Komponenten, wird damit wiederum ein höherer Grad an Verbindungsfähigkeit für eine integrierte Schaltung bereitgestellt. Aufgrund dieser allgemeinen Entwicklung in der Halbleiterindustrie und trotz der Schwierigkeiten bei der Herstellung kapazitiver Strukturen, wie dies zuvor dargestellt ist, müssen zunehmend Kondensatoren in den Aufbau integrierter Schaltungen mit aufgenommen werden, wobei insbesondere bestehende Techniken als keine vielversprechenden Optionen aufgrund der moderat hohen Komplexität und/oder des Flächenverbrauchs betrachtet werden können, da diese Aspekte wesentlich zu den Gesamtherstellungskosten beitragen.
  • In Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Offenbarung daher Techniken, in denen kapazitive Strukturen in integrierten Schaltungen bereitgestellt werden, während die Auswirkungen eines oder mehrerer der oben genannten Probleme vermieden oder zumindest reduziert werden.
  • Bekannt sind dabei aus den Druckschriften US 2016 / 0 204 129 A1 sowie DE 11 2012 005 166 B4 Halbleiterstrukturen und Verfahren zu deren Herstellung bezüglich Kondensatoren mittels (vollständig verarmter) Silizium-auf-Isolator-Herstellungsverfahren.
  • ÜBERBLICK ÜBER DIE OFFENBARUNG
  • Im Allgemeinen beruht die vorliegende Offenbarung auf dem Konzept, dass kapazitive Strukturen in Halbleiterbauelementen, die auf der Grundlage von Halbleiter-auf-Isolator-(SOI-) Techniken hergestellt sind, in denen typischerweise eine vergrabene isolierende Schicht eine Halbleiterschicht von einem halbleiterbasierten Substratmaterial trennt, effizient eingerichtet werden können. Diese SOI-Bauteilkonfiguration kann effizient genutzt werden, um eine „vergrabene“ kapazitive Struktur bereitzustellen, ohne dass jedoch die Herstellung tiefer Gräben erforderlich ist. Die vergrabenen kapazitiven Strukturen können eine gemeinsame Kondensatorelektrode in Form eines entsprechenden Bereichs des Substratmaterials aufweisen, während gut leitende Elektroden, etwa Metall enthaltende Elektroden oder dotierte Halbleiter enthaltende Elektroden über dem Substratmaterial positioniert sein können. Aufgrund der vergrabenen Natur der kapazitiven Strukturen kann die Bauteilebene, das heißt, der Bereich, der typischerweise über einer entsprechenden Halbleiterschicht vorgesehen ist, dennoch in effizienter Weise für die Signalführung und dergleichen benutzt werden, da die Fläche über den vergrabenen kapazitiven Strukturen weiterhin für die Ausbildung von Leitungen, etwa Elektrodenleitungen, verfügbar ist. Daher können Kondensatoren für diverse Zwecke in einer äußerst raumeffizienten Weise als eine vergrabene Struktur in einem speziellen Bauteilgebiet eines Halbleiterbauelements vorgesehen werden, wobei ein hohes Maß an Kompatibilität zu bestehenden Prozessabläufen zur Herstellung von Halbleiterbauelementen auf SOI-Basis beibehalten wird. Das heißt, durch Einbau der kapazitiven Strukturen auf Ebene der vergrabenen isolierenden Schicht können unaufwändige Prozesstechniken eingesetzt werden, wodurch ein kostengünstiger Gesamtherstellungsablauf ermöglicht wird, wobei dennoch die Signalführungsfähigkeit oberhalb der vergrabenen kapazitiven Strukturen in der Bauteilebene, der Kontaktebene und dem Metallisierungssystem beibehalten wird.
  • Beispielhaft betrifft die vorliegende Offenbarung ein Halbleiterbauelement, das ein erstes Bauteilgebiet aufweist, das von einer ersten Flachgrabenisolationsstruktur lateral umschlossen ist, wobei die erste Flachgrabenisolationsstruktur sich durch eine Halbleiterschicht und eine vergrabene Isolationsschicht in einem Substratmaterial erstreckt. Ferner umfasst das Halbleiterbauelement ein zweites Bauteilgebiet, das von einer zweiten Flachgrabenisolationsstruktur umschlossen ist, wobei die zweite Flachgrabenisolationsstruktur sich durch die Halbleiterschicht und die vergrabene Isolationsschicht in das Substratmaterial erstreckt. Ferner umfasst das Halbleiterbauelement ein vollständig verarmtes Transistorelement, das in und auf dem ersten Bauteilgebiet ausgebildet ist. Des Weiteren umfasst das Halbleiterbauelement mehrere kapazitive Strukturen, die in dem zweiten Bauteilgebiet so gebildet sind, dass sie eine gemeinsame Kondensatorelektrode haben, die durch das Substratmaterial gebildet ist.
  • In einem weiteren Beispiel betrifft die vorliegende Offenbarung ein Halbleiterbauelement, das ein Transistorelement aufweist, das in und über einem ersten Bauteilgebiet ausgebildet ist, wobei das erste Bauteilgebiet in einer Halbleiterschicht gebildet ist, die auf einer vergrabenen isolierenden Schicht ausgebildet ist. Des Weiteren weist das Halbleiterbauelement mehrere kapazitive Strukturen auf, die in einem zweiten Bauteilgebiet ausgebildet sind, wobei die mehreren kapazitiven Strukturen eine Metall enthaltende Kondensatorelektrode oder eine dotiertes Halbleitermaterial enthaltende Kondensatorelektrode aufweisen und wobei jede der mehreren kapazitiven Strukturen ferner einen Bereich einer gemeinsamen Kondensatorelektrode hat, die unter den Metall enthaltenden Kondensatorelektroden ausgebildet ist. Des Weiteren weist das Halbleiterbauelement mehrere Elektrodenleitungen auf, die zumindest teilweise über den kapazitiven Strukturen ausgebildet sind und einen gleichen Aufbau wie eine Gate-Elektrode des Transistorelements haben.
  • Ferner ist beispielhaft ein Herstellungsverfahren gezeigt. Das Verfahren umfasst die Ausbildung mehrerer Öffnungen durch eine Halbleiterschicht und eine vergrabene isolierende Schicht in ein Substratmaterial in einem zweiten Bauteilgebiet eines Halbleiterbauelements, während ein erstes Bauteilgebiet abgedeckt ist. Das Verfahren umfasst ferner das Bilden eines isolierenden Materials an Seitenwänden und einer Bodenfläche jeder der Öffnungen. Des Weiteren umfasst das Verfahren das Bilden einer Kondensatorelektrode in jeder der mehreren Öffnungen, indem die Öffnungen mit einem leitenden Material in Anwesenheit des isolierenden Materials teilweise aufgefüllt werden. Ferner umfasst das Verfahren nach der Bildung der Kondensatorelektroden das Bilden von Grabenisolationsstrukturen derart, dass diese das erste und das zweite Bauteilgebiet lateral begrenzen, wobei die Grabenisolationsstrukturen sich durch die Halbleiterschicht und vergrabene isolierende Schicht und in das Substratmaterial erstrecken.
  • Erfindungsgemäß ist eine Vorrichtung nach den Ansprüchen 1 oder 7 sowie ein Verfahren nach Anspruch 13.
  • Figurenliste
  • Die Offenbarung kann durch Bezugnahme auf die folgende Beschreibung in Verbindung mit den begleitenden Zeichnungen verstanden werden, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen, und in denen:
    • 1A und 1B schematisch entsprechend eine Draufsicht und eine Querschnittsansicht eines Halbleiterbauelements in einer anfänglichen Fertigungsphase zur Ausbildung von kapazitiven Strukturen in einem Bauteilgebiet auf Höhe einer vergrabenen isolierenden Schicht gemäß anschaulichen Ausführungsformen zeigen;
    • 2A und 2B schematisch entsprechend eine Draufsicht und eine Querschnittsansicht des Halbleiterbauelements in einer weiter fortgeschrittenen Fertigungsphase zeigen, wobei entsprechende Öffnungen so ausgebildet sind, dass diese sich in das Substratmaterial zur Aufnahme entsprechender Metall enthaltender Elektroden kapazitiver Strukturen gemäß anschaulichen Ausführungsformen erstrecken;
    • 3A und 3B schematisch entsprechend eine Draufsicht und eine Querschnittsansicht des Halbleiterbauelements in einer Fertigungsphase zeigen, in der ein Metallmaterial zur Herstellung der Metall enthaltender Elektroden gemäß anschaulichen Ausführungsformen bereitgestellt wird;
    • 4A und 4B schematisch entsprechend eine Draufsicht und eine Querschnittsansicht des Halbleiterbauelements in einer weiter fortgeschrittenen Fertigungsphase zeigen, in der Metall enthaltende Kondensatorelektroden gemäß anschaulichen Ausführungsformen hergestellt werden;
    • 5A und 5B schematisch entsprechend eine Draufsicht und eine Querschnittsansicht des Halbleiterbauelements in einer weiter fortgeschrittenen Fertigungsphase darstellen, wobei Isolationsgräben so gebildet werden, dass Bauteilgebiete zur Herstellung von Transistorelementen oder anderen Schaltungselementen einerseits und zur Herstellung kapazitiver Strukturen andererseits gemäß anschaulichen Ausführungsformen abgegrenzt werden;
    • 6A und 6B schematisch entsprechend eine Draufsicht und eine Querschnittsansicht des Halbleiterbauelements in einer Fertigungsphase zeigen, in der die Isolationsstrukturen mit isolierendem Material gemäß anschaulichen Ausführungsformen gefüllt werden;
    • 7A und 7B schematisch entsprechend eine Draufsicht und eine Querschnittsansicht des Halbleiterbauelements in einer Fertigungsphase zeigen, in der Vertiefung so hergestellt wird, dass sie zu dem Substratmaterial in dem zweiten Bauteilgebiet gemäß anschaulichen Ausführungsformen eine Verbindung hat;
    • 8A und 8B schematisch entsprechend eine Draufsicht und eine Querschnittsansicht des Halbleiterbauelements in einer weiter fortgeschrittenen Fertigungsphase zeigen, in der ein Transistorelement und Elektrodenleitungen in und über dem ersten und dem zweiten Bauteilgebiet gemäß anschaulichen Ausführungsformen gebildet werden; und
    • 9A und 9B schematisch entsprechend eine Draufsicht und eine Querschnittsansicht des Halbleiterbauelements in einer Fertigungsphase zeigen, in der eine Kontaktebene so vorgesehen wird, dass sie eine Verbindung zu dem Transistorelement in dem ersten Bauteilgebiet und zu den vergrabenen kapazitiven Strukturen in dem zweiten Bauteilgebiet gemäß anschaulichen Ausführungsformen herstellt.
  • Obwohl der hierin offenbarte Gegenstand diversen Modifizierungen und alternativen Formen unterliegen kann, sind dennoch spezielle Ausführungsformen beispielhaft in den Zeichnungen gezeigt und hierin detailliert beschrieben. Es sollte jedoch beachtet werden, dass die Beschreibung spezieller Ausführungsformen hierin nicht beabsichtigt, die Erfindung auf die speziellen offenbarten Formen einzuschränken, sondern im Gegenteil, es ist beabsichtigt, alle Modifizierungen, Äquivalente und Alternativen mit einzuschließen, die innerhalb des Grundgedankens und des Bereichs der Erfindung liegen, wie sie durch die angefügten Patentansprüche definiert ist.
  • DETAILLIERTE BESCHREIBUNG
  • Im Folgenden werden diverse anschauliche Ausführungsformen der Erfindung beschrieben. Im Interesse der Klarheit sind nicht alle Merkmale einer tatsächlichen Implementierung in dieser Beschreibung angegeben. Es ist jedoch zu beachten, dass bei der Entwicklung einer derartigen tatsächlichen Ausführungsform zahlreiche implementationsspezifische Entscheidungen getroffen werden müssen, um die speziellen Ziele der Entwickler zu erreichen, etwa die Verträglichkeit mit systembezogenen und unternehmensbezogenen Anforderungen, die sich von Implementierung zu Implementierung unterscheiden. Ferner ist zu beachten, dass ein derartiger Entwicklungsaufwand komplex und zeitaufwändig sein kann, aber dennoch eine Routinemaßnahme für den Fachmann auf diesem Gebiet darstellt, der Zugang zu dieser Offenbarung hat.
  • Die vorliegende Offenbarung wird nun mit Verweis auf die begleitenden Figuren beschrieben. Diverse Strukturen, Systeme und Bauelemente sind in den Zeichnungen nur zum Zwecke der Erläuterung schematisch dargestellt und sollen die vorliegende Offenbarung nicht durch Details überfrachten, die dem Fachmann gut bekannt sind. Dennoch sind die angefügten Zeichnungen dazu angeführt, anschauliche Beispiele der vorliegenden Offenbarung zu beschreiben und zu erläutern. Die Ausdrücke und Phrasen, wie sie hierin verwendet sind, sollten so verstanden und interpretiert werden, dass sie eine Bedeutung haben, die mit dem Verständnis des typischen Fachmanns dieser Begriffe und Phrasen übereinstimmen. Es ist keine spezielle Definition eines Terms oder einer Phrase beabsichtigt, das heißt, eine Definition, die sich von der üblichen oder anwendungsspezifischen Bedeutung, wie sie vom Fachmann verstanden wird, unterscheidet, wenn ein Term oder eine Phrase hierin konsistent verwendet wird. Wenn ein Term oder eine Phrase eine spezielle Bedeutung haben soll, das heißt, eine Bedeutung, die sich von derjenigen des Fachmanns unterscheidet, so wird eine entsprechende spezielle Definition explizit in der Beschreibung in definierender Weise angegeben, die dann direkt und eindeutig die spezielle Definition für den Term oder die Phrase angibt.
  • Anschauliche Ausführungsformen der vorliegenden Offenbarung beruhen auf dem Konzept, dass kapazitive Strukturen eines Halbleiterbauelements auf Ebene einer vergrabenen isolierenden Schicht positioniert werden können, das heißt, die unterste Ebene bzw. Tiefe der entsprechenden kapazitiven Strukturen kann im Wesentlichen auf eine Position in der Nähe einer vergrabenen isolierenden Schicht eines SOI- (Halbleiter-auf-Isolator-) Aufbaus beschränkt sein, wobei ein Bereich des Halbleitermaterials oder Substratmaterials auf einer Höhe einer Bodenfläche der vergrabenen isolierenden Schicht als eine gemeinsame Kondensatorelektrode für mehrere vergrabene kapazitive Strukturen dienen kann. Andererseits kann die andere Kondensatorelektrode über der gemeinsamen Kondensatorelektrode vorgesehen werden und kann davon durch ein geeignetes isolierendes Material getrennt sein, so dass die „oberen“ Kondensatorelektroden so vorgesehen sind, dass sie eine Höhe haben, die unter einem Höhenniveau der Halbleiterschicht des SOI-Aufbaus liegt. Das heißt, die vorliegende Offenbarung beruht auf dem Konzept, dass effiziente kapazitive Strukturen, die beispielsweise als Pufferkondensatoren, Entkopplungskondensatoren, Speicherkondensatoren und dergleichen verwendbar sind, auf einem Höhenniveau vorgesehen sind, das im Wesentlichen durch die Tiefe der vergrabenen isolierenden Schicht festgelegt ist. Somit soll der Begriff „auf Höhe bzw. Ebene der vergrabenen isolierenden Schicht“ so verstanden werden, dass das Kondensatordielektrikumsmaterial auf einer Höhe positioniert sein kann, die einem Höhenniveau entsprechen kann, das durch einen Abstand von mehreren zehn Nanometern bis mehreren hundert Nanometern in Bezug auf die Bodenfläche der vergrabenen isolierenden Schicht definiert ist. Auf diese Weise wird ein vergrabener Aufbau erhalten, wobei aufgrund des reduzierten Höhenniveaus der kapazitiven Struktur eine deutlich geringere Komplexität bei der Herstellung entsprechender Öffnungen zur Aufnahme der „oberen“ Kondensatorelektroden erreicht werden kann im Vergleich zu der Herstellung tiefer Gräben von Kondensatoren, wie sie typischerweise in dynamischen RAM-Bauelementen und dergleichen verwendet werden.
  • Andererseits ermöglicht die vergrabene Natur der kapazitiven Strukturen weiterhin ein hohes Maß an Gestaltungsflexibilität in Bezug auf die Signalführung in der Bauteilebene, das heißt, in der Gate-Ebene des Halbleiterbauelements, da der Raum des Bauteilgebiets über den vergrabenen kapazitiven Strukturen weiterhin bereitsteht, um beispielsweise Leitungen, etwa Elektrodenleitungen, die zusammen mit Gate-Elektroden hergestellt werden, zu bilden. Ferner kann durch die Verwendung einer gemeinsamen Kondensatorelektrode in Form des Substratmaterials das Kontaktieren der kapazitiven Strukturen auf der Grundlage eines Kontaktschemas mit reduzierter Komplexität bewerkstelligt werden, da lediglich ein Kontakt für die gemeinsame Kondensatorelektrode vorzusehen ist, während nur ein Kontakt pro kapazitiver Struktur für die andere Kondensatorelektrode erforderlich ist.
  • In einigen hierin offenbarten anschaulichen Ausführungsformen sind mehrere obere Kondensatorelektroden in geeigneter Weise elektrisch miteinander verbunden, beispielsweise in der Bauteilebene und/oder der Kontaktebene und/oder in dem Metallisierungssystem, wodurch eine kombinierte kapazitive Struktur mit erhöhter Kapazität geschaffen wird, wenn dies für den gesamten Bauteilaufbau als geeignet erachtet wird. Eine entsprechende elektrische Verbindung kann in einigen anschaulichen Ausführungsformen auf der Grundlage eines entsprechenden Aufbaus in statischer Weise eingerichtet werden, während in anderen anschaulichen Ausführungsformen ein gewünschter Kondensatoraufbau und somit eine gewünschte Kapazität in dynamischer Weise eingerichtet werden können, beispielsweise indem ein oder mehrere geeignete Schaltungselemente, etwa Transistoren, vorgesehen werden, um die elektrischen Verbindungen in dynamischer und gesteuerter Weise einzurichten. In anderen Ausführungsformen wird die gemeinsame Elektrode mehrerer kapazitiver Strukturen von einer oder mehreren anderen gemeinsamen Elektroden anderer kapazitiver Strukturen getrennt. Auf diese Weise können mehrere erste kapazitive Strukturen in Reihe mit mehreren zweiten kapazitiven Strukturen geschaltet werden, was statisch oder dynamisch erfolgen kann, wie zuvor beschrieben ist. Somit kann dieses Konzept für die Spannungsumwandlung und dergleichen angewendet werden.
  • 1A zeigt schematisch eine Draufsicht eines Halbleiterbauelements 100, das ein Halbleiterbauelement repräsentieren kann, in welchem mehrere aktive Schaltungselemente enthalten sind, etwa Transistoren und dergleichen, in Verbindung mit einer kapazitiven Struktur, die als ein Pufferkondensator, ein Entkopplungskondensator, ein Speicherkondensator, ein Kondensator für HF-Anwendungen, und dergleichen dienen kann. Das Halbleiterbauelement 100 kann ein SOI-Bauelement in dem Sinne repräsentieren, das zumindest ein Teil der aktiven Schaltungselemente, insbesondere die entsprechenden Transistorelemente, auf der Grundlage eines SOI-Aufbaus hergestellt werden, wodurch die vielen Vorteile von SOI-Transistoren im Vergleich zu Vollsusbtrat-Transistoren erhalten werden. In anschaulichen Ausführungsformen können die entsprechenden Transistorelemente, die in und auf einem ersten Bauteilgebiet 100A herzustellen sind, in Form vollständig verarmter SOI-Transistorelemente bereitgestellt werden, das heißt, als Transistorelemente, in denen das jeweilige Kanalgebiet im Wesentlichen vollständig verarmt ist. Ein derartiger Aufbau kann bewerkstelligt werden, indem eine niedrige oder keine Dotierung in den jeweiligen Kanalgebieten vorgesehen wird, und indem eine reduzierte Dicke der Halbleiterschicht von beispielsweise im Bereich von 100 nm und weniger ausgewählt wird.
  • Das Halbleiterbauelement 100 kann ferner ein zweites Bauteilgebiet 100B aufweisen, in welchem entsprechende kapazitive Strukturen herzustellen sind, die hierin auch im Weiteren als „vergrabene“ kapazitive Strukturen bezeichnet werden, da Kondensatorelektroden sowie das Kondensatordielektrikumsmaterial in dem zweiten Bauteilgebiet 100B vergraben sein können, wodurch eine obere Fläche des zweiten Bauteilgebiets 100B verbleibt, die für andere Zwecke verfügbar ist, etwa das Führen von Leitungen und dergleichen, wie dies nachfolgend detaillierter beschrieben ist. In dieser Fertigungsphase kann das Halbleiterbauelement 100 eine Maskenschicht 106, etwa eine Lackschicht, eine Hartmaskenschicht, die aus einem geeigneten Material oder einer Materialzusammensetzung und dergleichen aufgebaut ist, aufweisen. Die Maskenschicht 106 kann entsprechende Maskenöffnungen 106A, 106B aufweisen, die in geeigneter Weise so dimensioniert sind, dass Öffnungen in den darunter liegenden Materialien auf der Grundlage eines geeigneten Materialabtragungsprozesses geschaffen werden, etwa durch anisotrope Ätztechniken und dergleichen. Es sollte beachtet werden, dass der Einfachheit halber lediglich zwei Maskenöffnungen 106A, 106B dargestellt sind; jedoch kann eine beliebige Anzahl kapazitiver Strukturen in dem zweiten Bauteilgebiet 100B vorgesehen werden, wobei dies von den gesamten Entwurfserfordernissen abhängt.
  • 1B zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100 gemäß der Schnittlinie, die durch A-A in 1A angegeben ist. Wie gezeigt, kann das Halbleiterbauelement 100 ein Substratmaterial 101 aufweisen, das in Form eines beliebigen geeigneten Halbleitermaterials, etwa Silizium, Silizium/Germanium, Germanium und dergleichen vorgesehen ist. Es sollte beachtet werden, dass das Substratmaterial 101 eine Materialschicht und eine Dicke von einigen hundert Nanometern (nm) bis einige Mikrometer (µm) repräsentieren kann, während in anderen Fällen das Substratmaterial auch das Trägermaterial zur Bearbeitung des Halbleiterbauelements 100 dient, ohne dass ein weiteres Trägermaterial vorgesehen wird.
  • Aufgrund der SOI-Natur des Halbleiterbauelements 100 kann ferner eine vergrabene isolierende Schicht 102 auf dem Substratmaterial 101 mit einer Dicke vorgesehen sein, die zur Herstellung des Bauelements 100 geeignet ist, beispielsweise in Hinblick auf die Ausbildung aufwändiger Transistorelemente in und über dem ersten Bauteilgebiet 100A. Beispielsweise kann eine Dicke der vergrabenen isolierenden Schicht 102 im Bereich von ungefähr 10-50 nm und deutlich größer liegen, wobei dies von den gesamten Bauteilerfordemissen abhängt. Die vergrabene isolierende Schicht 102 kann ein beliebiges geeignetes isolierendes Material, etwa Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid und dergleichen aufweisen.
  • Ferner kann das Halbleiterbauelement 100 eine Halbleiterschicht 103 aufweisen, die in einem anfänglichen Zustand beliebige geeignete Halbleitermaterialien, etwa Silizium, Germanium, Silizium/Germanium, oder ein anderes geeignetes Halbleitermaterial, aufweisen kann. In einigen anschaulichen Ausführungsformen, wie zuvor erläutert ist, kann eine Dicke der Halbleiterschicht 103 in geeigneter Weise so ausgewählt sein, dass sie mit Bauteilerfordernissen für vollständig verarmte SOI-Transistorelemente im Einklang ist, was eine Dicke von ungefähr 10 nm und deutlich kleiner erfordern kann. Ferner sollte beachtet werden, dass in anderen Bauteilbereichen die Halbleiterschicht 103 eine andere Zusammensetzung haben kann oder die Zusammensetzung der Halbleiterschicht 103 in einer späteren Fertigungsphase modifiziert werden kann, beispielsweise durch Ersetzen eines Teils der Halbleiterschicht 103 durch eine oder mehrere andere Halbleiterkomponenten, etwa Silizium/Germanium, um die Materialeigenschaften der Kanalgebiete jeweiliger Transistorelemente in geeigneter Weise an die Leistungserfordernisse der entsprechenden Transistorelemente anzupassen.
  • Das Halbleiterbauelement 100 kann ferner dielektrische Opferpufferschichten 104, 105 aufweisen, die aus Siliziumdioxid, Siliziumnitrid hergestellt sein können. Insbesondere kann die Schicht 105 in Form eines Siliziumnitridmaterials so vorgesehen sein, dass sie als eine Maske und eine Schutzschicht für die weitere Bearbeitung dient, wobei sie häufig auch als eine „Puffer-Nitridschicht“ bezeichnet wird, die in konventionellen Techniken vorzugsweise so aufgebaut ist, dass sie als eine Maskenschicht zur Herstellung flacher Grabenisolationen dient, wie nachfolgend detaillierter erläutert ist. In einer anschaulichen Ausführungsform ist eine Dicke 105T der Schicht 105 insbesondere auf die folgende Bearbeitung zur Herstellung der vergrabenen kapazitiven Strukturen ausgelegt, was einen zusätzlichen Strukturierungsvorgang und nachfolgende Materialabtragungsprozesse erfordern kann. Folglich kann die Anfangsdicke 105T der Schicht 105 mit einer Zusatzdicke von ungefähr 10-80 nm im Vergleich zu der konventionellen Bearbeitung ausgewählt werden. Es sollte jedoch beachtet werden, dass eine beliebige geeignete Anfangsdicke 105T effizient auf der Basis von Experimenten und dergleichen ermittelt werden kann, wobei ein erwarteter Materialabtrag während des Arbeitsvorgangs zur Herstellung der vergrabenen kapazitiven Struktur abgeschätzt werden kann. Der entsprechende abgeschätzte Wert kann dann zu der gut etablierten Anfangsschichtdicke der Nitrid-Pufferschicht, die konventionellen Prozessrezepten entspricht, hinzuaddiert werden.
  • Ferner kann das Halbleiterbauelement 100 die Maskenschicht 106 aufweisen, beispielsweise in Form eines Lackmaterials und dergleichen, mit den Maskenöffnungen 106A und 106B, die im Wesentlichen die lateralen Abmessungen jeweiliger Öffnungen 101A und 101B festlegen, die so gebildet werden, dass sie sich durch die Halbleiterschicht 103 und die vergrabene isolierende Schicht 102 und schließlich in das Substratmaterial 101 erstrecken.
  • Das in 1A und 1B dargestellte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Es wird ein geeignetes Trägersubstrat, beispielsweise in Form des Substratmaterials 101, möglicherweise in Verbindung mit weiteren Materialien, als ein geeignetes Substrat, etwa als eine Halbleiterscheibe, bereitgestellt, wobei die Schichten 102 und 103 bereits in dem Substrat enthalten sein können oder auf der Grundlage gut etablierter Prozesstechniken hergestellt werden können. Anschließend werden die Pufferschicht 104, die beispielsweise Siliziumdioxid und dergleichen aufweist, und die Pufferschicht 105, die beispielsweise aus Siliziumnitrid hergestellt ist, auf der Grundlage gut etablierter Techniken hergestellt, etwa durch Oxidation, Abscheidung und dergleichen, wobei, wie zuvor erläutert ist, insbesondere die Anfangsschichtdicke 105T der Siliziumnitridschicht 105 insbesondere so angepasst wird, dass die folgenden Prozessschritte zur Herstellung der kapazitiven Strukturen vor der Ausbildung entsprechender Grabenisolationsstrukturen berücksichtigt sind.
  • Anschließend wird die Maskenschicht 106 beispielsweise durch eine geeignete Abscheidetechnik, etwa Aufschleudern und dergleichen, abgeschieden, woran sich ein Lithographieprozess zum Strukturierung der Maskenschicht 106 anschließt, um die Maskenöffnungen 106A, 106B zu erzeugen. Es sollte beachtet werden, dass die Maskenschicht 106 ein Hartmaskenmaterial zusätzlich oder alternativ zu einem Polymermaterial aufweisen kann, wenn dies für die weitere Bearbeitung als geeignet erachtet wird. Als nächstes wird ein Ätzprozess, beispielsweise ein plasmaunterstützter Ätzprozess, angewendet, beispielsweise auf der Grundlage ähnlicher Ätzrezepte, wie sie auch konventionellerweise zur Herstellung der Gräben einer Flachgrabenisolationsstruktur eingesetzt werden, wodurch die erste Ätzung durch die Schicht 105 erfolgt und wobei die Schicht 104 als ein Ätzstoppmaterial verwendet wird. Anschließend kann der Ätzprozess fortgesetzt werden, indem beispielsweise die Ätzchemie in geeigneter Weise so eingestellt wird, dass durch die Halbleiterschicht 103 geätzt wird, und indem weiter durch die vergrabene isolierende Schicht 102 geätzt wird, um schließlich einen entsprechenden Bereich des Substratmaterials 101 freizulegen, wodurch die Öffnungen 101A, 101B geschaffen werden. Es sollte beachtet werden, dass beim zuverlässigen Freilegen der jeweiligen Bereiche des Substratmaterials 101 in den Öffnungen 101A, 101B eine gewisse Menge des Substratmaterials 101 abgetragen werden kann, wobei jedoch eine entsprechende Ätztiefe in das Substratmaterial 101 hinein auf ungefähr einige hundert Nanometer oder weniger, beispielsweise 100 Nanometer oder weniger, begrenzt werden kann.
  • 2A zeigt schematisch das Halbleiterbauelement 100 in einer Draufsicht in einer weiter fortgeschrittenen Herstellungsphase. Wie gezeigt, ist eine Abstandsschicht 107 über dem ersten und dem zweiten Bauteilgebiet 100A, 100B und auch in den Öffnungen 101A, 101B ausgebildet. Die Abstandsschicht 107 ist mit geeigneter Dicke so gebildet, dass sie zuverlässig jeglichen Oberflächenbereich und insbesondere Seitenwände und eine Bodenfläche der Öffnungen 101A, 101B abdeckt. Dazu können gut etablierte Abscheidetechniken angewendet werden, um die Abstandsschicht 107 aus einem beliebigen geeigneten dielektrischen Material, etwa Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid und dergleichen, herzustellen.
  • 2B zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100 in einer Phase, in der die Abstandsschicht 107 in ihrer Dicke reduziert wird, insbesondere an horizontalen Oberflächenbereichen, um eine gewünschte Schichtdicke am Boden der Öffnungen 100A, 100B zu erhalten. Somit sind Seitenwände 101S durch das Material der Schicht 107 mit einer Dicke, das heißt, einer horizontalen Erstreckung, abgedeckt, die deutlich größer ist im Vergleich zu einer Schichtdicke 107T der Schicht 107, die in einem zentralen Bereich einer Bodenfläche 101 L der Öffnungen 101A, 101B ausgebildet ist. Dazu kann die Schicht 107 mit einer anfänglichen Schichtdicke so abgeschieden werden, dass jegliche Oberflächenbereiche beispielsweise mit einer Dicke von ungefähr 20-200 nm abgedeckt werden, woran sich ein anisotroper Ätzprozess anschließt, ähnlich zu Ätztechniken, wie sie zur Herstellung von Seitenwandabstandshaltern von Gate-Elektroden verwendet werden, wobei der Ätzprozess in geeigneter Weise so gesteuert wird, dass die Solldicke 107T an der Bodenfläche 101L der Öffnungen 101A, 101B erhalten wird. In einer weiteren anschaulichen Ausführungsform kann das Abscheiden der Schicht 107 auf der Grundlage von Prozessparametern bewerkstelligt werden, die nur im Hinblick auf die Ausbildung von Seitenwandabstandshaltern ausgewählt sind, um in geeigneter Weise die Seitenwände 101S abzudecken, während die Schicht 107 an der Bodenfläche 101L vollständig entfernt wird. In einem weiteren Prozess kann eine weitere dünne dielektrische Schicht, beispielsweise eine Oxidschicht mit der gewünschten Dicke 107T, abgeschieden werden. Auf diese Weise kann die gewünschte Dicke 107T der dielektrischen Schicht 107 an der Bodenfläche 101L mit höherer Genauigkeit eingerichtet werden.
  • Es sollte beachtet werden, dass ein entsprechender Ätzprozess, unabhängig davon, ob ein vollständiges anfängliches Entfernen und eine nachfolgende erneute Abscheidung oder eine teilweise Entfernung der anfänglichen Schicht 107 in Betracht gezogen werden, auch einen nasschemischen Ätzprozess, einen Reinigungsprozess und dergleichen beinhalten kann, insbesondere in einer abschließenden Phase der gesamten Ätzsequenz, um in präziser Weise die Schichtdicke 107T und/oder jegliche Oberflächeneigenschaften der Schicht 107 einzustellen. Es sollte beachtet werden, dass die Dicke 107T im Einklang mit den Bauteilerfordernissen eines Kondensators ausgewählt werden kann, der auf der Grundlage des Substratmaterials, das unter den Öffnungen 101A, 101B angeordnet ist, und einer weiteren Elektrode herzustellen ist, die in den Öffnungen 101A, 101B auszubilden ist. Beispielsweise kann abhängig von den Materialeigenschaften der Schicht 107 eine Dicke von ungefähr 1 nm bis einige Nanometer ausgewählt werden. Es sollte femer beachtet werden, dass die Schicht 107 zwei oder mehrere unterschiedliche Materialien in Form unterschiedlicher Schichten beinhalten kann, wenn dies für das Gesamtverhalten der kapazitiven Struktur, die noch herzustellen ist, als geeignet erachtet wird.
  • 3A zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der eine Schicht aus leitendem Material, in einigen anschaulichen Ausführungsformen eine Metall enthaltende Materialschicht, in anderen anschaulichen Ausführungsformen ein dotiertes Halbleitermaterial, über dem ersten und dem zweiten Bauteilgebiet 100A, 100B gebildet wird, wobei insbesondere die Öffnungen 101A, 101B im Wesentlichen vollständig mit dem Material der Schicht 108 gefüllt werden. Dazu wird eine beliebige geeignete Abscheidetechnik eingesetzt, etwa CVD (chemische Dampfabscheidung), PVD (physikalische Dampfabscheidung), etwa Sputter-Techniken und dergleichen. In einer anschaulichen Ausführungsform kann die Schicht 108 Wolfram enthalten und kann in speziellen Ausführungsformen als eine im Wesentlichen reine Wolframschicht vorgesehen werden. In anderen anschaulichen Ausführungsformen kann die Schicht 108 dotiertes Polysilizium aufweisen oder kann als dotiertes Polysiliziummaterial vorgesehen werden.
  • 3B zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100 der 3A. Wie gezeigt, kann die Schicht 108 die Öffnungen 101A, 101B vollständig ausfüllen, während in anderen Fällen (nicht gezeigt) diese Öffnungen von dem Material der Schicht 108 nur teilweise ausgefüllt werden.
  • 4A zeigt schematisch eine Draufsicht des Halbleiterbauelements 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind die Öffnungen 101A, 101B teilweise mit dem Rest der Materialschicht 108 gefüllt, wobei der Einfachheit halber die Materialreste in den Öffnungen 101A, 101B als Kondensatorelektroden bezeichnet werden und durch die gleichen Bezugszeichen 108 beschrieben werden Ferner kann, wie gezeigt ist, die Pufferschicht 105 in dem ersten und dem zweiten Bauteilgebiet 100A, 100B freigelegt sein. Des Weiteren kann auch die Materialschicht 107, die an Seitenwänden der Öffnungen 101A, 101B ausgebildet ist, ebenfalls freigelegt sein.
  • 4B zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100 in der Fertigungsphase, die auch in 4A dargestellt ist. Somit sind die Elektroden 108, in einigen anschaulichen Ausführungsformen in Form von Metall enthaltenden Elektroden, etwa als Wolfram enthaltende Elektroden, in den Öffnungen 101A, 101B ausgebildet und sind durch das dielektrische Material der Schicht 107, das weiterhin an Seitenwänden der Öffnungen ausgebildet ist, lateral begrenzt. Ferner trennt das Material der Schicht 107, das auf der Bodenfläche 101L ausgebildet ist und die Dicke 107T aufweist, die jeweiligen Elektroden 108 von dem darunter liegenden Substratmaterial 101, das als eine gemeinsame Elektrode für die kapazitiven Strukturen dienen wird, die auf der Grundlage der Elektroden 108 und dem dielektrischen Material 107 mit der Dicke 107T, das in den jeweiligen Öffnungen 101A, 101B ausgebildet ist, herzustellen sind.
  • Beginnend von dem in 3A, und 3B gezeigten Aufbau kann das Halbleiterbauelement 100, wie es in 4A, 4B gezeigt ist, durch Anwendung eines Einebnungsprozesses, etwa eines chemisch-mechanischen Polier- (CMP-) Prozesses, auf der Grundlage geeigneter Prozessrezepte hergestellt werden, so dass zunächst die resultierende Oberflächentopographie eingeebnet wird und in einigen anschaulichen Ausführungsformen schließlich die Pufferschicht 105 freigelegt wird, die somit als eine CMP-Stoppschicht verwendet werden kann. Auf der Grundlage einer deutlich gedünnten und eingeebneten Schicht 108 (3B) oder auf der Grundlage einer im Wesentlichen freigelegten Pufferschicht 105 kann die weitere Bearbeitung mit einem Ätzprozess fortgesetzt werden, in welchem die endgültige Dicke der Elektroden 108 in den Öffnungen 101A, 101B eingestellt werden kann. Dazu können plasmaunterstützte und/oder nasschemische Ätzrezepte eingesetzt werden, woran sich geeignete Reinigungsprozesse in Übereinstimmung mit gut etablierten Prozesstechniken anschließen. Es sollte beachtet werden, dass insbesondere während einer abschließenden Phase des gesamten Materialabtrags ein Bereich des freigelegten Materials 107 an den Seitenwänden der Öffnungen 101A, 101B ebenfalls entfernt werden kann, wodurch in zuverlässiger Weise jegliche Materialreste der Schicht 108 an den Seitenwänden entfernt werden, während der entsprechende Materialabtrag an der Oberfläche der Pufferschicht 105 deutlich geringer ist. Es sollte beachtet werden, dass ein Gesamtbetrag des Materialabtrags der Schicht 105 zu einer endgültigen Dicke 105F führen kann, die dennoch für die weitere Bearbeitung des Halbleiterbauelements 100 geeignet ist, beispielsweise in Hinblick auf die Herstellung flacher Grabenisolationsstrukturen, wie dies später erläutert ist. Folglich kann die entsprechende Differenz zwischen der Anfangsschichtdicke 105T (1B) und der endgültigen Dicke 105F berücksichtigt worden sein, indem die Schicht 105 zunächst mit ihrer Anfangsdicke so hergestellt wird, dass eine zuverlässige weitere Bearbeitung auf der Grundlage der endgültigen Dicke 105F gewährleistet ist.
  • Folglich kann grundsätzlich der Aufbau mehrerer Kondensatoren in der Form der Elektrode 108, des dielektrischen Materials 107 mit der Dicke 107T an der Bodenfläche 101L der Öffnungen 101A, 101B und des Substratmaterials 101, das mit dem dielektrischen Material 107 mit der Dicke 107T in Verbindung steht, vorgesehen werden. Wie deutlich wird, können die resultierenden kapazitiven Strukturen als vergrabene kapazitive Strukturen betrachtet werden, da eine oberste Fläche 108T auf einer Höhe positioniert ist, die bei oder unterhalb eines Höhenniveaus liegt, das durch eine Bodenfläche der Halbleiterschicht 103 festgelegt ist. In dieser Hinsicht ist zu beachten, dass die kapazitiven Strukturen als Bauteilstrukturen betrachtet werden können, die „auf Ebene der vergrabenen isolierenden Schicht 102“ liegen in dem Sinne, dass zumindest das Kondensatordielektrikumsmaterial, das heißt, das Material 107 mit der Dicke 107T an der Bodenfläche 101L, in der Nähe der Bodenfläche der vergrabenen isolierenden Schicht 102 positioniert ist. In diesem Zusammenhang ist der Begriff „in der Nähe“ als ein Abstand der Bodenfläche 101L zu der Bodenfläche der isolierenden Schicht 102 von ungefähr einem Mikrometer oder deutlich weniger, vorzugsweise 500 nm und weniger, und höchst vorzugsweise von 100 nm und weniger zu verstehen. Des Weiteren sollte beachtet werden, dass, obwohl die lateralen Abmessungen der kapazitiven Strukturen, das heißt, der Öffnungen 101A, 101B, über einen weiten Bereich variieren können, beispielsweise von ungefähr hundert Nanometer und deutlich größer, es dennoch bevorzugt ist, mehrere derartige kapazitive Strukturen anstelle einer kontinuierlichen einzelnen zusammenhängenden kapazitiven Struktur in Hinblick auf die Prozessgleichmäßigkeit und dergleichen vorzustehen. Wie nachfolgend detaillierter erläutert ist, können bei Bedarf zumindest einige der mehreren kapazitiven Strukturen statisch oder dynamisch elektrisch so verbunden werden, dass eine gewünschte Gesamtkapazität einer entsprechenden kombinierten kapazitiven Struktur eingestellt wird.
  • 5A zeigt schematisch eine Draufsicht des Halbleiterbauelements 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind entsprechende Gräben 109 so ausgebildet, dass sie das erste und das zweite Bauteilgebiet 100A, 100B lateral umschließen. Das heißt, in der gezeigten Fertigungsphase können die Pufferschicht 105, das dielektrische Material 107 und die Elektroden 108 nach der entsprechenden Prozesstechnik zur Herstellung der Gräben 109 freigelegt sein, die wiederum die diversen Bauteilgebiete in dem Halbleiterbauelement 100 lateral begrenzen.
  • 5B zeigt schematisch das Bauelement 100 in einer Querschnittsansicht, wobei die Gräben 109 so gezeigt sind, dass sie sich durch die Pufferschichten 105, 104, die Halbleiterschicht 103, die vergrabene isolierende Schicht 102 und schließlich in das Substratmaterial 101 erstrecken, wobei eine Tiefe der Gräben 109 in dem Substratmaterial 101 typischerweise so festgelegt ist, dass sie mit den gesamten Bauteilerfordernissen im Einklang ist. Ferner kann in anschaulichen Ausführungsformen, wie in den 5A, 5B gezeigt ist, eine Tiefe der Gräben 109 größer sein im Vergleich zu der Tiefe der Öffnungen 101A, 101 B. In diesem Falle können die Gräben 109 auch den Bereich innerhalb des Substratmaterials 101 lateral begrenzen, der als eine gemeinsame Kondensatorelektrode und als ein Kontaktgebiet zum elektrischen Anschluss für die gemeinsame Kondensatorelektrode dient, wie dies nachfolgend detaillierter erläutert ist.
  • Die Gräben 109 können auf der Grundlage konventioneller Prozessstrategien hergestellt werden, indem beispielsweise ein typischer Lithographieprozess ausgeführt wird und eine geeignete Maskenschicht bereitgestellt wird, die die laterale Größe und die Lage der Gräben 109 festlegt. Anschließend kann eine geeignete Prozesssequenz angewendet werden, um zunächst durch die Pufferschicht 105 zu ätzen, die nachfolgend als eine Ätzmaske zum weiteren Fortsetzen der Ätzsequenz und zum Ätzen durch die Schichten 104, 103 und 102 auf der Grundlage gut etablierter Prozessrezepte verwendet werden kann. Schließlich kann der Ätzprozess so fortgesetzt werden, dass in das Substratmaterial 101 hineingeätzt wird, um die Gräben 109 mit einer gewünschten Tiefe zu bilden.
  • 6A zeigt schematisch das Halbleiterbauelement 100 in einer Draufsicht in einer Fertigungsphase, nachdem entsprechende Grabenisolationsstrukturen 110A, 110B auf der Grundlage der Gräben 109 (5B) bereitgestellt sind, um das erste und das zweite Bauteilgebiet 100A, 100B entsprechend lateral zu begrenzen. Folglich können die Grabenisolationsstrukturen 110A, 110B lateral benachbart zu den entsprechenden Bauteilgebieten ausgebildet sein und können ein beliebiges geeignetes dielektrisches Material 110 enthalten, das, falls dies als geeignet erachtet wird, aus zwei oder mehr unterschiedlichen dielektrischen Materialien zusammengesetzt sein kann. Beispielsweise kann das dielektrische Material 110 im Wesentlichen aus Siliziumdioxid in abgeschiedener Form, möglicherweise in Verbindung mit Bereichen, die durch Oxidation gebildet sind, aufgebaut sein. Folglich kann in dieser Fertigungsphase die Oberfläche des Halbleiterbauelements 100 im Wesentlichen aus Oberflächenbereichen aufgebaut sein, die dem dielektrischen Material 110 und freigelegten Bereichen der Pufferschicht 105 entsprechen.
  • 6B zeigt schematisch das Halbleiterbauelement 100 in einer Querschnittsansicht, wobei gezeigt ist, dass die Grabenisolationsstrukturen, die in anschaulichen Ausführungsformen auch Flachgrabenisolationsstrukturen repräsentieren können, in den lateralen Richtungen das erste Bauteilgebiet 100A und das zweite Bauteilgebiet 100B begrenzen, das heißt, umschließen. In dieser Hinsicht sollte beachtet werden, dass das erste und das zweite Bauteilgebiet 100A, 100B gewisse Komponenten der Strukturen 110A, 110B gemeinsam aufweisen können, wenn das erste und das zweite Bauteilgebiet 100A, 100B unmittelbar zueinander benachbart sind, wie dies dargestellt ist. In anderen Fällen können diese Bauteilgebiete abhängig vom gesamten Bauteilaufbau voneinander getrennt sein. Ferner kann, wie gezeigt ist, die Kondensatorelektrode 108 von dem dielektrischen Material 110 abgedeckt sein, das daher vom gleichen Aufbau oder von gleicher Art wie das dielektrische Material 110 in den Isolationsstrukturen 110A, 110A sein kann. Folglich wird eine im Wesentlichen ebene Oberflächentopographie so geschaffen, dass die weitere Bearbeitung der Halbleiterbauelements 100 erleichtert wird, ohne dass eine negative Auswirkung durch das Vorhandensein der kapazitiven Strukturen in dem zweiten Bauteilgebiet 100B hervorgerufen wird. Es sollte femer angemerkt werden, dass die Kondensatorelektroden 108 durch dielektrisches Material, das heißt, durch das dielektrische Material 107 und das dielektrische Material 110, eingekapselt sind.
  • Das Halbleiterbauelement 100, wie es in 6A und 6B dargestellt ist, kann auf der Grundlage der folgenden Prozesstechniken hergestellt werden. Nach der Ausbildung der Gräben 109 (5B) kann ein beliebiges geeignetes dielektrisches Material, etwa Siliziumdioxid, abgeschieden werden, möglicherweise in Verbindung mit einem Oxidationsprozess, um in zuverlässiger Weise die Gräben der Isolationsstrukturen 110A, 110B zu füllen, wodurch auch eine gewisse Oberflächenschicht (nicht gezeigt) des dielektrischen Materials gebildet wird. Anschließend kann ein Materialabtrag ausgeführt werden, beispielsweise auf Basis gut etablierter CMP-Rezepte, wodurch die gesamte Oberflächentopographie eingeebnet wird und schließlich Schichtbereiche der Schicht 105 freigelegt werden. Es sollte beachtet werden, dass die entsprechende Prozesssequenz auch abschließende Polierprozesse mit einschließen kann, wie sie zum Erhalten der erforderlichen Oberflächeneigenschaften und dergleichen erforderlich sein können. Folglich können in dieser Fertigungsphase gut etablierte Prozesstechniken eingesetzt werden, wodurch die Isolationsstrukturen 110A, 11 OB gebildet und ferner die Kondensatorelektroden 108 durch Auffüllen mit dem dielektrischen Material 110 in zuverlässiger Weise eingekapselt werden. Es sollte beachtet werden, dass während der entsprechenden Prozesssequenz ein weiterer Materialabtrag der Schicht 105 hervorgerufen werden kann, wodurch die Dicke der Schicht 105 weiter reduziert werden kann, wie dies durch eine Dicke 105S angegeben ist. Es sollte jedoch angemerkt werden, dass die Dicke 105S im Wesentlichen einer verbleibenden Schichtdicke entsprechen kann, wie sie auch in konventionellen Prozesstechniken angetroffen wird, da die vergrabene Natur der kapazitiven Strukturen in dem zweiten Bauteilgebiet 100B den gesamten Prozessablauf zur Herstellung der der Isolationsstrukturen 110A, 110B im Wesentlichen nicht beeinflusst.
  • 7A zeigt schematisch eine Draufsicht des Halbleiterbauelements 100 nach der Ausführung einer Prozesssequenz zur Bereitstellung der entsprechenden Öffnungen, um eine Verbindung zu dem Substratmaterial 101 herzustellen. In der gezeigten Ausführungsform kann eine entsprechende Vertiefung 111 in dem zweiten Bauteilgebiet 100B so geschaffen werden, dass ein Zugang zu dem Substratmaterial 101 erreicht wird, wodurch daher eine Verbindung zu diesem Bereich des Substratmaterials geschaffen wird, das als eine gemeinsame Kondensatorelektrode dient, wie bereits zuvor erläutert ist. Ferner kann das Material 105 (siehe 6B) entfernt worden sein, wodurch die Schicht 104 an den entsprechenden Oberflächenbereichen freigelegt wird, wie in 7A dargestellt ist.
  • 7B zeigt schematisch eine Querschnittsansicht des Bauelements 100, wobei, wie zuvor erläutert ist, die Vertiefung 111 so ausgebildet ist, dass der entsprechende Bereich des Substratmaterials 101 im dem zweiten Bauteilgebiet 100B freilegt wird. Ferner ist an den relevanten Oberflächenbereichen die Schicht 104, beispielsweise in Form von Siliziumdioxid, freigelegt.
  • Der in 7A, 7B gezeigte Bauteilaufbau kann auf der Grundlage der folgenden Prozesstechniken erreicht werden. Auf der Grundlage der im Wesentlichen ebenen Oberflächentopographie, wie in 6A, 6B gezeigt ist, kann eine geeignete Maskenschicht, etwa eine Lackschicht und dergleichen, so gebildet werden, dass die laterale Lage und die Größe der Vertiefung 111 festgelegt werden. Es sollte beachtet werden, dass jegliche anderen Vertiefungen gleichzeitig in Bauteilgebieten hergestellt werden können, in denen ebenfalls das Freilegen und somit die Zugänglichkeit des Substratmaterials 101 erforderlich sind. Beispielsweise können eine oder mehrere Vertiefungen zur Herstellung von Substratkontakten während der gleichen Prozesssequenz hergestellt werden. Vor oder nach der Ausbildung einer entsprechenden Maskenschicht kann die verbleibende Pufferschicht 105 (siehe 6B) entfernt werden, wodurch die darunter liegende Pufferschicht 104 freigelegt wird. Danach kann ein entsprechender Ätzprozess so ausgeführt werden, dass durch die Schichten 104, 103 und 102 geätzt wird, wobei gut etablierte Prozessrezepte angewendet werden. Schließlich kann das Substratmaterial 101 freigelegt werden, wodurch die Bodenfläche der Vertiefung 111 gebildet wird. Daraufhin kann die entsprechende Maskenschicht entfernt werden. Es sollte beachtet werden, dass die resultierende Oberflächentopographie den Oberflächenbedingungen entsprechen kann, wie sie auch typischerweise in konventionellen Halbleiterbauelementen mit ähnlichem Aufbau, in welchem entsprechende vergrabene kapazitive Strukturen nicht vorgesehen sind, angetroffen werden. Folglich kann die weitere Bearbeitung auf der Grundlage gut etablierter Prozesstechniken fortgesetzt werden, um Schaltungselemente, etwa Transistoren, herzustellen, die in anschaulichen Ausführungsformen in Form vollständig verarmter Transistoren vorgesehen werden, wie zuvor erläutert ist.
  • 8A zeigt schematisch eine Draufsicht des Halbleiterbauelements 100 nach der Herstellung von Schaltungselementen, etwa von Transistoren, in jeweiligen Bauteilgebieten. Wie gezeigt, können mehrere Transistorelemente über die gesamte Fläche des Halbleiterbauelements 100 hinweg ausgebildet sein, wobei der Einfachheit halber nur ein einzelner Transistor 130 in dem ersten Bauteilgebiet 100A gezeigt ist. Der Transistor 130 kann eine beliebige Art eines Transistorelements repräsentieren, etwa einen P-Kanal-Transistor oder einen N-Kanal-Transistor, wobei, wie bereits erläutert ist, in einer anschaulichen Ausführungsform der Transistor 130 einen vollständig verarmten Transistor repräsentieren kann, der somit als ein Transistor zu verstehen ist, der ein im Wesentlichen Ladungsträger-verarmtes Kanalgebiet im nicht-leitenden Transistorzustand hat. Der Transistor 130 kann eine Gate-Elektrodenstruktur 132 aufweisen, die mit dem gesamten Entwurfs- und Bauteilerfordernissen des Bauelements 100 im Einklang ist. Insbesondere ist eine laterale Abmessung der Gate-Elektrodenstruktur 132 mit den gesamten Entwurfsregeln in Übereinstimmung, und, in anspruchsvollen Anwendungen, kann dies eine Gate-Länge von 30 nm und weniger bedeuten. Ferner können entsprechende Metall enthaltende Gebiete 131 von Gate- und Drain-Bereichen des Transistors 130 vorgesehen sein.
  • In dem zweiten Bauteilgebiet 100B können kapazitive Strukturen 140A, 140B auf der Grundlage der Komponenten, wie sie zuvor erläutert sind, bereitgestellt werden, wobei eine oder mehrere Leitungen 132A, 132B zumindest teilweise über den vergrabenen kapazitiven Strukturen 140A, 140B ausgebildet sein können, wodurch zusätzliche Signalführungsmöglichkeiten in der Bauteilebene bereitgestellt werden, das heißt, in der Ebene der Gate-Elektroden 132 des Halbleiterbauelements 100. In anschaulichen Ausführungsformen haben die Leitungen 132A, 132B gegebenenfalls mit Ausnahme der lateralen Abmessungen im Prinzip den gleichen Aufbau wie die Gate-Elektrodenstruktur 132.
  • 8B zeigt schematisch das Halbleiterbauelement 100 in einem Querschnitt gemäß der Schnittlinie A-A der 8A. Wie gezeigt, kann der Transistor 130 die Gate-Elektrodenstruktur 132 aufweisen, die wiederum ein geeignetes Gate-Elektrodenmaterial enthält, beispielsweise ein Metall enthaltendes Material 135A in Verbindung mit einem halbleiterbasierten Material 135B. Es sollte jedoch beachtet werden, dass abhängig von der Gesamtkomplexität der Gate-Elektrodenstruktur 132 das Material 135B auch Metall enthaltende Materialien aufweisen kann, wie sie beispielsweise in äußerst aufwändigen Metall enthaltenden Gate-Elektrodenstrukturen mit großer Dielektrizitätskonstante verwendet werden. Ferner kann die Gate-Elektrodenstruktur 132 ein Gate-Dielektrikumsmaterial 137 aufweisen, das das leitende Material der Gate-Elektrodenstruktur 132 von einem Kanalgebiet 138 trennt, das im Wesentlichen dem Material der Halbleiterschicht 103 entsprechen kann, oder das weitere Halbleiterkomponenten aufweisen kann, um den Gesamterfordernissen des Transistors 130 zu genügen. Insbesondere kann das Kanalgebiet 138 eine Dicke auf der Grundlage der Dicke der Anfangsschicht 103 im Bereich von 10 nm und weniger, beispielsweise 5 nm und weniger, aufweisen, wenn vollständig verarmte Transistoren betrachtet werden. Es sollte femer angemerkt werden, dass das Gate-Dielektrikumsmaterial 137 unterschiedliche Materialien, etwa Siliziumoxynitrid, Siliziumdioxid, Siliziumnitrid, dielektrische Materialien mit großer Dielektrizitätskonstante und dergleichen aufweisen kann, wobei dies von den gesamten Bauteilerfordemissen abhängt. Ein dielektrisches Material mit großer Dielektrizitätskonstante ist als ein Material mit einer dielektrischen Konstante ∈ von 10 oder größer zu verstehen.
  • Ferner kann der Transistor 130 Drain- und Source-Gebiete 134 in Verbindung mit einem entsprechenden Metall enthaltenden Material 131 aufweisen, wobei in anspruchsvollen Anwendungen die Drain- und Source-Gebiete 134 in Form erhabener Drain- und Source-Gebiete vorgesehen sein können, die in Form eines geeignet dotierten Halbleitermaterials bereitgestellt sind, das auf dem darunter liegenden Material der Schicht 103 epitaktisch aufgewachsen ist. Ferner kann die Gate-Elektrodenstruktur 132 eine Abstandshalterstruktur 139 mit beliebigem geeigneten Aufbau enthalten.
  • In dem zweiten Bauteilgebiet 100B können die vergrabenen kapazitiven Strukturen 140A, 140B so vorgesehen sein, dass sie die Kondensatorelektroden 108 aufweisen, die von dem Substratmaterial 101 durch das dielektrische Material 107 getrennt sind, das die Dicke 107T hat und als das Kondensatordielektrikumsmaterial dient. Ferner sind die Kondensatorelektroden 108 von den dielektrischen Materialien 107 und 110 eingekapselt, wie dies auch zuvor erläutert ist. Des Weiteren ist die Vertiefung 111 mit einem hochdotierten Halbleitermaterial gefüllt, das in anschaulichen Ausführungsformen im Wesentlichen den gleichen Aufbau wie dasjenige der erhabenen Drain- und Source-Gebiete 134 haben kann. Daher wird das in der Vertiefung 111 vorgesehene Halbleitermaterial ebenfalls mit dem gleichen Bezugszeichen 134 bezeichnet. Es ist anzumerken, dass das stark dotierte Halbleitermaterial 134 des zweiten Bauteilgebiets 100B mit dem Substratmaterial 101 in Verbindung steht, während das Halbleitermaterial 134 der erhabenen Drain- und Source-Gebiete mit der Halbleiterschicht 103 in Verbindung steht. In ähnlicher Weise kann ein Metall enthaltendes Gebiet in und auf dem dotierten Halbleitermaterial 134 des zweiten Bauteilgebiets 100B ausgebildet sein, das ebenfalls im Wesentlichen den gleichen Aufbau wie das Material 131 in dem ersten Halbleitergebiet 100A hat. Ferner können mehrere Leitungen 132A, 132B in dem zweiten Bauteilgebiet 100B ausgebildet sein und können daher zumindest teilweise über den jeweiligen kapazitiven Strukturen 140A, 140B vorgesehen sein. In anschaulichen Ausführungsformen können die Leitungen Elektrodenleitungen repräsentieren, die mit Ausnahme der lateralen Abmessungen den gleichen Aufbau wie die Gate-Elektrodenstruktur 132 haben. Folglich können die Elektrodenleitungen 132A, 132B das Metall enthaltende Material 135A, das weitere Elektrodenmaterial 135B und den Seitenwandabstandshalter 139 aufweisen. Es sollte beachtet werden, dass auch das Gate-Dielektrikumsmaterial 137 unter den jeweiligen Elektrodenleitungen 132A, 132B vorgesehen sein kann, obwohl dies in 8B im Zusammenhang mit den Leitungen 132A, 132B nicht gezeigt ist.
  • Folglich kann der Raumbereich in dem zweiten Bauteilgebiet 100B über den vergrabenen kapazitiven Strukturen 140A, 140B effizient zur Bereitstellung der Elektrodenleitungen 132A, 132B genutzt werden, wodurch Signalführungskapazitäten in der Bauteilebene geschaffen werden.
  • Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen zumindest einige der vergrabenen kapazitiven Strukturen 140A, 140B in geeigneter Weise so verbunden sind, dass eine kombinierte Kapazität erhalten wird, wobei dies bewerkstelligt werden kann, indem ein entsprechender Bauteilaufbau vorgesehen wird, in welchem beispielsweise die Elektroden 108 elektrisch beispielsweise in der „vergrabenen“ Ebene verbunden sind, indem die Kondensatorelektroden 108 während der Herstellung der jeweiligen Öffnungen und dem teilweisen Füllen der entsprechenden Öffnungen direkt verbunden werden. In anderen anschaulichen Ausführungsformen kann die Verbindung zwischen einigen der Elektroden 108 in der Bauteilebene auf der Grundlage entsprechender Kontakte eingerichtet werden, wie nachfolgend detaillierter erläutert ist, um eine gewünschte Parallelschaltung mehrerer vergrabener kapazitiver Strukturen 140A, 140B zu erhalten. In noch anderen anschaulichen Ausführungsformen kann eine dynamische Einstellung einer Sollkapazität auf der Grundlage eines geeignet gestalteten Schaltmechanismus bewerkstelligt werden, der beispielsweise ein Schalterelement, etwa den Transistor 130, umfasst, wobei eine oder mehrere Verbindungen zwischen einer oder mehreren vergrabenen kapazitiven Strukturen 140A, 140B hergestellt werden, indem der Transistor 130 in geeigneter Weise in einen leitenden oder einen nicht-leitenden Zustand geschaltet wird. Eine entsprechende elektrische Verbindung zweier oder mehrerer kapazitiver Strukturen 140A, 140B und des Transistors 130 kann in der Kontaktebene in Verbindung mit den leitenden Elektrodenleitungen 132A, 132B und/oder in einer entsprechenden Metallisierungsebene bewerkstelligt werden, die über einer entsprechenden Kontaktebene hergestellt wird.
  • In anderen anschaulichen Ausführungsformen (nicht gezeigt) kann die gemeinsame Elektrode in Form des Substratmaterials 101 in dem zweiten Bauteilgebiet elektrisch von anderen gemeinsamen Elektroden anderer Bauteilgebiete, die weitere vergrabene kapazitive Strukturen enthalten, getrennt werden, wobei dies bewerkstelligt werden kann, indem entsprechende dotierte Gebiete, beispielsweise während der Wannendotiervorgänge, geschaffen werden. Selbst eine Reihenschaltung aus zwei oder mehr Bauteilgebieten, die entsprechende vergrabene kapazitive Strukturen enthalten, etwa die Strukturen 140A, 140B, kann in diesem Falle eingerichtet werden. Auch in diesem Falle kann die Verbindung in statischer oder dynamischer Weise eingerichtet werden, das heißt, als eine permanente Verbindung oder als eine steuerbare Verbindung auf der Grundlage eines Schaltelements, einer Sicherung und dergleichen.
  • Das in 8A, 8B gezeigte Halbleiterbauelement 100 kann in Übereinstimmung mit gut etablierten Prozesstechniken hergestellt werden, die zur Herstellung des Transistors 130 mit einem gewünschten Gesamtaufbau angewendet werden können. Dazu können beliebige erforderliche Wannen-Dotierprozesse ausgeführt werden, um die diversen Wannengebiete für unterschiedliche Arten von Transistoren und dergleichen zu bilden. Insbesondere kann in einigen anschaulichen Ausführungsformen ein gewünschtes Dotierstoffprofil (nicht gezeigt) in dem Substratmaterial 101 des zweiten Bauteilgebiets 100B und anderen Bauteilgebieten hergestellt werden. Derartige Dotierstoffprofile können zur effizienten Verbindung des Substratmaterials 101 des zweiten Bauteilgebiets 100B mit dem stark dotierten Halbleitermaterial 134 des zweiten Bauteilgebiets eingesetzt werden, um bei Bedarf eine niederohmige Verbindung zu erhalten. Bei Bedarf können ferner die Dotierstoffprofile eine elektrische Trennung des zweiten Bauteilgebiets 100B von anderen Bauteilgebieten ermöglichen, etwa dem ersten Bauteilgebiet 100A oder anderen zweiten Bauteilgebieten, wie die aus zuvor erläutert ist.
  • Anschließend kann die Gate-Elektrodenstruktur 132 hergestellt werden, indem das dielektrische Material 137 und das eine oder die mehreren Gate-Elektrodenmaterialien 135B gebildet werden, die dann in geeigneter Weise auf der Grundlage entsprechender Lithographie- und Ätztechniken strukturiert werden. An einem geeigneten Punkt des Gate-Strukturierungsprozesses können ferner die Seitenwandabstandshalter 139 hergestellt werden. Wie zuvor erläutert ist, können in anschaulichen Ausführungsformen gleichzeitig die Elektrodenleitungen 132A, 132B so hergestellt werden, dass sie im Wesentlichen den gleichen Aufbau wie die Gate-Elektrodenstruktur 132 haben. Anschließend werden die Drain- und Source-Gebiete 134 in dem ersten Bauteilgebiet 100A hergestellt, während gleichzeitig auch das entsprechende stark dotierte kristalline Halbleitermaterial 134 in der Vertiefung 111 des zweiten Bauteilgebiets 100B gebildet wird. Daraufhin können entsprechende Ausheizprozesse ausgeführt werden, falls erforderlich, woran sich die Herstellung der Metall enthaltenden Bereiche 131, 135A anschließt, was auf der Grundlage beliebig geeigneter Metallsorten, wie Nickel und dergleichen, und entsprechenden Prozesstechniken bewerkstelligt werden kann, etwa durch Silizidierung und dergleichen. Es sollte beachtet werden, dass mit Ausnahme einer insgesamt geänderten Bauteilgestaltung in anschaulichen Ausführungsformen keine weiteren Änderungen des allgemeinen Prozessablaufes für die Herstellung des Transistors 130 und die Elektrodenleitungen 132A, 132B erforderlich sind.
  • 9A zeigt schematisch eine Draufsicht des Halbleiterbauelements 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind entsprechende Kontaktelemente 155A in einem isolierenden Material 151 einer Kontaktebene in dem ersten Bauteilgebiet 100A ausgebildet, während Kontaktelemente 155B, 155C in dem zweiten Bauteilgebiet 100B so vorgesehen sind, dass sie eine Verbindung zu den darunter liegenden vergrabenen kapazitiven Strukturen herstellen.
  • 9B zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100. Wie gezeigt, ist eine Kontaktebene 150, die eine erste dielektrische Schicht 152, beispielsweise in Form eines Siliziumnitridmaterials und dergleichen, und ein oder mehrere zweite dielektrische Materialien 151, etwa Siliziumdioxid und dergleichen, enthält, so ausgebildet, dass sie die Schaltungselemente in Form von Transistoren 130 und dergleichen und die Elektrodenleitungen 132A, 132B abdeckt und im Prinzip passiviert. Die Kontaktelemente 155A erstrecken sich somit durch die Materialien 151, 152 und stellen eine Verbindung zu den Drain- und Source-Gebieten des Transistors 130 und, falls erforderlich, zu der Gate-Elektrodenstruktur 132 an einer beliebigen geeigneten Position in dem Halbleiterbauelement 100 her. Der Einfachheit halber sind derartige Kontaktelemente, die eine Verbindung zu der Gate-Elektrodenstruktur 132 herstellen, nicht gezeigt. In ähnlicher Weise können die Kontaktelemente 155B entsprechend eine Verbindung zu den vergrabenen kapazitiven Strukturen 140A, 140B herstellen. Genauer gesagt, die Kontaktelemente 155B können eine Verbindung zu den jeweiligen Kondensatorelektroden 108 herstellen, wodurch eine individuelle Nutzung der kapazitiven Strukturen gemäß den gesamten Entwurfserfordernissen möglich ist. Andererseits richtet das Kontaktelement 155C eine Verbindung zu dem Substratmaterial 101 ein, das eine gemeinsame Kondensatorelektrode, die als 101B bezeichnet ist, der kapazitiven Strukturen 140A, 140B repräsentieren kann. Das Kontaktelement 155C stellt eine Verbindung zu der gemeinsamen Kondensatorelektrode 101B über das Metall enthaltende Material 131 und das stark dotierte Halbleitermaterial 134 her, wie dies auch zuvor erläutert ist. Des Weiteren sollte beachtet werden, dass das Substratmaterial 101 in dem zweiten Bauteilgebiet 100B eine geeignete Dotierstoffsorte darin eingebaut haben kann, um somit in effizienter Weise eine Verbindung zu dem stark dotierten Material 134 herzustellen, wobei eine derartige Dotierstoffsorte in einer beliebig geeigneten Fertigungsphase eingebaut worden sein kann, beispielsweise bei der Ausbildung entsprechender Wannengebiete in anderen Teilen des Halbleiterbauelements 100, wie zuvor erläutert ist. Wie ferner bereits zuvor erläutert ist, können auf der Grundlage der in der Kontaktebene 150 ausgebildeten Kontaktelemente zwei oder mehr der kapazitiven Strukturen 140A, 140B parallel geschaltet werden, um bei Bedarf eine gewünschte hohe Kapazität zu erhalten. In anderen Fällen kann ein Schaltelement, etwa der Transistor 130, mit den Kontaktelementen 155B der kapazitiven Strukturen 140A, 140B so verbunden werden, dass eine gesteuerte elektrische Verbindung dieser kapazitiven Strukturen beim Schalten des Transistors 130 in den leitenden Zustand ermöglicht wird. Ferner können mehrere Schaltelemente, etwa der Transistor 130, so vorgesehen werden, dass die Einstellung eines Sollkapazitätswertes in dynamischer Weise erfolgen kann, wenn dies als geeignet erachtet wird. In anderen Fällen können mehrere erste kapazitive Strukturen gleichzeitig mit dem Drain des Transistors 130 verbunden werden, während mehrere weitere kapazitive Strukturen mit einer Source-Seite des Transistors 130 verbunden werden können, um damit eine dynamische Verstellung der Kapazität bei geeigneter Steuerung des Transistors 130 zu ermöglichen. Es sollte beachtet werden, dass ein Teil der Verlegung derartiger Verbindungen zu mehreren kapazitiven Strukturen auf der Grundlage einer oder mehrerer der Elektrodenleitungen 132A, 132B eingerichtet werden kann, wenn dies als geeignet erachtet wird. Daher kann ein beliebiger Sollkapazitätswert in statischer Weise eingerichtet werden, indem entsprechende nicht steuerbare permanente Verbindungen zwischen jeweiligen kapazitiven Strukturen vorgesehen werden und/oder kann in dynamischer Weise eingerichtet werden, indem mindestens ein Schaltelement, eine Sicherung und dergleichen vorgesehen wird, um eine entsprechende Verbindung zwischen einer oder mehreren kapazitiven Strukturen steuerbar einzurichten. Wie zuvor erläutert ist, kann eine Reihenschaltung auch eingerichtet werden, solange die gemeinsamen Elektroden 101B unterschiedlicher zweiter Gebiete 100B auf unterschiedlichen Potentialen gehalten werden, was durch Bereitstellen geeigneter Dotierstoffprofile bewerkstelligt werden kann, wie zuvor erläutert ist.
  • Die in 9A, 9B dargestellte Bauteilebene 150 kann in Verbindung mit gut etablierten Prozesstechniken hergestellt werden, beispielsweise durch Abscheidung der dielektrischen Materialien 152, 151 und durch Einebnen der resultierenden Oberflächentopographie. Anschließend können entsprechende Öffnungen hergestellt werden durch gut etablierte Prozessstrategien, wobei in einigen anschaulichen Ausführungsformen eine gemeinsame Prozesssequenz so ausgeführt wird, dass die Öffnungen für die Kontaktelemente 155A, 155B und 155C hergestellt werden. Es sollte beachtet werden, dass eine entsprechende zusätzliche Ätzzeit, die zum Ätzen durch das dielektrische Material 110 erforderlich ist, das über der Kondensatorelektrode 108 ausgebildet ist, in einfacher Weise während der gesamten Ätzsequenz berücksichtigt werden kann, ohne dass im Wesentlichen die jeweiligen Öffnungen für die Kontaktelemente 155A, 155C negativ beeinflusst werden, da die Metallgebiete 131 als effiziente Ätzstoppmaterialien dienen können. Ferner können die laterale Größe und die Form der Kontaktelemente 155B so eingestellt werden, dass ein zuverlässiger Kontakt zu den kapazitiven Strukturen 140A, 140B möglich ist, ohne dass die Leitungen 132A, 132B negativ beeinflusst werden. Beispielsweise kann, wie in 9B gezeigt ist, die laterale Abmessung der Kontaktelemente 155B in der Längsrichtung des Transistors 130, das heißt in 9B die horizontale Richtung, in geeigneter Weise reduziert werden, so dass eine unerwünschte Störung der Leitungen 132A, 132B vermieden wird.
  • Danach kann die weitere Bearbeitung fortgesetzt werden, indem eine oder mehrere Metallisierungsebenen auf der Kontaktebene 150 in Übereinstimmung mit gut etablierten Prozesstechniken hergestellt werden. Es sollte beachtet werden, dass mit Ausnahme der Bereitstellung der Kontaktelemente 155B, 155C jeglicher Raumbereich über dem zweiten Bauteilgebiet 100B weiterhin zur Ausbildung entsprechender Metallleitungen verfügbar ist, so dass aufgrund der vergrabenen Natur der kapazitiven Strukturen 140A, 140B eine äußerst raumeffiziente Gestaltung im Vergleich zu konventionellen Vorgehensweisen, wie sie auch zuvor im einleitenden Teil dieser Anmeldung beschrieben sind, bei Einbau von Kondensatoren ermöglicht wird.
  • Es gilt also: die vorliegende Offenbarung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen vergrabene kapazitive Strukturen auf Höhe bzw. Ebene der vergrabenen isolierenden Schicht eines SOI-Bauelements bereitgestellt werden, wobei in anschaulichen Ausführungsformen lediglich ein zusätzlicher Lithographie- und Strukturierungsvorgang erforderlich ist, um entsprechende Öffnungen zu bilden, die eine Kondensatorelektrode aufnehmen, während die andere Kondensatorelektrode in Form des Substratmaterials als eine gemeinsame Kondensatorelektrode vorgesehen wird. Daher wird ein geringerer Prozessaufwand im Vergleich zu konventionellen Vorgehensweisen erreicht, wobei dennoch eine eingekapselte vergrabene Metall enthaltende Kondensatorelektrode bereitgestellt wird.
  • Aufgrund des Einbaus eines isolierenden Materials auf der Oberseite der einzelnen Elektroden, das den gleichen Aufbau wie das isolierende Material von Grabenisolationsstrukturen haben kann, wird eine im Wesentlichen ebene Oberflächentopographie geschaffen, die grundsätzlich den Oberflächenbedingungen konventioneller Bauelemente entspricht, wodurch die weitere Bearbeitung auf Grundlage gut etablierter Prozessrezepte möglich ist. Da die kapazitiven Strukturen als individuelle eingekapselte Kondensatorelektroden in Verbindung mit einer gemeinsamen Kondensatorelektrode bereitgestellt werden, kann eine effiziente Anpassung der Gesamtkapazität durch statische oder dynamische Verbindung entsprechend eingekapselter Kondensatorelektroden bewerkstelligt werden, wodurch eine erhöhte Entwurfseffizienz und ein besseres Leistungsverhalten der resultierenden Halbleiterbauelemente erreicht werden.
  • Zu beachten ist, dass die Verwendung von Begriffen, etwa „erster“, „zweiter“, „dritter“ oder „vierter“ zur Beschreibung diverser Prozesse oder Strukturen in dieser Beschreibung und in den angefügten Patentansprüchen lediglich als kurze Referenz auf derartige Schritte/Strukturen dient, und nicht notwendigerweise impliziert, dass derartige Schritte/Strukturen in dieser geordneten Reihenfolge ausgeführt/ hergestellt werden.

Claims (16)

  1. Ein Halbleiterbauelement (100), mit: einem ersten Bauteilgebiet (100A), das von einer ersten Flachgrabenisolationsstruktur lateral umschlossen ist, wobei die erste Flachgrabenisolationsstruktur sich durch eine Halbleiterschicht (103) und eine vergrabene isolierende Schicht (102) in ein Substratmaterial (101) erstreckt; einem zweiten Bauteilgebiet (100B), das von einer zweiten Flachgrabenisolationsstruktur lateral umschlossen ist, wobei die zweite Flachgrabenisolationsstruktur sich durch die Halbleiterschicht (103) und die vergrabene isolierende Schicht (102) in das Substratmaterial (101) erstreckt; einem vollständig verarmten Transistorelement, das in und auf dem ersten Bauteilgebiet (100A) ausgebildet ist; und mehreren kapazitiven Strukturen (140A, 140B), die in dem zweiten Bauteilgebiet (100B) so ausgebildet sind, dass sie eine gemeinsame Kondensatorelektrode (108), die das Substratmaterial (101) aufweist, haben, wobei jede der mehreren kapazitiven Strukturen (140A, 140B) eine Metall enthaltende Elektrode (108) oder eine dotiertes Halbleitermaterial enthaltende Elektrode (108) aufweist und wobei das Halbleiterbauelement (100) ferner ein isolierendes Material (151) aufweist, das über den Metall enthaltenden Elektroden (108) oder dotiertes Halbleitermaterial enthaltenden Elektroden (108) angeordnet ist, wobei das isolierende Material (151) ein gleiches Material wie dasjenige der ersten und zweiten Flachgrabenisolationsstrukturen aufweist.
  2. Das Halbleiterbauelement (100) nach Anspruch 1, das ferner eine oder mehrere Leitungen (132A, 132B) aufweist, die über dem zweiten Gebiet (100B) angeordnet sind, wobei zumindest einige der einen oder mehreren Leitungen (132A, 132B) einen Aufbau haben, der einer Gate-Elektrodenstruktur (108) des vollständig verarmten Transistorelements entspricht.
  3. Das Halbleiterbauelement (100) nach Anspruch 1, das femer ein Schaltelement aufweist, das mindestens einige der mehreren kapazitiven Strukturen (140A, 140B) elektrisch verbindet, wobei das Schaltelement ausgebildet ist, eine gesteuerte elektrische Verbindung zwischen mindestens zwei der mindestens einigen der mehreren kapazitiven Strukturen (140A, 140B) herzustellen.
  4. Das Halbleiterbauelement (100) nach Anspruch 3, wobei das Schaltelement das vollständig verarmte Transistorelement umfasst.
  5. Das Halbleiterbauelement (100) nach Anspruch 1, das ferner ein dotiertes Halbleitermaterial aufweist, das mit der gemeinsamen Kondensatorelektrode (108) in Verbindung steht, wobei das dotierte Halbleitermaterial einen gleichen Aufbau wie erhabene Drain- und Source-Gebiete des vollständig verarmten Transistorelements haben.
  6. Das Halbleiterbauelement (100) nach Anspruch 1, das ferner mehrere erste Kontaktelemente (155A), die eine Verbindung zu dem vollständig verarmten Transistorelement herstellen, und mehrere zweite Kontaktelemente (155B) aufweist, die eine Verbindung zu mindestens einigen der Metall enthaltenden Elektroden (108) der mehreren kapazitiven Strukturen (140A, 140B) herstellen.
  7. Ein Halbleiterbauelement (100), mit: einem Transistorelement, das in und über einem ersten Bauteilgebiet (100A) angeordnet ist, wobei das erste Bauteilgebiet (100A) in einer Halbleiterschicht (103), die über einer vergrabenen isolierenden Schicht (102) angeordnet ist, gebildet ist; kapazitiven Strukturen (140A, 140B), die in einem zweiten Bauteilgebiet (100B) angeordnet sind, wobei die mehreren kapazitiven Strukturen (140A, 140B) je eine Metall enthaltende Kondensatorelektrode (108) oder eine dotiertes Halbleitermaterial enthaltende Elektrode (108) aufweisen, wobei jede der mehreren kapazitiven Strukturen (140A, 140B) ferner einen Teil einer gemeinsamen Kondensatorelektrode (108) aufweist, die unter den Metall enthaltenden Kondensatorelektroden (108) oder der dotiertes Halbleitermaterial enthaltenden Elektrode (108) angeordnet ist; und mehreren Elektrodenleitungen (132A, 132B), die zumindest teilweise über den kapazitiven Strukturen (140A, 140B) angeordnet sind und einen gleichen Aufbau wie eine Gate-Elektrode des Transistorelements haben, wobei jede der Metall enthaltenden Kondensatorelektroden (108) oder der dotiertes Halbleitermaterial enthaltenden Elektroden (108) von einem isolierenden Material (151) eingekapselt ist, wobei ein Teil des einkapselnden Materials (151), der eine obere Fläche einer entsprechenden der Metall enthaltenden Kondensatorelektrode (108) abdeckt, von gleicher Art ist wie ein isolierendes Material von Grabenisolationstrukturen, die das erste und das zweite Bauteilgebiet (100A, 100B) lateral begrenzen und wobei ein Bereich der Halbleiterschicht (103) und der vergrabenen isolierenden Schicht (102) lateral zwischen zwei benachbarten eingekapselten Elektroden der Metall enthaltenden Kondensatorelektroden (108) und/oder dotiertes Halbleitermaterial enthaltenden Elektroden (108) angeordnet ist.
  8. Das Halbleiterbauelement (100) nach Anspruch 7, das ferner ein dotiertes Halbleitermaterial aufweist, das in dem zweiten Bauteilgebiet (100B) angeordnet ist und eine Verbindung zu der gemeinsamen Kondensatorelektrode (108) herstellt, wobei das dotierte Halbleitermaterial einen gleichen Aufbau hat wie ein dotiertes Halbleitermaterial von erhabenen Drain- und Source-Gebieten des Transistorelements.
  9. Das Halbleiterbauelement (100) nach Anspruch 7, das femer ein Schaltelement aufweist, das mit mindestens einigen der mehreren kapazitiven Strukturen (140A, 140B) elektrisch verbunden ist, wobei das Schaltelement ausgebildet ist, eine gesteuerte elektrische Verbindung zwischen mindestens zwei der mindestens einigen der mehreren kapazitiven Strukturen (140A, 140B) zu ermöglichen.
  10. Das Halbleiterbauelement (100) nach Anspruch 7, wobei ein leitendes Material der Metall enthaltenden Kondensatorelektroden (108) oder dotiertes Halbleitermaterial enthaltenden Elektroden (108) Wolfram oder dotiertes Polysilizium aufweist.
  11. Das Halbleiterbauelement (100) nach Anspruch 7, wobei das Transistorelement ein vollständig verarmter Transistor ist, der in und auf der Halbleiterschicht (103) angeordnet ist.
  12. Das Halbleiterbauelement (100) nach Anspruch 7, wobei mindestens einige der mehreren Elektrodenleitungen (132A, 132B), die zumindest teilweise über dem zweiten Bauteilgebiet (100B) angeordnet sind, elektrisch von den kapazitiven Strukturen (140A, 140B) getrennt sind und zur Signalführung in dem Halbleiterbauelement (100) verwendet sind.
  13. Ein Verfahren, mit: Bilden mehrerer Öffnungen (101A, 101 B) durch eine Halbleiterschicht (103) und eine vergrabene isolierende Schicht (102) und in ein Substratmaterial (101) in einem zweiten Bauteilgebiet (100B) eines Halbleiterbauelements (100), während ein erstes Bauteilgebiet (100A) abgedeckt wird; Bilden eines isolierenden Materials (151) an Seitenwänden und einer Bodenfläche jeder der mehreren Öffnungen (101A, 101B); Bilden einer Kondensatorelektrode (108) in jeder der mehreren Öffnungen (101A, 101B) durch teilweises Füllen der Öffnungen (101A, 101 B) mit einem leitenden Material in Anwesenheit des isolierenden Materials (151); nach dem Bilden der Kondensatorelektroden (108), Bilden von Grabenisolationsstrukturen derart, dass diese das erste und das zweite Bauteilgebiet (100B) lateral begrenzen, wobei die Grabenisolationsstrukturen sich durch die Halbleiterschicht (103) und die vergrabene isolierende Schicht (102) und in das Substratmaterial (101) erstrecken; und Bilden eines isolierenden Materials (151) über den Kondensatorelektroden, wobei das isolierende Material (151) ein gleiches Material wie dasjenige einer der Grabenisolationsstrukturen aufweist.
  14. Das Verfahren nach Anspruch 13, das ferner umfasst: Bilden einer Vertiefung in dem zweiten Bauteilgebiet (100B) derart, dass das Substratmaterial (101) freigelegt wird.
  15. Das Verfahren nach Anspruch 13, das ferner umfasst: Bilden einer Gate-Elektrodenstruktur (132) eines Transistorelements über dem ersten Bauteilgebiet (100A) und Bilden mehrerer Elektrodenleitungen (132A, 132B) über dem zweiten Bauteilgebiet (100B) in einer gemeinsamen Prozesssequenz.
  16. Das Verfahren nach Anspruch 13, wobei Bilden der Kondensatorelektrode (108) in jeder der mehreren Öffnungen (101A, 101B) umfasst: Bilden einer Schicht aus Metall derart, dass die Öffnungen (101A, 101 B) überfüllt werden, Ausführen eines Einebnungsprozesses und Entfernen eines Teils des Metalls aus den mehreren Öffnungen (101A, 101B) durch Ausführen eines Ätzprozesses.
DE102018201717.4A 2017-02-22 2018-02-05 Halbleiterbauelement mit vergrabenen kapazitiven strukturen und verfahren zur herstellung desselben Active DE102018201717B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/439,444 2017-02-22
US15/439,444 US9929148B1 (en) 2017-02-22 2017-02-22 Semiconductor device including buried capacitive structures and a method of forming the same

Publications (2)

Publication Number Publication Date
DE102018201717A1 DE102018201717A1 (de) 2018-08-23
DE102018201717B4 true DE102018201717B4 (de) 2022-06-23

Family

ID=61629752

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018201717.4A Active DE102018201717B4 (de) 2017-02-22 2018-02-05 Halbleiterbauelement mit vergrabenen kapazitiven strukturen und verfahren zur herstellung desselben

Country Status (4)

Country Link
US (2) US9929148B1 (de)
CN (1) CN108461495B (de)
DE (1) DE102018201717B4 (de)
TW (1) TWI663708B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002800B2 (en) * 2016-05-13 2018-06-19 International Business Machines Corporation Prevention of charging damage in full-depletion devices
JP2018107253A (ja) * 2016-12-26 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9929148B1 (en) * 2017-02-22 2018-03-27 Globalfoundries Inc. Semiconductor device including buried capacitive structures and a method of forming the same
CN109891585B (zh) 2019-01-30 2020-03-27 长江存储科技有限责任公司 具有垂直扩散板的电容器结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160204129A1 (en) 2015-01-14 2016-07-14 Globalfoundries Inc. Fdsoi - capacitor
DE112012005166B4 (de) 2011-12-12 2020-06-04 Globalfoundries Inc. Verfahren und Struktur zum Bilden von On-Chip-Kondensatoren hoher Qualität mit ETSOI-Transistoren

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544837B1 (en) * 2000-03-17 2003-04-08 International Business Machines Corporation SOI stacked DRAM logic
JP3555078B2 (ja) * 2000-03-30 2004-08-18 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2003007856A (ja) * 2001-06-26 2003-01-10 Toshiba Corp 半導体装置及びその製造方法
JP2004014770A (ja) * 2002-06-06 2004-01-15 Renesas Technology Corp 半導体装置
JP2005150159A (ja) * 2003-11-11 2005-06-09 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
DE102005030585B4 (de) * 2005-06-30 2011-07-28 Globalfoundries Inc. Halbleiterbauelement mit einem vertikalen Entkopplungskondensator und Verfahren zu seiner Herstellung
KR100827437B1 (ko) * 2006-05-22 2008-05-06 삼성전자주식회사 Ｍｉｍ 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법
US8188527B2 (en) * 2006-06-07 2012-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded capacitor in semiconductor device and method for fabricating the same
US7737482B2 (en) * 2006-10-05 2010-06-15 International Business Machines Corporation Self-aligned strap for embedded trench memory on hybrid orientation substrate
US8633532B2 (en) * 2007-12-12 2014-01-21 SK Hynix Inc. Semiconductor memory device having a floating body capacitor, memory cell array having the same and method of manufacturing the same
DE102008006962B4 (de) * 2008-01-31 2013-03-21 Advanced Micro Devices, Inc. Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
KR101552971B1 (ko) * 2009-03-26 2015-09-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8188528B2 (en) * 2009-05-07 2012-05-29 International Buiness Machines Corporation Structure and method to form EDRAM on SOI substrate
DE102010003452B4 (de) * 2010-03-30 2018-12-13 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist
US8455875B2 (en) * 2010-05-10 2013-06-04 International Business Machines Corporation Embedded DRAM for extremely thin semiconductor-on-insulator
DE102010029525B4 (de) * 2010-05-31 2014-12-18 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements
US8816470B2 (en) * 2011-04-21 2014-08-26 International Business Machines Corporation Independently voltage controlled volume of silicon on a silicon on insulator chip
US8507915B2 (en) * 2011-11-30 2013-08-13 International Business Machines Corporation Low resistance embedded strap for a trench capacitor
US8575670B2 (en) * 2011-12-09 2013-11-05 International Business Machines Corporation Embedded dynamic random access memory device formed in an extremely thin semiconductor on insulator (ETSOI) substrate
US8653596B2 (en) * 2012-01-06 2014-02-18 International Business Machines Corporation Integrated circuit including DRAM and SRAM/logic
US9048339B2 (en) * 2012-09-07 2015-06-02 International Business Machines Corporation Deep trench capacitor
US9761580B1 (en) * 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9929148B1 (en) * 2017-02-22 2018-03-27 Globalfoundries Inc. Semiconductor device including buried capacitive structures and a method of forming the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012005166B4 (de) 2011-12-12 2020-06-04 Globalfoundries Inc. Verfahren und Struktur zum Bilden von On-Chip-Kondensatoren hoher Qualität mit ETSOI-Transistoren
US20160204129A1 (en) 2015-01-14 2016-07-14 Globalfoundries Inc. Fdsoi - capacitor

Also Published As

Publication number Publication date
US10056369B1 (en) 2018-08-21
US20180240796A1 (en) 2018-08-23
TW201841342A (zh) 2018-11-16
DE102018201717A1 (de) 2018-08-23
TWI663708B (zh) 2019-06-21
US9929148B1 (en) 2018-03-27
CN108461495B (zh) 2023-02-03
CN108461495A (zh) 2018-08-28

Similar Documents

Publication Publication Date Title
DE102008007002B4 (de) Verfahren zum Bilden von Substratkontakten für moderne SOI-Bauelemente auf der Grundlage einer tiefen Grabenkondensatorkonfiguration
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102009010174B9 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102007020258B4 (de) Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
DE102018201717B4 (de) Halbleiterbauelement mit vergrabenen kapazitiven strukturen und verfahren zur herstellung desselben
DE102010003452B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE102008006962B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
DE102018217684B4 (de) Verfahren zur Anpassung einer negativen Kapazität in Gate-Elektrodenstrukturen und dazugehörige Halbleitervorrichtung
DE102013220852A1 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102008059646B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als Mehr-Gatetransistor mit Stegen mit einer Länge, die durch die Gateelektrode definiert ist und Halbleiterbauelement
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005026944B4 (de) Verfahren zum Herstellen einer Flash-Speichervorrichtung und mit dem Verfahren hergestellte Flash-Speicheranordnung
DE112004001922T5 (de) Flash-Architektur mit abgesenktem Kanal für geringere Kurzkanaleffekte
DE102008016439A1 (de) SOI-Transistor mit potentialfreiem Körper für die Informationsspeicherung mit asymmetrischen Drain/Source-Gebieten
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102010029525B4 (de) Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements
DE10237896A1 (de) Integrierte Abstandsschicht für die Gate-/Source-/Drain-Isolierung in einer vertikalen Arraystruktur
DE102010028465A1 (de) Halbleiterbauelement mit Metallgate und Halbleiterwiderständen, die auf der Grundlage eines Austauschgateverfahrens hergestellt sind
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE102011004757B4 (de) Vertikale Speichertransistoren mit einem sich frei einstellenden Körperpotential, die in Vollsubstratbauelementen hergestellt sind und vergrabene Abfrage- und Wortleitungen aufweisen und Verfahren zur Herstellung der Speichertransistoren
DE4233486B4 (de) Grabenkondensator-Speicherzelle und Verfahren zu deren Herstellung
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE102011080439B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102021201635A1 (de) Halbleitervorrichtung mit Vertikalem DMOS und Herstellungsverfahren derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final