DE102007007071B4 - Halbleiteranordnung mit einem grabenförmigen Isolationsgebiet und Verfahren zu deren Herstellung - Google Patents

Halbleiteranordnung mit einem grabenförmigen Isolationsgebiet und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102007007071B4
DE102007007071B4 DE102007007071.5A DE102007007071A DE102007007071B4 DE 102007007071 B4 DE102007007071 B4 DE 102007007071B4 DE 102007007071 A DE102007007071 A DE 102007007071A DE 102007007071 B4 DE102007007071 B4 DE 102007007071B4
Authority
DE
Germany
Prior art keywords
epitaxial layer
mechanical stress
trench
changing
workpiece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007007071.5A
Other languages
English (en)
Other versions
DE102007007071A1 (de
Inventor
Jin-Ping Han
Alfred (Yung Fu) Chong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
GlobalFoundries Singapore Pte Ltd
Original Assignee
Infineon Technologies AG
Chartered Semiconductor Manufacturing Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Chartered Semiconductor Manufacturing Pte Ltd filed Critical Infineon Technologies AG
Publication of DE102007007071A1 publication Critical patent/DE102007007071A1/de
Application granted granted Critical
Publication of DE102007007071B4 publication Critical patent/DE102007007071B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren zur Herstellung einer Halbleiteranordnung (100) aufweisend die Schritte: Bereitstellen eines Werkstücks (102); und Ausbilden eines Grabens (118) in dem Werkstück (102); zumindest teilweises Beschichten des Grabens (118) mit zumindest einer eine mechanische Beanspruchung verändernden Epitaxieschicht (148); und Füllen des mit zumindest einer eine mechanische Beanspruchung verändernden Epitaxieschicht (148) zumindest teilweise beschichteten Grabens (118) mit einem Isolationsmaterial (128), dadurch gekennzeichnet, dass der Graben (118) des Isolationsgebiets (132; 142; 152) eine erste Seite (146) und eine zweite Seite (138) aufweist, wobei das Isolationsgebiet (132; 142; 152) eine über der ersten Seite (146) des Grabens (118) angeordnete erste eine mechanische Beanspruchung verändernde Epitaxieschicht (148) und eine über der zweiten Seite (138) des Grabens (118) angeordnete zweite eine mechanische Beanspruchung verändernde Epitaxieschicht (124) aufweist, und wobei die zweite eine mechanische Beanspruchung verändernde Epitaxieschicht (124) ein von der ersten eine mechanische Beanspruchung verändernden Epitaxieschicht (148) verschiedenes Material oder eine verschiedene Dicke aufweist.

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf die Herstellung einer Halbleiteranordnung mit einem grabenförmigen Isolationsgebiet und insbesondere auf ein Herstellungsverfahrem gemäß dem Oberbegriff des Patentanspruchs 1.
  • Ein derartiges Herstellungsverfahren sowie eine zugehörige Halbleiteranordnung ist aus der US 2004/0036142 A1 bekannt, wobei nach dem Bereitstellen eines Werkstücks und Ausbilden eines Grabens in dem Werkstück der Graben zumindest teilweise mit zumindest einer eine mechanische Beanspruchung verändernden Epitaxieschicht beschichtet wird und abschließend der mit der zumindest einen eine mechanische Beanspruchung verändernden Epitaxieschicht zumindest teilweise beschichtete Graben mit einem Isolationsmaterial gefüllt wird.
  • Halbleiteranordnungen werden in einer Vielzahl von elektronischen Anwendungen, wie z. B. Computern, Mobiltelefonen, Kleincomputeranordnungen und vielen anderen Anwendungen, verwendet. Heim-, Industrie- und Fahrzeuganordnungen, die in der Vergangenheit nur mechanische Komponenten umfassten, haben nun elektronische Teile, die z. B. Halbleiteranordnungen erfordern.
  • Halbleiteranordnungen werden durch Abscheiden vieler verschiedener Arten von Materialschichten über einem Halbleitersubstrat oder Wafer und Strukturieren der verschiedenen Materialschichten mittels Lithographie hergestellt. Die Materialschichten umfassen üblicherweise dünne Schichten von leitenden, halbleitenden und isolierenden Materialien, die zum Ausbilden integrierter Schaltungen strukturiert und geätzt werden. Es kann eine Vielzahl von z. B. auf einem einzelnen Die oder Chip ausgebildeten Transistoren, Speicheranordnungen, Schaltern, Leitbahnen, Dioden, Kondensatoren, logischen Schaltungen und anderen elektronischen Komponenten geben.
  • Isolationsgebiete werden häufig zum Bereitstellen einer elektrischen Isolation zwischen in einer integrierten Schaltung ausgebildeten aktiven Gebieten oder elektronischen Komponenten verwendet. Flache Grabenisolation (STI, Shallow Trench Isolation) und tiefe Grabenisolation (DT, Deep Trench) sind Beispiele für einige, in Halbleiteranordnungen weit verbreitete Arten von Isolationsgebieten, obwohl es auch andere Arten von Isolationsgebieten gibt, die ausgebildet werden können.
  • STI-Gebiete werden häufig in z. B. Komplementär-Metall-Oxid-Halbleiter-(CMOS, Complementary Metal Oxide Semiconductor)Anordnungen verwendet, die sowohl p-Kanal- als auch n-Kanal-Anordnungen in komplementären Anordnungen verwenden. Die p-Kanal- und n-Kanal-Anordnungen von CMOS-Anordnungen werden üblicherweise als p-Kanal-Metalloxid-Halbleiter-(PMOS, Positive Metal Oxide Semiconductor) und n-Kanal Metalloxid-Halbleiter-(NMOS, Negative Metal Oxide Semiconductor)Transistoren bezeichnet. Ein PMOS-Transistor ist in einer n-Wanne (z. B. einer mit n-Typ Dotierstoffen implantierten Wanne) ausgebildet und ein NMOS-Transistor ist in einer p-Wanne ausgebildet. Ein STI-Gebiet ist zwischen der n-Wanne bzw. p-Wanne des PMOS-Transistors bzw. NMOS-Transistors ausgebildet. In CMOS-Anwendungen erstreckt sich das STI-Gebiet üblicherweise innerhalb eines Halbleitersubstrats bis ungefähr zur Tiefe der maximalen n-Wannen- und p-Wannen-Dotierstoffkonzentration, z. B. bis ungefähr 200 bis 1000 nm.
  • Zum Ausbilden von Isolationsgebieten werden üblicherweise Gräben in einem Substrat ausgebildet und die Gräben werden mit Isoliermaterialien gefüllt. Ätzprozesse und chemisch-mechanische Polier-(CMP, Chemish Mechanical Polishing)Prozesse werden üblicherweise zum Entfernen von überschüssigem Isoliermaterial von der oberen Oberfläche des Substrats verwendet.
  • Aus der Druckschrift US 2005/0255667 A1 ist ein Grabenisolationsgebiet bekannt, das mit einem zugbeanspruchten Material gefüllt ist und eine Zugbeanspruchung in das umliegende Werkstück einbringt.
  • Ferner zeigt die Druckschrift US 2005/0245081 A1 einen Transistor mit Isolationsgebiet, bei dem eine Zugbeanspruchung durch eine ganzflächig über dem Transistor und Isolationsgebiet abgeschiedene Schicht erzeugt wird. Hierbei hängt die Beanspruchung in der Schicht von den gewählten Abscheideparametern wie z. B. Schichtzusammensetzung und Abscheidegeschwindigkeit ab und überträgt sich auf die darunterliegenden Schichten.
  • Weiterhin ist aus der Druckschrift US 2005/0164437 A1 ein Transistor bekannt, bei dem eine Verspannung durch die Verwendung von Schichten mit unterschiedlichen thermischen Ausdehnungskoeffizienten erzeugt wird.
  • Die Druckschrift US 2004/0212035 A1 zeigt eine Halbleiteranordnung sowie ein zugehöriges Herstellungsverfahren, wobei durch eine Volumenexpansion einer Isolationsstruktur in einem Graben eine mechanische Beanspruchung auf angrenzende aktive Gebiete realisiert werden kann.
  • Aus der Druckschrift US 2005/0121727 A1 ist eine Halbleiteranordnung bekannt mit einem innerhalb eines Werkstücks angeordneten Isolationsgebiet. Das Isolationsgebiet umfasst einen Graben, ein den Graben zumindest teilweise beschichtendes Material und ein über dem Material angeordnetes Isoliermaterial.
  • Dieses Isolationsgebiet ermöglicht es, in einem Teil des an das Isolationsgebiet angrenzenden Werkstücks eine Druckbeanspruchung zu erzeugen. Jedoch kann es wünschenswert sein, eine Zugbeanspruchung oder aber sowohl eine Zug- als auch eine Druckbeanspruchung in dem an das Isolationsgebiet angrenzenden Werkstück bereitzustellen.
  • Der Erfindung liegt folglich die Aufgabe zugrunde, verbesserte Isolationsgebiete und Verfahren zur Ausbildung derselben bereitzustellen.
  • Diese Aufgabe wird bezüglich der Vorrichtung durch die Merkmale des Patentanspruchs 10 und bezüglich des Verfahrens durch die Maßnahmen des Patentanspruchs 1 gelöst.
  • In den Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
  • Für ein besseres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die nachfolgende Beschreibung in Zusammenhang mit den begleitenden Zeichnungen Bezug genommen, in welchen:
  • 1 bis 3 Schnittansichten eines Verfahrens zur Herstellung eines Isolationsgebietes einer Halbleiteranordnung in Übereinstimmung mit einem nicht beanspruchten Beispiel zeigen;
  • 4 bis 9 Schnittansichten eines Verfahrens zur Herstellung eines Isolationsgebietes einer Halbleiteranordnung in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigen;
  • 10 eine Schnittansicht eines Verfahrens zur Herstellung eines Isolationsgebietes einer Halbleiteranordnung in Übereinstimmung mit einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt; und
  • 11 eine Schnittansicht eines in einer CMOS-Anordnung implementierten Isolationsgebietes in Übereinstimmung mit einem Ausführungsbeispiel der Erfindung zeigt.
  • Übereinstimmende Ziffern und Symbole in den verschiedenen Figuren beziehen sich im allgemeinen, soweit nicht anders angegeben, auf übereinstimmende Teile. Die Figuren wurden gezeichnet, um die relevanten Aspekte der bevorzugten Ausführungsbeispiele darzustellen und sind nicht notwendigerweise maßstabsgerecht gezeichnet.
  • Die Herstellung und Verwendung der derzeitigen bevorzugten Ausführungsbeispiele wird nachstehend im Detail erläutert. Allerdings sollte wahrgenommen werden, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Ideen bereitstellt, die in breitgefächerten spezifischen Zusammenhängen ausgeführt werden können.
  • Die vorliegende Erfindung wird mit Bezug auf die bevorzugten Ausführungsbeispiele in einem spezifischen Zusammenhang, nämlich dem Ausbilden von STI-Gebieten von Halbleiteranordnungen beschrieben. Die Erfindung kann jedoch ebenso für andere Isolationsgebiete von Halbleiteranordnungen, wie z. B. tiefe Graben-(DT)Isolationsgebiete, Isolationsgebiete, welche STI-Gebiete kombiniert mit DT-Isolationsgebieten umfassen, oder andere Arten von Isolationsgebieten verwendet werden.
  • Die 1 bis 3 zeigen Schnittansichten eines Verfahrens zur Herstellung eines Isolationsgebietes einer Halbleiteranordnung 100 in Übereinstimmung mit einem nicht beanspruchten Beispiel. Zunächst wird ein Werkstück 102 bereitgestellt. Das Werkstück 102 kann ein durch z. B. eine Isolierschicht bedecktes, Silizium oder andere Halbleitermaterialien umfassendes Halbleitersubstrat aufweisen. Das Werkstück 102 kann ebenso andere, nicht dargestellte, aktive Komponenten oder Schaltungen aufweisen. Das Werkstück 102 kann z. B. Silizium-Oxid über einkristallinem Silizium umfassen. Das Werkstück 102 kann andere leitende Schichten oder andere Halbleiterelemente, z. B. Transistoren, Dioden usw. aufweisen. Verbundhalbleiter, wie z. B. GaAs, InP, Si/Ge oder SiC können an Stelle von Silizium verwendet werden. Das Werkstück 102 kann z. B. ein Silizium-über-Isolator-(SOI, Silicon-On-Insulator) oder Germanium-über-Isolator-(GOI, Germanium-On-Insulator)Substrat umfassen.
  • Eine Hartmaske 104/106 wird über dem Werkstück 102 ausgebildet. Die Hartmaske 104/106 umfasst, wie dargestellt, vorzugsweise eine erste Isolierschicht 104 und eine über der ersten Isolierschicht 104 angeordnete, zweite Isolierschicht 106. Alternativ kann die Hartmaske 104/106 z. B. eine, nicht dargestellte, einzige Materialschicht oder drei oder mehr Materialschichten umfassen. In dem bevorzugten, dargestellten Ausführungsbeispiel umfasst die erste Isolierschicht 104 vorzugsweise ungefähr 5 nm Siliziumdioxid und die zweite Isolierschicht 106 umfasst vorzugsweise ungefähr 100 nm Siliziumnitrid. Alternativ kann die Hartmaske 104/106 andere Materialien und z. B. Abmessungen umfassen.
  • Eine Schicht von lichtempfindlichem Material 108 wird, wie in 1 dargestellt, über der Hartmaske 104/106 abgeschieden.
  • Die Schicht von lichtempfindlichem Material 108 kann eine Schicht eines z. B. Photoresists umfassen.
  • Eine Lithographie-Maske 110 wird bereitgestellt. Die Lithographie-Maske 110 kann ein im wesentlichen transparentes Material 112 und ein, wie dargestellt über dem transparenten Material 112 angeordnetes opakes Material 114 umfassen. Das opake Material 114 der Lithographie-Maske 110 umfasst eine Struktur für einen Graben eines Isolationsgebietes. Alternativ kann die Lithographie-Maske 110 eine alternierende Phasenschiebermaske umfassen und kann, zusätzlich zu und/oder eher als opake Gebiete und transparente Gebiete, z. B. nicht dargestellte, durchscheinende Gebiete umfassen.
  • Vorzugweise ist in einigen Beispielen die Struktur für den Isolationsgebiet-Graben auf der Lithographie-Maske 110 um einen Betrag x größer, um für eine Dicke eines eine mechanische Beanspruchung verändernden Materials, welches, wie dargestellt, in dem Isolationsgebiet-Graben eingebettet wird, Platz zu bieten. In diesen nicht beanspruchten Beispielen kann eine existierende Lithographie-Maske 110 zum Implementieren von Beispielen der vorliegenden Erfindung verändert werden, um z. B. die Öffnungen in der Struktur für die Gräben 118 um einen Betrag x auf allen Seiten breiter zu machen. Alternativ kann die Struktur für den Isolationsgebiet-Graben auf der Lithographie-Maske 110 im Wesentlichen die gewünschten Ausmaße des z. B. isolierenden Teilbereichs des Isolationsgebiets aufweisen und es kann ein Überätz-Prozeß verwendet werden. In diesen Beispielen kann vorteilhafterweise eine existierende Lithographie-Maske 110 bei der Implementierung von Beispielen der vorliegenden Erfindung verwendet werden und eine Modifikation der existierenden Lithographie-Maske 110 ist nicht erforderlich. Ein Überätz-Prozess kann zum Untergraben der z. B. Hartmaske 104/106 (nicht dargestellt in den Zeichnungen) unter Verwendung eines Ätzprozesses mit z. B. einer isotropen oder ungerichteten Komponente verwendet werden. Der Ätzprozess kann auf einen längeren Zeitraum ausgedehnt werden, um das zusätzliche Ätzen des Werkstücks 102 z. B. um den Betrag x (lateral) und y (vertikal) innerhalb des Grabens 118 zu erzielen.
  • Die Struktur der Lithographie-Maske 110 wird auf die Schicht von lichtempfindlichem Material 108 übertragen, indem z. B. die Schicht von lichtempfindlichem Material 108 einem Licht 116 oder Energie durch die Maske 110, wie in 1 dargestellt, ausgesetzt wird. Die Schicht von lichtempfindlichem Material 108 wird entwickelt und belichtete Teilbereiche der Schicht von lichtempfindlichem Material 108 werden entfernt, wenn z. B. ein Positiv-Photoresist verwendet wird. Alternativ kann, nicht dargestellt, ebenso ein Negativ-Photoresist als Schicht von lichtempfindlichem Material 108 verwendet werden.
  • Die Hartmaske 104/106 wird dann strukturiert, z. B. durch Wegätzen von freiliegenden Teilbereichen der Hartmaske 104/106 unter Verwendung der Schicht von lichtempfindlichem Material 108 als eine Maske. Die Schicht von lichtempfindlichem Material 108 kann dann entfernt werden oder sie kann über der Hartmaskenschicht 104/106 verbleiben.
  • Die Hartmaske 104/106 (und optional, wenn die Schicht von lichtempfindlichem Material 108 nicht entfernt worden ist, ebenso die Schicht von lichtempfindlichem Material 108) wird als eine Maske verwendet, während freiliegende Teilbereiche des Werkstücks 102 zum Ausbilden eines Grabens 118 für jedes auszubildende Isolationsgebiet geätzt werden. In den Figuren der vorliegenden Patentanmeldung ist nur ein Graben 118 dargestellt; dennoch können, nicht dargestellt, eine Vielzahl, z. B. Dutzende, Hunderte oder Tausende von Gräben 118 in einem einzigen Werkstück 102 ausgebildet sein.
  • Der Graben 118 kann, wie dargestellt, zwischen einem ersten Gebiet 120 und einem zweiten Gebiet 122 der Halbleiteranordnung 100 ausgebildet sein. In einem Ausführungsbeispiel kann das erste Gebiet 120 ein Gebiet, in dem später ein NFET ausgebildet wird, umfassen und das zweite Gebiet 122 kann ein Gebiet, in dem später z. B. ein PFET ausgebildet wird, umfassen. In diesem Ausführungsbeispiel kann z. B. das erste Gebiet 120 mit einem p-Typ Dotierstoff implantiert sein und das zweite Gebiet 122 kann mit einem n-Typ Dotierstoff implantiert sein.
  • Alternativ kann in anderen Ausführungsbeispielen z. B. das erste Gebiet 120 ein Gebiet, in dem ein erstes aktives Gebiet ausgebildet wird, umfassen und das zweite Gebiet 122 kann ein Gebiet, in dem ein zweites aktives Gebiet ausgebildet wird, umfassen. Die ersten und zweiten aktiven Gebiete können z. B. nicht dargestellte Transistoren, Komplementär-Metall-Oxid-Halbleiter-(CMOS)Anordnungen, Speicheranordnungen, Logikanordnungen, Leistungsanordnungen, Schaltungskomponenten, Gruppen von Schaltungskomponenten oder Kombinationen derselben umfassen. Alternativ können die ersten und zweiten aktiven Gebiete der ersten und zweiten Gebiete 120 und 122 z. B. andere Anordnungen umfassen.
  • Der Graben 118 umfasst vorzugsweise eine Tiefe, die um einen Betrag y vertieft ist, um für das eine mechanische Beanspruchung verändernde Material (nicht dargestellt in 1; s. 2 bei 124), welches in dem Isolationsgebiet eingebettet wird, Platz zu bieten, um ein Ausbilden einer z. B. ausreichenden Menge von Isoliermaterial (ebenfalls nicht in 1 dargestellt; s. 3 bei 128) innerhalb des Grabens 118 zu ermöglichen. Der Graben 118 kann, abhängig von der Technologie (Technology Node), der minimalen Strukturgröße, der Art der Verwendung der Halbleiteranordnung 100 und der Art der Isolation, wie z. B. tiefe oder flache Grabenisolation, z. B. eine Breite von ungefähr 200 nm oder größer umfassen und kann z. B. eine Tiefe von ungefähr 200 nm oder größer umfassen.
  • Als nächstes wird ein eine mechanische Beanspruchung veränderndes Material 124 in dem Graben 118 ausgebildet, um, wie in 2 dargestellt, die Seitenwände und Bodenoberfläche des im Werkstück 102 ausgebildeten Grabens 118 zu beschichten. Das eine mechanische Beanspruchung verändernde Material 124 umfasst vorzugsweise mit einem anderen Element, wie z. B. Ge oder C, kombiniertes Silizium, obwohl das Element ebenso andere Materialien umfassen kann. In einem Ausführungsbeispiel umfasst das eine mechanische Beanspruchung verändernde Material 124 vorzugsweise Silizium-Germanium (SiGe), obwohl das eine mechanische Beanspruchung verändernde Material 124 alternativ andere Materialien, wie z. B. Siliziumcarbid (SiC) umfassen kann.
  • Das eine mechanische Beanspruchung verändernde Material 124 wird vorzugsweise epitaktisch, in einigen Ausführungsbeispielen beispielsweise mittels eines molekular-Strahl-Epitaxie-(MBE, Molecular Beam Epitaxy)Prozesses oder eines anderen epitaktischen Wachstumsprozesses, aufgewachsen. Ein epitaktischer Wachstumsprozess kann vorteilhafterweise zu z. B. einer Grenzfläche mit den Seitenwänden und der Bodenoberfläche des Grabens 118 innerhalb des Werkstücks 102 von besserer Qualität führen.
  • In Ausführungsbeispielen, in denen das eine mechanische Beanspruchung verändernde Material 124 epitaktisch aufgewachsen ist, kann das epitaktische Wachstum ausgeführt werden, indem das Werkstück 102 z. B. einem Silizium-haltigen Gas, einem Element-haltigen Gas und einem oder mehreren Träger-Gasen ausgesetzt wird. In einem Ausführungsbeispiel, wobei das eine mechanische Beanspruchung verändernde Material 124 epitaktisch aufgewachsenes SiGe umfasst, kann das epitaktische Wachstum des eine mechanische Beanspruchung verändernden Materials 124 dadurch erreicht werden, dass das Werkstücks 102 z. B. einem Silizium-haltigen Gas und einem Germanium-haltigen Gas und ebenso einem Trägergas ausgesetzt wird.
  • Beispiele für Gase, die zum epitaktischen Aufwachsen eines eine mechanische Beanspruchung verändernden epi-SiGe-Materials 124 verwendet werden können, weisen z. B. GeH4, Silan (SiH4), SiH2Cl2, HCl, N2, H2, He oder Kombinationen davon auf, obwohl alternativ ebenso andere Gase verwendet werden können. Wenn das eine mechanische Beanspruchung verändernde Material 124 SiC umfasst, wird das Werkstück 102 vorzugsweise z. B. Silizium- und Kohlenstoff-haltigen Gasen ausgesetzt. Der epitaktische Wachstumsprozess zum Ausbilden des eine mechanische Beanspruchung verändernden Materials 124 kann beispielsweise eine Temperatur von ungefähr 500 bis 900 Grad C, einen Druck von ungefähr 6,67 bis 79,99 hPa und eine Dauer von ungefähr 2 bis 3 Minuten umfassen, obwohl der epitaktische Wachstumsprozess alternativ andere Prozessparameter umfassen kann.
  • Das eine mechanische Beanspruchung verändernde Material 124 kann eine Dicke von ungefähr 500 nm oder weniger umfassen und umfasst vorzugsweise eine derartige Dicke, dass in dem Graben 118 Platz bleibt, um einen Teilbereich des Grabens 118 mit einem Isoliermaterial (wie z. B. das in 3 gezeigte Isoliermaterial 128) zu füllen. Demnach ist die Dicke des eine mechanische Beanspruchung verändernden Materials 124 von z. B. der Breite und Tiefe des Grabens 118 abhängig. Das eine mechanische Beanspruchung verändernde Material 124 kann eine Dicke von wenigen Zehn nm bis zu z. B. mehreren Hundert nm umfassen. Die Dicke des eine mechanische Beanspruchung verändernden Materials 124 ist ebenso von z. B. dem Betrag der Beanspruchung abhängig, der wünschenswerterweise in dem Werkstück 102 nahe dem eine mechanische Beanspruchung verändernden Material 124 erzeugt oder verursacht werden soll. Je dicker das eine mechanische Beanspruchung verändernde Material 124 ist, umso mehr Beanspruchung wird z. B. in dem Werkstück 102 erzeugt werden.
  • In einigen Ausführungsbeispielen kann optional eine Schicht von halbleitendem Material 126 über dem eine mechanische Beanspruchung verändernden Material 124 ausgebildet werden, um das eine mechanische Beanspruchung verändernde Material 124, wie in 2 dargestellt, zu beschichten. Die Schicht von halbleitendem Material 126 umfasst vorzugsweise eine Dicke von ungefähr 10 nm oder weniger und kann in einigen Ausführungsbeispielen eine Dicke von z. B. ungefähr 2 bis 5 nm umfassen. Die Schicht von halbleitendem Material 126 umfasst vorzugsweise z. B. Silizium, obwohl andere halbleitende Materialien ebenso verwendet werden können.
  • Die Schicht von halbleitendem Material 126 wird in einigen Ausführungsbeispielen vorzugsweise epitaktisch aufgewachsen, obwohl die Schicht von halbleitendem Material 126 alternativ ebenso z. B. abgeschieden werden kann. Wenn das eine mechanische Beanspruchung verändernde Material 124 epitaktisch ausgebildet ist, dann kann das Element-haltige Gas (wie z. B. GeH4) während des epitaktischen Wachstums des eine mechanische Beanspruchung verändernden Materials 124 zum Ausbilden einer z. B. Si umfassenden. Schicht von halbleitenden Material 126 abgeschaltet werden. Die Schicht von halbleitendem Material 126 kann ebenso mittels eines Abscheideprozesses, wie z. B. einem CVD-Prozess, einem PVD-Prozess oder anderer Abscheideverfahren ausgebildet werden. Das halbleitende Material 126 kann ebenso auf der oberen Oberfläche des eine mechanische Beanspruchung verändernden Materials 124 aufgewachsen oder abgeschieden werden, wobei es sich z. B., nicht dargestellt, über der oberen Oberfläche des Werkstücks 102 erstreckt. Das überschüssige halbleitende Material 126, das sich ausbilden kann, wird vorzugsweise weggeätzt oder in einem z. B. weiteren CMP-Prozess entfernt.
  • Als nächstes wird ein Isoliermaterial 130/128 über der Schicht von halbleitendem Material 126 ausgebildet, wie in 3 dargestellt, oder über dem eine mechanische Beanspruchung verändernden Material 124, wenn eine Schicht von halbleitendem Material 126 nicht ausgebildet ist. Das Isoliermaterial 130/128 kann, wie dargestellt, einen Liner 130 und ein isolierendes Füllmaterial 128 aufweisen. Der Liner 130 kann ein Isoliermaterial wie z. B. Siliziumnitrid (SixNy) umfassen und das isolierende Füllmaterial 128 kann in einem Ausführungsbeispiel z. B. Siliziumdioxid (SiO2) umfassen. Das Isoliermaterial 130/128 umfasst vorzugsweise z. B. SixNy, SiON, ein dielektrisches Material mit hoher dielektrischer Konstante (k), welches eine dielektrische Konstante von größer als ungefähr 3,9 aufweist (der ungefähre Wert der dielektrischen Konstante von SiO2) oder Kombinationen oder mehrere Schichten davon, obwohl andere Isoliermaterialien ebenso verwendet werden können. Der Liner 130 des Isoliermaterials 130/128 kann durch Oxidation, Nitridation oder Abscheideverfahren ausgebildet werden. Der Liner 130 und das isolierende Füllmaterial 128 können durch CVD, PVD oder Niederdruck-CVD (LPCVD, Low Pressure CVD) ausgebildet werden, obwohl z. B. andere Abscheideverfahren ebenso verwendet werden können.
  • Das Isoliermaterial 130/128 kann von über der oberen Oberfläche der Hartmaske 104/106 entfernt werden, z. B. mittels eines CMP-Prozesses, Ätzprozesses oder Kombinationen davon. Ein Ätz- oder CMP-Prozess kann ebenso verwendet werden, um die Hartmaske 104/106 und Teilbereiche des Isoliermaterials 130/128 von z. B. über der oberen Oberfläche des Werkstücks 102, nicht dargestellt in 3, zu entfernen (s. 11, die das Isoliermaterial 128 koplanar mit der oberen Oberfläche des Werkstücks 102 nach einem CMP-Polierprozess zeigt). Das Isolationsgebiet 132 weist das Isoliermaterial 130/128, das eine mechanische Beanspruchung verändernde Material 124 und die optionale Schicht von halbleitendem Material 126 auf. In einer fertiggestellten Anordnung 100 kann sich das Isoliermaterial 130/128 z. B. etwas über einer oberen Oberfläche des Werkstücks 102 erheben und kann in einigen (nicht dargestellten) Gebieten des Werkstücks 102 eine positive Stufenhöhe aufweisen oder das Isoliermaterial 130/128 kann alternativ, wie in 11 gezeigt, koplanar mit einer oberen Oberfläche des Werkstücks 102 sein.
  • Erneut auf 3 Bezug nehmend, erzeugen das eine mechanische Beanspruchung verändernde Material 124 und die optionale Schicht von halbleitendem Material 126 eine Beanspruchung in dem Werkstück 102 an den Seitenwänden und der Bodenoberfläche des Grabens. Die Beanspruchung kann z. B. eine Zug- oder Druckbeanspruchung umfassen. Vorteilhafterweise verbessert die durch das eine mechanische Beanspruchung verändernde Material 124 und das halbleitende Material 126 verursachte erhöhte Beanspruchung des Werkstücks 102 die Leistungsfähigkeit von in den aktiven Gebieten in dem ersten Gebiet 120 und dem zweiten Gebiet 122 des Werkstücks 102 ausgebildeten Bauelementen. Das Isolationsgebiet 132 stellt eine Isolation zwischen z. B. einem ersten aktiven Gebiet in dem ersten Gebiet 120 und einem zweiten aktiven Gebiet in dem zweiten Gebiet 122 bereit.
  • Das optionale halbleitende Material 126 stellt eine größere Beanspruchungsverstärkung für z. B. die Seitenwände und die Bodenoberfläche der Gräben innerhalb des Werkstücks 102 bereit. Das optionale halbleitende Material 126 verbessert ebenfalls die Grenzflächenqualität zwischen z. B. dem eine mechanische Beanspruchung verändernden Material 124 und dem Isoliermaterial 130/128.
  • Gemäß dem in den 1 bis 3 gezeigten aber nicht beanspruchten Beispiel wird ein eine mechanische Beanspruchung veränderndes Material 124 innerhalb des Isolationsgrabens ausgebildet, das den Graben komplett beschichtet. Dies ist von Vorteil, wenn die Leistungsfähigkeit von Bauelementen in dem ersten Gebiet 120 und dem zweiten Gebiet 122 durch Steigern der Beanspruchung von z. B. beiden Gebieten 120 und 122 verbessert wird.
  • Dennoch kann es in einigen Anwendungen von Vorteil sein, die Beanspruchung in einem Gebiet 122, aber nicht in dem anderen Gebiet 120 des Werkstücks 102 zu erhöhen. Beispielsweise kann es in einigen Anwendungen wünschenswert sein, die Beanspruchung des Werkstücks 102 in dem zu einem PFET in dem zweiten Gebiet 122 benachbarten Graben 118 zu steigern, aber die Beanspruchung eines NFET in dem ersten Gebiet 120 nicht zu steigern. Das in den 4 bis 9 gezeigte Ausführungsbeispiel der vorliegenden Erfindung stellt ein Verfahren zur Steigerung der Beanspruchung einer Seite des Grabens (Gebiet 122), aber nicht der anderen Seite (Gebiet 120) dar, welches nachfolgend beschrieben wird.
  • 4 bis 9 zeigen Schnittansichten eines Verfahrens zur Herstellung eines Isolationsgebietes einer Halbleiteranordnung 100 in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, wobei ein Isolationsgebiet-Graben 118 teilweise mit einem eine mechanische Beanspruchung verändernden Material 124 beschichtet ist.
  • In diesem Ausführungsbeispiel wird, nachdem ein Isolationsgebiet-Graben 118 in dem Werkstück 102, wie in 1 gezeigt, ausgebildet ist, ein Maskierungsmaterial 134 über der Bodenoberfläche der Hartmaske 104/106 und über den Seitenwänden und der unteren Oberfläche des Grabens 118 in dem Werkstück 102, wie in 4 gezeigt, abgeschieden. Das Maskierungsmaterial 134 umfasst vorzugsweise ein Isoliermaterial wie z. B. SiO2, SixNy, SiON oder Kombinationen und mehrere Schichten davon, obwohl alternativ andere Materialien verwendet werden können. Das Maskierungsmaterial 134 umfasst vorzugsweise eine Dicke, die geeignet ist, um eine Seite des Grabens 118 zu maskieren, während ein eine mechanische Beanspruchung veränderndes Material 124 auf der anderen Seite 138 des Grabens 118 ausgebildet wird. Das Maskierungsmaterial 134 kann eine Dicke von ungefähr z. B. 50 nm oder weniger umfassen, obwohl das Maskierungsmaterial 134 ebenso andere Abmessungen umfassen kann.
  • Eine Schicht eines lichtempfindlichen Materials 136 wird, wie in 5 gezeigt, über dem Maskierungsmaterial 134 abgeschieden. Die Schicht von lichtempfindlichem Material 136 wird mittels Lithographie strukturiert (z. B. mittels einer Lithographiemaske wie z. B. der in 1 gezeigten Maske 110 mit einer Struktur zum Maskieren einer Seite 138 des Grabens 118) und die Schicht von lichtempfindlichem Material 136 wird als Maske verwendet, während Teilbereiche des Maskierungsmaterials 134 von dem zweiten Gebiet 122 des Werkstücks 102 auf einer Seite 138, wie in 6 gezeigt, weggeätzt werden. Die Schicht von lichtempfindlichem Material 136 wird dann entfernt oder abgelöst, und lässt das auf der oberen Oberfläche der Hartmaske 104/106 und auf den Seitenwänden und der Bodenoberfläche einer zum ersten Gebiet 120 benachbarten, ersten Seite des Grabens 118 angeordnete Maskierungsmaterial 134 zurück. Das Maskierungsmaterial 134 ist von einer zu dem zweiten Gebiet 122 benachbarten, zweiten Seite 138 des Grabens 118 zu diesem Zeitpunkt des Herstellungsprozesses, wie dargestellt, entfernt worden.
  • Als nächstes wird, wie in 7 gezeigt, ein eine mechanische Beanspruchung veränderndes Material 124 auf der zweiten Seite 138 des Grabens ausgebildet. Das eine mechanische Beanspruchung verändernde Material 124 umfasst vorzugsweise durch ähnliche, wie z. B. für das in 2 gezeigte eine mechanische Beanspruchung verändernde Material 124 beschriebene, Verfahren ausgebildete ähnliche Materialien. In einem Ausführungsbeispiel umfasst das eine mechanische Beanspruchung verändernde Material 124 vorzugsweise epitaktisch aufgewachsenes SiGe, welches wirksam bei der Erhöhung einer Druckbeanspruchung auf der zu einer z. B. in dem zweiten Gebiet 122 ausgebildeten PFET-Anordnung benachbarten, zweiten Seite 138 des Grabens 118 ist.
  • Das Maskierungsmaterial 134 verhindert in einigen Ausführungsbeispielen z. B. das Ausbilden des eine mechanische Beanspruchung verändernden Materials 124. In dem in den 4 bis 7 gezeigten Ausführungsbeispiel verhindert das Maskierungsmaterial 134 das Ausbilden des eine mechanische Beanspruchung verändernden Materials 124 in z. B. dem zum ersten Gebiet 120 benachbarten Graben. In anderen Ausführungsbeispielen kann das eine mechanische Beanspruchung verändernde Material 124 über den gesamten Graben ausgebildet sein und mittels Lithographie von z. B. dem ersten Gebiet 120 entfernt sein, wobei das eine mechanische Beanspruchung verändernde Material 124 auf dem zweiten Gebiet 122 auf z. B. der zweiten Seite 138 verbleibt.
  • Eine optionale Schicht von halbleitendem Material 126 kann, wie in 7 gezeigt, über dem eine mechanische Beanspruchung verändernden Material 124 ausgebildet sein. Die Schicht von halbleitendem Material 126 umfasst in einem Ausführungsbeispiel vorzugsweise z. B. epitaktisch-aufgewachsenes Si. Das eine mechanische Beanspruchung verändernde Material 124 und die optionale Schicht von halbleitendem Material 126 können eine einachsige Druckbeanspruchung in einem Kanal einer in dem zweiten Gebiet 122 ausgebildeten PFET-Anordnung einbringen, wobei die Kanalbeweglichkeit verbessert und z. B. die Leistungsfähigkeit der PFET-Anordnung gesteigert wird. Das Maskierungsmaterial 134 wird dann, wie in 8 gezeigt, weggeätzt oder entfernt, z. B. mittels eines Ätzprozesses.
  • In einigen Ausführungsbeispielen wird der Graben 118 dann, wie in 9 gezeigt, mit einem Isoliermaterial 128 gefüllt. Das Isoliermaterial 128 umfasst vorzugsweise ein oder mehrere Materialien und wird ähnlich zu z. B. der Beschreibung des Isoliermaterials 128 in 3 abgeschieden. Vorteilhafterweise wird die Beanspruchung des Werkstücks 102 innerhalb des Grabens im ersten Gebiet 120 nicht verändert, weil das eine mechanische Beanspruchung verändernde Material 124 und die optionale Schicht von halbleitendem Material 126 nicht über dem Graben im ersten Gebiet 120 ausgebildet sind. Beispielsweise wird, wenn eine NFET-Anordnung im ersten Gebiet 120 ausgebildet ist und eine PFET-Anordnung im zweiten Gebiet 122 ausgebildet ist, die NFET-Anordnung nicht durch das eine mechanische Beanspruchung verändernde Material 124 des Isolationsgebietes 142 in dem zweiten Gebiet 122 des Werkstücks 102 beeinflusst. Die Beanspruchung einer zweiten Seite 138 zu verändern, aber die Beanspruchung einer ersten Seite des Grabens des Isolationsgebietes 142 nicht zu verändern, kann in einigen Anwendungen vorteilhaft sein, z. B. wenn die Halbleiteranordnung 100 eine CMOS-Anordnung umfasst.
  • Wenn eine NFET-Anordnung in dem ersten Gebiet 120 ausgebildet ist und ein PFET-Anordnung in dem zweiten Gebiet 122 ausgebildet ist, umfasst das eine mechanische Beanspruchung verändernde Material 124 in einigen Ausführungsbeispielen vorzugsweise SiGe, das wirksam beim Erhöhen der Druckbeanspruchung von Atomen in dem z. B. zu der zweiten Seite 138 des Grabens benachbarten Werkstück 102 ist. Alternativ umfasst, wenn eine PFET-Anordnung in dem ersten Gebiet 120 ausgebildet ist und eine NFET-Anordnung in dem zweiten Gebiet 122 ausgebildet ist, das eine mechanische Beanspruchung verändernde Material 124 in einigen Ausführungsbeispielen vorzugsweise SiC, welches wirksam beim Erhöhen der Zugbeanspruchung von Atomen in dem zu z. B. der zweiten Seite 138 des Grabens benachbarten, Werkstück 102 ist. In dem in 9 gezeigten Ausführungsbeispiel verbessert ein Verändern der Beanspruchung im Werkstück 102 innerhalb des Grabens die Leistungsfähigkeit der in dem zweiten Gebiet 122 ausgebildeten Bauelemente, jedoch bleiben Anordnungen im ersten Gebiet 120 unbeeinflusst.
  • 10 zeigt eine Schnittansicht eines Verfahrens zur Herstellung eines Isolationsgebietes 152 einer Halbleiteranordnung 100 in Übereinstimmung mit einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. In diesem Ausführungsbeispiel wird ein erstes eine mechanische Beanspruchung veränderndes Material 148 auf einer ersten Seite 146 des Isolationsgebiet-Grabens ausgebildet und ein zweites eine mechanische Beanspruchung veränderndes Material 124 wird auf einer zweiten Seite 138 des Isolationsgebiet-Grabens ausgebildet. Das zweite eine mechanische Beanspruchung verändernde Material 124 ist vorzugsweise verschieden von dem ersten eine mechanische Beanspruchung verändernden Material 148; beispielsweise kann das zweite eine mechanische Beanspruchung verändernde Material 124 ein von dem ersten eine mechanische Beanspruchung verändernden Material 148 verschiedenes Material oder Dicke umfassen. Die in 10 gezeigten, ersten und zweiten eine mechanische Beanspruchung verändernden Materialien 148 und 124 werden vorzugsweise mittels ähnlicher Verfahren und Materialien, wie für das z. B. in den 2 und 7 gezeigte eine mechanische Beanspruchung verändernde Material 124 beschrieben, ausgebildet.
  • Das erste eine mechanische Beanspruchung verändernde Material 148 kann SiC umfassen und das zweite eine mechanische Beanspruchung verändernde Material 124 kann in einigen Ausführungsbeispielen SiGe umfassen, z. B. in einem Ausführungsbeispiel, wobei ein erstes aktives Gebiet in dem ersten Gebiet 120 eine NFET-Anordnung umfasst und wobei ein zweites aktives Gebiet in dem zweiten Gebiet 122 eine PFET-Anordnung umfasst. Vorteilhafterweise wird in diesem Ausführungsbeispiel die Anordnungs-Leistungsfähigkeit der NFET-Anordnung in dem ersten Gebiet 120 durch die, durch das eine mechanische Beanspruchung verändernde Material 148 bereitgestellte, Zugbeanspruchung in dem zu der NFET-Anordnung benachbarten Werkstück 102 verbessert und die Anordnungs-Leistungsfähigkeit der PFET Anordnung in dem zweiten Gebiet 122 wird durch die, durch das zweite eine mechanische Beanspruchung verändernde Material 124 bereitgestellte, Erhöhung der Druckbeanspruchung in dem zu der PFET-Anordnung benachbarten Werkstück 102 verbessert.
  • Zur Herstellung der ein Isolationsgebiet 152 mit einem ersten eine mechanische Beanspruchung verändernden Material 148 auf einer ersten Seite 146 und einem zweiten eine mechanische Beanspruchung verändernden Material 124 auf einer zweiten Seite 138 aufweisenden Halbleiteranordnung 100 kann zuerst, wie mit Bezug auf die 5 bis 8 gezeigt und beschrieben, das zweite eine mechanische Beanspruchung verändernde Material 124 und eine optionale zweite Schicht von halbleitendem Material 126 auf der zweiten Seite 138 ausgebildet werden. Dann wird ein Maskierungsmaterial 144 über der oberen Oberfläche der Hartmaske 104/106, über der Schicht von halbleitendem Material 126 oder dem zweiten eine mechanische Beanspruchung verändernden Material 124 und über der ersten Seite 146 des Grabens ausgebildet. Das Maskierungsmaterial 144 umfasst vorzugsweise ähnliche Materialien und Abmessungen wie mit Bezug auf z. B. das Maskierungsmaterial 134 von 4 beschrieben ist. Das Maskierungsmaterial 144 wird wie in 10 gezeigt, über der ersten Seite 146 des Grabens entfernt, z. B. mittels einer Schicht von lichtempfindlichem Material und Lithographie (nicht gezeigt; S. 5 und 6). Das erste eine mechanische Beanspruchung verändernde Material 148 wird dann über der ersten Seite 146 des Isolationsgebiet- 152 Grabens ausgebildet und eine optionale erste Schicht von halbleitendem Material 150 kann, ebenfalls in 10 gezeigt, über dem ersten eine mechanische Beanspruchung verändernden Material 148 ausgebildet werden. Ein Isoliermaterial 128 wird dann über dem Graben abgeschieden, um den Graben über den ersten und zweiten eine mechanische Beanspruchung verändernden Materialien 148 und 124 oder über den ersten und zweiten Schichten von halbleitendem Material 150 und 126, sofern vorhanden, wie in 10 strichliert dargestellt, zu füllen.
  • Wieder kann, wie in den anderen hier beschriebenen Ausführungsbeispielen, eine optionale Schicht von halbleitendem Material 150 bzw. 126, wie in 10 gezeigt, über den ersten bzw. zweiten eine mechanische Beanspruchung verändernden Materialien 148 bzw. 124 ausgebildet werden. Die Schicht von halbleitendem Material 150 bzw. 126 kann nach dem Ausbilden der ersten bzw. zweiten eine mechanische Beanspruchung verändernden Materialien 148 bzw. 124 ausgebildet werden. Alternativ kann das zweite eine mechanische Beanspruchung verändernde Material 124 ausgebildet werden und ein Maskierungsmaterial 144 kann auf der zweiten Seite 138 über dem zweiten eine mechanische Beanspruchung verändernden Material 124 ausgebildet werden. Das erste eine mechanische Beanspruchung verändernde Material 148 wird dann auf der ersten Seite 146 des Grabens ausgebildet und das Maskierungsmaterial 144 wird dann entfernt (nicht in den Zeichnungen dargestellt). Eine einzige Schicht von halbleitendem Material (z. B. 150 oder 126) kann dann optional z. B. gleichzeitig über sowohl den ersten als auch den zweiten eine mechanische Beanspruchung verändernden Materialien 148 und 124 ausgebildet werden.
  • 11 zeigt eine Schnittansicht eines Isolationsgebietes 152 in Übereinstimmung mit einem in einer CMOS-Anordnung implementierten Ausführungsbeispiel der Erfindung. Die CMOS-Anordnung weist eine in dem ersten Gebiet 120 ausgebildete NFET-Anordnung und eine in dem zweiten Gebiet 122 ausgebildete PFET-Anordnung auf. Beispielsweise weist die NFET-Anordnung in dem ersten Gebiet 120, wie dargestellt, ein Gate-Dielektrikum-Material 160, ein über dem Gate-Dielektrikum-Material 160 angeordnetes Gate-Material 162 und über den Seitenwänden des Gates 162 und des Gate-Dielektrikums 160 ausgebildete isolierende Seitenwand-Abstandsstücke (sidewall spacer) 164 auf. Source- und Drain-Gebiete 166 sind in dem Werkstück 102 benachbart zum Gate und Gate-Dielektrikum 162/160 ausgebildet. Die in dem zweiten Gebiet 122 ausgebildete PFET-Anordnung weist, wie dargestellt, ein Gate-Dielektrikum-Material 161, ein über dem Gate-Dielektrikum-Material 161 angeordnetes Gate-Material 163 und über den Seitenwänden des Gates 163 und Gate-Dielektrikums 161 ausgebildete, isolierende Seitenwand-Abstandsstücke 165 auf. Source- und Drain-Gebiete 167 sind in dem Werkstück 102 benachbart zum Gate und Gate-Dielektrikum 163/161 ausgebildet.
  • Das eine mechanische Beanspruchung verändernde Material 148 und die optionale Schicht von halbleitendem Material 150 steigern die Leistungsfähigkeit der NFET-Anordnung in dem ersten Gebiet 120 und das eine mechanische Beanspruchung verändernde Material 124 und die optionale Schicht von halbleitendem Material 126 steigern die Leistungsfähigkeit der PFET-Anordnung in dem zweiten Gebiet 122. Das eine mechanische Beanspruchung verändernde Material 148 und die optionale Schicht von halbleitendem Material 150 erhöhen die Beanspruchung im Gebiet 170 des Werkstücks 102 benachbart zu dem eine mechanische Beanspruchung verändernden Material 148. Ebenso erhöht das eine mechanische Beanspruchung verändernde Material 124 und die optionale Schicht von halbleitendem Material 126 die Beanspruchung in dem zu dem eine mechanische Beanspruchung verändernden Material 124 benachbarten Gebiet 172 des Werkstücks 102. Entweder die NFET-Anordnung, die PFET-Anordnung oder sowohl die NFET-Anordnung als auch die PFET-Anordnung können das hierin beschriebene neue eine mechanische Beanspruchung verändernde Material 148 und 124 und optionale Schichten von halbleitendem Material 150 und 126 aufweisen.
  • In einigen Ausführungsbeispielen kann ein eine mechanische Beanspruchung veränderndes Material ebenso innerhalb eines Source-Gebietes oder Drain-Gebietes 167 eines PFETs und/oder eines Source- oder Drain-Gebiets 166 einer z. B. NFET- Anordnung eingebettet sein. Beispielsweise können die Source- und/oder Drain-Gebiete 166 der NFET-Anordnung in dem ersten Gebiet 120 und die Source- und/oder Drain-Gebiete 167 der PFET-Anordnung in dem zweiten Gebiet 122 ein eine mechanische Beanspruchung veränderndes Material wie z. B. SiGe, SiC, Si, andere eine mechanische Beanspruchung verändernde Materialien oder Kombinationen davon umfassen. Vorteilhafterweise erzeugt ein eine mechanische Beanspruchung veränderndes Material mit in den Source- und Drain-Gebieten 167 eingebettetem SiGe eine einachsige Druckbeanspruchung in einem unter dem z. B. Gate-Dielektrikum 161 angeordneten Kanalgebiet der Transistoren in dem Werkstück 102.
  • Die Anordnungen in den aktiven Gebieten in dem ersten Gebiet 120 und dem zweiten Gebiet 122 können vor oder nach oder teilweise vor oder teilweise nach dem Ausbilden der z. B. neuen, hierin beschriebenen Isolationsgebiete 132, 142 und 152 ausgebildet werden.
  • Der Teilbereich des Isoliermaterials 128 der Isolationsgebiete 132, 142 und 152 umfasst in einigen Ausführungsbeispielen vorzugsweise die gleiche Tiefe und Breite wie z. B. ein üblicherweise für eine Bauart der Halbleiteranordnung 100 verwendetes Isolationsgebiet. Jedoch wird in diesen Ausführungsbeispielen die Tiefe bzw. Breite des Grabens 118 vorzugsweise um einen Betrag x bzw. y erhöht, um für das Ausbilden der neuen eine mechanische Beanspruchung verändernden Materialien 124 und 148 und hierin beschriebenen, optionalen Schichten von halbleitendem Material 126 und 150 Platz zu bieten.
  • Vorteile von Ausführungsbeispielen der Erfindung weisen das Bereitstellen neuer Isolationsgebiet-Strukturen 132, 142 und 152 und Verfahren zur Herstellung derselben auf, wobei die Isolationsgebiete 132, 142 und 152 eine Isolation zwischen angrenzenden Funktionsgebieten und Anordnungen bereit stellen, während sie außerdem die Beanspruchung im Werkstück 102 steigern, und somit die Leistungsfähigkeit der aktiven Gebiete und Anordnungen steigern. Beispielsweise kann, wenn die aktiven Gebiete Transistoren umfassen, der Ein- und Ausschaltstrom (Ion und Ioff) der Transistoren mittels der hierin beschriebenen eine mechanische Beanspruchung verändernden Materialien 124 und 148 verändert werden. Das eine mechanische Beanspruchung verändernde Material 124 kann den Einschaltstrom Ion für eine z. B. im zweiten Gebiet 122 einer Halbleiteranordnung 100 ausgebildete PFET-Anordnung erhöhen. Die Kanalbeweglichkeit kann ebenfalls verbessert werden.
  • Die eine mechanische Beanspruchung verändernden Materialien 124 und 148 können in Isolationsgebieten 132, 142 und 152 in einer Vielzahl von Konfigurationen implementiert werden. Die eine mechanische Beanspruchung verändernden Materialien 124 und 148 können symmetrisch oder asymmetrisch innerhalb z. B. eines Isolationsgebiets 132, 142 und 152 sein. Eine einzige Art von eine mechanische Beanspruchung veränderndem Material 124 kann verwendet werden, um, wie in 3 gezeigt, die Beanspruchung des Werkstücks 102 innerhalb eines gesamten Grabens 118 zu verändern. Das eine mechanische Beanspruchung verändernde Material 124 kann die Zug- oder Druckbeanspruchung des z. B. zum eine mechanische Beanspruchung verändernden Material 124 benachbarten Werkstücks 102 erhöhen. Alternativ kann das eine mechanische Beanspruchung verändernde Material 124, wie in 9 gezeigt, in einer Seite 138 eines Grabens 118, aber nicht in der anderen ausgebildet werden.
  • Zwei verschiedene Arten von eine mechanische Beanspruchung verändernden Materialien 124 und 148 können, wie in 10 dargestellt, ebenfalls verwendet werden, wobei ein eine mechanische Beanspruchung veränderndes Material 124 eine Druck- oder Zugbeanspruchung in dem zu einer Seite des Grabens benachbarten Werkstück 102 verursacht und wobei ein anderes eine mechanische Beanspruchung veränderndes Material 148 eine Zug- oder Druckbeanspruchung in dem z. B. zu einer anderen Seite des Grabens benachbarten Werkstück verursacht. In einem weiteren Ausführungsbeispiel können die eine mechanische Beanspruchung verändernden Materialien 124 und 148 die gleiche Art von Beanspruchung, z. B. Zug oder Druck, im ersten Gebiet 120 und zweiten Gebiet 122 des Werkstücks in unterschiedlichen Beträgen, bedingt durch z. B. eine unterschiedliche Dicke oder Materialart, erzeugen.
  • Vorteilhafterweise werden die eine mechanische Beanspruchung verändernden Materialien 124 und 148 vorzugsweise früh im Herstellungsprozessablauf ausgebildet, so dass ein Hoch-Temperatur-Vorbehandlungsschritt des Werkstücks 102 vor dem Ausbilden der eine mechanische Beanspruchung verändernden Materialien 124 und 148 durchgeführt werden kann. Der Hoch-Temperatur-Vorbehandlungsschritt kann eine Temperatur von z. B. ungefähr 800 bis 1000 Grad C umfassen, obwohl der Hoch-Temperatur-Vorbehandlungsschritt alternativ andere Temperaturen umfassen kann. Der Hoch-Temperatur-Vorbehandlungsschritt kann Verunreinigungen, wie z. B. Kohlenstoff und/oder Sauerstoff entfernen, die sich z. B. auf der Oberfläche des Grabens 118 befinden. Der Hoch-Temperatur-Vorbehandlungsschritt kann ebenso die Oberflächenchemie stabilisieren und z. B. die Qualität des Wachstums der epitaktischen Schichten, wie z. B. des eine mechanische Beanspruchung verändernden Materials 124, 148 und der optionalen Schichten von halbleitendem Material 126 und 150 verbessern.
  • Darüber hinaus können die eine mechanische Beanspruchung verändernden Materialien 124 und 148 vorteilhafterweise bei relativ hohen Temperaturen epitaktisch ausgebildet werden, wodurch z. B. der Durchsatz gesteigert wird.
  • Die Isolationsgebiete 132, 142 und 152 können flache Grabenisolation-(STI)Gebiete, tiefe Graben-(DT)Isolationsgebiete oder eine Kombination von sowohl STI-Gebieten als auch DT-Isolationsgebieten umfassen. Beispielsweise können die Isolationsgebiete 132, 142 und 152 STI-Gebiete umfassen, die eine Tiefe von einen wenigen Hundert nm innerhalb eines Werkstücks 102 umfassen oder die Isolationsgebiete 132, 142 und 152 können DT-Isolationsgebiete umfassen, die sich um ungefähr 1000 nm und mehr unter eine obere Oberfläche des Werkstücks 102 erstrecken. Alternativ können die Isolationsgebiete 132, 142 und 152 ein zu einer oberen Oberfläche des Werkstücks 102 benachbartes STI-Gebiet umfassen und können z. B. ein (nicht dargestelltes) unter dem STI-Gebiet angeordnetes DT-Isolationsgebiet aufweisen.

Claims (23)

  1. Verfahren zur Herstellung einer Halbleiteranordnung (100) aufweisend die Schritte: Bereitstellen eines Werkstücks (102); und Ausbilden eines Grabens (118) in dem Werkstück (102); zumindest teilweises Beschichten des Grabens (118) mit zumindest einer eine mechanische Beanspruchung verändernden Epitaxieschicht (148); und Füllen des mit zumindest einer eine mechanische Beanspruchung verändernden Epitaxieschicht (148) zumindest teilweise beschichteten Grabens (118) mit einem Isolationsmaterial (128), dadurch gekennzeichnet, dass der Graben (118) des Isolationsgebiets (132; 142; 152) eine erste Seite (146) und eine zweite Seite (138) aufweist, wobei das Isolationsgebiet (132; 142; 152) eine über der ersten Seite (146) des Grabens (118) angeordnete erste eine mechanische Beanspruchung verändernde Epitaxieschicht (148) und eine über der zweiten Seite (138) des Grabens (118) angeordnete zweite eine mechanische Beanspruchung verändernde Epitaxieschicht (124) aufweist, und wobei die zweite eine mechanische Beanspruchung verändernde Epitaxieschicht (124) ein von der ersten eine mechanische Beanspruchung verändernden Epitaxieschicht (148) verschiedenes Material oder eine verschiedene Dicke aufweist.
  2. Verfahren nach Patentanspruch 1 mit dem weiteren Schritt: Beschichten der zumindest einen eine mechanische Beanspruchung verändernden Epitaxieschicht (124, 148) mit einer Schicht von halbleitendem Material (126, 150).
  3. Verfahren nach Patentanspruch 2, wobei das Beschichten der zumindest einen eine mechanische Beanspruchung verändernden Epitaxieschicht (124, 148) mit der Schicht von halbleitendem Material (126, 150) ein epitaktisches Aufwachsen einer Siliziumschicht umfasst.
  4. Verfahren nach einem der Patentansprüche 1 bis 3, wobei das zumindest teilweise Beschichten des Grabens (118) mit der zumindest einen eine mechanische Beanspruchung verändernden Epitaxieschicht (124, 148) ein Abscheiden eines ersten Maskierungsmaterials (144) über dem Graben (118), ein Entfernen des ersten Maskierungsmaterials (144) von einer ersten Seite (146) des Grabens (118) und ein Beschichten der ersten Seite (146) des Grabens (118) mit der zumindest einen eine mechanische Beanspruchung verändernden Epitaxieschicht (124, 148) umfasst.
  5. Verfahren nach Patentanspruch 4, wobei die zumindest eine eine mechanische Beanspruchung verändernde Epitaxieschicht (124, 148) eine erste eine mechanische Beanspruchung verändernde Epitaxieschicht (148) umfasst, mit den weiteren Schritten: Entfernen des ersten Maskierungsmaterials (144) von einer zweiten Seite (138) des Grabens (118), Abscheiden eines zweiten Maskierungsmaterials (134) über dem Graben (118), Entfernen des zweiten Maskierungsmaterials (134) von der zweiten Seite (138) des Grabens und Beschichten der zweiten Seite des Grabens mit einer zweiten eine mechanische Beanspruchung verändernden Epitaxieschicht (124), wobei die zweite eine mechanische Beanspruchung verändernde Epitaxieschicht (124) verschieden von der ersten eine mechanische Beanspruchung verändernden Epitaxieschicht (148) ist.
  6. Verfahren nach einem der Patentansprüche 1 bis 5 mit dem weiteren Schritt: Ausbilden zumindest eines zu dem zumindest einen Isolationsgebiet (132; 142; 152) benachbarten, aktiven Gebiets (120, 122).
  7. Verfahren nach Patentanspruch 6, wobei das Ausbilden des zumindest einen aktiven Gebiets (120, 122) ein Ausbilden eines zu einer ersten Seite (146) des zumindest einen Isolationsgebiets (132; 142; 152) benachbarten, ersten aktiven Gebiets (120) und ein Ausbilden eines zu einer zweiten Seite (138) des zumindest einen Isolationsgebietes (132; 142; 152) benachbarten, zweiten aktiven Gebietes (122) umfasst, wobei das zumindest eine Isolationsgebiet (132; 142; 152) eine Isolation zwischen dem ersten aktiven Gebiet (120) und dem zweiten aktiven Gebiet (122) bereitstellt.
  8. Verfahren nach Patentanspruch 7, wobei das Ausbilden des zumindest einen Isolationsgebiets (132; 142; 152) innerhalb des Werkstücks (102) ein Ausbilden eines zumindest einen Isolationsgebiets (132; 142; 152) umfasst, welches die zu dem ersten aktiven Gebiet (120) benachbart, aber nicht zu dem zweiten aktiven Gebiet (122) benachbart angeordnete, zumindest eine eine mechanische Beanspruchung verändernde Epitaxieschicht (148) umfasst.
  9. Verfahren nach Patentanspruch 8, wobei das Ausbilden des zumindest einen Isolationsgebiets (132; 142; 152) innerhalb des Werkstücks (102) ein Ausbilden eines zumindest einen Isolationsgebiets (132; 142; 152) umfasst, welches die zumindest eine eine mechanische Beanspruchung verändernde Epitaxieschicht (124, 148) umfasst, das eine zu dem ersten aktiven Gebiet (120) benachbarte, erste eine mechanische Beanspruchung verändernde Epitaxieschicht (148) und eine den zu dem zweiten aktiven Gebiet (122) benachbarten Graben (118) beschichtende, zweite eine mechanische Beanspruchung verändernde Epitaxieschicht (124) umfasst, wobei die zweite eine mechanische Beanspruchung verändernde Epitaxieschicht (148) von der ersten eine mechanische Beanspruchung verändernden Epitaxieschicht (124) verschieden ist.
  10. Halbleiteranordnung (100) mit: einem Werkstück (102); zumindest einem innerhalb des Werkstücks (102) angeordneten Isolationsgebiet (132; 142; 152), wobei das zumindest eine Isolationsgebiet (132; 142; 152) einen innerhalb des Werkstücks (102) ausgebildeten Graben (118), zumindest eine den Graben (118) zumindest teilweise beschichtende, eine mechanische Beanspruchung verändernde Epitaxieschicht (148) umfasst, dadurch gekennzeichnet, dass der Graben (118) des Isolationsgebiets (132; 142; 152) eine erste Seite (146) und eine zweite Seite (138) aufweist, wobei das Isolationsgebiet (132; 142; 152) eine über der ersten Seite (146) des Grabens (118) angeordnete erste eine mechanische Beanspruchung verändernde Epitaxieschicht (148) und eine über der zweiten Seite (138) des Grabens (118) angeordnete zweite eine mechanische Beanspruchung verändernde Epitaxieschicht (124) aufweist, und wobei die zweite eine mechanische Beanspruchung verändernde Epitaxieschicht (124) ein von der ersten eine mechanische Beanspruchung verändernden Epitaxieschicht (148) verschiedenes Material oder eine verschiedene Dicke aufweist.
  11. Halbleiteranordnung nach Patentanspruch 10, dadurch gekennzeichnet, dass die zumindest eine eine mechanische Beanspruchung verändernde Epitaxieschicht (124, 148) Silizium kombiniert mit einem Element umfasst.
  12. Halbleiteranordnung nach Patentanspruch 10 oder 11, dadurch gekennzeichnet, dass die zumindest eine eine mechanische Beanspruchung verändernde Epitaxieschicht (124, 148) SiGe, SiC oder sowohl SiGe als auch SiC umfasst.
  13. Halbleiteranordnung nach einem der Patentansprüche 10 bis 12, dadurch gekennzeichnet, dass der Graben (118) eine Tiefe innerhalb des Werkstücks (102) von ungefähr 200 nm oder größer umfasst.
  14. Halbleiteranordnung nach einem der Patentansprüche 10 bis 13, dadurch gekennzeichnet, dass die zumindest eine eine mechanische Beanspruchung verändernde Epitaxieschicht eine Dicke von ungefähr 500 nm oder weniger umfasst.
  15. Halbleiteranordnung nach einem der Patentansprüche 10 bis 14, gekennzeichnet durch eine zwischen der zumindest einen eine mechanische Beanspruchung verändernden Epitaxieschicht (124, 148) und dem Isoliermaterial (128) angeordnete Schicht von halbleitendem Material (126, 150).
  16. Halbleiteranordnung nach Patentanspruch 15, dadurch gekennzeichnet, dass die Schicht von halbleitendem Material (126, 150) ungefähr 10 nm Silizium oder weniger umfasst.
  17. Halbleiteranordnung nach einem der Patentansprüche 10 bis 16, dadurch gekennzeichnet, dass das Isoliermaterial (128) des Isolationsgebiets (132; 142; 152) SiO2, SixNy, SiON, ein dielektrisches Material mit einer dielektrischen Konstante größer als ungefähr 3,9, oder Kombinationen oder mehrere Schichten davon umfasst.
  18. Halbleiteranordnung (100) nach einem der Patentansprüche 10 bis 17, gekennzeichnet durch: ein innerhalb des Werkstücks (102) angeordnetes, erstes aktives Gebiet (120); ein innerhalb des Werkstücks (102) zum ersten aktiven Gebiet (120) benachbart angeordnetes zweites aktives Gebiet (122); wobei das Isolationsgebiet (132; 142; 152) ein zwischen dem ersten aktiven Gebiet (120) und dem zweiten aktiven Gebiet (122) angeordnetes Isolationsgebiet (132; 142; 152) ist, wobei das Isolationsgebiet (132; 142; 152) den zumindest teilweise mit der zumindest einen eine mechanische Beanspruchung verändernden Epitaxieschicht (124, 148) beschichteten Graben (118) in dem Werkstück (102) umfasst und das Isolationsgebiet (132; 142; 152) das über der eine mechanische Beanspruchung verändernden Epitaxieschicht (124, 148) angeordnete Isoliermaterial (128) aufweist.
  19. Halbleiteranordnung nach Patentanspruch 18, dadurch gekennzeichnet, dass das erste aktive Gebiet (120) einen p-Kanal-Feldeffekt-Transistor umfasst und die zumindest eine eine mechanische Beanspruchung verändernde Epitaxieschicht (124, 148) SiGe umfasst, oder das zweite aktive Gebiet (122) einen n-Kanal-Feldeffekt-Transistor umfasst und die zumindest eine eine mechanische Beanspruchung verändernde Epitaxieschicht (124, 148) SiC umfasst.
  20. Halbleiteranordnung nach Patentanspruch 19, gekennzeichnet durch eine innerhalb eines Source-Gebiets (166) oder Drain-Gebiets (167) des p-Kanal-Feldeffekt-Transistors oder n-Kanal-Feldeffekt-Transistors eingebettete eine mechanische Beanspruchung verändernde Epitaxieschicht.
  21. Halbleiteranordnung nach Patentanspruch 20, dadurch gekennzeichnet, dass die erste eine mechanische Beanspruchung verändernde Epitaxieschicht (148) eine Druckbeanspruchung in dem zu der ersten Seite (146) des Grabens (118) benachbarten Werkstück (102) verursacht, und die zweite eine mechanische Beanspruchung verändernde Epitaxieschicht (124) eine Zugbeanspruchung in dem zu der zweiten Seite (138) des Grabens (118) benachbarten Werkstück (102) verursacht.
  22. Halbleiteranordnung nach einem der Patentansprüche 18 bis 21, dadurch gekennzeichnet, dass das erste aktive Gebiet (120) und das zweite aktive Gebiet (122) Transistoren, komplementäre Metall-Oxid-Halbleiter-Anordnungen, Speicheranordnungen, Logikanordnungen, Leistungsanordnungen, Schaltungskomponenten, Gruppen von Schaltungskomponenten oder Kombinationen davon umfassen.
  23. Halbleiteranordnung nach einem der Patentansprüche 10 bis 22, dadurch gekennzeichnet, dass das Isolationsgebiet (132; 142; 152) ein flaches Grabenisolations-Gebiet, ein tiefes Graben-Isolationsgebiet oder sowohl ein flaches Grabenisolations-Gebiet als auch ein tiefes Grabenisolationsgebiet umfasst.
DE102007007071.5A 2006-02-17 2007-02-13 Halbleiteranordnung mit einem grabenförmigen Isolationsgebiet und Verfahren zu deren Herstellung Expired - Fee Related DE102007007071B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/356,666 2006-02-17
US11/356,666 US8017472B2 (en) 2006-02-17 2006-02-17 CMOS devices having stress-altering material lining the isolation trenches and methods of manufacturing thereof

Publications (2)

Publication Number Publication Date
DE102007007071A1 DE102007007071A1 (de) 2007-09-06
DE102007007071B4 true DE102007007071B4 (de) 2017-03-09

Family

ID=38329449

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007007071.5A Expired - Fee Related DE102007007071B4 (de) 2006-02-17 2007-02-13 Halbleiteranordnung mit einem grabenförmigen Isolationsgebiet und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US8017472B2 (de)
DE (1) DE102007007071B4 (de)
SG (2) SG155216A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8017487B2 (en) 2006-04-05 2011-09-13 Globalfoundries Singapore Pte. Ltd. Method to control source/drain stressor profiles for stress engineering
JP2007335573A (ja) * 2006-06-14 2007-12-27 Hitachi Ltd 半導体装置およびその製造方法
US7572712B2 (en) * 2006-11-21 2009-08-11 Chartered Semiconductor Manufacturing, Ltd. Method to form selective strained Si using lateral epitaxy
CN102881694A (zh) * 2011-07-14 2013-01-16 中国科学院微电子研究所 半导体器件及其制造方法
US9601594B2 (en) * 2011-11-14 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with enhanced strain
US9967465B2 (en) * 2016-05-18 2018-05-08 Realtek Singapore Pte Ltd Image frame processing method
KR102342551B1 (ko) * 2017-09-25 2021-12-23 삼성전자주식회사 아이솔레이션 영역을 포함하는 반도체 소자
US10497652B1 (en) * 2018-07-31 2019-12-03 Macronix International Co., Ltd. Semiconductor substrate and semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040036142A1 (en) * 2002-08-21 2004-02-26 Fujitsu Limited Semiconductor device and method for fabricating the same
US20040212035A1 (en) * 2003-04-25 2004-10-28 Yee-Chia Yeo Strained-channel transistor and methods of manufacture
US20050121727A1 (en) * 2001-11-26 2005-06-09 Norio Ishitsuka Semiconductor device and manufacturing method
US20050164437A1 (en) * 2004-01-27 2005-07-28 Sung-Gun Kang Method of manufacturing semiconductor device
US20050245081A1 (en) * 2004-04-30 2005-11-03 Chakravarti Ashima B Material for contact etch layer to enhance device performance
US20050255667A1 (en) * 2004-05-14 2005-11-17 Applied Materials, Inc., A Delaware Corporation Method of inducing stresses in the channel region of a transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015822B2 (ja) * 1998-03-06 2000-03-06 工業技術院長 固体選択成長用マスク及びその製造方法
JP2000031264A (ja) * 1998-07-08 2000-01-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4710187B2 (ja) * 2000-08-30 2011-06-29 ソニー株式会社 多結晶シリコン層の成長方法および単結晶シリコン層のエピタキシャル成長方法
KR100389923B1 (ko) * 2001-01-16 2003-07-04 삼성전자주식회사 트렌치 소자 분리구조를 가지는 반도체 소자 및 트렌치소자 분리 방법
US7238588B2 (en) * 2003-01-14 2007-07-03 Advanced Micro Devices, Inc. Silicon buffered shallow trench isolation
US6891192B2 (en) * 2003-08-04 2005-05-10 International Business Machines Corporation Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions
US7238985B2 (en) * 2003-08-13 2007-07-03 International Rectifier Corporation Trench type mosgated device with strained layer on trench sidewall
US20060003546A1 (en) * 2004-06-30 2006-01-05 Andreas Klipp Gap-filling for isolation
US20070170542A1 (en) * 2006-01-26 2007-07-26 Micron Technology, Inc. Method of filling a high aspect ratio trench isolation region and resulting structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050121727A1 (en) * 2001-11-26 2005-06-09 Norio Ishitsuka Semiconductor device and manufacturing method
US20040036142A1 (en) * 2002-08-21 2004-02-26 Fujitsu Limited Semiconductor device and method for fabricating the same
US20040212035A1 (en) * 2003-04-25 2004-10-28 Yee-Chia Yeo Strained-channel transistor and methods of manufacture
US20050164437A1 (en) * 2004-01-27 2005-07-28 Sung-Gun Kang Method of manufacturing semiconductor device
US20050245081A1 (en) * 2004-04-30 2005-11-03 Chakravarti Ashima B Material for contact etch layer to enhance device performance
US20050255667A1 (en) * 2004-05-14 2005-11-17 Applied Materials, Inc., A Delaware Corporation Method of inducing stresses in the channel region of a transistor

Also Published As

Publication number Publication date
DE102007007071A1 (de) 2007-09-06
SG155216A1 (en) 2009-09-30
SG135090A1 (en) 2007-09-28
US8017472B2 (en) 2011-09-13
US20070196996A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE112006000148B4 (de) Transistor-Bauteil mit gestuftem Profil im Quellen/Senken-Bereich sowie Verfahren zur Herstellung desselben
DE102012221824B4 (de) Verfahren zur Herstellung einer Multi-Gate-Transistoreinheit, Multi-Gate-Transistoreinheit und Schaltungsvorrichtung damit
DE102007007071B4 (de) Halbleiteranordnung mit einem grabenförmigen Isolationsgebiet und Verfahren zu deren Herstellung
DE102007011247B4 (de) Halbleiteranordnung, Verfahren zur Herstellung derselben und Verfahren zur Herstellung eines Transistors
DE102005052054B4 (de) Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE602004006782T2 (de) Verfahren zur herstellung eines verformten finfet-kanals
DE102005041225B3 (de) Verfahren zur Herstellung vertiefter verformter Drain/Source-Gebiete in NMOS- und PMOS-Transistoren
DE112007000662B4 (de) Verfahren zum Herstellen von Transistoren mit epitaktischem Silizium-Germanium für reduzierten Übergangswiderstand bei Feldeffekt-Transistoren
DE112007003116B4 (de) Verfahren zur Herstellung eines verspannten Transistors und Transistor
DE112004002373T5 (de) Strained-Transistor-Integration für CMOS
DE102016205180B4 (de) Verfahren zum Herstellen von Transistoren mit mehreren Schwellspannungen
DE112004002307T5 (de) Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich
DE102015120488A1 (de) Integrierter zugverspannter silizium-nfet und druckverspannter silizium-germanium-pfet, welche in finfet-technologie implementiert sind
DE102010064280B4 (de) Verfahren zur Verringerung der Defektraten in PFET-Transistoren, die ein Si/GE Halbleitermaterial aufweisen, durch Vorsehen einer graduellen Ge-Konzentration, und entsprechende PFET-Transistoren
DE112005001029T5 (de) Halbleiterbauelement auf der Grundlage Si-Ge mit stark verspannter Beschichtung für eine verbesserte Kanalladungsträgerbeweglichkeit
DE102017117863B4 (de) Integrierte Schaltung mit einer Gatestruktur und Herstellungsverfahren
DE102005051994A1 (de) Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
DE102006015090A1 (de) Unterschiedlich eingebettete Verformungsschichten in PMOS- und NMOS-Transistoren und ein Verfahren zur Herstellung desselben
DE112005003123T5 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung
DE102008046400A1 (de) CMOS-Bauelement mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102012217489B4 (de) Verbesserung der Leistungsfähigkeit und Verringerung der Schwankungen von Einheiten mit schmalem Kanal
DE102013227069A1 (de) Metalloxidhalbleitereinrichtungen und herstellungsverfahren
DE102015218015A1 (de) Verfahren zur Herstellung von Halbleiterstrukturen umfassend Transistorkanäle mit unterschiedlichen Spannungszuständen und verwandte Halbleiterstrukturen
DE102008044983B4 (de) Verfahren zum Herstellen eines strukturierten verformten Substrats, insbesondere zur Herstellung verformter Transistoren mit geringerer Dicke der aktiven Schicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R082 Change of representative

Representative=s name: KINDERMANN, PETER, DIPL.-ING.UNIV., DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee