DE10220395A1

DE10220395A1 - Verfahren zum Herstellen einer Halbleitereinrichtung

Info

Publication number: DE10220395A1
Application number: DE10220395A
Authority: DE
Inventors: Koji Nii; Yoshinori Okada
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-06-12
Filing date: 2002-05-07
Publication date: 2003-01-02
Also published as: US20020187621A1; CN1391258A; CN1201376C; JP2002367925A; US6670262B2; TW538453B; KR20020095063A; JP4776813B2; KR100476404B1

Abstract

Es wird ein Verfahren zum Herstellen einer Halbleitereinrichtung bereitgestellt, welches in der Lage ist, eine Gatestruktur mit entwurfsgemäßen Abmessungen zu erzeugen. Ein Siliziumoxidfilm (4), ein Polysiliziumfilm (5) und ein Siliziumoxidfilm (6) werden in der genannten Reihenfolge auf einem Siliziumsubstrat (1) erzeugt. Dann wird der Siliziumoxidfilm (6) strukturiert, um Siliziumoxidfilme (14a, 14b) zu erzeugen. Sodann wird ein Fotoresistlack (15) aufgebracht und dann unter Verwendung einer Fotomaske (18) zum Definieren der Enden von Gatestrukturen (25i-25k) in Blickrichtung einer Gatebreite belichtet. Sodann wird der Fotoresistlack (15) entwickelt, um Öffnungen (21s-21u) zu erzeugen. Unter Verwendung des Fotoresistlacks (15) als Ätzmaske werden in den Öffnungen (21s-21u) freiliegende Abschnitte der Siliziumoxidfilme (14, 14b) weggeätzt.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitereinrichtung und bezieht sich insbesondere auf ein Verfahren zum Erzeugen einer Gateelektrode eines MOSFETs unter Verwendung eines fotolithographischen Prozesses und eines Ätzprozesses.

Fig. 27 bis 33 zeigen ein bekanntes Verfahren zum Herstellen einer Halbleitereinrichtung in der Reihenfolge von Prozeßschritten. In den Fig. 27 bis 33 sind ebene Aufsichten mit (A) bezeichnet, und sind Schnittansichten, die Schnittstrukturen entlang einer Linie X100-X100 in den ebenen Aufsichten zeigen, mit (B) bezeichnet.

Bezugnehmend auf Fig. 27 wird zu Beginn eine Verunreinigung in eine obere Oberfläche eines Siliziumsubstrats 101 eingebracht, um eine Quelle 102 zu erzeugen. In diesem Schritt wird eine p- Quelle erzeugt, wenn eine p-Verunreinigung wie beispielsweise Phosphor eingebracht wird, und wird eine n-Quelle erzeugt, wenn eine n-Verunreinigung wie beispielsweise Bor eingebracht wird. Sodann wird ein grabenförmiger isolierender Isolationsfilm 103, der aus Siliziumoxid oder dergleichen hergestellt wird, teilweise in der oberen Oberfläche des Siliziumsubstrats 101 durch ein bekanntes Grabenisolationsverfahren erzeugt. Bezugnehmend auf die in Fig. 27 mit (A) bezeichnete ebene Aufsicht dient ein Abschnitt, in welchem der isolierende Isolationsfilm 103 nicht ausgebildet ist, als ein Elementerzeugungsbereich zur Erzeugung eines MOSFETs. Mit anderen Worten wird der Elementerzeugungsbereich durch den isolierenden Film 103 definiert.

Bezugnehmend auf Fig. 28 wird durch einen CVD-Prozeß bzw. Prozeß zur chemischen Abscheidung aus der Dampfphase unter Verwendung von TEOS (Tetraethylorthosilikat) als Quellgas ein Siliziumoxidfilm 104 auf der gesamten Quelle 102 und dem gesamten isolierenden Isolationsfilm 103 erzeugt. Sodann wird durch einen CVD-Prozeß ein Polysiliziumfilm 105 auf dem gesamten Siliziumoxidfilm 104 erzeugt. Dann wird durch einen thermischen Oxidationsprozeß oder einen CVD-Prozeß unter Verwendung von TEOS als Quellgas ein Siliziumoxidfilm 106 auf dem gesamten Polysiliziumfilm 105 erzeugt. Als Nächstes wird ein Negativ- Fotoresist bzw. Negativ-Fotoresistlack 107 auf den gesamten Siliziumoxidfilm 106 aufgebracht.

Bezugnehmend auf Fig. 29 wird der Fotoresistlack 107 unter Verwendung einer Fotomaske 110 mit einer Struktur, in welcher (durch die Bezugszeichen 111i bis 111k in Fig. 29 bezeichnete) Öffnungen 111 über jeweiligen Bereichen erzeugt sind, in denen Gateelektroden zu erzeugen sind, d. h. unter Verwendung der Fotomaske 110 mit einem Öffnungsmuster ähnlich einem Gateelektroden-Anordnungsmuster, belichtet. Die Fotomaske 110 hat eine Struktur derart, daß ein Lichtabschirmfilm 109 auf einem Glassubstrat 108 erzeugt wird. Bezugnehmend auf die in Fig. 29 mit (A) bezeichnete ebene Aufsicht weist die Fotomaske 110 eine Vielzahl von (in diesem Fall beispielsweise drei) in dieser ausgebildeten Öffnungen 111i bis 111k auf. Die Öffnungen 111i und 111j sind benachbart zueinander auf derselben Linie angeordnet, die sich in der Richtung der Gatebreite (in der vertikalen Richtung der Figur) erstreckt.

Fig. 30 zeigt den Fotoresistlack 107, nachdem er in dem in Fig. 29 gezeigten Schritt belichtet wurde. Bezugnehmend auf die in Fig. 30 mit (A) bezeichnete ebene Aufsicht weist der Fotoresistlack 107 (in Fig. 30 mit den Bezugszeichen 112i bis 112k bezeichnete) belichtete Abschnitte 112 auf, die in entsprechender Beziehung zu den Öffnungen 111 der Fotomaske 110 erzeugt sind.

Bezugnehmend auf Fig. 31 wird ein Abschnitt (oder ein nicht belichteter Abschnitt) des Fotoresistlacks 107, welcher in dem in Fig. 29 gezeigten Schritt keinem Licht ausgesetzt bzw. nicht belichtet wird, oder ein anderer Abschnitt als die belichteten Abschnitte 112, durch Entwicklung entfernt. Somit bleiben nur (in Fig. 31 mit den Bezugszeichen 113i bis 113k bezeichnete) Fotoresistlacke 113 auf dem Siliziumoxidfilm 106 zurück.

Bezugnehmend auf Fig. 32 wird der Siliziumoxidfilm 106 unter Verwendung der Fotoresistlacke 113 strukturiert. Im Einzelnen wird unter Verwendung der Fotoresistlacke 113 als Ätzmaske der Siliziumoxidfilm 106 durch einen anisotropischen Trockenätzprozeß, welcher in der Tiefenrichtung des Siliziumsubstrats 101 eine höhere Ätzrate zeigt, geätzt. Dies entfernt einen Abschnitt des Siliziumoxidfilms 106, der nicht mit den Fotoresistlacken 113 bedeckt ist, um eine obere Oberfläche des Polysiliziumfilms 105 unter dem Abschnitt freizulegen. Nur (in Fig. 32 mit den Bezugszeichen 114i bis 114k bezeichnete) Siliziumoxidfilme 114, die den Abschnitten des vollständigen erzeugten Siliziumoxidfilms 106 entsprechen, welche mit den Fotoresistlacken 113 bedeckt sind, bleiben auf dem Polysiliziumfilm 105 zurück. Danach werden die Fotoresistlacke 113 entfernt.

Bezugnehmend auf Fig. 33 werden unter Verwendung der Siliziumoxidfilme 114 als Ätzmaske (Hartmaske) der Polysiliziumfilm 105 und der Siliziumoxidfilm 104 in der genannten Reihenfolge durch einen anisotropischen Trockenätzprozeß, welcher in der Tiefenrichtung des Siliziumsubstrats 101 eine höhere Ätzrate zeigt, geätzt. Dies entfernt Abschnitte des Polysiliziumfilms 105 und des Siliziumoxidfilms 104, welche nicht mit den Siliziumoxidfilmen 114 bedeckt sind, um obere Oberflächen der Quelle 102 und des isolierenden Isolationsfilms 103 unter den Abschnitten freizulegen. Unter Bezugnahme auf den in Fig. 33 mit (B) bezeichneten Querschnitt werden eine (in Fig. 33 mit dem Bezugszeichen 117k bezeichnete) Gatestruktur 117 mit einer Mehrschichtstruktur derart, daß ein Siliziumoxidfilm 116k, ein Polysiliziumfilm 115k und der Siliziumoxidfilm 114k in der genannten Reihenfolge gestapelt sind, auf der Quelle 102 erzeugt. Der Siliziumoxidfilm 116k wirkt als ein Gateisolationsfilm, und der Polysiliziumfilm 115k wirkt als eine Gateelektrode. Unter Bezugnahme auf die in Fig. 33 mit (A) bezeichnete ebene Aufsicht werden Gatestrukturen 117i und 117j, von denen jede eine Mehrschichtstruktur ähnlich der Gatestruktur 117k aufweist, auf der Quelle 102 und dem isolierenden Isolationsfilm 103 erzeugt. Das Bezugszeichen 117 wird hierin nachstehend auch dazu verwendet, die Gatestrukturen 117i, 117j und 117k generisch zu bezeichnen.

Danach wird durch einen CVD-Prozeß ein Siliziumoxidfilm vollständig auf der bzw. auf der gesamten oberen Oberfläche erzeugt und durch einen anisotropischen Ätzprozeß zurückgeätzt, wodurch Seitenwandungen auf den seitlichen Oberflächen jeder der Gatestrukturen 117 erzeugt werden. Sodann wird durch einen Ionenimplantierungsprozeß eine Verunreinigung in die obere Oberfläche der Quelle 102 eingebracht, um ein Paar von Source/Drain-Bereichen auf gegenüberliegenden Seiten jeder der Gatestrukturen 117 zu erzeugen. Durch die vorstehend erwähnten Prozeßschritte werden MOSFETs erzeugt. Dann wird ein Zwischenverbindungsschritt durchgeführt und auf diese Art und Weise eine Halbleitereinrichtung fertiggestellt.

Im Stand der Technik des Herstellens der Halbleitereinrichtung wie vorstehend beschrieben wird der Fotoresistlack 107 in dem in Fig. 29 gezeigten Schritt unter Verwendung der Fotomaske 110 mit dem Öffnungsmuster ähnlich dem Gateelektroden-Anordnungsmuster Licht ausgesetzt bzw. belichtet. Der Fotoresistlack 107 wird entwickelt, um die Fotoresistlacke 113 zu erzeugen, und der Siliziumoxidfilm 106 wird unter Verwendung der Fotoresistlacke 113 strukturiert, um die Siliziumoxidfilme 114 zu erzeugen. Dann wird ein Ätzvorgang unter Verwendung der Siliziumoxidfilme 114 als Hartmaske durchgeführt, um die Gatestrukturen 117 zu erzeugen.

Unglücklicherweise werden dann, wenn der Fotoresistlack 107 in dem in Fig. 29 gezeigten Schritt Licht ausgesetzt wird, Ecken der Öffnungen 111 durch Lichtinterferenzen beeinflußt, welches in abgerundeten Ecken der belichteten Abschnitte 112 resultiert, wie in Fig. 30 gezeigt ist. Wenn sie in Richtung der Gatelänge (in der horizontalen Richtung in den Figuren) gemessene Abmessung der Öffnungen mit abnehmender Größe der Halbleitereinrichtung abnimmt, wird die Abmessung der belichteten Abschnitte 112 kleiner als die in Richtung der Gatebreite gemessene Abmessung der Öffnungen 111. Da sich die Form der belichteten Abschnitte 112 schließlich in der Form der Gatestrukturen 117 widerspiegeln, ist die fertiggestellte Abmessung der Gatestrukturen 117 kleiner als die in Richtung der Gatebreite gemessene Abmessung der Öffnungen 111. Folglich hat das bekannte Verfahren zum Herstellen der Halbleitereinrichtung ein Problem dahingehend, daß die fertiggestellte Form der Gatestrukturen 117 in Richtung der Gatebreite gesehen gegenüber der Form der Öffnungen 111 der Fotomaske 110 zurückweicht, welches aus der Verwendung der nur einen Fotomaske 110 mit dem Öffnungsmuster ähnlich dem Gateelektroden-Anordnungsmuster für die Aussetzung des Fotoresistlacks 107 an Licht resultiert. Ein solches Problem verschlechtert das Leistungsvermögen der MOSFETs aufgrund von Schwankungen in der fertiggestellten Form der Gatestrukturen 117, oder behindert die Steigerung des Integrationsgrads einer integrierten Halbleiterschaltung.

Um das Problem zu lösen, kann an ein Verfahren zum Entwerfen einer in Richtung der Gatebreite gemessen geringfügig größeren Abmessung der Öffnungen 111 basierend auf dem vorhergesagten Ausmaß des Zurückweichens der Gatestrukturen gedacht werden. Die Vorhersage des Ausmaßes des Zurückweichens erfordert jedoch wiederholte Experimente. Darüber hinaus gibt es dann, wenn die Öffnungen 111i und 111j in Richtung der Gatebreite zueinander benachbart sind, wie in Fig. 29 gezeigt ist, eine Grenze für das Ausmaß der Vergrößerung der Breite der Öffnungen 111i und 111j. Folglich löst dieses Verfahren das Problem mit dem bekannten Verfahren zum Herstellen der Halbleitereinrichtung nicht vollständig.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Herstellen einer Halbleitereinrichtung zu schaffen, welches das Zurückweichen der Form einer Gatestruktur gegenüber der Form einer Öffnung einer Fotomaske vermeiden kann und dadurch eine Gatestruktur mit entwurfsgemäßen Abmessungen erzeugt.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zum Herstellen einer Halbleitereinrichtung gemäß den Patentansprüchen 1, 2 und 3 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der beigefügten Unteransprüche.

In Übereinstimmung mit einem ersten Gesichtspunkt der Erfindung umfaßt ein Verfahren zum Herstellen einer Halbleitereinrichtung die folgenden Schritte (a) bis (l)

a) Vorbereiten eines Halbleitersubstrats;
b) Erzeugen eines ersten Films auf dem Halbleitersubstrat, wobei der erste Film elektrisch leitfähig ist;
c) Erzeugen eines zweiten Films auf dem ersten Film;
d) Erzeugen eines ersten Fotoresistlacks auf dem zweiten Film;
e) Aussetzen des ersten Fotoresistlacks an Licht unter Verwendung einer ersten Fotomaske mit einer ersten Struktur;
f) Entwickeln des in Schritt (e) belichteten ersten Fotoresistlacks;
g) Strukturieren des zweiten Films unter Verwendung des in Schritt (f) entwickelten ersten Fotoresistlacks, um einen dritten Film über einem Bereich zu erzeugen, in welchem eine Gateelektrode zu erzeugen ist, wobei der dritte Film breiter als eine Gatebreite der Gateelektrode ist;
h) Erzeugen eines zweiten Fotoresistlacks auf dem ersten Film, um den dritten Film abzudecken, wobei der Schritt (h) nach dem Schritt (g) ausgeführt wird;
i) Aussetzen des zweiten Fotoresistlacks an Licht unter Verwendung einer zweiten Fotomaske mit einer zweiten Struktur, die in Richtung der Gatebreite gesehen ein Ende der Gateelektrode definiert;
j) Entwickeln des in Schritt (i) belichteten zweiten Fotoresistlacks;
k) Strukturieren des dritten Films unter Verwendung des in Schritt (j) entwickelten zweiten Fotoresistlacks, um einen vierten Film zu erzeugen; und
l) Ätzen des ersten Films unter Verwendung des vierten Films als Ätzmaske, um die Gateelektrode zu erzeugen.

Gemäß diesem Verfahren wird der dritte Film breiter als die Breite der Gateelektrode ausgebildet, und wird danach das Ende des dritten Films entfernt, um den vierten Film zu erzeugen. Unter Verwendung des vierten Films als Ätzmaske wird der erste Film geätzt, um die Gateelektrode zu erzeugen. Daher kann das Verfahren die Gatebreite der Gateelektrode korrekt festlegen.

In Übereinstimmung mit einem zweiten Gesichtspunkt der Erfindung umfaßt ein Verfahren zum Herstellen einer Halbleitereinrichtung die folgenden Schritte (a) bis (l):

a) Vorbereiten eines Halbleitersubstrats;
b) Erzeugen eines ersten Films auf dem Halbleitersubstrat, wobei der erste Film elektrisch leitfähig ist;
c) Erzeugen eines zweiten Films auf dem ersten Film;
d) Erzeugen eines ersten Fotoresistlacks auf dem zweiten Film;
e) Aussetzen des ersten Fotoresistlacks an Licht unter Verwendung einer ersten Fotomaske mit einer ersten Struktur;
f) Entwickeln des in Schritt (e) belichteten ersten Fotoresistlacks;
g) Strukturieren des zweiten Films unter Verwendung des in Schritt (f) entwickelten ersten Fotoresistlacks, um einen dritten Film zu erzeugen, der sich kontinuierlich von über einem Bereich, in welchem eine erste Gateelektrode zu erzeugen ist, bis über einen Bereich, in welchem eine zweite Gateelektrode zu erzeugen ist, erstreckt, wobei die erste Gateelektrode und die zweite Gateelektrode in Richtung der Gatebreite benachbart zueinander angeordnet sind;
h) Erzeugen eines zweiten Fotoresistlacks auf dem ersten Film, um den dritten Film abzudecken, wobei der Schritt (h) nach dem Schritt (g) ausgeführt wird;
i) Aussetzen des zweiten Fotoresistlacks an Licht unter Verwendung einer zweiten Fotomaske mit einer zweiten Struktur, die ein Ende der ersten Gateelektrode definiert, welches näher an der zweiten Gateelektrode liegt, und ein Ende der zweiten Gateelektrode definiert, welches näher an der ersten Gateelektrode liegt;
j) Entwickeln des in Schritt (i) belichteten zweiten Fotoresistlacks;
k) Strukturieren des dritten Films unter Verwendung des in Schritt (j) entwickelten zweiten Fotoresistlacks, um einen vierten Film zu erzeugen; und
l) Ätzen des ersten Films unter Verwendung des vierten Films als Ätzmaske, um die erste und die zweite Gateelektrode zu erzeugen.

Gemäß diesem Verfahren wird der dritte Film so erzeugt, daß er sich kontinuierlich von über dem Bereich, in welchem die erste Gateelektrode zu erzeugen ist, bis über den Bereich, in welchem die zweite Gateelektrode zu erzeugen ist, erstreckt, und dann strukturiert wird, um den vierten Film zu erzeugen. Unter Verwendung des vierten Films als Ätzmaske wird der erste Film geätzt, um die erste und die zweite Gateelektrode zu erzeugen. Dies erlaubt es, einen Abstand zwischen der ersten und der zweiten Gateelektrode auf eine minimale Linienbreite festzulegen. Demzufolge wird ein hoher Integrationsgrad der Halbleitereinrichtung erreicht.

In Übereinstimmung mit einem dritten Gesichtspunkt der Erfindung umfaßt ein Verfahren zum Herstellen einer Halbleitereinrichtung mit einer elektrisch leitfähigen Struktur die folgenden Schritte:

a) Erzeugen eines elektrisch leitfähigen ersten Films;
b) Erzeugen eines zweiten Films auf dem ersten Film;
c) Erzeugen eines ersten Fotoresistlacks auf dem zweiten Film;
d) Aussetzen des ersten Fotoresistlacks an Licht über eine erste Fotomaske;
e) Entwickeln des ersten Fotoresistlacks nach der Belichtung;
f) Strukturieren des zweiten Films unter Verwendung des entwickelten ersten Fotoresistlacks, um einen dritten Film zu erzeugen;
g) Erzeugen eines zweiten Fotoresistlacks auf dem ersten Film, um den dritten Film abzudecken;
h) Aussetzen des zweiten Fotoresistlacks an Licht über eine zweite Fotomaske;
i) Entwickeln des zweiten Fotoresistlacks nach der Belichtung;
j) Strukturieren des dritten Films unter Verwendung des entwickelten zweiten Fotoresistlacks, um einen vierten Film zu erzeugen, wobei der Schritt des Strukturierens des dritten Films den Schritt des Ätzens des dritten Films umfaßt, um zumindest einen Endabschnitt des dritten Films zu entfernen; und
k) Ätzen des ersten Films unter Verwendung des vierten Films als Ätzmaske, um die leitfähige Struktur zu erzeugen.

Bevorzugt umfaßt ein erfindungsgemäßes Verfahren den folgenden Schritt (m). Der Schritt (m) wird nach dem Schritt (g) ausgeführt. Der Schritt (m) macht den dritten Film durch Ätzen dünner.

Dieses Verfahren stellt eine kürzere Gatelänge der schließlich erhaltenen Gateelektrode bereit, um einen schnelleren Betrieb der Halbleitereinrichtung zu erreichen.

Bevorzugt wird der Schritt (m) vor dem Schritt (k) ausgeführt.

Dieses Verfahren kann Gatebreitenschwankungen vermeiden, die aus dem Ätzen des vierten Films in einem isotropischen Ätzprozeß zum Dünnermachen des Films resultieren.

Bevorzugt wird das Verfahren auf die Erzeugung von Gateelektroden von jeweiligen, eine SRAM-Speicherzelle bildenden Transistoren angewandt.

Dieses Verfahren kann eine Größenreduktion der SRAM-Speicherzelle erreichen.

Bevorzugt wird das Verfahren auf die Erzeugung von Gateelektroden jeweiliger Speicherzellentransistoren in einem Speicherzellenfeld angewandt.

Dieses Verfahren kann eine Größenreduktion des Speicherzellenfelds erreichen.

Bevorzugt wird das Verfahren auf die Erzeugung von Gateelektroden jeweiliger Transistoren in einem Makrozellbereich angewandt.

Dieses Verfahren kann eine Größenreduktion des Makrozellbereichs erreichen.

Die vorstehenden sowie weitere Ziele, Merkmale, Gesichtspunkte und Vorteile der Erfindung sind der folgenden ausführlichen Beschreibung in Verbindung mit der beigefügten Zeichnung deutlicher entnehmbar. Es zeigen:

Fig. 1 bis 13 ein Verfahren zum Herstellen einer Halbleitereinrichtung in der Reihenfolge von Prozeßschritten gemäß einem ersten Ausführungsbeispiel;

Fig. 14 bis 21 ein Verfahren zum Herstellen einer Halbleitereinrichtung in der Reihenfolge von Prozeßschritten gemäß einem zweiten Ausführungsbeispiel;

Fig. 22 eine ebene Aufsicht, die eine Layoutkonfiguration einer SRAM-Speicherzelle gemäß einem dritten Ausführungsbeispiel zeigt;

Fig. 23 eine ebene Aufsicht, die eine Layoutkonfiguration einer SRAM-Speicherzelle gemäß einem vierten Ausführungsbeispiel zeigt;

Fig. 24 eine ebene Aufsicht, die eine Layoutkonfiguration eines Speicherzellenfelds gemäß einem fünften Ausführungsbeispiel zeigt;

Fig. 25 eine ebene Aufsicht, die eine Konfiguration eines anderen Speicherzellenfelds gemäß SRAM-Speicherzelle gemäß dem fünften Ausführungsbeispiel zeigt;

Fig. 26 eine ebene Aufsicht, die eine Layoutkonfiguration eines Makrozellbereichs gemäß einem sechsten Ausführungsbeispiel zeigt; und

Fig. 27 bis 33 ein bekanntes Verfahren zum Herstellen einer Halbleitereinrichtung in der Reihenfolge von Prozeßschritten.

Erstes Ausführungsbeispiel

Fig. 1 bis 13 zeigen ein Verfahren zum Herstellen einer Halbleitereinrichtung in der Reihenfolge von Prozeßschritten gemäß einem ersten Ausführungsbeispiel. In den Fig. 1 bis 13 sind ebene Aufsichten mit (A) bezeichnet, und sind Schnittansichten, die Schnittstrukturen entlang einer Linie X1-X1 in den ebenen Aufsichten zeigen, mit (B) bezeichnet.
Bezugnehmend auf Fig. 1 wird zu Beginn eine Verunreinigung in eine obere Oberfläche eines Siliziumsubstrats 1 eingebracht, um eine Quelle 2 zu erzeugen. In diesem Schritt wird eine p- Quelle erzeugt, wenn eine p-Verunreinigung wie beispielsweise Phosphor eingebracht wird, und wird eine n-Quelle erzeugt, wenn eine n-Verunreinigung wie beispielsweise Bor eingebracht wird. Sodann wird ein grabenförmiger isolierender Isolationsfilm 3, der aus Siliziumoxid oder dergleichen hergestellt wird, teilweise in der oberen Oberfläche des Siliziumsubstrats 1 durch ein bekanntes Grabenisolationsverfahren erzeugt. Bezugnehmend auf die in Fig. 1 mit (A) bezeichnete ebene Aufsicht dient ein Abschnitt, in welchem der isolierende Isolationsfilm 3 nicht ausgebildet ist, als ein Elementerzeugungsbereich zur Erzeugung eines MOSFETs. Mit anderen Worten wird der Elementerzeugungsbereich durch den isolierenden Film 3 definiert.
Bezugnehmend auf Fig. 2 wird durch einen CVD-Prozeß bzw. Prozeß zur chemischen Abscheidung aus der Dampfphase unter Verwendung von TEOS (Tetraethylorthosilikat) als Quellgas ein Siliziumoxidfilm 4 auf der gesamten Quelle 2 und dem gesamten isolierenden Isolationsfilm 3 erzeugt. Sodann wird durch einen CVD-Prozeß ein Polysiliziumfilm 5 auf dem gesamten Siliziumoxidfilm 4 erzeugt. Dann wird durch einen thermischen Oxidationsprozeß oder einen CVD-Prozeß unter Verwendung von TEOS als Quellgas ein Siliziumoxidfilm 6 auf dem gesamten Polysiliziumfilm 5 erzeugt. Als Nächstes wird ein Positiv-Fotoresist bzw. Positiv-Fotoresistlack 7 auf den gesamten Siliziumoxidfilm 6 aufgebracht. Anstelle der Siliziumoxidfilme 4 und 6 können andere isolierende Filme, wie beispielsweise ein Siliziumoxynitridfilm (SiON) und ein ferroelektrischer Film (TiO₂, Ta₂O₅ oder dergleichen), erzeugt werden.
Bezugnehmend auf Fig. 3 wird der Fotoresistlack 7 unter Verwendung einer Fotomaske 10 mit einer vorbestimmten Lichtabschirmstruktur Licht ausgesetzt bzw. belichtet. Die Fotomaske 10 hat eine Struktur derart, daß ein eine Vielzahl von (in diesem Fall beispielsweise zwei) Lichtabschirmfilmen 9a und 9b auf einem Glassubstrat 8 erzeugt werden. Es wird angemerkt, daß die Form der Lichtabschirmfilme 9a und 9b nicht mit der endgültigen Form von Gatestrukturen übereinstimmt.
Eine endgültige MOSFET-Struktur ist in Fig. 13 gezeigt. Ein Vergleich zwischen den ebenen Aufsichten, die in Fig. 3 und 13 mit (A) bezeichnet sind, zeigt, daß die in der Richtung der Gatelänge (in der horizontalen Richtung in den Figuren) gemessene Abmessung der Lichtabschirmfilme 9a und 9b gleich der Gatelänge von Gatestrukturen 25i bis 25k ist. Der Lichtabschirmfilm 9b ist über einem Bereich erzeugt, in welchem die Gatestruktur 25k zu erzeugen ist, und die in der Richtung der Gatebreite (in der vertikalen Richtung in den Figuren) gemessene Abmessung des Lichtabschirmfilms 9b ist größer als die Gatebreite der Gatestruktur 25k. Mit anderen Worten wird der Lichtabschirmfilm 9b so erzeugt, daß er sich in Richtung der Gatebreite betrachtet zu der Außenseite bzw. nach außerhalb der gegenüberliegenden Enden der Gatestruktur 25 erstreckt. Der Lichtabschirmfilm 9a ist über den Gatestrukturen 25i und 25j erzeugt und erstreckt sich kontinuierlich von über einem Bereich, in welchem die Gatestruktur 25i zu erzeugen ist, bis über einen Bereich, in welchem die Gatestruktur 25j zu erzeugen ist. Darüber hinaus wird der Lichtabschirmfilm 9a so erzeugt, daß er sich in Richtung der Gatebreite betrachtet zu der Außenseite bzw. nach außerhalb von äußeren Enden der jeweiligen Gatestrukturen 25i und 25j erstreckt. Bezugnehmend auf die ebene Aufsicht, die in Fig. 13 mit (A) bezeichnet ist, sind die Gatestrukturen 25i und 25j zueinander benachbart auf derselben Linie angeordnet, die sich in Richtung der Gatebreite erstreckt.
Fig. 4 zeigt den Fotoresistlack 7, nachdem er in dem in Fig. 3 gezeigten Schritt belichtet wurde. Bezugnehmend auf die in Fig. 4 mit (A) bezeichnete ebene Aufsicht weist der Fotoresistlack 7 unbelichtete Abschnitte 12a und 12b auf, die in entsprechender Beziehung zu den Lichtabschirmfilmen 9a und 9b der Fotomaske 10 ausgebildet sind. Andere Abschnitte des Fotoresistlacks 7 als die unbelichteten Abschnitte 12a und 12b werden zu einem belichteten Abschnitt 11. Wenn der Fotoresistlack 7 in dem in Fig. 3 gezeigten Schritt Licht ausgesetzt wird, werden Ecken der Lichtabschirmfilme 9a und 9b durch Lichtinterferenzen beeinflußt, welches in abgerundeten Ecken der unbelichteten Abschnitte 12a und 12b resultiert, wie in der in Fig. 4 mit (A) bezeichneten ebenen Aufsicht gezeigt ist.
Bezugnehmend auf Fig. 5 wird der belichtete Abschnitt 11 des Fotoresistlacks 7 durch Entwicklung entfernt. Auf diese Art und Weise bleiben nur Fotoresistlacke 13a und 13b entsprechend den unbelichteten Abschnitten 12a und 12b auf dem Siliziumoxidfilm 6 zurück.
Bezugnehmend auf Fig. 6 wird der Siliziumoxidfilm 6 unter Verwendung der Fotoresistlacke 13a und 13b strukturiert. Im Einzelnen wird unter Verwendung der Fotoresistlacke 13a und 13b als Ätzmaske der Siliziumoxidfilm 6 durch einen anisotropischen Trockenätzprozeß, welcher in der Tiefenrichtung des Siliziumsubstrats 1 eine höhere Ätzrate zeigt, geätzt. Dies entfernt einen Abschnitt des Siliziumoxidfilms 6, der nicht mit den Fotoresistlacken 13a und 13b bedeckt ist, um eine obere Oberfläche des Polysiliziumfilms 5 unter dem Abschnitt freizulegen. Nur Siliziumoxidfilme 14a und 14b, die den Abschnitten des vollständig bzw. auf der gesamten Oberfläche erzeugten Siliziumoxidfilms 6 entsprechen, welche mit den Fotoresistlacken 13a und 13b bedeckt sind, bleiben auf dem Polysiliziumfilm 5 zurück. Danach werden die Fotoresistlacke 13a und 13b entfernt.
Bezugnehmend auf Fig. 7 wird ein Positiv-Fotoresistlack 15 vollständig auf den bzw. auf den gesamten Polysiliziumfilm 5 aufgebracht, um die Siliziumoxidfilme 14a und 14b abzudecken. Sodann wird, bezugnehmend auf Fig. 8, der Fotoresistlack 15 unter Verwendung einer Fotomaske 18 mit einem vorbestimmten Öffnungsmuster belichtet. Die Fotomaske 18 hat eine Struktur derart, daß ein Lichtabschirmfilm 17 auf einem Glassubstrat 16 erzeugt wird. Bezugnehmend auf die ebene Aufsicht, die in Fig. 8 mit (A) bezeichnet ist, weist die Fotomaske eine Vielzahl von (in diesem Fall beispielsweise drei) in dieser ausgebildeten Öffnungen 19 auf (diese sind in Fig. 8 mit den Bezugszeichen 19s bis 19u bezeichnet). Es wird angemerkt, daß die Form der Öffnungen 19 nicht mit der endgültigen Form der Gatestrukturen übereinstimmt.
Ein Vergleich zwischen den in Fig. 8 und 13 mit (A) bezeichneten ebenen Aufsichten zeigt, daß in Richtung der Gatebreite betrachtet obere Enden der jeweiligen Gatestrukturen 25i und 25k durch die untere Seite der Öffnung 19s definiert werden, daß die unteren Enden der jeweiligen Gatestrukturen 25j und 25k durch die obere Seite der Öffnung 19u definiert werden, und daß das untere Ende der Gatestruktur 25i und das obere Ende der Gatestruktur 25j jeweils durch die oberen und unteren Seiten der Öffnung 19t definiert werden. Mit anderen Worten hat die Fotomaske 18 ein Öffnungsmuster zum Definieren der Enden der jeweiligen Gatestrukturen 25i bis 25k, betrachtet in Richtung der Gatebreite.
Fig. 9 zeigt den Fotoresistlack 15, nachdem er in dem in Fig. 8 gezeigten Schritt Licht ausgesetzt wurde. Bezugnehmend auf die in Fig. 9 mit (A) bezeichnete ebene Aufsicht weist der Fotoresistlack 15 (in Fig. 9 mit den Bezugszeichen 20s bis 20u bezeichnete) belichtete Abschnitte 20 auf, die in entsprechender Beziehung zu den Öffnungen 19 der Fotomaske 18 ausgebildet sind. Wenn der Fotoresistlack 15 in dem in Fig. 8 gezeigten Schritt Licht ausgesetzt wird, werden Ecken der Öffnungen 19 durch Lichtinterferenz beeinflußt, welches in abgerundeten Ecken der belichteten Abschnitte 20 resultiert, wie in der in Fig. 9 mit (A) bezeichneten ebenen Aufsicht gezeigt ist. Bezugnehmend auf Fig. 10 werden die belichteten Abschnitte 20 des Fotoresistlacks 15 durch Entwicklung entfernt. Folglich werden Öffnungen 21s bis 21u, die jeweils den belichteten Abschnitten 20s bis 20u entsprechen, in dem Fotoresistlack 15 erzeugt. In der Öffnung 21s sind obere Endabschnitte der jeweiligen Siliziumoxidfilme 14a und 14b freigelegt. In der Öffnung 21u sind untere Endabschnitte der jeweiligen Siliziumoxidfilme 14a und 14b freigelegt. In der Öffnung 21t ist ein mittlerer Abschnitt des Siliziumoxidfilms 14a freigelegt.
Bezugnehmend auf Fig. 11 werden unter Verwendung des Fotoresistlacks 15 als Ätzmaske die Abschnitte der Siliziumoxidfilme 14a und 14b, welche in den Öffnungen 21s bis 21u freiliegen, weggeätzt. Abschnitte der Siliziumoxidfilme 14a und 14b, welche mit dem Fotoresistlack 15 bedeckt sind, werden durch diesen Ätzprozeß nicht weggeätzt, sondern bleiben als (in Fig. 11 mit den Bezugszeichen 22i bis 22k bezeichnete) Siliziumoxidfilme 22 zurück.
Bezugnehmend auf Fig. 12 wird der Fotoresistlack 15 entfernt. Die Siliziumoxidfilme 22i bis 22k bleiben jeweils auf dem Polysiliziumfilm 5 über den Bereichen, in welchen die Gatestrukturen 25i bis 25 zu erzeugen sind, bestehen.
Bezugnehmend auf Fig. 13 werden unter Verwendung der Siliziumoxidfilme 22 als Ätzmaske (Hartmaske) der Polysiliziumfilm 5 und der Siliziumoxidfilm 4 in der genannten Reihenfolge durch einen anisotropischen Trockenätzprozeß, welcher in der Tiefenrichtung des Siliziumsubstrats 1 eine höhere Ätzrate zeigt, geätzt. Dies entfernt Abschnitte des Polysiliziumfilms 5 und des Siliziumoxidfilms 4, welche nicht mit den Siliziumoxidfilmen 22 bedeckt sind, um obere Oberflächen der Quelle 2 und des isolierenden Isolationsfilms 3 unter den Abschnitten freizulegen.
Unter Bezugnahme auf den in Fig. 13 mit (B) bezeichneten Querschnitt werden die Gatestruktur 25 (in Fig. 13 durch das Bezugszeichen 25k bezeichnet) mit einer Mehrschichtstruktur derart, daß ein Siliziumoxidfilm 24k, ein Polysiliziumfilm 23k und der Siliziumoxidfilm 22k in der genannten Reihenfolge gestapelt sind, auf der Quelle 2 erzeugt. Der Siliziumoxidfilm 24k wirkt als ein Gateisolationsfilm, und der Polysiliziumfilm 23k wirkt als eine Gateelektrode. Unter Bezugnahme auf die in Fig. 13 mit (A) bezeichnete ebene Aufsicht werden die Gatestrukturen 25i und 25j, von denen jede eine Mehrschichtstruktur ähnlich der Gatestruktur 25k aufweist, auf der Quelle 2 und dem isolierenden Isolationsfilm 3 erzeugt. Das Bezugszeichen 25 wird hierin nachstehend auch dazu verwendet, die Gatestrukturen 25i, 25j und 25k generisch zu bezeichnen.
Danach wird durch einen CVD-Prozeß ein Siliziumoxidfilm vollständig auf der oberen Oberfläche erzeugt und durch einen anisotropischen Ätzprozeß zurückgeätzt, wodurch Seitenwandungen auf den seitlichen Oberflächen jeder der Gatestrukturen 25 erzeugt werden. Sodann wird durch einen Ionenimplantierungsprozeß eine Verunreinigung in die obere Oberfläche der Quelle 2 eingebracht, um ein Paar von Source/Drain-Bereichen auf gegenüberliegenden Seiten jeder der Gatestrukturen 25 zu erzeugen. Durch die vorstehend erwähnten Prozeßschritte werden MOSFETs erzeugt. Dann wird ein Zwischenverbindungsschritt durchgeführt und auf diese Art und Weise eine Halbleitereinrichtung fertiggestellt.
In der vorstehenden Beschreibung folgen auf das Aussetzen des Fotoresistlacks 7 an Licht in dem in Fig. 3 gezeigten Schritt die Entwicklung des Fotoresistlacks 7 (Fig. 5) und das Ätzen des Siliziumoxidfilms 6 (Fig. 6). Danach folgen auf das Aussetzen des Fotoresistlacks 15 an Licht in dem in Fig. 8 gezeigten Schritt die Entwicklung des Fotoresistlacks 15 (Fig. 10) und das Ätzen der Siliziumoxidfilme 14a und 14b (Fig. 11). Alternativ kann auf die Belichtung des Fotoresistlacks 7 unter Verwendung der Fotomaske 10 unmittelbar die Belichtung des Fotoresistlacks 7 unter Verwendung der Fotomaske 18 folgen, und kann danach einmal die Entwicklung des Fotoresistlacks 7 und das Ätzen des Siliziumoxidfilms 6 durchgeführt werden. Ein solches Verfahren kann auch die Siliziumoxidfilme 22 mit einer Struktur ähnlich zu den in Fig. 12 gezeigten erzeugen.
In dem vorstehend beschriebenen Verfahren zum Herstellen der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel wird ein Siliziumoxidfilm 14b breiter als die Gatebreite der Gatestruktur 25k erzeugt, und werden danach die Endabschnitte des Siliziumoxidfilms 14b entfernt, um den Siliziumoxidfilm 22k zu erzeugen. Dann wird die Gatestruktur 25k durch das Ätzen unter Verwendung des Siliziumoxidfilms 22k als Hartmaske erzeugt. Daher kann dieses Verfahren die Gatebreite der Gatestruktur 25k korrekt auf eine Dimension gleich einem Abstand zwischen der unteren Seite der Öffnung 19s und der oberen Seite der Öffnung 19u der Fotomaske 18 festlegen.
Ferner wird der Siliziumoxidfilm 14a so erzeugt, daß er sich von über dem Bereich, in welchem die Gatestruktur 25i zu erzeugen ist, bis über den Bereich, in welchem die Gatestruktur 25j zu erzeugen ist, erstreckt, und wird danach der mittlere Abschnitt des Siliziumoxidfilms 14a entfernt, um den Siliziumoxidfilm 14a in den Siliziumoxidfilm 22i und den Siliziumoxidfilm 22j zu trennen. Dann werden die Gatestrukturen 25i und 25j durch das Ätzen unter Verwendung der Siliziumoxidfilme 22i und 22j als Hartmaske erzeugt. Daher kann dieses Verfahren einen Abstand zwischen den Gatestrukturen 25i und 25j auf eine Dimension gleich einem Abstand (oder einer minimalen Linienbreite) zwischen der unteren und der oberen Seite der Öffnung 21t der Fotomaske 18 festlegen. Demzufolge wird ein hoher Integrationsgrad einer integrierten Halbleiterschaltung erreicht.
Ein Verfahren zum Herstellen einer Halbleitereinrichtung zum Zwecke des Unterdrückens des Zurückweichens der Spitzen einer Gateelektrode, welches aus Lichtinterferenzen resultiert, ist in der japanischen offengelegten Patentanmeldung Nr. 9-289153 (1997) offenbart. Dieses Verfahren umfaßt die Schritte (a) Erzeugen eines Gateoxidfilms und einer Gateelektrode in der genannten Reihenfolge auf einem Siliziumsubstrat; (b) Erzeugen eines ersten Fotoresistlacks auf der Gateelektrode; (c) Aussetzen des ersten Fotoresistlacks an Licht unter Verwendung einer ersten Fotomaske; (d) Entwickeln des ersten Fotoresistlacks; (e) Ätzen der Gateelektrode unter Verwendung des entwickelten ersten Fotoresistlacks als Ätzmaske; (f) Erzeugen eines zweiten Fotoresistlacks; (g) Aussetzen des zweiten Fotoresistlacks an Licht unter Verwendung einer zweiten Fotomaske; (h) Entwickeln des zweiten Fotoresistlacks; und (i) Ätzen der Gateelektrode unter Verwendung des entwickelten zweiten Fotoresistlacks als Ätzmaske, wobei die Schritte (a) bis (i) in der genannten Reihenfolge durchgeführt werden.
Bei diesem Verfahren wird die Gateelektrode in den Schritten (e) und (i) geätzt. Das Überätzen in den beiden Ätzschritten verursacht entsprechende Schäden an dem Siliziumsubstrat. Demgegenüber wird bei dem Verfahren zum Herstellen der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel das Siliziumsubstrat 1 nur einmal durch Überätzen in dem in Fig. 13 gezeigten Ätzschritt geschädigt. Daher erzeugt das Verfahren gemäß dem ersten Ausführungsbeispiel im Vergleich zu dem in der japanischen offengelegten Patentanmeldung Nr. 9-289153 die herausragende Wirkung des Reduzierens der Schäden an dem Siliziumsubstrat.

Zweites Ausführungsbeispiel

Fig. 14 bis 21 zeigen ein Verfahren zum Herstellen einer Halbleitereinrichtung in der Reihenfolge von Prozeßschritten gemäß einem zweiten Ausführungsbeispiel. In den Fig. 14 bis 21 sind ebene Aufsichten mit (A) bezeichnet, und sind entlang der Linie X1-X1 in den ebenen Aufsichten geschnittene Strukturen zeigende Querschnittsansichten mit (B) bezeichnet.
Zunächst werden zu denjenigen des Verfahrens gemäß dem ersten Ausführungsbeispiel vergleichbare Schritte durchgeführt, um die in Fig. 6 gezeigte Struktur zu erzeugen. Sodann werden, bezugnehmend auf Fig. 14, die vollständigen Siliziumoxidfilme 14a und 14b durch einen isotroposchen Ätzprozeß, beispielsweise einen Naßätzprozeß unter Verwendung von Fluorwasserstoffsäure, um ein vorbestimmtes Maß geätzt. Dies macht die Siliziumoxidfilme 14a und 14b dünner, um Siliziumoxidfilme 30a und 30b auszubilden.
Bezugnehmend auf Fig. 15 wird der Fotoresistlack 15 vollständig auf den Polysiliziumfilm 15 aufgebracht, um die Siliziumoxidfilme 30a und 30b abzudecken. Sodann wird, bezugnehmend auf Fig. 16, der Fotoresistlack 15 unter Verwendung der Fotomaske 18 belichtet. Fig. 17 zeigt den Fotoresistlack 15, nachdem er in dem in Fig. 16 gezeigten Schritt an Licht ausgesetzt wurde.
Bezugnehmend auf Fig. 18 werden die belichteten Abschnitte 20 des Fotoresistlacks 15 durch Entwicklung entfernt. Auf diese Art und Weise werden die Öffnungen 21s bis 21u in dem Fotoresistlack 15 erzeugt. In der Öffnung 21s sind obere Endabschnitte der jeweiligen Siliziumoxidfilme 30a und 30b freigelegt. In der Öffnung 21u sind untere Endabschnitte der jeweiligen Siliziumoxidfilme 30a und 30b freigelegt. In der Öffnung 21t ist ein mittlerer Abschnitt des Siliziumoxidfilms 30a freigelegt.
Bezugnehmend auf Fig. 19 werden unter Verwendung des Fotoresistlacks 15 als Ätzmaske die Abschnitte der Siliziumoxidfilme 30a und 30b, welche in den Öffnungen 21s bis 21u freiliegen, weggeätzt. Abschnitte der Siliziumoxidfilme 30a und 30b, welche mit dem Fotoresistlack 15 bedeckt sind, werden durch diesen Ätzprozeß nicht weggeätzt, sondern bleiben als (in Fig. 19 mit den Bezugszeichen 31i bis 31k bezeichnete) Siliziumoxidfilme 31 bestehen.
Bezugnehmend auf Fig. 20 wird der Fotoresistlack 15 entfernt. Bezugnehmend auf Fig. 21 werden unter Verwendung des Siliziumoxidfilm 31k als Ätzmaske (Hartmaske) der Polysiliziumfilm 5 und der Siliziumoxidfilm 4 in der genannten Reihenfolge durch einen anisotropischen Trockenätzprozeß, welcher in der Tiefenrichtung des Siliziumsubstrats 1 eine höhere Ätzrate zeigt, geätzt. Dies entfernt Abschnitte des Polysiliziumfilms 5 und des Siliziumoxidfilms 4, welche nicht mit dem Siliziumoxidfilm 31k bedeckt sind, um obere Oberflächen der Quelle 2 und des isolierenden Isolationsfilms 3 unter den Abschnitten freizulegen. Bezugnehmend auf den in Fig. 21 mit (B) bezeichneten Querschnitt wird eine (in Fig. 21 mit dem Bezugszeichen 35k bezeichnete) Gatestruktur 35 mit einer Mehrschichtstruktur derart, daß ein Siliziumoxidfilm 34k, ein Polysiliziumfilm 33k und der Siliziumoxidfilm 31k in der genannten Reihenfolge gestapelt sind, auf der Quelle 2 erzeugt. Der Siliziumoxidfilm 34k wirkt als ein Gateisolationsfilm, und der Polysiliziumfilm 33k wirkt als eine Gateelektrode. Unter Bezugnahme auf die in Fig. 21 mit (A) bezeichnete ebene Aufsicht werden Gatestrukturen 35i und 35j, von denen jede eine Mehrschichtstruktur ähnlich der Gatestruktur 35k aufweist, auf der Quelle 2 und dem isolierenden Isolationsfilm 3 erzeugt. Das Bezugszeichen 35 wird hierin nachstehend auch dazu verwendet, die Gatestrukturen 35i, 35j und 35k generisch zu bezeichnen.
Danach werden Seitenwandungen auf den seitlichen Oberflächen jeder der Gatestrukturen 35 erzeugt, und dann durch die vorstehend erwähnten Schritte Source/Drain-Bereiche in der oberen Oberfläche der Quelle 2 erzeugt. Durch die vorstehend erwähnten Prozeßschritte werden MOSFETs erzeugt. Dann wird ein Zwischenverbindungsschritt durchgeführt und auf diese Art und Weise eine Halbleitereinrichtung fertiggestellt.
Bei dem vorstehend beschriebenen Verfahren zum Herstellen der Halbleitereinrichtung gemäß dem zweiten Ausführungsbeispiel werden die Siliziumoxidfilme 14a und 14b in dem in Fig. 14 gezeigten Schritt dünner gemacht. Die schließlich erhaltenen Gatestrukturen 35 haben eine demgemäß kürzere Gatelänge. Daher können die durch das Verfahren gemäß dem zweiten Ausführungsbeispiel hergestellten MOSFETs mit einer höheren Geschwindigkeit als diejenigen arbeiten, die durch das Verfahren gemäß dem ersten Ausführungsbeispiel hergestellt werden.
Darüber hinaus wird der (in Fig. 14 gezeigte) Schritt zum Dünnermachen der Siliziumoxidfilme 14a und 14b vor dem (in Fig. 19 gezeigten) Ätzschritt zum Definieren der Enden der Siliziumoxidfilme 31. Dies vermeidet auf geeignete Weise Gatebreitenschwankungen, die aus dem Ätzen der Enden der Siliziumoxidfilme 31 in dem isotropischen Ätzprozeß zum Dünnermachen der Siliziumoxidfilme 14a und 14b resultieren, und die Behinderung eines hohen Integrationsgrads wegen eines vergrößerten Abstands zwischen den Siliziumoxidfilmen 31i und 31j.

Drittes Ausführungsbeispiel

Ein drittes Ausführungsbeispiel ist eine Anwendung des Verfahrens zum Herstellen der Halbleitereinrichtung gemäß dem ersten und dem zweiten Ausführungsbeispiel auf die Erzeugung der Gateelektroden jeweiliger Transistoren, die eine SRAM-Speicherzelle bilden. Fig. 22 ist eine ebene Aufsicht, die eine Layoutkonfiguration einer SRAM-Speicherzelle gemäß dem dritten Ausführungsbeispiel zeigt. Eine solche Layoutkonfiguration ist in beispielsweise der japanischen offengelegten Patentanmeldung Nr. 10-178110 (1998) offenbart und wird daher hierin nicht im Einzelnen beschrieben.
Zunächst werden ein Gateisolationsfilm und ein Polysiliziumfilm in der genannten Reihenfolge auf einem Siliziumsubstrat erzeugt, und dann wird ein Siliziumoxidfilm vollständig auf dem Polysiliziumfilm erzeugt. Sodann wird der Siliziumoxidfilm durch einen fotolithographischen Prozeß unter Verwendung einer ersten Fotomaske und eines anisotropischen Trockenätzprozesses strukturiert. Auf diese Art und Weise wird ein Siliziumoxidfilm mit einer linearen Form einschließlich eines durch durchbrochene Linien in Fig. 22 angedeuteten Abschnitts über Bereichen erzeugt, in welchen die Gateelektroden eines Treibertransistors N1, eines Lasttransistors P1 und eines Zugrifftransistors N4 jeweils zu erzeugen sind, und wird ein weiterer Siliziumoxidfilm mit einer linearen Form einschließlich eines durch durchbrochene Linien in Fig. 22 angedeuteten Abschnitts über Bereichen erzeugt, in welchen die Gateelektroden eines Treibertransistors N2, eines Lasttransistors P2 und eines Zugrifftransistors N3 jeweils zu erzeugen sind. Die vorstehend diskutierten Schritte entsprechen denjenigen bis hin zu einschließlich dem in Fig. 6 in dem Verfahren gemäß dem ersten Ausführungsbeispiel gezeigten Schritt.
Sodann werden die Abschnitte der durch die durchbrochenen Linien in Fig. 22 angedeuteten Siliziumoxidfilme durch einen fotolithographischen Prozeß unter Verwendung einer zweiten Fotomaske und eines anisotropischen Ätzprozesses entfernt. Die vorstehend diskutierten Schritte entsprechen denjenigen bis hin zu und einschließlich dem in Fig. 12 gezeigten Schritt in dem Verfahren gemäß dem ersten Ausführungsbeispiel.
Unter Verwendung der verbleibenden Siliziumoxidfilme als Hartmaske wird der Polysiliziumfilm geätzt, um die Gateelektroden der vorstehend erwähnten Transistoren zu erzeugen. Die vorstehend diskutierten Schritte entsprechen denjenigen bis hin zu und einschließlich dem in Fig. 13 gezeigten Schritt in dem Verfahren gemäß dem ersten Ausführungsbeispiel.
Bei dem vorstehend beschriebenen Verfahren zum Herstellen einer Halbleitereinrichtung gemäß dem dritten Ausführungsbeispiel wird das Verfahren zum Herstellen der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel und dem zweiten Ausführungsbeispiel auf die Erzeugung der Gateelektroden der jeweiligen Transistoren angewandt, die die SRAM-Speicherzelle bilden. Dies erlaubt es, einen Abstand zwischen der Gateelektrode des Zugrifftransistors N4 und der Gateelektrode des Lasttransistors P1, einen Abstand zwischen der Gateelektrode des Zugrifftransistors N3 und der Gateelektrode des Lasttransistors P2 und einen Abstand zwischen den Gateelektroden benachbarter Treibertransistoren auf die minimale Linienbreite festzulegen, wodurch eine Verringerung der Zellengröße erreicht wird.

Viertes Ausführungsbeispiel

Ein viertes Ausführungsbeispiel ist eine Anwendung des Verfahrens zum Herstellen der Halbleitereinrichtung gemäß dem ersten und dem zweiten Ausführungsbeispiel auf die Erzeugung von Gateelektroden in einer SRAM-Speicherzelle, die sich von der der Fig. 22 unterscheidet. Fig. 23 ist eine ebene Aufsicht, die eine Layoutkonfiguration einer SRAM-Speicherzelle gemäß dem vierten Ausführungsbeispiel zeigt. Eine solche Layoutkonfiguration ist in beispielsweise der japanischen offengelegten Patentanmeldung Nr. 2000-36543 offenbart und wird daher hierin nicht im Einzelnen beschrieben.
Zunächst werden ein Gateisolationsfilm und ein Polysiliziumfilm in der genannten Reihenfolge auf einem Siliziumsubstrat erzeugt, und dann wird ein Siliziumoxidfilm vollständig auf dem Polysiliziumfilm erzeugt. Sodann wird der Siliziumoxidfilm durch einen fotolithographischen Prozeß unter Verwendung einer zweiten Fotomaske und eines anisotropischen Trockenätzprozesses strukturiert. Auf diese Art und Weise wird ein Siliziumoxidfilm mit einer linearen Form einschließlich eines durch durchbrochene Linien in Fig. 23 angedeuteten Abschnitts über Bereichen erzeugt, in welchen die Gateelektroden des Treibertransistors N1 und des Lasttransistors P1 jeweils zu erzeugen sind, und wird ein weiterer Siliziumoxidfilm mit einer linearen Form einschließlich eines durch durchbrochene Linien in Fig. 23 angedeuteten Abschnitts über Bereichen erzeugt, in welchen die Gateelektroden des Treibertransistors N2 und des Lasttransistors P2 jeweils zu erzeugen sind. Die vorstehend diskutierten Schritte entsprechen denjenigen bis hin zu einschließlich dem in Fig. 6 in dem Verfahren gemäß dem ersten Ausführungsbeispiel gezeigten Schritt.
Sodann werden die Abschnitte der durch die durchbrochenen Linien in Fig. 23 angedeuteten Siliziumoxidfilme durch einen fotolithographischen Prozeß unter Verwendung einer zweiten Fotomaske und eines anisotropischen Ätzprozesses entfernt. Die vorstehend diskutierten Schritte entsprechen denjenigen bis hin zu und einschließlich dem in Fig. 12 gezeigten Schritt in dem Verfahren gemäß dem ersten Ausführungsbeispiel.
Unter Verwendung der verbleibenden Siliziumoxidfilme als Hartmaske wird der Polysiliziumfilm geätzt, um die Gateelektroden der vorstehend erwähnten Transistoren zu erzeugen. Die vorstehend diskutierten Schritte entsprechen denjenigen bis hin zu und einschließlich dem in Fig. 13 gezeigten Schritt in dem Verfahren gemäß dem ersten Ausführungsbeispiel.
Bei dem vorstehend beschriebenen Verfahren zum Herstellen Einrichtung Halbleitereinrichtung gemäß dem vierten Ausführungsbeispiel wird das Verfahren zum Herstellen der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel und dem zweiten Ausführungsbeispiel auf die Erzeugung der Gateelektroden in der SRAM-Speicherzelle angewandt. Dies erlaubt es, den Abstand zwischen den Gateelektroden benachbarter Treibertransistoren auf die minimale Linienbreite festzulegen, wodurch eine Verringerung der Zellengröße erreicht wird.

Fünftes Ausführungsbeispiel

Ein fünftes Ausführungsbeispiel ist eine Anwendung des Verfahrens zum Herstellen der Halbleitereinrichtung gemäß dem ersten und dem zweiten Ausführungsbeispiel auf die Erzeugung der Gateelektroden jeweiliger Speicherzellentransistoren in einem Speicherzellenfeld. Fig. 24 ist eine ebene Aufsicht, die eine Konfiguration eines Speicherzellenfelds gemäß dem fünften Ausführungsbeispiel zeigt. Das Speicherzellenfeld umfaßt eine Vielzahl von Speicherzellentransistoren, die in einer Matrix angeordnet und mit einer Adreßdecoderschaltung und einer Daten-Lese-/Schreib-Schaltung verbunden sind. In Fig. 24 sind nur die Gateelektroden der jeweiligen Speicherzellentransistoren gezeigt.
Zunächst werden ein Gateisolationsfilm und ein Polysiliziumfilm in der genannten Reihenfolge vollständig auf einem Siliziumsubstrat erzeugt, und wird dann ein Siliziumoxidfilm vollständig auf dem Polysiliziumfilm erzeugt. Sodann wird der Siliziumoxidfilm durch einen fotolithographischen Prozeß unter Verwendung einer ersten Fotomaske und eines anisotropischen Trockenätzprozesses strukturiert. Auf diese Art und Weise wird ein Siliziumoxidfilm mit einer linearen Form einschließlich von durch durchbrochene Linien in Fig. 24 angedeuteten Abschnitten in jeder Reihe bzw. Zeile über Bereichen erzeugt, in welchen die Gateelektroden von Speicherzellentransistoren in derselben Reihe jeweils zu erzeugen sind. Die vorstehend diskutierten Schritte entsprechen denjenigen bis hin zu und einschließlich dem in Fig. 6 in dem Verfahren gemäß dem ersten Ausführungsbeispiel gezeigten Schritt.
Sodann werden die Abschnitte der durch die durchbrochenen Linien in Fig. 24 angedeuteten Siliziumoxidfilme durch einen fotolithographischen Prozeß unter Verwendung einer zweiten Fotomaske und eines anisotropischen Ätzprozesses entfernt. Die vorstehend diskutierten Schritte entsprechen denjenigen bis hin zu und einschließlich dem in Fig. 12 gezeigten Schritt in dem Verfahren gemäß dem ersten Ausführungsbeispiel.
Unter Verwendung der verbleibenden Siliziumoxidfilme als Hartmaske wird der Polysiliziumfilm geätzt, um die Gateelektroden der Vielzahl von Speicherzellentransistoren zu erzeugen. Die vorstehend diskutierten Schritte entsprechen denjenigen bis hin zu und einschließlich dem in Fig. 13 gezeigten Schritt in dem Verfahren gemäß dem ersten Ausführungsbeispiel.
Bei dem vorstehend beschriebenen Verfahren zum Herstellen einer Halbleitereinrichtung gemäß dem fünften Ausführungsbeispiel wird das Verfahren zum Herstellen der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel und dem zweiten Ausführungsbeispiel auf die Erzeugung der Gateelektroden der jeweiligen Speicherzellentransistoren in dem Speicherzellenfeld angewandt. Dies erlaubt es, den Abstand zwischen den Gateelektroden von in einer Reihenrichtung zueinander benachbart angeordneten Speicherzellentransistoren auf die minimale Linienbreite festzulegen, wodurch eine Größenverringerung des Speicherzellenfelds erreicht wird.
Das Verfahren gemäß dem fünften Ausführungsbeispiel ist nicht nur auf das Speicherzellenfeld der Art, in dem sich die Gateelektroden wie in Fig. 24 gezeigt in der Reihenrichtung erstrecken, sondern auch auf ein Speicherzellenfeld der Art, in dem sich die Gateelektroden wie in Fig. 25 gezeigt in einer Spaltenrichtung erstrecken, anwendbar.

Sechstes Ausführungsbeispiel

Ein sechstes Ausführungsbeispiel des Verfahrens ist eine Anwendung des Verfahrens zum Herstellen der Halbleitereinrichtung gemäß dem ersten und dem zweiten Ausführungsbeispiel auf die Erzeugung der Gateelektroden jeweiliger Transistoren in einem Makrozellbereich eines Halbleiterchips. Fig. 26 ist eine ebene Aufsicht, die eine Layoutkonfiguration eines Makrozellbereichs gemäß dem sechsten Ausführungsbeispiel zeigt. In dem Makrozellbereich sind eine Vielzahl von CMOS-Transistoren in jedem Makrozellblock (auch in Kurzform einfach als "Zellblock" bezeichnet) ausgebildet.
Zunächst werden ein Gateisolationsfilm und ein Polysiliziumfilm in der genannten Reihenfolge vollständig auf einem Siliziumsubstrat erzeugt, und wird dann ein Siliziumoxidfilm vollständig auf dem Polysiliziumfilm erzeugt. Sodann wird der Siliziumoxidfilm durch einen fotolithographischen Prozeß unter Verwendung einer ersten Fotomaske und eines anisotropischen Trockenätzprozesses strukturiert. Auf diese Art und Weise wird ein Siliziumoxidfilm mit einer linearen Form einschließlich von durch durchbrochene Linien in Fig. 26 angedeuteten Abschnitten in jeder Spalte über Bereichen erzeugt, in welchen die Gateelektroden von in der vertikalen Richtung von Fig. 26 angeordneten Transistoren jeweils zu erzeugen sind. Die vorstehend diskutierten Schritte entsprechen denjenigen bis hin zu und einschließlich dem in Fig. 6 gezeigten Schritt in dem Verfahren gemäß dem ersten Ausführungsbeispiel.
Sodann werden die Abschnitte der durch die durchbrochenen Linien in Fig. 26 angedeuteten Siliziumoxidfilme durch einen fotolithographischen Prozeß unter Verwendung einer zweiten Fotomaske und eines anisotropischen Trockenätzprozesses entfernt. Die vorstehend diskutierten Schritte entsprechen denjenigen bis hin zu und einschließlich dem in Fig. 12 gezeigten Schritt in dem Verfahren gemäß dem ersten Ausführungsbeispiel.
Unter Verwendung der verbleibenden Siliziumoxidfilme als Hartmaske wird der Polysiliziumfilm geätzt, um die Gateelektroden der Vielzahl von Speicherzellentransistoren zu erzeugen. Die vorstehend diskutierten Schritte entsprechen denjenigen bis hin zu und einschließlich dem in Fig. 13 gezeigten Schritt in dem Verfahren gemäß dem ersten Ausführungsbeispiel.
Bei dem vorstehend beschriebenen Verfahren zum Herstellen Einrichtung Halbleitereinrichtung gemäß dem sechsten Ausführungsbeispiel wird das Verfahren zum Herstellen der Halbleitereinrichtung gemäß dem ersten Ausführungsbeispiel und dem zweiten Ausführungsbeispiel auf die Erzeugung der Gateelektroden der jeweiligen Transistoren in dem Makrozellbereich angewandt. Dies erlaubt es, den Abstand zwischen den Gateelektroden von Transistoren, die in verschiedenen Zellblöcken enthalten und zueinander benachbart sind, auf die minimale Linienbreite festzulegen, wodurch eine Größenverringerung des Makrozellbereichs erreicht wird.
Die vorstehend beschrieben wurde, wird ein Verfahren zum Herstellen einer Halbleitereinrichtung bereitgestellt, welches in der Lage ist, eine Gatestruktur mit entwurfsgemäßen Abmessungen zu erzeugen. Ein Siliziumoxidfilm 4, ein Polysiliziumfilm 5 und ein Siliziumoxidfilm 6 werden in der genannten Reihenfolge auf einem Siliziumsubstrat 1 erzeugt. Dann wird der Siliziumoxidfilm 6 strukturiert, um Siliziumoxidfilme 14a, 14b zu erzeugen. Sodann wird ein Fotoresistlack 15 aufgebracht und dann unter Verwendung einer Fotomaske 18 zum Definieren der Enden von Gatestrukturen 25i-25k in Blickrichtung der Gatebreite belichtet. Sodann wird der Fotoresistlack 15 entwickelt, um Öffnungen 21s-21u zu erzeugen. Unter Verwendung des Fotoresistlacks 15 als Ätzmaske werden in den Öffnungen 21s-21u freiliegende Abschnitte der Siliziumoxidfilme 14a, 14b weggeätzt.

Claims

1. Verfahren zum Herstellen einer Halbleitereinrichtung, gekennzeichnet durch die Schritte:

a) Vorbereiten eines Halbleitersubstrats (1);

b) Erzeugen eines ersten Films (5) auf dem Halbleitersubstrat, wobei der erste Film elektrisch leitfähig ist;

c) Erzeugen eines zweiten Films (6) auf dem ersten Film;

d) Erzeugen eines ersten Fotoresistlacks (7) auf dem zweiten Film;

e) Aussetzen des ersten Fotoresistlacks an Licht unter Verwendung einer ersten Fotomaske (10) mit einer ersten Struktur;

f) Entwickeln des in Schritt (e) belichteten ersten Fotoresistlacks;

g) Strukturieren des zweiten Films unter Verwendung des in Schritt (f) entwickelten ersten Fotoresistlacks, um einen dritten Film (14b) über einem Bereich zu erzeugen, in welchem eine Gateelektrode (25k) zu erzeugen ist, wobei der dritte Film breiter als die Gatebreite der Gateelektrode ist;

h) Erzeugen eines zweiten Fotoresistlacks (15) auf dem ersten Film, um den dritten Film abzudecken, wobei der Schritt (h) nach dem Schritt (g) ausgeführt wird;

i) Aussetzen des zweiten Fotoresistlacks an Licht unter Verwendung einer zweiten Fotomaske (18) mit einer zweiten Struktur, die in Richtung der Gatebreite gesehen ein Ende der Gateelektrode definiert;

j) Entwickeln des in Schritt (i) belichteten zweiten Fotoresistlacks;

k) Strukturieren des dritten Films unter Verwendung des in Schritt (j) entwickelten zweiten Fotoresistlacks, um einen vierten Film (22k) zu erzeugen; und

l) Ätzen des ersten Films unter Verwendung des vierten Films als Ätzmaske, um die Gateelektrode zu erzeugen.

2. Verfahren zum Herstellen einer Halbleitereinrichtung, gekennzeichnet durch die Schritte:

a) Vorbereiten eines Halbleitersubstrats (1);

c) Erzeugen eines zweiten Films (6) auf dem ersten Film;

d) Erzeugen eines ersten Fotoresistlacks (7) auf dem zweiten Film;

e) Aussetzen des ersten Fotoresistlacks an Licht unter Verwendung einer ersten Fotomaske (8) mit einer ersten Struktur;

f) Entwickeln des in Schritt (e) belichteten ersten Fotoresistlacks;

g) Strukturieren des zweiten Films unter Verwendung des in Schritt (f) entwickelten ersten Fotoresistlacks, um einen dritten Film (14a) zu erzeugen, der sich kontinuierlich von über einem Bereich, in welchem eine erste Gateelektrode (22i) zu erzeugen ist, bis über einen Bereich, in welchem eine zweite Gateelektrode (22j) zu erzeugen ist, erstreckt, wobei die erste Gateelektrode und die zweite Gateelektrode in Richtung der Gatebreite benachbart zueinander angeordnet sind;

i) Aussetzen des zweiten Fotoresistlacks an Licht unter Verwendung einer zweiten Fotomaske (18) mit einer zweiten Struktur, die ein Ende der ersten Gateelektrode definiert, welches näher an der zweiten Gateelektrode liegt, und ein Ende der zweiten Gateelektrode definiert, welches näher an der ersten Gateelektrode liegt;

j) Entwickeln des in Schritt (i) belichteten zweiten Fotoresistlacks;

k) Strukturieren des dritten Films unter Verwendung des in Schritt (j) entwickelten zweiten Fotoresistlacks, um einen vierten Film (22i, 22j) zu erzeugen; und

l) Ätzen des ersten Films unter Verwendung des vierten Films als Ätzmaske, um die erste und die zweite Gateelektrode zu erzeugen.

3. Verfahren zum Herstellen einer Halbleitereinrichtung mit einer elektrisch leitfähigen Struktur, gekennzeichnet durch die Schritte:

a) Erzeugen eines elektrisch leitfähigen ersten Films (5)

b) Erzeugen eines zweiten Films (6) auf dem ersten Film;

c) Erzeugen eines ersten Fotoresistlacks (7) auf dem zweiten Film;

d) Aussetzen des ersten Fotoresistlacks an Licht über eine erste Fotomaske (10)

e) Entwickeln des ersten Fotoresistlacks nach der Belichtung;

f) Strukturieren des zweiten Films unter Verwendung des entwickelten ersten Fotoresistlacks, um einen dritten Film (14b) zu erzeugen

g) Erzeugen eines zweiten Fotoresistlacks (15) auf dem ersten Film, um den dritten Film abzudecken;

h) Aussetzen des zweiten Fotoresistlacks an Licht über eine zweite Fotomaske;

i) Entwickeln des zweiten Fotoresistlacks nach der Belichtung;

j) Strukturieren des dritten Films unter Verwendung des entwickelten zweiten Fotoresistlacks, um einen vierten Film (22k) zu erzeugen, wobei der Schritt des Strukturierens des dritten Films den Schritt des Ätzens des dritten Films umfaßt, um zumindest einen Endabschnitt des dritten Films zu entfernen; und

k) Ätzen des ersten Films unter Verwendung des vierten Films als Ätzmaske, um die leitfähige Struktur zu erzeugen.

4. Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch den Schritt des

a) Dünnermachens des dritten Films durch Ätzen, wobei der Schritt (m) nach dem Schritt (g) ausgeführt wird.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Schritt (m) vor dem Schritt (k) ausgeführt wird.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Verfahren auf die Erzeugung von Gateelektroden von jeweiligen, einen SRAM-Speicher bildenden Transistoren angewandt wird.

7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Verfahren auf die Erzeugung von Gateelektroden von jeweiligen Speicherzellentransistoren in einem Speicherzellenfeld angewandt wird.

8. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Verfahren auf die Erzeugung von Gateelektroden von jeweiligen Transistoren in einem Makrozellbereich angewandt wird.