DE4238404B4

DE4238404B4 - Verfahren zur Herstellung einer Halbleiterspeichervorrichtung

Info

Publication number: DE4238404B4
Application number: DE4238404A
Authority: DE
Inventors: Seong Jin Jang; Hee Gook Lee; Young Kwon Jun; Kwang Hyun Yun
Original assignee: Goldstar Electron Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1991-11-15
Filing date: 1992-11-13
Publication date: 2006-01-19
Anticipated expiration: 2012-11-14
Also published as: JP3359945B2; US5336630A; TW221720B; JPH05267611A; DE4238404A1

Abstract

Verfahren zur Herstellung einer Halbleiterspeichervorrichtung, das die folgenden Schritte aufweist:
Ausbilden mindestens zweier Störstellenzonen (13) auf einem mit einem Feldoxidfilm (12) versehenen Halbleitersubstrat (81), eines Gates (14), eines Gateisolierfilms (15) und von Gate-Seitenwand-Abstandsstücken, um einen Transistor auszubilden;
Ausbilden einer Bitleitung (16), eines Bitleitungsisolierfilms (17) und von Bitleitungs-Seitenwandabstandsstücken über einer Bitleitungskontaktzone;
Abscheiden eines Polysiliziumfilms (82) über der gesamten sich ergebenden freigelegten Oberfläche des Halbleitersubstrats (81);
Aufbringen eines Fotoresists (85) über dem Polysiliziumfilm (82);
Fotobelichten des Fotoresists (85) und Entwickeln des Fotoresists (85), um ein Fotoresistmuster auszubilden;
Strukturierung des Polysiliziumfilms (82) unter Verwendung des strukturierten Fotoresists (85) als Maske, um einen Speicherknoten auszubilden;
Entfernen des Fotoresists (85);
Ausbilden eines dielektrischen Films über der gesamten freigelegten Oberfläche des Speicherknotens, und
Ausbilden des Plattenknotens über dem dielektrischen Film,
gekennzeichnet durch
Fotobelichten des Halbleitersubstrats (81) durch Primärfotobelichten des Halbleitersubstrats unter der Bedingung, daß eine...

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterspeichervorrichtung, nach dem Oberbegriff des Anspruchs 1 wodurch der Flächeninhalt des Speicherknotens bzw. des Speicherkreuzungspunktes und damit die Zellenkapazität erhöht werden kann.
Beschreibung des Stands der Technik
Die Entwicklung von Herstellungstechniken für Halbleitervorrichtungen förderte die Entwicklung von dynamischen Speichern mit wahlfreiem Zugriff (DRAMs) mit hoher Kapazität. In dieser Hinsicht nimmt die durch eine Speicherzelle eingenommene Fläche in einer Halbleitervorrichtung tendenziell unweigerlich ab.
Allgemein weist eine DRAM-Vorrichtung Speicherzellen auf, die jeweils einen Metall-Oxid-Halbleiter-Kondensator und einen Metall-Oxid-Halbleiter-(MOS)-Übertragungstransistor umfassen. Der Signalpegel beim Lesen von in den Speicherzellen gespeicherten Informationen hängt von der in den MOS-Kondensatoren angesammelten Ladung ab. Daraus ergibt sich, daß die wirksame Kondensatorfläche nicht stark vermindert werden kann, wenn die Forderung berücksichtigt wird, daß die durch die Speicherzellen besetzte Fläche zum Erreichen einer hohen Kapazität von DRAM-Zellen verringert werden sollte.
Ein bedeutsames Problem, auf das man bei der Erhöhung der Kapazität von DRAM-Zellen stößt, liegt darin, wie die Kapazität der Speicherzellen unter der Bedingung erhöht werden kann, daß die durch diese besetzte Fläche minimiert wird.
Als ein Verfahren zur Erhöhtung der Kapazität von Speicherzellen ohne Erhöhung der durch diese besetzten Fläche sind ein Verfahren bekannt, um eine Kondensatorisolierschicht sehr dünn zu machen, ein Verfahren zur Erhöhung der Dielektrizitätskonstante der Kondensatorisolierschicht sowie ein Verfahren zur Erhöhung der Kondensatorfläche.
Unter den Verfahren zur Erhöhung der Kapazitätsfläche ist das Verfahren, das darin besteht, eine Kondensatorisolierschicht sehr dünn zu machen, durch die Zuverlässigkeit der hergestellten DRAM-Vorrichtung begrenzt. Zur Erhöhung der Dielektrizitätskonstante kann die Kondensatorisolierschicht aus Si3Nl anstelle von SiO2 hergestellt sein. Dieses Verfahren wirft jedoch ebenfalls Probleme mit der Zuverlässigkeit der DRRM-Vorrichtung auf.
Dementsprechend sind auch eine gestapelte und eine vergrabene Kondensatorstruktur als Verfahren vorgeschlagen worden, um die Zellenkapazität ohne Erhöhung der durch die Speicherzellen besetzten Fläche zu erhöhen.

1A bis 1D sind Schnittansichten zur Veranschaulichung eines Verfahrens zur Herstellung einer DRAM-Vorrichtung mit einer herkömmlichen Struktur, bei welcher ein Speicherknoten gegenüberliegende Seitenwände zur Erhöhung der Zellenkapazität aufweist. Grundsätzlich weist das Verfahren die Schritte des Ausbildens eines MOS-Transistors, des Ausbildens einer Bitleitung über einem Bitleitungskontakt und des Ausbildens eines gestapelten Transistors auf. Ein solches Verfahren ist bei IBM TDB, Vol. 33, No. 2, 1990, Seiten 245-247 beschrieben.

Nach dem Verfahren werden zunächst auf einem Siliziumsubstrat 11, das einen Feldoxidfilm 12 zum Isolieren von Elementen voneinander aufweist, eine Störstellenzone 13 mit einem Leitfähigkeitstyp, der dem des Siliziumsubstrats 11 entgegengesetzt ist, ein Gate 14 sowie ein Gateisolierfilm 15 in dieser Reihenfolge ausgebildet, um einen MOS-Transistor zu bilden, wie er in 1A gezeigt ist.

Daraufhin wird ein Bitleitungskontakt ausgebildet, indem ein Abschnitt des Gateisolierfilms 15 entfernt wird, der einer Zone entspricht, an der eine Bitleitung ausgebildet wird. Über dem Bitleitungskontakt werden eine Bitleitung 16 und ein Bitleitungsisolierfilm 17 ausgebildet.

Als Schritt zur Ausbildung eines Kondensators wird ein Polysiliziumfilm selektiv nur über dem Kondensatorkontakt abgeschieden, so daß ein Polysiliziumstopfen 18 ausgebildet wird.

Über der gesamten sich ergebenden, freigelegten Oberfläche werden nach der Ausbildung des Stopfens 18 ein Nitridfilm 19 und ein Oxidfilm 20 in dieser Reihenfolge aufgebracht. Danach wird ein Fotoresist 21 aufgebracht. Das Fotoresist 21 wird dann einer Strukturierung unterworfen, um eine säulenbildende Struktur auszubilden.

Mittels des Fotoresistmusters als Maske werden nacheinander der Oxidfilm 20 und der Nitridfilm 19 geätzt, um Säulen zu bilden, wie dies in 1B gezeigt ist. Dann wird das Fotoresistmuster entfernt. Der Nitridfilm 19 sollte für das Ätzen im Vergleich zu dem Oxidfilm 20 eine hohe Ätzselektivität aufweisen.

Über der gesamten sich ergebenden, freigelegten Fäche wird dann ein Polysiliziumfilm 22 für einen Speicherknoten abgeschieden, wie dies in 1C gezeigt ist. Der Polysiliziumfilm 22 wird einer Beruhigungsbehandlung unterworfen, wobei ein Oxidfilm oder ein Silizium-auf-Glas-(SOG)-Film verwendet werden. Danach wird der Polysiliziumfilm 22 zurückgeätzt, so daß sein über dem Oxidfilm 20 angeordneter Abschnitt entfernt wird. Als ein Ergebnis sind benachbarte Elemente voneinander isoliert.

Der über dem Oxidfilm 20 angeordnete Nitridfilm 19 wird dann entfernt, wie dies in 1D gezeigt ist. Ein dielektrischer Film wird über dem Polysiliziumfilm 22 ausgebildet ist, was hier jedoch nicht gezeigt ist. Schließlich wird die Ausbildung eines Plattenknotens auf dem dielektrischen Film durchgeführt. Auf diese Weise ist ein Kondensator hergestellt.

Dieses herkömmliche Verfahren, bei dem der Speicherknoten mit einer Seiterwandstruktur ausgebildet wird, um die Zellenkapazität zu erhöhen, beinhaltet jedoch die Beruhigungsbehandlung für den Nitridfilm, was zu Schwierigkeiten bei der Durchführung des Verfahrens führt. Darüberhinaus erfordert die selektive Abscheidung eines Polysiliziumfilms zum Ausbilden des Stopfens nur an dem Kondensatorkontakt eine komplizierte Technik und eine teuere Ausstattung.

Das herkömmliche Verfahren ist auch schwer für die Massenfertigung einzusetzen, da der Nitridfilm eine hohe Ätzselektivität über dem Oxidfilm erfordert und die Säulen so geformt sein sollten, daß sie senkrecht zu dem Substrat liegen.

Ferner ist aus IBM TDB, Vol. 34, no. 4 A, 1991, Seiten 433 bis 434 bekannt, das Fotoresist 21 mittels einer Laserbehandlung zu strukturieren. Es werden zwei kohärente Laserstrahlen benutzt, die miteinander interferieren und auf dem Fotoresist eine entsprechende Struktur erzeugen. Es lassen sich dadurch X-Y-Gitter von sich überschneidenden Linien auf dem Fotoresist 21 erzeugen. Mittels des Fotoresistmusters als Maske wird dann die Polysiliziumschicht geätzt, so daß sich säulenhafte Oberflächen ergeben, die mit einer Kondensator-Isolierschicht bedeckt werden, um anschließend den gegenüberliegenden Speicherknoten auszubilden.

ZUSAMMENFASSUNG DER ERFINDUNG

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Halbleiterspeichervorrichtung anzugeben, bei welcher ein Speicherknoten mit stark erhöhter Zellenkapazität erzeugt wird, ohne daß aufwendige Belichtungsverfahren mittels Laser oder dergleichen notwendig sind.

Die Erfindung löst die ihr zugrunde liegende Aufgabe durch die kennzeichnenden Merkmale des unabhängigen Patentanspruchs 1.

Vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Die vorliegende Erfindung sieht vor, ein Verfahren zur Herstellung einer Halbleiterspeichervorrichtung anzugeben, das die folgenden Schritte aufweist:
Ausbilden mindestens zweier Störstellenzonen (13) auf einem mit einem Feldoxidfilm (12) versehenen Halbleitersubstrat (81), eines Gates (14), eines Gateisolierfilms (15) und von Gate-Seitenwand-Abstandsstücken, um einen Transistor auszubilden;
Ausbilden einer Bitleitung (16), eines Bitleitungsisolierfilms (17) und von Bitleitungs-Seitenwandabstandsstücken über einer Bitleitungskontaktzone;
Abscheiden eines Polysiliziumfilms (82) über der gesamten sich ergebenden freigelegten Oberfläche des Halbleitersubstrats (81);
Aufbringen eines Fotoresists (85) über dem Polysiliziumfilm (82);
Fotobelichten des Fotoresists (85) und Entwickeln des Fotoresists (85), um ein Fotoresistmuster auszubilden;
Strukturierung des Polysiliziumfilms (82) unter Verwendung des strukturierten Fotoresists (85) als Maske, um einen Speicherknoten auszubilden;
Entfernen des Fotoresists (85);
Ausbilden eines dielektrischen Films über der gesamten freigelegten Oberfläche des Speicherknotens, und
Ausbilden des Plattenknotens über dem dielektrischen Film, wobei
Fotobelichten des Halbleitersubstrats (81) durch Primärfotobelichten des Halbleitersubstrats unter der Bedingung, daß eine Glasmaske (83) mit einer Vielzahl von Phasenschiebern (84) an einer in einer vorbestimmten Entfernung von dem Halbleitersubstrat beabstandeten Position fixiert ist, Sekundärfotobelichten des Halbleitersubstrats unter der Bedingung des Drehens des Halbleitersubstrats um etwa 90° an der gleichen Position wie bei dem Schritten der primären Fotobelichtung des Halbleitersubstrats oder des Drehens der Glasmaske (83) mit der Vielzahl von Phasenschiebern (84) um etwa 90°, woraus eine Fotoresist-Struktur resultiert, wodurch der Polysiliziumfilm (82) strukturiert wird, um einen Speicherknoten mit einer Vielzahl von Säulen auszubilden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Weitere Gesichtspunkte ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen; darin zeigen:

1A bis 1D Schnittansichten zur Veranschaulichung eines Verfahrens zur Herstellung einer DRAM-Vorrichtung mit einer herkömmlichen Struktur, bei welcher ein Speicherknoten gegenüberliegende Seitenwände aufweist; und

2A bis 2H Schnittansichten zur Veranschaulichung eines Verfahrens zur Herstellung einer Halbleiterspeichervorrichtung nach einer bevorzugten Ausführungsform der vorliegenden Erfindung.

GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Unter Bezug auf 2A bis 2H ist ein Verfahren zur Herstellung einer Halbleiterspeichervorrichtung nach einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulicht.

Das Verfahren der vorliegenden Erfindung ist ein Verfahren zum Erhöhen der Zellenkapazität, indem ein Polysiliziumfilm in doppelter Fotobelichtung strukturiert wird, wobei eine Maske mit einer Vielzahl von gleichmäßig angeordneten, rechteckigen Phasenschiebern verwendet wird, wodurch ein Speicherknoten ausgebildet wird, der eine Vielzahl von Säulen aufweist, die unabhängig oder sich schneidend planar angeordnet sind.

2A zeigt einen Zustand, in dem über einem Halbleitersubstrat ein Transistor, eine Bitleitung, ein Beruhigungsisolierfilm und ein Polysiliziumfilm für einen Speicherknoten in dieser Reihenfolge ausgebildet werden.

In 2A bezeichnet die Bezugsziffer 81 ein Halbleitersubstrat, auf dem durch Verfahren, die den in 1A bis 1D gezeigten ähnlich sind, ein Transistor, eine Bitleitung und ein Beruhigungsisolierfilm ausgebildet sind. Dagegen bezeichnet die Bezugsziffer 82 einen Speicherknotenpolysiliziumfilm, der über dem beruhigten Halbleitersubstrat 81 abgeschieden ist, das mit dem Transistor und der Bitleitung versehen ist.

2B veranschaulicht einen Schritt zur Herstellung einer Glasmaske mit Phasenschiebern. Die mit der Bezugsziffer 83 bezeichnete Glasmaske weist ein Vielzahl von gleichmäßig beabstandeten Phasenschiebern (Maskenelementen) 84 auf, die in einer Richtung angeordnet sind.

2C zeigt einen Schritt zur Primärfotobelichtung des mit dem Speicherknotenpolysiliziumfilm 82 versehenen Halbleitersubstrats 81. Die Primärfotobelichtung des Halbleitersubstrats 81 wird mittels der Verwendung einer Fotobelichtungsvorrichtung, die eine Kondensorlinse 86 und eine Reduktionslinse umfaßt, unter der Bedingung durchgeführt, daß die Glasmaske 83 um eine vorbestimmte Entfernung von dem Halbleitersubstrat 81 beabstandet ist.

In 2C bezeichnet die Bezugsziffer 85 ein Fotoresist, das über dem Speicherknotenpolysiliziumfilm 82 abgeschieden ist.

2D zeigt einen Schritt zur Sekundärfotobelichtung des Halbleitersubstrats 81 unter der gleichen Fotobelichtungsbedingung wie der primären. Obwohl sie unter der gleichen Fotobelichtungsbedingung durchgeführt wird, unterscheidet sich die Sekundärfotobelichtung des Halbleitersubstrats 81 von der Primärfotobelichtung dadurch, daß sie unter der Bedingung erreicht wird, daß entweder die Glasmaske 83 oder das Halbleitersubstrat 81 fixiert werden, während die/der andere jeweils um einen Winkel von 90° gedreht werden, oder umgekehrt.

D.h., die Sekundärfotobelichtung wird dadurch erreicht, daß der Halbleiter 81 und die Glasmaske 83, die um eine vorbestimmte Entfernung voneinander beabstandet sind, um 90° gedreht werden, ohne den jeweils anderen zu verschieben.

Dementsprechend liefert die doppelte Fotobelichtung unter Verwendung der Glasmaske mit einer Vielzahl von rechteckigen Phasenschiebern tatsächlich die gleiche Wirkung wie im Falle der Verwendung einer Schachbrettmaske.

2E und 2F veranschaulichen einen Schritt zum Entwickeln des Fotoresists nach der doppelten Fotobelichtung. Während das Fotoresist 85 nach der doppelten Fotobelichtung entwickelt wird, wird es so strukturiert, daß es eine Vielzahl von Vorsprüngen aufweist. Ist das Fotoresist 85 ein positives Fotoresist, dann sind die Vorsprünge so ausgebildet, daß sie gleichmäßig voneinander getrennt sind, wie dies in 2E gezeigt ist. Ist das Fotoresist 85 dagegen ein negatives Fotoresist, dann sind die Vorsprünge so ausgebildet, daß sie einander schneiden, wie dies in 2F gezeigt ist.

2G und 2H veranschaulichen einen Schritt zum Strukturieren des über dem beruhigten Halbleitersubstrat 81 ausgebildeten Polysiliziumfilms 82 durch die Verwendung des wie in 2E und 2F ausgebildeten Fotoresistmusters, so daß ein Speicherknoten ausgebildet wird.

Bei Strukturierung des Polysiliziumfilms 82 nach dem anisotropen Trockenätzverfahren unter Verwendung des in 2E gezeigten, positiven Fotoresists als Maske ist ein Speicherknoten mit einer Vielzahl von gleichmäßig beabstandeten Säulen unabhängig planar angeordnet, wie dies in 2G gezeigt ist. Wird der Polysiliziumfilm 82 dagegen nach dem anisotropen Trockenätzverfahren unter Verwendung des in 2F gezeigten Fotoresists als Maske strukturiert, dann ist ein Speicherknoten mit einer Vielzahl von Säulen sich schneidend planar angeordnet, wie dies in 2H gezeigt ist.

Obwohl dies nicht gezeigt ist, wird ein dielektrischer Film über der gesamten, freigelegten Oberfläche des Speicherknotens mit der in 2G oder 2H gezeigten Struktur ausgebildet, der auf dem Halbleitersubstrat 81 geformt ist. Schließlich wird die Ausbildung eines Plattenknotens auf dem dielektrischen Film durchgeführt. Auf diese Weise ist ein Kondensator hergestellt.

So ist es möglich, den Flächeninhalt des Speicherknotens stark zu erhöhen, indem die geätzte Tiefe des über dem Halbleitersubstrat 81 abgeschiedenen Polysiliziumfilms 82 eingestellt wird.

D.h., wenn die geätzte Tiefe des über dem Halbleitersubstrat 81 abgeschiedenen Speicherknotenpolysiliziumfilms 82 h und der Mindestraum zwischen benachbarten Säulen r ist, dann lassen sich der Flächeninhalt S₁ des Speicherknotens mit unabhängigen Säulen und der Flächeninhalt S₂ des Speicherknotens mit sich schneidenden Säulen durch die folgende Gleichung ausgedrücken S1 = S2 = 2r2 + 4rh (1)

Dementsprechend läßt sich das Verhältnis des Flächeninhalts des Speicherknotens mit den Säulen nach der vorliegenden Erfindung zu dem Flächeninhalt des herkömmlichen Speicherknotens mit einer planaren Oberfläche durch die folgende Gleichung ausdrücken:

Ist demnach die geätzte Tiefe h beträchtlich höher als der Mindestraum r, dann ist es möglich, die Oberfläche des Speicherknotens stark zu erhöhen, wie aus Gleichung 2 zu entnehmen ist.

Wie sich aus der obigen Beschreibung ergibt, ermöglicht die vorliegende Erfindung eine starke Erhöhung des Flächeninhalts des Speicherknotens und damit der Zellenkapazität. Das Verfahren zum Ausbilden eines Speicherknotens ist ebenfalls vereinfacht, indem es unter Verwendung einer Elektronenstrahlmaske und einer Speicherknotenmaske durchgeführt wird. Insbesondere wird das Fotoresist in direkter Elektronenstrahlbelichtung strukturiert, wodurch die genaue Abgrenzung und Kontrolle der Säulen des Speicherknotens ermöglicht wird.

Claims

Verfahren zur Herstellung einer Halbleiterspeichervorrichtung, das die folgenden Schritte aufweist: Ausbilden mindestens zweier Störstellenzonen (13) auf einem mit einem Feldoxidfilm (12) versehenen Halbleitersubstrat (81), eines Gates (14), eines Gateisolierfilms (15) und von Gate-Seitenwand-Abstandsstücken, um einen Transistor auszubilden; Ausbilden einer Bitleitung (16), eines Bitleitungsisolierfilms (17) und von Bitleitungs-Seitenwandabstandsstücken über einer Bitleitungskontaktzone; Abscheiden eines Polysiliziumfilms (82) über der gesamten sich ergebenden freigelegten Oberfläche des Halbleitersubstrats (81); Aufbringen eines Fotoresists (85) über dem Polysiliziumfilm (82); Fotobelichten des Fotoresists (85) und Entwickeln des Fotoresists (85), um ein Fotoresistmuster auszubilden; Strukturierung des Polysiliziumfilms (82) unter Verwendung des strukturierten Fotoresists (85) als Maske, um einen Speicherknoten auszubilden; Entfernen des Fotoresists (85); Ausbilden eines dielektrischen Films über der gesamten freigelegten Oberfläche des Speicherknotens, und Ausbilden des Plattenknotens über dem dielektrischen Film, gekennzeichnet durch Fotobelichten des Halbleitersubstrats (81) durch Primärfotobelichten des Halbleitersubstrats unter der Bedingung, daß eine Glasmaske (83) mit einer Vielzahl von Phasenschiebern (84) an einer in einer vorbestimmten Entfernung von dem Halbleitersubstrat beabstandeten Position fixiert ist, Sekundärfotobelichten des Halbleitersubstrats unter der Bedingung des Drehens des Halbleitersubstrats um etwa 90° an der gleichen Position wie bei den Schritten der Primärfotobelichtung des Halbleitersubstrats oder des Drehens der Glasmaske (83) mit der Vielzahl von Phasenschiebern (84) um etwa 90°, woraus eine Fotoresist-Struktur resultiert, wodurch der Polysiliziumfilm (82) strukturiert wird, um einen Speicherknoten mit einer Vielzahl von Säulen auszubilden.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Polysiliziumfilm (82) eine Dicke von 500 nm (5000 Å) bis 600 nm (6000 Å) hat.
Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Phasenschieber (84) eine rechteckige Form aufweisen und auf der Glasmaske (83) in einer Richtung und gleichmäßig voneinander beabstandet angeordnet sind.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Fotoresist (85) entweder ein positives Fotoresist oder ein negatives Fotoresist umfaßt.
Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß für den Fall, daß das Fotoresist (85) ein positives Fotoresist umfaßt, die Säulen des Speicherknotens unabhängig und gleichmäßig voneinander beabstandet planar angeordnet sind.
Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß für den Fall, daß das Fotoresist (85) ein negatives Fotoresist umfaßt, die Säulen des Speicherknotens sich schneidend planar angeordnet sind.