DE112014001430T5

DE112014001430T5 - Herstellungsverfahren für Halbleitervorrichtung

Info

Publication number: DE112014001430T5
Application number: DE112014001430.3T
Authority: DE
Inventors: Katsumi Koge
Original assignee: PS4 Luxco SARL
Current assignee: Longitude Semiconductor SARL
Priority date: 2013-03-15
Filing date: 2014-03-13
Publication date: 2015-12-24
Also published as: WO2014142253A1; KR20150131145A; US20160027783A1; TW201507005A

Abstract

[Problem] Bilden einer leitfähigen Schicht auf der Seitenoberfläche eines Lochs mit einem großen Aspektverhältnis. [Lösung] Ein Herstellungsverfahren von Halbleitervorrichtungen, wodurch ein Stoppfilm (780) und ein BPSG-Film (790A) aufeinanderfolgend gebildet werden, eine laminierte Zylinderätzmaske (850) auf dem BPSG-Film (790A) gebildet wird, Öffnungen mit einem vorgeschriebenen Muster in der laminierten Zylinderätzmaske (850) gebildet werden, dann unter Verwendung derselben als Maske, ein Zylinderloch (810) gebildet wird, das von dem BPSG-Film (790A) in Richtung der Dicke bis zum Stoppfilm (780) hindurchreicht. Danach wird eine leitfähige Schicht gebildet, die benachbart zu den Seitenoberflächen des BPSG-Films (790A), des Stoppfilms (780) und einem Polsiliciumfilm (851) ist, der Teil der laminierten Zylinderätzmaske (850) ist, dann werden der Polysiliciumfilm (851) und der BPSG-Film (790A) entfernt. Als ein Ergebnis der vorliegenden Erfindung wird die Maskenschicht, die zum Strukturieren verwendet wird, so wie sie ist, als eine Seitenwand für die leitfähige Schicht eingesetzt, wodurch ermöglicht wird, dass das Aspektverhältnis reduziert wird.

Description

Fachgebiet
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung und insbesondere ein Verfahren, in dem Löcher mit einem großen Aspektverhältnis in einer Isolationsschicht gebildet werden, die ein Halbleitersubstrat bedeckt.
Stand der Technik
Da Halbleitervorrichtungen in den letzten Jahren aus immer mehr Komponenten bestehen, die in immer kleiner werdenden Gehäusen angeordnet werden, entstand ein Bedarf an einem Verfahren, in dem Löcher mit einem großen Aspektverhältnis in der Isolationsschicht, die das Halbleitersubstrat bedeckt, gebildet werden. Beispielsweise offenbart Patentdokument 1 ein Verfahren zur Herstellung eines repräsentativen Beispiels für eine Halbleiterspeichervorrichtung (eine dynamische Random Access Memory (DRAM) Vorrichtung), in der zylindrische Löcher zum Bilden von Zellenkondensatoren in einem Zylinderzwischenschichtfilm gebildet werden (siehe Patentdokument 1).
Da die Fläche, die für jeden Zellenkondensator zur Verfügung steht, in den letzten Jahren mit der zunehmenden Miniaturisierung und der ansteigenden Zahl der Komponenten, die in DRAM-Vorrichtungen integriert wird, immer kleiner wurde, muss der Zylinderzwischenschichtfilm mit einer größeren Filmdicke ausgebildet werden. Dies hat zur Folge, dass das Aspektverhältnis der zylindrischen Löcher, die in dem Zylinderzwischenschichtfilm gebildet sind, extrem groß wird, wodurch verschiedene Probleme im Verfahren zum Bilden dieser zylindrischen Löcher entstehen. Beispielsweise sind solche Vorrichtungen aufgrund von nicht ausreichendem Ätzen sowie Formdefekten wie Verbiegen anfällig für Materialentfernungsdefekte.
Dokument eines verwandten Gebiets
Patentdokument

Patentdokument 1: offengelegte japanische Patentanmeldungsveröffentlichung Nr. 2007-180493

ZUSAMMENFASSUNG DER ERFINDUNG
Probleme, die von der Erfindung zu lösen sind
Konventionelle Verfahren zum Verhindern solcher Defekte umfasst die Verwendung eines Zylinderzwischenschichtfilms aus mehreren Schichten, Hinzufügen eines Seitenwandfilms als Verbiegungsschutz, die Verwendung eines Ätzverfahrens aus mehreren Schritten und dergleichen. Jedoch umfasst jedes dieser konventionellen Verfahren eine erhöhte Anzahl von Schritten innerhalb des Herstellungsprozesses und gestaltet es schwierig, die Muster klein genug zu bilden, sodass ein Doppelstrukturieren von Mustern unter den Grenzen der lithografischen Auflösung erforderlich ist.
Mittel zum Lösen der Probleme
Ein Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: Bilden einer ersten Isolationsschicht und einer zweiten Isolationsschicht in dieser Reihenfolge; Bilden einer Maskenschicht auf der Oberseite der zweiten Isolationsschicht; Bilden von Öffnungen in einem vorgeschriebenen Muster in der Maskenschicht; Bilden von Löchern, die durch die zweite Isolationsschicht bis zur ersten Isolationsschicht reichen, in einer Richtung der Dicke davon unter Verwendung der Maskenschicht als eine Maske; Bilden von leitfähigen Schichten, die die Seitenoberflächen der Maskenschicht, der zweiten Isolationsschicht und der ersten Isolationsschicht berühren; und Entfernen der Maskenschicht und der zweiten Isolationsschicht.
Ein weiterer Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: Bilden einer ersten Isolationsschicht und einer zweiten Isolationsschicht in dieser Reihenfolge; Bilden einer ersten Stützschicht auf der Oberseite der zweiten Isolationsschicht; Bilden von Öffnungen in einem ersten Muster in der ersten Stützschicht, die Teile der zweiten Isolationsschicht freilegen; Bilden einer ersten Maskenschicht, die die erste Stützschicht und freiliegende Teile der zweiten Isolationsschicht bedeckt; Bilden von Öffnungen in der ersten Maskenschicht und in einem vorbestimmten Muster, die das erste Muster zumindest teilweise überlagern; Bilden von Löchern, die durch die erste Stützschicht und die zweite Isolationsschicht bis zur ersten Isolationsschicht hindurchreichen, in einer Richtung der Dicke davon unter Verwendung der ersten Maskenschicht als Maske; Bilden von leitfähigen Schichten, die Seitenoberflächen der ersten Maskenschicht, der ersten Stützschicht, der zweiten Isolationsschicht und der ersten Isolationsschicht berühren; und Entfernen der ersten Maskenschicht und der zweiten Isolationsschicht.
Noch ein weiterer Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: Bilden einer ersten Isolationsschicht und einer zweiten Isolationsschicht in dieser Reihenfolge; Bilden einer ersten Stützschicht auf der zweiten Isolationsschicht; Bilden von Öffnungen in einem ersten Muster in der ersten Stützschicht, die Teile der zweiten Isolationsschicht freilegen; Bilden einer ersten Maskenschicht, die die erste Stützschicht und freiliegende Teile der zweiten Isolationsschicht bedeckt; Bilden einer zweiten Stützschicht auf der Oberseite der ersten Maskenschicht; Bilden von Öffnungen in einem zweiten Muster in der zweiten Stützschicht, die Teile der ersten Maskenschicht freilegen; Bilden einer zweiten Maskenschicht, die die zweite Stützschicht und freiliegende Teile der ersten Maskenschicht bedeckt; Bilden von Öffnungen in einem vorgeschriebenen Muster, die das erste Muster und das zweite Muster zumindest teilweise überlagern und die durch die zweite Maskenschicht und die zweite Stützschicht bis zur ersten Maskenschicht in einer Richtung der Dicke davon hindurchreichen; Bilden von Löchern, die durch die erste Stützschicht und die zweite Isolationsschicht bis zur ersten Isolationsschicht in eine Richtung der Dicke davon hindurchreichen, unter Verwendung der zweiten Maskenschicht als Maske; Bilden von leitfähigen Schichten, die Seitenoberflächen der zweiten Stützschicht, der zweiten Maskenschicht, der ersten Stützschicht, der zweiten Isolationsschicht und der ersten Isolationsschicht berühren; und Entfernen der zweiten Maskenschicht und der ersten Maskenschicht und der zweiten Isolationsschicht.
Effekte der Erfindung
Die vorliegende Erfindung ermöglicht es, das Aspektverhältnis der Löcher unter Verwendung einer Maskenschicht und einer leitfähigen Schicht zum Strukturieren der ersten und zweiten Isolationsschicht, wie sie vorliegt, als eine Seitenwand, zu reduzieren. Dies reduziert nicht nur die Gesamtätzzeit, sondern verringert auch das Auftreten von Entfernungsdefekten und Verbiegen, wodurch es möglich wird, die Ausbeute zu erhöhen.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 ist eine Querschnittsansicht, die ein Verfahren zur Herstellung einer Halbleitervorrichtung nach Ausführung 1 der vorliegenden Erfindung zeigt.
1(a) zeigt die Halbleitervorrichtung vor dem Strukturieren, und 1(b) zeigt die Vorrichtung nach dem Strukturieren.
2 ist eine Querschnittsansicht, die einen Schritt des Verfahrens zur Herstellung einer Halbleitervorrichtung nach Ausführungsform 1 darstellt.
3 ist eine Querschnittsansicht, die einen Schritt des Verfahrens zur Herstellung einer Halbleitervorrichtung nach Ausführungsform 1 darstellt.
4 ist eine Querschnittsansicht, die einen Schritt des Verfahrens zur Herstellung einer Halbleitervorrichtung nach Ausführungsform 1 darstellt.
5 ist eine Querschnittsansicht, die einen Schritt des Verfahrens zur Herstellung einer Halbleitervorrichtung nach Ausführungsform 1 darstellt.
6 ist eine Querschnittsansicht, die ein Verfahren zur Herstellung einer Halbleitervorrichtung nach Ausführungsform 2 der vorliegenden Erfindung darstellt. 6(a) zeigt die Halbleitervorrichtung vor dem Strukturieren und 6(b) zeigt die Vorrichtung nach dem Strukturieren.
7 ist eine Querschnittsansicht, die einen Schritt des Verfahrens zur Herstellung einer Halbleitervorrichtung nach Ausführungsform 2 darstellt.
8 ist eine Querschnittsansicht, die einen Schritt des Verfahrens zur Herstellung einer Halbleitervorrichtung nach Ausführungsform 2 darstellt.
9 ist eine Querschnittsansicht, die einen Schritt des Verfahrens zur Herstellung einer Halbleitervorrichtung nach Ausführungsform 2 darstellt.
10 ist eine Querschnittsansicht, die einen Schritt des Verfahrens zur Herstellung einer Halbleitervorrichtung nach Ausführungsform 2 darstellt.
11 ist eine Querschnittsansicht, die ein Verfahren zur Herstellung eines Halbleitervorrichtungs-Prototyps darstellt. 11(a) zeigt die Halbleitervorrichtung vor dem Strukturieren, und 11(b) zeigt die Vorrichtung nach dem Strukturieren.
DETALLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
Bevorzugte Ausführungsformen der vorliegenden Erfindung werden unten detailliert beschrieben. Allerdings werden zuerst die Probleme beschrieben, die entstehen, wenn Löcher mit einem großen Aspektverhältnis in einer Isolationsschicht gebildet werden.
11 ist eine Querschnittsansicht, die ein Verfahren zur Herstellung eines Halbleitervorrichtungs-Prototyps zeigt. 11(a) zeigt die Halbleitervorrichtung vor dem Strukturieren, und 11(b) zeigt die Vorrichtung nach dem Strukturieren.
Wie in 11(a) dargestellt, umfasst ein Halbleitersubstrat 100 aktive Regionen, die durch eine Elementisolationsregion 200 getrennt sind. Jede aktive Region umfasst zwei Wortleitungen 300. Diese Wortleitungen 300 dienen als Gate-Elektroden der Zellentransistoren der DRAM-Vorrichtung. In jedem Zellentransistor ist eine von der Sourceregion und der Drainregion mit einer Bitleitung 500 verbunden, und die andere ist mit einem kapazitiven Kontaktanschluss 700 verbunden, der als eine darunterliegende Struktur dient. Der kapazitive Kontaktanschluss 700 ist mit der unteren Elektrode eines Zellenkondensators verbunden. Der kapazitive Kontaktanschluss 700 wird durch Füllen eines Kontaktlochs, das in einer Zwischenschicht-Isolationsschicht 400 gebildet ist, mit einem leitfähigen Film gebildet.
Wurde diese Zellentransistorstruktur gebildet, werden ein Stoppfilm 780, ein BPSG-Film 790A, ein Si₃N₄-Film 804', ein SiO₂-Film 790B, ein Si₃N₄-Film 805' und eine Zylinderätzmaske 850 als Schichten ausgebildet, um den Zellentransistor zu bedecken. Die Zylinderätzmaske 850 umfasst einen Polysiliciumfilm 851, einen SiO₂-Film 852, einen amorphen Kohlenstofffilm 853 und einen SiN/SiON-Film 854 aus mehreren Schichten, die in dieser Reihenfolge abgeschieden sind. Hier werden die von dem Stoppfilm 780 zu dem Si₃N₄-Film 805' geschichteten Filme verwendet, um Seitenwände zum Ausbilden einer leitfähigen Schicht (die untere Elektrode des Zellenkondensators) in einem späteren Vorgang zu bilden. Die kollektive Höhe dieser geschichteten Filme wird durch die Höhe H bestimmt, die für die leitfähige Schicht erforderlich ist.
Danach wird ein Fotolack 91 auf diesen geschichteten Filmen gebildet, und das gewünschte Muster wird in dem Fotolack 91 unter Verwendung von Fotolithografie gebildet. Dann wird die Zylinderätzmaske 850 unter Verwendung dieses strukturierten Fotolacks 91 als eine Maske strukturiert. Außerdem werden der Si₃N₄-Film 805', der SiO₂-Film 790B, Si₃N₄-Film 804', der BPSG-Film 790A und der Stoppfilm 780 unter Verwendung dieser strukturierten Zylinderätzmaske 850 als eine Maske geätzt. Wie in 11(b) dargestellt, bildet dieser Vorgang zylindrische Löcher 810, die die kapazitiven Kontaktanschlüsse 700 freilegen.
Allerdings müssen die geschichteten Filme (805' bis 780) in dem in 11(a) und (b) dargestellten Vorgang durch die gesamte kollektive Höhe davon geätzt werden. Dies verursacht, dass das Aspektverhältnis der Löcher während des Ätzvorgangs extrem groß wird. Deshalb ist die Vorrichtung anfällig für Entfernungsdefekte wie jener, der durch D1 in der Figur angegeben ist und für Verbiegungsdefekte wie jene, die durch D2 in der Figur angegeben sind, wodurch die Ausbeute des Herstellungsverfahrens verringert wird.
Jedoch löst das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der folgenden Ausführungsformen der vorliegenden Erfindung diese Probleme.
1 ist eine Querschnittsansicht, die ein Verfahren zur Herstellung einer Halbleitervorrichtung nach Ausführungsform 1 der vorliegenden Erfindung zeigt. 1(a) zeigt die Halbleitervorrichtung vor dem Strukturieren, und 1(b) zeigt die Vorrichtung nach dem Strukturieren. Es gilt anzumerken, dass dieselben Bezugszeichen in den unten beschriebenen Figuren für Komponenten verwendet werden, die dieselben sind wie jene, die in 11(a) und 11(b) dargestellt sind, und auf wiederholte Beschreibungen jener Komponenten wird hier verzichtet.
Wie in 1(a) dargestellt, sind in der vorliegenden Ausführungsform ein Stoppfilm 780, ein BPSG-Film 790A, ein Si₃N₄-Film 804' und eine Zylinderätzmaske 850 in dieser Reihenfolge geschichtet, und bedecken einen Zellentransistor. Die Zylinderätzmaske 850 umfasst einen Polysiliciumfilm 851, einen SiO₂-Film 852, einen amorphen Kohlenstofffilm 853 und einen SiN/SiON-Film 854 aus mehreren Schichten, die in dieser Reihe geschichtet sind.
Hier werden der Stoppfilm 780 und der BPSG-Film 790A verwendet, um Teile der Seitenwände zum Bilden einer leitfähigen Schicht in einem späteren Vorgang auszubilden. Die kollektive Höhe H1 des Stoppfilms 780 und des BPSG-Films 790A ist kleiner als die Höhe H, die für die leitfähige Schicht (die untere Elektrode des Zellenkondensators) erforderlich ist. Der Polysiliciumfilm 851 ist an der obersten Position der Teile, die die Höhe H bilden, angeordnet.
Als nächstes wird ein Fotolack 91 auf der Oberseite dieser geschichteten Filmen gebildet, und das gewünschte Muster wird in dem Fotolack 91 unter Verwendung von Fotolithografie gebildet. Die Teile des Fotolacks 91, die während diesem Strukturierungsvorgang entfernt werden, sind die Regionen, in denen zylindrische Löcher 810 in einem späteren Vorgang gebildet werden. Danach wird die Zylinderätzmaske 850 unter Verwendung dieses strukturierten Fotolacks 91 als Maske strukturiert, wodurch die Regionen des BPSG-Films 790A, in denen die zylindrischen Löcher 810 gebildet werden, freigelegt werden. Zu diesem Zeitpunkt verbleibt der Polysiliciumfilm 851 der Zylinderätzmaske 850 mit einer vorgeschriebenen Höhe H2 + α in den Regionen, in denen keine zylindrischen Löcher 810 ausgebildet werden.
Als nächstes werden, wie in 1(b) dargestellt, der BPSG-Film 790A und der Stoppfilm 780 unter Verwendung der strukturierten Zylinderätzmaske 850 als Maske zum Bilden der zylindrischen Löcher 810 geätzt, die kapazitive Kontaktanschlüsse 700 freilegen. Während diesem Vorgang wird die Filmdicke des Polysliciumfilms 851 um α reduziert und wird gleich groß wie H2.
In dem Verfahren zur Herstellung Halbleitervorrichtung der vorliegenden Ausführungsform reduziert das Ätzen des Stoppfilms 780 und des BPSG-Films 790A (die eine kollektive Höhe H1 aufweisen, die geringer ist als die erforderliche Gesamthöhe H) auf diese Weise das Aspektverhältnis der Löcher in Vergleich mit dem in 11 dargestellten Prototyp. Die strukturierte Zylinderätzmaske 850 fügt eine Höhe H2 hinzu, die den Rest der erforderlichen Höhe H ausmacht. Diese Konfiguration verhindert Entfernungsdefekte und Verbiegen, wodurch ermöglicht wird, die Ausbeute zu verbessern.
Als nächstes wird das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform detaillierter unter Bezugnahme auf 2 bis 5 beschrieben.
Zuerst werden, wie in 2 dargestellt, der Stoppfilm 780, der BPSG-Film 790A, der Si₃N₄-Film 804' und ein Fotolack 92 in dieser Reihenfolge als Schichten zum Bedecken des Zellentransistors aufgebracht. Der Stoppfilm 780 besteht aus Siliciumnitrid und weist z. B. eine Dicke von 25 nm auf. Darüber hinaus weist der BPSG-Film 790A z. B. eine Dicke von 900 nm auf, und der Si₃N₄-Film weist z. B. eine Dicke von 200 nm auf. Wie oben beschrieben ist die kollektive Filmdicke (Höhe) H1 des Stoppfilms 780 und des BPSG-Films 790A kleiner als die Höhe H, die für die leitfähige Schicht (die untere Elektrode des Zellenkondensators) erforderlich ist.
Als nächstes wird das gewünschte Muster unter Verwendung von Fotolithografie in dem Fotolack 92 gebildet. Dann wird der Si₃N₄-Film 804' unter Verwendung des strukturierten Fotolacks 92 als Maske strukturiert, um einen ersten Stützfilm 804 zu bilden, der aus Siliciumnitrid besteht. Es gilt anzumerken, dass die Bildung des ersten Stützfilms 804 in der vorliegenden Erfindung nicht erforderlich ist. Jedoch ist das Bilden des ersten Stützfilms 804 extrem effektiv, um einen Zusammenbruch der zylindrischen leitfähigen Schichten, die später beschrieben werden, zu verhindern.
Als nächstes wird, wie in 3 dargestellt, der Fotolack 92 entfernt, und die Zylinderätzmaske 850 wird über der gesamten Oberfläche des ersten Stützfilms 804 und des freiliegenden BPSG-Films 790A gebildet. Wie oben beschrieben umfasst die Zylinderätzmaske 850 den Polysiliciumfilm 851, den SiO₂-Film 852, den amorphen Kohlenstofffilm 853 und den SiN/SiON-Film 854 aus mehreren Schichten, die in dieser Reihenfolge geschichtet sind. Der Polysiliciumfilm 851 weist z. B. eine Dicke von 500 nm auf, der SiO₂-Film 852 weist z. B. eine Dicke von 200 nm auf und der amorphe Kohlenstofffilm 853 weist z. B. eine Dicke von 200 nm auf. Darüber hinaus umfasst der SiN/SiON-Film 854 aus mehreren Schichten einen Si₃N₄-Film und einen SiON-Film, die beide z. B. eine Dicke von 15 nm aufweisen.
Als nächstes wird ein Fotolack 91 auf der Zylinderätzmaske 850 gebildet, und das erwünschte Muster wird unter Verwendung von Fotolithografie in dem Fotolack 91 gebildet. Die Teile des Fotolacks 91, die während diesem Strukturierungsprozess entfernt werden, sind die Regionen, in denen in einem späteren Vorgang zylindrische Löcher 810 gebildet werden. Als nächstes wird die Zylinderätzmaske 850 unter Verwendung dieses strukturierten Fotolacks 91 als Maske strukturiert, wodurch die Regionen des BPSG-Films 790A freigelegt werden, in denen die zylindrischen Löcher 810 gebildet werden. Zu diesem Zeitpunkt wird auch ein Teil des Si₃N₄-Films 804' entfernt, wodurch der erste Stützfilm 804 gebildet wird.
Als nächstes werden, wie in 4 dargestellt, der BPSG-Film 790A und der Stoppfilm 780 unter Verwendung der strukturierten Zylinderätzmaske 850 als Maske zum Bilden der zylindrischen Löcher 810, die die kapazitiven Kontaktanschlüsse 700 freilegen, geätzt. Wie in 4 dargestellt, reduziert ein Ätzen des Stoppfilms 780 und des BPSG-Films 790A (die eine kollektive Höhe H1 aufweisen) auf diese Weise das Aspektverhältnis der Löcher im Vergleich zu dem in 11 dargestellten Prototyp. Die strukturierte Zylinderätzmaske 850 fügt eine Höhe H2 hinzu, die den Rest der erforderlichen Höhe H ausmacht.
Als nächstes wird eine leitfähige Schicht über der gesamten Oberfläche gebildet, um die Innenwände und die unteren Oberflächen der zylindrischen Löcher 810 sowie die obere Oberfläche des Polysiliciumfilms 851 mit einem leitfähigen Film zu bedecken. Hier umfassen die Innenwände der zylindrischen Löcher 810 die Seitenwände des Stoppfilms 780, die Seitenwände des BPSG-Films 790A, die Seitenwände des ersten Stützfilms 804 und die Seitenwände des Polysiliciumfilms 851. Als nächstes wird der leitfähige Film, der die obere Oberfläche des Polyciliciumfilms 851 bedeckt, entfernt, und der Polysiliciumfilm 851 und der BPSG-Film 790A werden entfernt. Wie in 5 dargestellt, bleiben in diesem Vorgang leitfähige Schichten 801 mit einer Höhe H von den kapazitiven Kontaktanschlüssen 700 an der Unterseite zurück. Die leitfähigen Schichten 801 sind zylindrisch und dienen als die unteren Elektroden des Zellenkondensators. Die leitfähigen Schichten 801 weisen ein extrem großes Aspektverhältnis auf, werden jedoch teilweise von dem ersten Stützfilm 804 gestützt und dadurch wird verhindert, dass sie zusammenbrechen.
Als nächstes werden, nach dem Bilden eines kapazitiven Isolationsfilms 802 und von oberen Elektroden 803, ein Zwischenschicht-Isolationsfilm 900 und ein Isolationsschutzfilm 930 gebildet, um die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform zu vervollständigen.
In dem Verfahren zur Herstellung einer Halbleitervorrichtung der vorliegenden Ausführungsform werden der Stoppfilm 780 und der BPSG-Film 790A, die eine kollektive Höhe H1 aufweisen, die kleiner ist als die Gesamthöhe H, die für die leitfähigen Schichten 801 (die unteren Elektroden) erforderlich sind, unter Verwendung der Zylinderätzmaske 850 (der Ätzmaske für den Stoppfilm 780 und den BPSG-Film 790A), wie in der für Höhe H2 vorliegenden Form, die den Rest der erforderlichen Höhe H bildet, geätzt. Auf diese Art wird das Aspektverhältnis der Löcher, die während des Ätzvorgangs gebildet werden, reduziert, wodurch ermöglicht wird, dass Entfernungsdefekte und Verbiegen verhindert werden sowie dass die Gesamtätzzeit reduziert wird. Darüber hinaus wird ein zusätzlicher Schritt zum Entfernen des Polysiliciumfilms 851, der als eine Maske verwendet wurde, nach dem Bilden der zylindrischen Löcher 810, nicht erforderlich, wodurch die Anzahl der Schritte in dem Vorgang verringert wird.
Als nächstes wird Ausführungsform 2 der vorliegenden Erfindung beschrieben.
6 ist eine Querschnittsansicht, die ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung zeigt. 6(a) zeigt die Halbleitervorrichtung vor dem Strukturieren, und 6(b) zeigt die Vorrichtung nach dem Strukturieren. Es gilt anzumerken, dass in den unten beschriebenen Figuren dieselben Bezugszeichen für Komponenten verwendet werden, die dieselben sind, wie jene, die in 1(a) und 1(b), 2 bis 5 und 11(a) und (b) dargestellt sind, und auf wiederholte Beschreibungen dieser Komponenten wird hier verzichtet.
Wie in 6(a) dargestellt, unterscheidet sich die vorliegende Ausführungsform von Ausführungsform 1 darin, dass der Polysiliciumfilm 851 in einen Polysiliciumfilm 851 und einen Polysiliciumfilm 851' aufgeteilt ist und dass ein Si₃N₄-Film 805' dazwischen gebildet ist. Der Si₃N₄-Film 805' dient während späteren Vorgängen als ein zweiter Stützfilm 805 und die obere Oberfläche des Si₃N₄-Films 805' wird an der obersten Position der Höhe H von den kapazitiven Kontaktanschlüssen 700 positioniert. In der vorliegenden Ausführungsform weisen der Stoppfilm 780 und der BPSG-Film 790A eine kollektive Filmdicke von H1 auf. Es gilt anzumerken, dass nach dem Bilden des Si₃N₄-Films 805', der Si₃N₄-Film 805' strukturiert werden kann, um den zweiten Stützfilm 805 vor dem Bilden des Polysiliciumfilms 851' zu bilden.
In der vorliegenden Ausführungsform werden der Polysiliciumfilm 851, der Si₃N₄-Film 805' und der Polysiliciumfilm 851 als Maske verwendet, wenn die zylindrischen Löcher 810 gebildet werden. Der Polysiliciumfilm 851' wird dann entfernt, und der Si₃N₄-Film 805' wird teilweise entfernt, um den zweiten Stützfilm 805 zu bilden. In der vorliegenden Ausführungsform reduziert das Ätzen des Stoppfilms 780 und des BPSG-Films 790A (die eine kollektive Höhe H1 aufweisen, die kleiner ist als die erforderliche Gesamthöhe H) auf diese Weise das Aspektverhältnis der Löcher, die während dem Ätzvorgang gebildet werden. Dies verhindert Entfernungsdefekte und Verbiegen, wodurch ermöglicht wird, dass die Ausbeute verbessert wird.
Als nächstes wird das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform detaillierter unter Bezugnahme auf 7 bis 10 beschrieben.
Zuerst wird, wie in 7 dargestellt, nach Durchführen des in Bezug auf 2 beschriebenen Vorgangs, die Zylinderätzmaske 850 über der gesamten Oberfläche des ersten Stützfilms 804, der aus Teilen des Si₃N₄-Films 804' sowie dem freiliegenden BPSG-Film 790A gebildet ist, ausgebildet. Wie oben beschrieben umfasst die Zylinderätzmaske 850 den Polysiliciumfilm 851, den Si₃N₄-Film 805', den Polysiliciumfilm 851', den SiO₂-Film 852, den amorphen Kohlenstofffilm 853 und den SiN/SiON-Film 854 aus mehreren Schichten, die in dieser Reihenfolge gebildet sind. Die Filmgesamtdicke des Polysiliciumfilms 851 und des Polysiliciumfilms 851' beträgt z. B. 500 nm. Darüber hinaus weist der Si₃N₄-Film 805 z. B. eine Dicke von 30 nm auf.
Als nächstes wird ein Fotolack 91 auf der Oberseite der Zylinderätzmaske 850 gebildet, und das gewünschte Muster wird unter Verwendung von Fotolithografie in dem Fotolack 91 gebildet. Die Teile des Fotolacks 91, die während diesem Strukturierungsprozess entfernt werden, sind die Regionen, in denen die zylindrischen Löcher 810 in einem späteren Vorgang gebildet werden. Als nächstes wird die Zylinderätzmaske 850, wie in 8 dargestellt, unter Verwendung dieses strukturierten Fotolacks 91 als Maske strukturiert, wodurch die Regionen des BPSG-Films 790A freigelegt werden, in denen die zylindrischen Löcher 810 gebildet werden. Zu diesem Zeitpunkt wird auch ein Teil des Si₃N₄-Films 804' entfernt, wodurch der erste Stützfilm 804 gebildet wird.
Als nächstes werden der BPSG-Film 790A und der Stoppfilm 780, wie in 9 dargestellt, unter Verwendung der strukturierten Zylinderätzmaske 850 als Maske zum Bilden der zylindrischen Löcher 810, die die kapazitiven Kontaktstellen 700 freilegen, geätzt. Wie in 9 dargestellt reduziert das Ätzen des Stoppfilms 780 und des BPSG-Films 790A (die eine kollektive Höhe H1 aufweisen) auf diese Weise das Aspektverhältnis der Löcher im Vergleich zu dem in 11 dargestellten Prototyp. Der Polysiliciumfilm 851 oder der Polysiliciumfilm 851 und der erste Stützfilm 804 fügen eine Höhe H2 hinzu, die den Rest der erforderlichen Höhe H ausmacht.
Als nächstes wird der gesamte Polysiliciumfilm 851', wie in 10 dargestellt, entfernt, und der Si₃N₄-Film 805' wird selektiv entfernt, um den zweiten Stützfilm 805 zu bilden. Es wird bevorzugt, dass der zweite Stützfilm 805 an anderen Positionen gebildet wird wie der erste Stützfilm 804, wenn er aus einer Draufsicht betrachtet wird. Dann wird derselbe Vorgang, der in Bezug auf 5 beschrieben wird, durchgeführt, und eine leitfähige Schicht wird über der gesamten Oberfläche gebildet. Danach wird der leitfähige Film, der die obere Oberfläche des Polysiliciumfilms 851 oder des zweiten Stützfilms 805 bedeckt, entfernt, und der Polysiliciumfilm 851 und der BPSG-Film 790A werden entfernt. Wie in 10 dargestellt lässt dieser Vorgang leitfähige Schichten 801 mit einer Höhe H von den kapazitiven Kontaktanschlüssen 700 an der Unterseite zurück. Die leitfähigen Schichten 801 weisen ein extrem großes Aspektverhältnis auf, werden jedoch teilweise von dem ersten Stützfilm 804 und dem zweiten Stützfilm 805 gestützt und werden somit vor einem Zusammenbrechen bewahrt.
Als nächstes wird nach dem Bilden eines kapazitiven Isolationsfilms 802 und oberen Elektroden 803 ein Zwischenschicht-Isolationsschichtfilm 900 und ein Isolationsschutzfilm 930 gebildet, um die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform zu vervollständigen.
In dem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform werden die leitfähigen Schichten 801 zusätzlich zu dem in Ausführungsform 1 beschriebenen Effekt, ebenfalls teilweise von dem zweiten Stützfilm 805 gestützt, wodurch effektiver verhindert wird, dass die leitfähigen Schichten 801 zusammenbrechen. Darüber hinaus wird die Höhe H, die für die leitfähigen Schichten 801 erforderlich ist, von der oberen Oberfläche des zweiten Stützfilms 805 definiert, wodurch es möglich ist, die Höhe H genauer zu kontrollieren.
Bevorzugte Ausführungsformen der vorliegenden Erfindung wurden oben beschrieben. Jedoch ist die vorliegende Erfindung nicht auf diese Ausführungsformen beschränkt. Verschiedene Modifikationen können vorgenommen werden, ohne dabei vom Geist der vorliegenden Erfindung abzuweichen, und solche Modifikationen sind in dem Schutzumfang der vorliegenden Erfindung miteingeschlossen.
Bezugszeichenliste

91, 91: Fotolack
100: Halbleitersubstrat
200: Element-Isolationsregion
300: Wortleitung
400: Zwischenschicht-Isolationsschicht
500: Bit-Leitung
700: kapazitiver Kontaktanschluss
780: Stoppfilm
790A, 790B: BPSG-Film
801: leitfähige Schicht (untere Elektrode)
802: kapazitiver Isolationsfilm
803: obere Elektrode
804', 805': Si₃N₄-Film
804: erster Stützfilm
805: zweiter Stützfilm
810: zylindrisches Loch
850: Zylinderätzmaske
851, 851': Polysiliciumfilm
852: SiO₂-Film
853: amorpher Kohlenstofffilm
854: SiN/SiON-Film aus mehreren Schichten
900: Zwischenschicht-Isolationsfilm
930: Isolationsschutzfilm

Claims

Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: Bilden einer ersten Isolationsschicht und einer zweiten Isolationsschicht in dieser Reihenfolge; Bilden einer Maskenschicht auf der Oberseite der zweiten Isolationsschicht; Bilden von Öffnungen in einem vorgeschriebenen Muster in der Maskenschicht; Bilden von Löchern, die durch die zweite Isolationsschicht bis zur ersten Isolationsschicht hindurchreichen, in einer Richtung der Dicke davon unter Verwendung der Maskenschicht als Maske; Bilden von leitfähigen Schichten, die Seitenoberflächen der Maskenschicht, der zweiten Isolationsschicht und der ersten Isolationsschicht berühren; und Entfernen der Maskenschicht und der zweiten Isolationsschicht.
Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: Bilden einer ersten Isolationsschicht und einer zweiten Isolationsschicht in dieser Reihenfolge; Bilden einer ersten Stützschicht auf der Oberseite der zweiten Isolationsschicht; Bilden von Öffnungen in einem ersten Muster in der ersten Stützschicht, die Teile der zweiten Isolationsschicht freilegen; Bilden einer ersten Maskenschicht, die die erste Stützschicht und freiliegende Teile der zweiten Isolationsschicht bedeckt; Bilden von Öffnungen in einem vorgeschriebenen Muster in der ersten Maskenschicht, die das erste Muster zumindest teilweise überlagern; Bilden von Löchern, die durch die erste Stützschicht und die zweite Isolationsschicht bis zur ersten Isolationsschicht in einer Richtung der Dicke davon hindurchreichen, unter Verwendung der ersten Maskenschicht als eine Maske; Bilden von leitfähigen Schichten, die die Seitenoberflächen der ersten Maskenschicht, der ersten Stützschicht, der zweiten Isolationsschicht und der ersten Isolationsschicht berühren; und Entfernen der ersten Maskenschicht und der zweiten Isolationsschicht.
Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 2, worin die erste Isolationsschicht unter Verwendung eines Materials gebildet wird, das zumindest Silicium und Stickstoff enthält, und worin die zweite Isolationsschicht unter Verwendung von Material gebildet, wird, das hauptsächlich aus Siliciumoxid besteht.
Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 3, worin die erste Stützschicht unter Verwendung eines Materials gebildet wird, das zumindest Silicium und Stickstoff enthält.
Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 4, worin die Maskenschicht unter Verwendung von Silicium gebildet wird.
Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 2, worin, nachdem die Maskenschicht und die zweite Isolationsschicht entfernt wurden, obere Elektroden gebildet werden, die die leitfähigen Schichten mit einem Kapazitätsisolationsfilm, der dazwischen angeordnet ist, bedecken.
Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 2, worin die leitfähigen Schichten durch Bilden einer leitfähigen Schicht, die die Seitenoberflächen der Maskenschicht, der zweiten Isolationsschicht und der ersten Isolationsschicht sowie die obere Oberfläche der Maskenschicht bedeckt, und dann durch selektives Entfernen der leitfähigen Schicht, die auf der oberen Oberfläche der Maskenschicht gebildet ist, gebildet wird.
Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 6, das ferner Folgendes umfasst: Bilden einer Zwischenschicht-Isolationsschicht; Bilden von Öffnungen für darunterliegende Kontakte in der Zwischenschicht-Isolationsschicht; und Bilden von darunterliegenden Kontaktanschlüssen durch Füllen der darunterliegenden Kontakte mit einem leitfähigen Material, worin die erste Isolationsschicht und die zweite Isolationsschicht in dieser Reihenfolge gebildet sind und die darunterliegenden Kontaktanschlüsse und die Zwischenschicht-Isolationsschicht bedecken.
Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: Bilden einer ersten Isolationsschicht und einer zweiten Isolationsschicht in dieser Reihenfolge; Bilden einer ersten Stützschicht auf der Oberseite der zweiten Isolationsschicht; Bilden von Öffnungen in einem ersten Muster in der ersten Stützschicht, die Teile der zweiten Isolationsschicht freilegen; Bilden einer ersten Maskenschicht, die die erste Stützschicht und freiliegende Teile der zweiten Isolationsschicht bedeckt; Bilden einer zweiten Stützschicht auf der Oberseite der ersten Maskenschicht; Bilden von Öffnungen in einem zweiten Muster in der zweiten Stützschicht, die Teile der ersten Maskenschicht freilegen; Bilden einer zweiten Maskenschicht, die die zweite Stützschicht und freiliegende Teile der ersten Maskenschicht bedeckt; Bilden von Öffnungen in einem vorgeschriebenen Muster, die das erste Muster und das zweite Muster zumindest teilweise überlagern und die durch die zweite Maskenschicht und die zweite Stützschicht bis zur ersten Maskenschicht in einer Richtung der Dicke davon hindurchreichen; Bilden von Löchern, die durch die erste Stützschicht und die zweite Isolationsschicht bis zur ersten Isolationsschicht in eine Richtung der Dicke davon hindurchreichen, unter Verwendung der zweiten Maskenschicht als eine Maske; Bilden von leitfähigen Schichten, die Seitenoberflächen der zweiten Stützschicht, der zweiten Maskenschicht, der ersten Maskenschicht, der ersten Stützschicht, der zweiten Isolationsschicht und der ersten Isolationsschicht berühren; und Entfernen der zweiten Maskenschicht, der ersten Maskenschicht und der zweiten Isolationsschicht.