TW201507005A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201507005A
TW201507005A TW103109666A TW103109666A TW201507005A TW 201507005 A TW201507005 A TW 201507005A TW 103109666 A TW103109666 A TW 103109666A TW 103109666 A TW103109666 A TW 103109666A TW 201507005 A TW201507005 A TW 201507005A
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
mask
film
semiconductor device
Prior art date
Application number
TW103109666A
Other languages
English (en)
Inventor
Katsumi Koge
Original Assignee
Ps4 Luxco Sarl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ps4 Luxco Sarl filed Critical Ps4 Luxco Sarl
Publication of TW201507005A publication Critical patent/TW201507005A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Abstract

在縱橫比大的孔的側面形成導電層。 將阻擋膜(780)及BPSG膜(790A)按順序形成，在BPSG膜(790A)上形成圓筒蝕刻層積遮罩(850)，在圓筒蝕刻層積遮罩(850)形成既定圖案的開口之後，以此為遮罩形成從BPSG膜(790A)至阻擋膜(780)在厚度方向貫通的圓筒孔(810)。其次，形成與圓筒蝕刻層積遮罩(850)之一部分的多晶矽膜(851)、BPSG膜(790A)及阻擋膜(780)的側面相接的導電層之後，除去多晶矽膜(851)及BPSG膜(790A)。若藉由本發明，即變得仍將圖案化使用的遮罩層作為導電層的側壁使用，結果可降低縱橫比。

Description

半導體裝置之製造方法
本發明是有關一種半導體裝置之製造方法，特別是有關一種在覆蓋半導體基板的絕緣層上開設縱橫比大的孔的方法。
近年隨著半導體裝置的微細化及高積體化，需要有在覆蓋半導體基板的絕緣層上將縱橫比大的孔開口的工程。例如：在代表性的半導體記憶體驅動器的DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)之製造製程中，具有供形成單元電容器的圓筒孔是形成在圓筒層間膜(參照專利文獻1)。
在此，相當一個單元電容器的佔有面積，隨著DRAM的微細化及高積體化逐年縮小，因此發生圓筒層間膜的膜厚必須增厚。因此，形成在圓筒層間膜的圓筒孔，縱橫比變得非常大，在其形成製程中發生各種問題。例如：會發生因蝕刻不足的脫落不良和稱為拱起的形狀不良。
〔先行技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開第2007-180493號公報
以往作為用來防止此種不良的對策，雖提供圓筒層間膜的多層化、拱起防止用側壁膜的追加、蝕刻的多段階化等，但該些對策不僅使得工程數增大，愈將微影之不滿解析限度的圖案以圖案化進行加工愈難以實現微細圖案。
藉由本發明之一觀點的半導體裝置之製造方法，其特徵為：將第1絕緣層及第2絕緣層按順序形成，在前述第2絕緣層上形成遮罩層，在前述遮罩層形成既定圖案的開口，以前述遮罩層作為遮罩形成從前述第2絕緣層至前述第1絕緣層於厚度方向貫通的開口，形成與前述遮罩層、前述第2絕緣層及前述第1絕緣層之各個側面相接的導電層，除去前述遮罩層及前述第2絕緣層。
藉由本發明之另一觀點的半導體裝置之製造方法，其特徵為：將第1絕緣層及第2絕緣層按順序形成，在前述第2絕緣層上形成第1支撐層，在前述第1支 撐層將露出前述第2絕緣層的一部分的第1圖案開口，形成覆蓋前述第2絕緣層的露出部分及前述第1支撐層之雙方的第1遮罩層，在前述第1遮罩層形成至少一部分與前述第1圖案重疊的既定圖案的開口，以前述第1遮罩層作為遮罩形成從前述第1支撐層通過前述第2絕緣層直至前述第1絕緣層於厚度方向貫通的開口，形成與前述第1遮罩層、前述第1支撐層、前述第2絕緣層及前述第1絕緣層之各個側面相接的導電層，除去前述第1遮罩層及前述第2絕緣層。
藉由本發明之又另一觀點的半導體裝置之製造方法，其特徵為：將第1絕緣層及第2絕緣層按順序形成，在前述第2絕緣層上形成第1支撐層，在前述第1支撐層將露出前述第2絕緣層的一部分的第1圖案開口，形成覆蓋前述第2絕緣層的露出部分及前述第1支撐層之雙方的第1遮罩層，在前述第1遮罩層上形成第2支撐層，在前述第2支撐層將露出前述第1遮罩層的一部分的第2圖案開口，形成覆蓋前述第1遮罩層的露出部分及前述第2支撐層之雙方的第2遮罩層，將至少一部分與前述第1圖案及前述第2圖案之各個重疊的既定圖案的開口，形成從前述第2遮罩層通過前述第2支撐層直至前述第1遮罩層於厚度方向貫通，以前述第2遮罩層作為遮罩形成從前述第1支撐層通過前述第2絕緣層直至前述第1絕緣層於厚度方向貫通的開口，形成與前述第2支撐層、前述第2遮罩層、前述第1遮罩層、前述第1支撐層、前述第2絕 緣層及前述第1絕緣層之各個側面相接的導電層，除去前述第2遮罩層、前述第1遮罩層及前述第2絕緣層。
若藉由本發明，即變得仍將供第1及第2絕緣層圖案化使用的遮罩層作為導電層的側壁使用，結果可降低縱橫比。藉此，可儘量縮短蝕刻時間，抑制脫落不良和拱起的發生，就能提高良率。
91、92‧‧‧光阻劑
100‧‧‧半導體基板
200‧‧‧元件分離區域
300‧‧‧字元線
400‧‧‧層間絕緣層
500‧‧‧位元線
700‧‧‧電容接觸塞
780‧‧‧阻擋膜
790A、790B‧‧‧BPSG膜
801‧‧‧導電層(下部電極)
802‧‧‧電容絕緣膜
803‧‧‧上部電極
804’、805’‧‧‧Si3N4膜
804‧‧‧第1支撐膜
805‧‧‧第2支撐膜
810‧‧‧圓筒孔
850‧‧‧圓筒蝕刻層積遮罩
851、851’‧‧‧多晶矽膜
852‧‧‧SiO2膜
853‧‧‧非晶質碳膜
854‧‧‧SiN/SiON層積膜
900‧‧‧層間絕緣膜
930‧‧‧保護絕緣膜
〔第1圖〕
說明藉由本發明之第1實施形態的半導體裝置之製造方法的剖面圖，(a)是表示圖案化前的狀態、(b)是表示圖案化後的狀態。
〔第2圖〕
表示藉由第1實施形態的半導體裝置之製造方法的一工程的剖面圖。
〔第3圖〕
表示藉由第1實施形態的半導體裝置之製造方法的一工程的剖面圖。
〔第4圖〕
表示藉由第1實施形態的半導體裝置之製造方法的一工程的剖面圖。
〔第5圖〕
表示藉由第1實施形態的半導體裝置之製造方法的一工程的剖面圖。
〔第6圖〕
說明藉由本發明之第2實施形態的半導體裝置之製造方法的剖面圖，(a)是表示圖案化前的狀態、(b)是表示圖案化後的狀態。
〔第7圖〕
表示藉由第2實施形態的半導體裝置之製造方法的一工程的剖面圖。
〔第8圖〕
表示藉由第2實施形態的半導體裝置之製造方法的一工程的剖面圖。
〔第9圖〕
表示藉由第2實施形態的半導體裝置之製造方法的一工程的剖面圖。
〔第10圖〕
表示藉由第2實施形態的半導體裝置之製造方法的一工程的剖面圖。
〔第11圖〕
說明藉由原型的半導體裝置之製造方法的剖面圖，(a)是表示圖案化前的狀態、(b)是表示圖案化後的狀態。
在針對本發明之最佳實施形態做詳細說明之前，先針對在絕緣層上將縱橫比大的孔開口的情形所產生的問題做說明。
第11圖是說明藉由原型的半導體裝置之製造方法的剖面圖，(a)是表示圖案化前的狀態、(b)是表示圖案化後的狀態。
如第11圖(a)所示，在半導體基板100設有利用元件分離區域200區劃的活性區域，在一個活性區域內埋入兩條字元線300。該些字元線300，是作為DRAM的單元電晶體的閘極電極發揮功能。單元電晶體的源極/汲極領域的一方是連接到位元線500，另一方是連接到成為底層的電容接觸塞700。電容接觸塞700，是連接在後述的單元電容器的下部電極。電容接觸塞700，是藉由將導電膜埋設於在層間絕緣層400開口的接觸孔而形成。
形成此種單元電晶體構造之後，以覆蓋單元電晶體的方式，將阻擋膜780、BPSG膜790A、Si3N4膜804’、SiO2膜790B、Si3N4膜805’及圓筒蝕刻積層遮罩850按此順序層積。圓筒蝕刻層積遮罩850，具有多晶矽膜851、SiO2膜852、非晶質碳膜853及SiN/SiON層積膜854按此順序層積的構成。在此，直至阻擋膜780~Si3N4膜805’的層積膜，是在其後的工程成為供形成導電層(單元電容器的下部電極)的側壁的部分，其高度依導電層所 需要的高度H而定。
其次，在該些的層積膜上形成光阻劑91，藉由光微影法，在光阻劑91形成所希望的圖案。而且，以已完成圖案化的光阻劑91為遮罩將圓筒蝕刻層積遮罩850圖案化，更以已完成圖案化的圓筒蝕刻層積遮罩850為遮罩，來蝕刻Si3N4膜805’、SiO2膜790B、Si3N4膜804’、BPSG膜790A及阻擋膜780。藉此，如第11圖(b)所示，形成露出電容接觸塞700的圓筒孔810。
然而，在第11圖(a)、(b)所示的方法中，必須對具有所需之高度H的層積膜(805’~780)進行蝕刻，因此蝕刻時的縱橫比變非常高。因此，會發生以符號D1所示的脫落不良、以符號D2所示的拱起，引起良率下降。
其次，藉由所說明的本發明之實施形態的製造方法，解決此種問題。
第1圖是說明藉由本發明之第1實施形態的半導體裝置之製造方法的剖面圖，(a)是表示圖案化前的狀態、(b)是表示圖案化後的狀態。而且，在以下說明的圖面中，在與第11圖(a)、(b)所示的要件相同的要件，附上相同符號，重複的說明省略。
如第1圖(a)所示，在本實施形態中，在覆蓋單元電晶體將阻擋膜780、BPSG膜790A、Si3N4膜804’及圓筒蝕刻層積遮罩850按此順序層積。圓筒蝕刻層積遮罩850，具有多晶矽膜851、SiO2膜852、非晶質碳 膜853及SiN/SiON層積膜854按此順序層積的構成。
在此，阻擋膜780及BPSG膜790A，是在其後的工程成為供形成導電層之側壁的一部分的部分，因而，其高度為比導電層(單元電容器的下部電極)所需要的高度H稍低的H1。相當於高度H的部分，存在多晶矽膜851。
其次，在該些的層積膜上形成光阻劑91，藉由光微影法，在光阻劑91形成所希望的圖案。藉由圖案化除去光阻劑91的部分，是對應在其後的工程應形成圓筒孔810的區域。而且，以已完成圖案化的光阻劑91為遮罩將圓筒蝕刻層積遮罩850圖案化，露出應形成圓筒孔810的區域的BPSG膜790A。此時，在不應形成圓筒孔810的區域，圓筒蝕刻層積遮罩850之一部分的多晶矽膜851是以既定的高度H2+α殘存。
而且，以已完成圖案化的圓筒蝕刻層積遮罩850為遮罩，只要蝕刻BPSG膜790A及阻擋膜780，如第1圖(b)所示，就會形成露出電容接觸塞700的圓筒孔810。在相關的蝕刻中，多晶矽膜851僅減少膜厚α，膜厚為H2。
像這樣，在藉由本實施形態的半導體裝置之製造方法中，對著具有比必要的高度H稍低的高度H1的阻擋膜780及BPSG膜790A進行蝕刻，因此比起第11圖所示的原型，蝕刻時的縱橫比縮小。不足份的高度H2，藉由已完成圖案化的圓筒蝕刻層積遮罩850補足。因此， 能防止脫落不良和拱起的發生，提高良率。
以下，一邊參照第2圖~第5圖、一邊針對藉由本實施形態的半導體裝置之製造方法做更詳細說明。
首先，如第2圖所示，將覆蓋單元電晶體將阻擋膜780、BPSG膜790A、Si3N4膜804’及光阻劑92按此順序層積。阻擋膜780例如：由氮化矽製成，其厚度約25nm。而且，BPSG膜790A及Si3N4膜804’的厚度，例如：各為900nm及200nm。如上述，阻擋膜780及BPSG膜790A的膜厚，為比導電層(單元電容器的下部電極)所需要的高度H稍低的H1。
其次，藉由光微影法，在光阻劑92形成所希望的圖案。而且，以已圖案化的光阻劑92為遮罩將Si3N4膜804’圖案化，藉此形成成為由氮化矽製成的第1支撐膜804的部分。尚且，在本發明中，雖不必形成第1支撐膜804，但為了防止後述的圓筒狀的導電層倒壞，形成第1支撐膜804非常有效。
其次，如第3圖所示，除去光阻劑92，以覆蓋第1支撐膜804及已露出的BPSG膜790A的方式，於全面形成圓筒蝕刻層積遮罩850。如上述，圓筒蝕刻層積遮罩850，具有多晶矽膜851、SiO2膜852、非晶質碳膜853及SiN/SiON層積膜854按此順序層積的構成。多晶矽膜851的厚度例如：為500nm，SiO2膜852的厚度例如：為200nm，非晶質碳膜853的厚度例如：為200nm。而且，SiN/SiON層積膜854，具有層積著例如：各為 15nm的Si3N4膜及SiON膜的構造。
其次，在圓筒蝕刻層積遮罩850上形成光阻劑91，藉由光微影法，在光阻劑91形成所希望的圖案。藉由圖案化除去光阻劑91的部分，是對應在其後的工程應形成圓筒孔810的區域。而且，以已完成圖案化的光阻劑91為遮罩將圓筒蝕刻層積遮罩850圖案化，露出應形成圓筒孔810的區域的BPSG膜790A。此時，Si3N4膜804’的一部分也會被除去，成為第1支撐膜804。
而且，以已完成圖案化的圓筒蝕刻層積遮罩850為遮罩，只要蝕刻BPSG膜790A及阻擋膜780，如第4圖所示，就會形成露出電容接觸塞700的圓筒孔810。如第4圖所示，在相關的蝕刻中，對高度H1的阻擋膜780及BPSG膜790A進行蝕刻，因此比起第11圖所示的原型，蝕刻時的縱橫比變小。不足份的高度H2，藉由已完成圖案化的圓筒蝕刻層積遮罩850補足。
其次，藉由於全面形成導電層，將圓筒孔810的內壁及底面與多晶矽膜851的上面利用導電膜覆蓋。在此，在圓筒孔810的內壁，包含：阻擋膜780的側壁、BPSG膜790A的側壁、第1支撐膜804的側壁、多晶矽膜851的側壁。其次，除去覆蓋多晶矽膜851的上面的導電膜之後，除去多晶矽膜851及BPSG膜790A。藉此，如第5圖所示，殘存以電容接觸塞700為底部的高度H的導電層801。導電層801為圓筒狀，作為單元電容器的下部電極發揮功能。導電層801縱橫比雖非常高，但藉由第 1支撐膜804被部分性的結合，就能防止倒壞。
而且，形成電容絕緣膜802及上部電極803之後，只要形成層間絕緣膜900及保護絕緣膜930，藉由本實施形態的半導體裝置即完成。
像這樣，在藉由本實施形態的半導體裝置之製造方法中，對著具有比下部電極的導電層801所需要的高度H稍低的高度H1的阻擋膜780及BPSG膜790A進行蝕刻，有關不足份的高度H2，仍使用阻擋膜780及BPSG膜790A的蝕刻遮罩的圓筒蝕刻層積遮罩850。藉此，緩和蝕刻的縱橫比，因此可防止脫落不良和拱起的發生，共且蝕刻時間也會縮短。而且，形成圓筒孔810之後，不須要除去作為遮罩用的多晶矽膜851的工程，工程數也會被削減。
接著，針對本發明的第2實施形態做說明。
第6圖是說明藉由本發明之第2實施形態的半導體裝置之製造方法的剖面圖，(a)是表示圖案化前的狀態、(b)是表示圖案化後的狀態。而且，在以下說明的圖面中，在與第1圖(a)、(b)、第2圖~第5圖及第11圖(a)、(b)所示的要件相同的要件，附上相同符號，重複的說明省略。
如第6圖(a)所示，在本實施形態中，多晶矽膜851分成兩層的多晶矽膜851、851’，在該些之間設有Si3N4膜805’的這點，與第1實施形態不同。Si3N4膜805’，是在其後的工程成為第2支撐膜805的膜，由電容 接觸塞700觀看的上面的高度為H。在本實施形態中，阻擋膜780及BPSG膜790A的合計膜厚亦為H1。而且，形成Si3N4膜805’之後，在形成多晶矽膜851’之前，將Si3N4膜805’圖案化，藉此也可在此時點形成第2支撐膜805。
在本實施形態中，形成圓筒孔810之際，以多晶矽膜851、Si3N4膜805’及多晶矽膜851的層積膜作為遮罩使用。然後，除去多晶矽膜851’，更進一步將Si3N4膜805’除去一部分，藉此形成第2支撐膜805。像這樣，在本實施形態中，亦對著具有比必要的高度H稍低的高度H1的阻擋膜780及BPSG膜790A進行蝕刻，因此蝕刻時的縱橫比變小。因此，能防止脫落不良和拱起的發生，提高良率。
以下，一邊參照第7圖~第10圖、一邊針對藉由本實施形態的半導體裝置之製造方法做更詳細說明。
首先，經過使用第2圖說明的製程之後，如第7圖所示，為Si3N4膜804’的一部分，覆蓋成為第1支撐膜804的部分及已露出的BPSG膜790A的方式，於全面形成圓筒蝕刻層積遮罩850。如上述，圓筒蝕刻層積遮罩850，具有多晶矽膜851、Si3N4膜805’、多晶矽膜851’、SiO2膜852、非晶質碳膜853及SiN/SiON層積膜854按此順序層積的構成。多晶矽膜851與多晶矽膜851’的合計膜厚，例如：為500nm。而且，Si3N4膜805的厚度，例如：為30nm。
其次，在圓筒蝕刻層積遮罩850上形成光阻劑91，藉由光微影法，在光阻劑91形成所希望的圖案。藉由圖案化除去光阻劑91的部分，是對應在其後的工程應形成圓筒孔810的區域。而且，如第8圖所示，以已完成圖案化的光阻劑91為遮罩將圓筒蝕刻層積遮罩850圖案化，露出應形成圓筒孔810的區域的BPSG膜790A。此時，Si3N4膜804’的一部分也會被除去，成為第1支撐膜804。
而且，以已完成圖案化的圓筒蝕刻層積遮罩850為遮罩，只要蝕刻BPSG膜790A及阻擋膜780，如第9圖所示，就會形成露出電容接觸塞700的圓筒孔810。如第9圖所示，在相關的蝕刻中，對高度H1的阻擋膜780及BPSG膜790A進行蝕刻，因此比起第11圖所示的原型，蝕刻時的縱橫比變小。不足份的高度H2，藉由多晶矽膜851或該些第1支撐膜804的層積膜補足。
其次，如第10圖所示，完全除去多晶矽膜851’，並且選擇性除去Si3N4膜805’，藉此形成第2支撐膜805。第2支撐膜805的形成位置，是與第1支撐膜804平面上不同的位置為宜。其後的工程是與採用第5圖說明的工程相同，於全面形成導電層，除去覆蓋多晶矽膜851或第2支撐膜805的上面的導電膜之後，除去多晶矽膜851及BPSG膜790A。藉此，如第10圖所示，殘存以電容接觸塞700為底部的高度H的導電層801。導電層801縱橫比雖非常高，但藉由第1支撐膜804及第2支撐 膜805被部分性的結合，就能防止倒壞。
而且，形成電容絕緣膜802及上部電極803之後，只要形成層間絕緣膜900及保護絕緣膜930，藉由本實施形態的半導體裝置即完成。
像這樣，在藉由本實施形態的半導體裝置之製造方法中，除了藉由第1實施形態的效果之外，導電層801因第2支撐膜805而結合，因此能更有效果的防止倒壞。而且，導電層801所需要的高度H是因第2支撐膜805的上面而定義，因此可更高精度的控制高度H。
以上，雖是針對本發明的最佳實施形態做說明，但本發明並不限於上述實施形態，可在不脫離本發明之主旨的範圍做各種變更，該些皆包含在本發明之範圍內。
91‧‧‧光阻劑
100‧‧‧半導體基板
200‧‧‧元件分離區域
300‧‧‧字元線
400‧‧‧層間絕緣層
500‧‧‧位元線
700‧‧‧電容接觸塞
780‧‧‧阻擋膜
790A‧‧‧BPSG膜
804‧‧‧第1支撐膜
804’‧‧‧Si3N4膜
810‧‧‧圓筒孔
850‧‧‧圓筒蝕刻層積遮罩
851‧‧‧多晶矽膜
852‧‧‧SiO2膜
853‧‧‧非晶質碳膜
854‧‧‧SiN/SiON層積膜

Claims (9)

  1. 一種半導體裝置之製造方法，其為：將第1絕緣層及第2絕緣層按順序形成；在前述第2絕緣層上形成遮罩層；在前述遮罩層形成既定圖案的開口；以前述遮罩層作為遮罩形成從前述第2絕緣層至前述第1絕緣層於厚度方向貫通的開口；形成與前述遮罩層、前述第2絕緣層及前述第1絕緣層之各個側面相接的導電層；除去前述遮罩層及前述第2絕緣層。
  2. 一種半導體裝置之製造方法，其為：將第1絕緣層及第2絕緣層按順序形成；在前述第2絕緣層上形成第1支撐層；在前述第1支撐層將露出前述第2絕緣層之一部分的第1圖案開口；形成覆蓋前述第2絕緣層的露出部分及前述第1支撐層之雙方的第1遮罩層；在前述第1遮罩層形成至少一部分與前述第1圖案重疊的既定圖案的開口；以前述第1遮罩層作為遮罩形成從前述第1支撐層通過前述第2絕緣層直至前述第1絕緣層於厚度方向貫通的開口；形成與前述第1遮罩層、前述第1支撐層、前述第2絕緣層及前述第1絕緣層之各個側面相接的導電層； 除去前述第1遮罩層及前述第2絕緣層。
  3. 如申請專利範圍第2項所記載的半導體裝置之製造方法，其中，將前述第1絕緣層以至少含有矽與氮之兩者的材料堆積而形成；前述第2絕緣層是堆積以氧化矽為主成份的材料而形成。
  4. 如申請專利範圍第3項所記載的半導體裝置之製造方法，其中，前述第1支撐層是堆積至少含有矽與氮之兩者的材料而形成。
  5. 如申請專利範圍第4項所記載的半導體裝置之製造方法，其中，前述遮罩層是堆積矽而形成。
  6. 如申請專利範圍第2項至第5項之任一項所記載的半導體裝置之製造方法，其中，除去前述遮罩層及前述第2絕緣層之後，隔著電容絕緣膜形成覆蓋前述導電層的上部電極。
  7. 如申請專利範圍第2項所記載的半導體裝置之製造方法，其中，前述導電層，為：堆積覆蓋前述遮罩層、前述第2絕緣層及前述第1絕緣層之各個側面及前述遮罩層的上表面的導電層；選擇性除去堆積在前述遮罩層的上表面的導電層而形 成。
  8. 如申請專利範圍第6項所記載的半導體裝置之製造方法，其中，形成層間絕緣層；在前述層間絕緣層將底層接點開口；以導電物埋設前述底層接點而形成底層接點插頭；覆蓋前述層間絕緣層及底層接點插頭，將前述第1絕緣層及第2絕緣層按順序形成。
  9. 一種半導體裝置之製造方法，其為：將第1絕緣層及第2絕緣層按順序形成；在前述第2絕緣層上形成第1支撐層；在前述第1支撐層將露出前述第2絕緣層之一部分的第1圖案開口；形成覆蓋前述第2絕緣層的露出部分及前述第1支撐層之雙方的第1遮罩層；在前述第1遮罩層上形成第2支撐層；在前述第2支撐層將露出前述第1遮罩層之一部分的第2圖案開口；形成覆蓋前述第1遮罩層的露出部分及前述第2支撐層之雙方的第2遮罩層；將至少一部分與前述第1圖案及前述第2圖案之各個重疊的既定圖案的開口，形成從前述第2遮罩層通過前述第2支撐層直至前述第1遮罩層於厚度方向貫通；以前述第2遮罩層作為遮罩形成從前述第1支撐層通 過前述第2絕緣層直至前述第1絕緣層於厚度方向貫通的開口；形成與前述第2支撐層、前述第2遮罩層、前述第1遮罩層、前述第1支撐層、前述第2絕緣層及前述第1絕緣層之各個側面相接的導電層；除去前述第2遮罩層、前述第1遮罩層及前述第2絕緣層。
TW103109666A 2013-03-15 2014-03-14 半導體裝置之製造方法 TW201507005A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013053895 2013-03-15

Publications (1)

Publication Number Publication Date
TW201507005A true TW201507005A (zh) 2015-02-16

Family

ID=51536902

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103109666A TW201507005A (zh) 2013-03-15 2014-03-14 半導體裝置之製造方法

Country Status (5)

Country Link
US (1) US20160027783A1 (zh)
KR (1) KR20150131145A (zh)
DE (1) DE112014001430T5 (zh)
TW (1) TW201507005A (zh)
WO (1) WO2014142253A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840150B2 (en) 2017-01-10 2020-11-17 Samsung Electronics Co., Ltd. Semiconductor device and method for manufacturing the same
KR102515421B1 (ko) * 2018-12-20 2023-03-28 삼성전자주식회사 반도체 장치의 제조 방법
CN112928069B (zh) * 2021-02-05 2023-02-28 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506944B1 (ko) * 2003-11-03 2005-08-05 삼성전자주식회사 지지층 패턴들을 채택하는 복수개의 커패시터들 및 그제조방법
JP2012151338A (ja) * 2011-01-20 2012-08-09 Elpida Memory Inc 半導体装置の製造方法及びハードマスクの形成方法
JP2012231075A (ja) * 2011-04-27 2012-11-22 Elpida Memory Inc 半導体デバイス及びその製造方法
JP2013008732A (ja) * 2011-06-22 2013-01-10 Elpida Memory Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20150131145A (ko) 2015-11-24
US20160027783A1 (en) 2016-01-28
WO2014142253A1 (ja) 2014-09-18
DE112014001430T5 (de) 2015-12-24

Similar Documents

Publication Publication Date Title
US8841195B2 (en) Semiconductor device with multi-layered storage node and method for fabricating the same
US8395235B2 (en) Semiconductor device
US9613967B1 (en) Memory device and method of fabricating the same
US10784265B2 (en) Semiconductor device
US9196609B2 (en) Semiconductor device
JP2007049016A (ja) 半導体装置およびその製造方法
KR101717549B1 (ko) 반도체 소자 제조방법
JP2010147078A (ja) 半導体装置及びその製造方法
US20050272250A1 (en) Method of forming self-aligned contact and method of manufacturing semiconductor memory device by using the same
JP5557442B2 (ja) 半導体装置
US9741582B2 (en) Method of forming a semiconductor device including a pitch multiplication
JP2009253249A (ja) 半導体装置、その製造方法、及び、データ処理システム
US20110165756A1 (en) Method for manufacturing semiconductor device
JP2009164535A (ja) 半導体装置、及びその製造方法
US20150371895A1 (en) Method for manufacturing smeiconductor device
JP2006157002A (ja) キャパシタの製造方法及び半導体装置の製造方法
WO2021258561A1 (zh) 存储器的形成方法及存储器
KR101077304B1 (ko) 반도체 소자의 제조 방법
JP2011159739A (ja) 半導体装置および半導体装置の製造方法
JP2016082182A (ja) 半導体装置及びその製造方法
TW201507005A (zh) 半導體裝置之製造方法
JP2016021463A (ja) 半導体装置の製造方法
JP2011066126A (ja) 半導体記憶装置およびその製造方法
US8071439B2 (en) Method for manufacturing semiconductor device
JP2010153418A (ja) 半導体装置及び半導体装置の製造方法