DE60038611T2 - Verfahren zur herstellung von kondensator-über-bitleitung-speicherzellen - Google Patents

Verfahren zur herstellung von kondensator-über-bitleitung-speicherzellen Download PDF

Info

Publication number
DE60038611T2
DE60038611T2 DE60038611T DE60038611T DE60038611T2 DE 60038611 T2 DE60038611 T2 DE 60038611T2 DE 60038611 T DE60038611 T DE 60038611T DE 60038611 T DE60038611 T DE 60038611T DE 60038611 T2 DE60038611 T2 DE 60038611T2
Authority
DE
Germany
Prior art keywords
bit line
structured
forming
shaping
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60038611T
Other languages
English (en)
Other versions
DE60038611D1 (de
Inventor
John K. Boise ZAHURAK
Kunal R. Boise PAREKH
Mark Boise FISCHER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Application granted granted Critical
Publication of DE60038611D1 publication Critical patent/DE60038611D1/de
Publication of DE60038611T2 publication Critical patent/DE60038611T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Hall/Mr Elements (AREA)

Description

  • TECHNISCHES GEBIET DER ERFINDUNG
  • Die Erfindung betrifft Verfahren zur Herstellung von Kondensator-über-Bitleitung-Speicherzellen.
  • TECHNISCHER HINTERGRUND DER ERFINDUNG
  • Die Halbleiterverarbeitung erfordert eine Anzahl von Schritten, in denen einzelne Schichten maskiert und geätzt werden, um Halbleiterbauelemente zu formen. Die Maskenjustierung ist wichtig, da sogar kleine Justierfehler zum Ausfall des Bauelements führen können. Für bestimmte Photomaskierungsschritte ist die richtige Justierung äußerst kritisch, um eine einwandfreie Fertigung zu erreichen. In anderen Schritten sind die Entwurfsregeln lockerer und lassen einen größeren Spielraum für Justierfehler zu. Ferner besteht ein Ziel darin, die Anzahl von Schritten in einem bestimmten Verarbeitungsablauf zu verringern oder zu minimieren. Durch Minimieren der Verarbeitungsschritte verringert sich die Gefahr eines Verarbeitungsfehlers, der das fertige Bauelement beeinflußt.
  • US 5627095 offenbart ein Verfahren zur Herstellung eines Halbleiterbauelements und beschreibt die Ausbildung einer Kontaktöffnung für eine Bitleitung. Einige Verfahrensschritte später wird eine Kontaktöffnung für einen Speicherknoten gebildet. Dazwischen liegen weitere Ätzschritte, und weitere Schichten werden abgeschieden.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Kondensator-über-Bitleitung-Speicherzelle bereitgestellt, wie in Anspruch 1 definiert.
  • Die vorliegende Erfindung entstand aus Bedürfnissen in Verbindung mit der Verbesserung der Fertigungsweise von Halbleiterspeichermatrizen, und insbesondere von Kondensator-über-Bitleitung-Speichermatrizen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Nachstehend werden bevorzugte Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden beigefügten Zeichnungen beschrieben.
  • 1 zeigt eine schematische Schnittansicht eines Halbleiterwaferfragments in einem Verarbeitungsschritt gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 2 zeigt eine Draufsicht des Waferfragments von 1.
  • 3 zeigt eine Ansicht des Waferfragments von 1 in einem anderen Verarbeitungsschritt.
  • 4 zeigt eine Ansicht des Waferfragments von 3 in einem anderen Verarbeitungsschritt.
  • 5 zeigt eine Ansicht des Waferfragments von 4 in einem anderen Verarbeitungsschritt.
  • 6 zeigt eine Draufsicht des Waferfragments von 5.
  • 7 zeigt eine Ansicht des Waferfragments von 5 in einem anderen Verarbeitungsschritt.
  • 8 zeigt eine Draufsicht des Waferfragments von 7.
  • 9 zeigt eine Ansicht des Waferfragments von 7 in einem anderen Verarbeitungsschritt.
  • 10 zeigt eine Draufsicht des Waferfragments von 9.
  • 11 zeigt eine Ansicht des Waferfragments von 9 in einem anderen Verarbeitungsschritt.
  • 12 zeigt eine Draufsicht des Waferfragments von 11 entlang der Linie 12-12 in 10.
  • 13 zeigt eine Ansicht des Waferfragments von 11 in einem anderen Verarbeitungsschritt.
  • 14 zeigt eine Draufsicht des Waferfragments von 13.
  • 15 zeigt eine Ansicht des Waferfragments von 13 in einem anderen Verarbeitungsschritt.
  • 16 zeigt eine Ansicht des Waferfragments von 15 in einem anderen Verarbeitungsschritt.
  • 17 zeigt eine Ansicht des Waferfragments von 16 in einem anderen Verarbeitungsschritt.
  • 18 zeigt eine Ansicht des Waferfragments von 17 in einem anderen Verarbeitungsschritt.
  • BESTE AUSFÜHRUNGSARTEN DER ERFINDUNG UND OFFENBARUNG DER ERFINDUNG
  • Es werden Verfahren zur Herstellung von Kondensator-über-Bitleitung-Speicherzellen beschrieben. In einer Ausführungsform wird eine Bitleitungskontaktöffnung durch leitfähiges Bitleitungsmaterial geätzt. In einer Implementierung wird eine Bitleitungskontaktöffnung durch eine zuvor ausgebildete Bitleitung geätzt. In einer Implementierung wird eine Bitleitungskontaktöffnung nach der Ausbildung einer Bitleitung geätzt.
  • In den 1 und 2 ist ein Halbleiterwaferfragment während der Verarbeitung allgemein bei 20 dargestellt und weist ein halbleitendes Substrat 22 auf. Im Kontext des vorliegenden Dokuments ist der Begriff "halbleitendes Substrat" so definiert, daß er irgendeinen Aufbau bedeutet, der halbleitendes Material aufweist, einschließlich, aber nicht beschränkt auf volumenhalbleitende Materialien wie z. B. einen halbleitenden Wafer (entweder allein oder in Baugruppen, auf denen sich andere Materialien befinden) und halbleitende Materialschichten (entweder allein oder in Baugruppen, die andere Materialien aufweisen). Der Begriff "Substrat" bezieht sich auf irgendeine Trägerstruktur, einschließlich, aber nicht beschränkt auf die oben beschriebenen halbleitenden Substrate.
  • Über dem Substrat 22 werden eine Vielzahl von beabstandeten Wortleitungen 24 ausgebildet und definieren Substratpositionen 26, 28 und 30, mit denen eine elektrische Verbindung gewünscht wird. Die Substratpositionen 26, 30 auf gegenüberliegenden Seiten der Substratposition 28 bilden Positionen, an denen elektrische Verbindung mit einzelnen Speicherkondensatoren hergestellt wird. Die Substratposition 28 bildet eine Position, an der eine elektrische Verbindung mit einer Bitleitung hergestellt wird. In einer bevorzugten Ausführungsform weisen die Substratpositionen Diffusionsbereiche 27, 29 bzw. 31 auf, die in das Substrat 22 aufgenommen werden.
  • Wortleitungen 24 und Substratpositionen 26, 28 und 30 werden bezüglich eines aktiven Bereichs 32 gebildet, der von anderen aktiven Bereichen durch Isolierbereiche 33 isoliert ist, die durch herkömmliche Verfahren, wie z. B. durch flache Grabenisolation, gebildet werden können. Jede Wortleitung weist eine Gateoxidschicht 34, eine Polysiliciumschicht 36 und eine Silicidschicht 38 auf. Eine Isolierkappe 40 ist vorgesehen, ebenso wie isolierende Seitenwandabstandsschichten 42. Dadurch wird nur ein Wortleitungsaufbau gebildet. Entsprechend können andere Wortleitungsaufbauten und/oder -materialien genutzt werden.
  • Wie aus 3 erkennbar, wird über Wortleitungen 24 eine Isoliermaterialschicht 44 gebildet. Ein typisches Material ist Bor-Phosphorsilicatglas (BPSG). Diese Schicht kann später aufgeschmolzen und planarisiert werden, um eine im allgemeinen ebene oberste Fläche zu bilden. Eine leitfähige Bitleitungsmaterialschicht 46 wird über dem Substrat und den Substratpositionen 26, 28 und 30 ausgebildet. Ein typisches Material ist leitfähig dotiertes Polysilicim. Über der Schicht 46 wird eine Isolierkappenschicht 48 ausgebildet und kann Materialien wie z. B. Si3N4 oder SiO2 aufweisen.
  • Wie aus 4 erkennbar, wird eine strukturierte Maskierungsschicht 50 über dem Substrat 22 gebildet und definiert eine Bitleitungsstruktur.
  • Wie aus 5 erkennbar, werden Material der Isolierkappenschicht 48 und leitfähiges Bitleitungsmaterial 46 geätzt, um eine Bitleitung 52 zu bilden. Die Maskierungsschicht 50 wird anschließend entfernt. 6 zeigt eine Draufsicht der Bitleitung 52, deren Isolierkappe der Deutlichkeit halber entfernt ist.
  • Wie aus den 7 und 8 erkennbar, werden über leitfähigen Abschnitten der Bitleitung 52 und ihrer Isolierkappe 48 Seitenwandabstandsschichten 54 ausgebildet.
  • Wie aus den 9 und 10 erkennbar, wird über dem Substrat 22 eine strukturierte Maskierungsschicht 56, zum Beispiel ein Photoresist, ausgebildet und definiert mehrere Öffnungen 58, 60, 62. Der Klarheit halber sind die Öffnungen 58, 60 und 62 in 10 als schwarze Quadrate oder Rechtecke dargestellt. Die Öffnungen werden über Substratpositionen 26, 28 bzw. 30 ausgebildet. In dem dargestellten Beispiel hat die Bitleitung 52 eine Querbreite W, und die Öffnung 60 wird über der gesamten Querbreite eines Abschnitts der Bitleitung 52 ausgebildet.
  • Wie aus den 11 und 12 erkennbar, wird leitfähiges Bitleitungsmaterial innerhalb der Öffnung 60 entfernt, um eine Bitleitungskontaktöffnung zu definieren. In einer bevorzugten Ausführungsform ist die Substratposition 28 auch nach außen hin unverdeckt. Eine solche Exponierung kann beim Entfernen des leitfähigen Bitleitungsmaterials oder durch spätere Verarbeitung auftreten. In einer bevorzugten Ausführungsform erfolgt das Ätzen ganz durch das leitfähige Bitleitungsmaterial, durch die Isolierschicht 44 bis annähernd zum Diffusionsbereich 29. Die Öffnungen 58 und 62 werden gleichzeitig mit der Öffnung 60 gebildet und bilden Kondensatorkontaktöffnungen über ihren entsprechenden Substratpositionen. Durch das Ätzen der Bitleitungskontaktöffnung 60 wird vorzugsweise leitfähiges Bitleitungsmaterial 46 freigelegt, wie in 12 dargestellt. Die Ausbildung der oben beschriebenen Öffnungen, z. B. das Entfernen des leitfähigen Bitleitungsmaterials zum Ausbilden der Bitleitungskontaktöffnung, kann vor dem Strukturieren und Ätzen des leitfähigen Materials zur schließlichen Ausbildung der Bitleitungen stattfinden.
  • Wie aus den 13 und 14 erkennbar, wird über einzelnen Substratpositionen 26, 28 und 30 und in elektrischer Verbindung mit diesen leitfähiges Verbindungsmaterial 64 ausgebildet. Ein typisches Material ist leitfähig dotiertes Polysilicium, das über dem Substrat aufgebracht und anschließend zurückgeätzt werden kann, um einzelne leitfähige Zapfen 66, 68 und 70 zu isolieren. Der leitfähige Zapfen 68, wie in 14 dargestellt, steht in elektrischer Verbindung mit dem Diffusionsbereich 29 und dem nicht entfernten Bitleitungsmaterial 46.
  • Zum Ausbilden der oben beschriebenen Bitleitungskontaktöffnungen und Kondensatorkontaktöffnungen kann auch eine alternative Verarbeitung stattfinden. Um nur ein Beispiel anzuführen, nach Bildung einer Abstandsschicht über der Bitleitung (7) kann eine Maskierungsschicht über der Bitleitung ausgebildet werden, und ein Abschnitt der Isolierkappe der Bitleitung kann entfernt werden, um darunterliegendes leitfähiges Bitleitungsmaterial freizulegen. Eine Schicht aus Isoliermaterial wie z. B. BPSG kann über der Bitleitung und den Wortleitungen ausgebildet werden, wobei in einem anschließenden Strukturierungsschritt Öffnungen über Bereichen definiert werden, die im allgemeinen den Öffnungen 58, 60 und 62 entsprechen (10). Nachdem diese Öffnungen gebildet worden sind, kann jetzt ein getrenntes Ätzen stattfinden, um gewünschte Bitleitungskontaktöffnungen und Kondensatorkontaktöffnungen auszubilden. In einer Ausführungsform wird das Ätzen der Kontaktöffnungen unter Anwendung von Ätzchemien durchgeführt, bei denen das leitfähige Bitleitungsmaterial und die Isolierschicht 44 etwa mit der gleichen Geschwindigkeit geätzt werden und die selektiv für Materialien sind, aus denen die Isolierkappen und Seitenwände der Bitleitungen und/oder der Wortleitungen bestehen. Dies ermöglicht, daß die Öffnungen im allgemeinen selbstjustierend zu den Wortleitungen ausgebildet werden. Im Anschluß an die Bildung der Kontaktöffnungen kann ein leitfähiges Material, wie z. B. leitfähig dotiertes Polysilicium, darin abgeschieden und zurückgeätzt werden, oder andernfalls können Teile davon entfernt werden, um leitfähige Zapfen innerhalb der Öffnungen zu isolieren. Die Verarbeitung kann jetzt im wesentlichen stattfinden, wie weiter unten in Bezug auf die 15–18 beschrieben wird.
  • Alternativ kann nach Ausbildung der Bitleitungen und dem oben beschriebenen Entfernen des Isolierkappenabschnitts der Bitleitung eine Schicht aus Isoliermaterial, z. B. BPSG, gebildet werden, und die Bitleitungskontaktöffnungen und die Kondensatorkontaktöffnungen können anschließend geätzt werden. Eine dicke Schicht aus Polysilicium kann über dem Substrat und innerhalb der Öffnungen abgeschieden werden. Diese Schicht kann anschließend zu Speicherknotenschichten innerhalb der Kondensatorkontaktöffnungen strukturiert werden, mit anschließender Verarbeitung einschließlich Abscheidung einer dielektrischen Zellenschicht und einer Zellelektrodenschicht.
  • Wie aus 15 erkennbar, wird über dem Substrat und vorzugsweise über dem leitfähigen Material innerhalb aller Kontaktöffnungen 58, 60 und 62 eine isolierende Materialschicht 72 ausgebildet. Ein typisches Material ist Nitrid. Andere Materialien sind unter anderem diejenigen Materialien, in Bezug auf die eine später gebildete Schicht aus Isoliermaterial geätzt werden kann, wie sich weiter unten zeigen wird.
  • Wie aus 16 erkennbar, wird über dem Substrat 22 eine strukturierte Maskierungsschicht 74 ausgebildet, und nicht maskierte Abschnitte der Isoliermaterialschicht 72 werden entfernt, um über dem Zapfen 68 eine isolierende Abdeckung 76 zu bilden. Durch dieses Entfernen wird außerdem vorzugsweise leitfähiges Verbindungsmaterial 64 über Diffusionsbereichen 27 bzw. 31 freigelegt. Alternativ und stärker bevorzugt kann ein Abstandsschichtätzen, wie z. B. ein Trockenätzen der Schicht 72, durchgeführt werden, um die isolierende Abdeckung zu bilden und dadurch einen Maskierungsschritt zu eliminieren.
  • Wie aus 17 erkennbar, wird über dem Substrat 22 eine Isoliermaterialschicht 78 ausgebildet. Ein typisches Material ist BPSG.
  • Wie aus 18 erkennbar, werden ein Paar Kondensatoröffnungen 80, 82 durch die Schicht 78 erhöht über der Bitleitung geätzt und legen vorzugsweise die entsprechenden leitfähigen Zapfen frei, über denen jede Öffnung gebildet wird. In einer bevorzugten Ausführungsform werden derartige Öffnungen im wesentlichen selektiv in Bezug auf Material geätzt, das eine isolierende Abdeckung 76 aufweist. Dementsprechend können die Öffnungen 80, 82 im allgemeinen selbstjustiert bezüglich der isolierenden Abdeckung 76 und daher der Bitleitung ausgebildet werden. Innerhalb der Öffnungen 80, 82 wird ein Paar Speicherkondensatoren ausgebildet, die eine leitfähige Speicherknotenschicht 84, eine dielektrische Zellenschicht 86 und eine Zellelektrodenschicht 88 aufweisen.
  • Vorteile der obigen Verfahren können die Bereitstellung von Speicherkondensatoren einschließen, die bezüglich der Bitleitung selbstjustierend sind, wodurch Besorgnisse zur Genauigkeit der Justierung minimiert werden. Außerdem können während der Bildung der Kondensatoröffnungen 80, 82 Ätzchemien beeinflußt werden, um Teile der Kondensatorzapfen in Bezug auf Material, das die Wortleitungen einkapselt, selektiv zu ätzen. Dadurch können Speicherkondensatoren gebildet werden, die bezüglich der Wortleitungen selbstjustierend sind. Außerdem können durch gleichzeitiges Ausbilden der Bitleitungskontaktöffnungen und Kondensatorkontaktöffnungen Vorteile erzielt werden, wie z. B. Verringerungen der Maskenzahlen und Verarbeitungsschritte. Ferner können durch gleichzeitiges Ausbilden solcher Öffnungen Verbesserungen der Kritikalität der Justierung gegenüber Verarbeitungsverfahren erreicht werden, bei denen die Kondensatorkontaktöffnungen nach den Bitleitungskontaktöffnungen ausgebildet werden. Zum Beispiel werden in einem Kondensator-über-Bitleitung-Verarbeitungsszenarium die Bitleitungskontaktöffnungen vor den Kondensatorkontaktöffnungen geätzt und anschließend mit leitfähigem Material gefüllt, das gleichfalls Teil der Bitleitung ist. Dieses leitfähige Material wird strukturiert und zu einzelnen Bitleitungen geätzt, und darüber wird eine Schicht aus BPSG gebildet. Die Kondensatoröffnungen werden dann strukturiert und durch das BPSG geätzt, wobei die Justierung in Bezug auf leitfähiges Bitzapfenmaterial kritisch ist, z. B. kann durch einen Justierfehler der Kontaktöffnungen leitfähiges Bitzapfenmaterial freigelegt werden und einen zum Ausfall führenden Kurzschluß verursachen. Durch gleichzeitiges Ätzen der Bitleitungskontaktöffnungen und Kondensatorkontaktöffnungen wird diese Kritikalität der Justierung vermindert, wenn nicht beseitigt.
  • Gemäß dem Gesetz ist die Erfindung bezüglich struktureller und methodischer Merkmale in einer mehr oder weniger konkreten Sprache beschrieben worden. Es versteht sich jedoch, daß die Erfindung nicht auf die dargestellten und beschriebenen konkreten Merkmale beschränkt ist, da die hierin offenbarten Mittel bevorzugte Ausführungsformen der Erfindung aufweisen. Die Erfindung wird daher in jeder ihrer Formen oder Modifikationen innerhalb des eigentlichen Umfangs der beigefügten Patentansprüche beansprucht.

Claims (15)

  1. Verfahren zur Herstellung von Kondensator-über-Bitleitungs-Speicherzellen, das aufweist: Ausbilden eines Paars beabstandeter Wortleitungen (24) über einem Substrat (22), wobei die Wortleitungen (24) mehrere Substratpositionen (26, 28, 30) definieren, an denen jeweils eine elektrische Verbindung mit einer Bitleitung und einem Paar Speicherkondensatoren gewünscht wird; Ausbilden eines Isoliermaterials (44) über den Wortleitungen (24); Ausbilden einer strukturierten Bitleitung (52) über dem Isoliermaterial (44); gleichzeitiges Ausbilden individueller Kontaktöffnungen (58, 60, 62) über den Substratpositionen (26, 28, 30); und Ausbilden von leitfähigem Material (64) innerhalb der Kontaktöffnungen (58, 60, 62) und in elektrischer Verbindung mit den entsprechenden individuellen Substratpositionen (26, 28, 30), wobei die Ausbildung der strukturierten Bitleitung die Bereitstellung von Bitleitungsmaterial und das Strukturieren des Bitleitungsmaterials aufweist, und wobei das gleichzeitige Ausbilden der Kontaktöffnungen das Formen nach der Bereitstellung des Bitleitungsmaterials aufweist.
  2. Verfahren nach Anspruch 1, wobei die Substratpositionen (26, 28, 30) innerhalb des Substrats (22) aufgenommene Diffusionsbereiche (27, 29, 31) aufweisen.
  3. Verfahren nach Anspruch 1, wobei das gleichzeitige Formen das Entfernen zumindest eines Teils der strukturierten Bitleitung (52) aufweist.
  4. Verfahren nach Anspruch 1, wobei das gleichzeitige Formen das Ätzen durch die strukturierte Bitleitung (52) hindurch aufweist.
  5. Verfahren nach Anspruch 1, wobei das gleichzeitige Formen das Ätzen durch die strukturierte Bitleitung (52) und durch das Isoliermaterial (44) im gleichen Ätzschritt aufweist.
  6. Verfahren nach Anspruch 1, wobei das Formen des leitfähigen Materials (64) das Bereitstellen des leitfähigen Materials (64) innerhalb der Kontaktöffnungen (58, 60, 62) im gleichen Bereitstellungsschritt aufweist.
  7. Verfahren nach Anspruch 1, wobei das gleichzeitige Formen das Freilegen eines Teils der strukturierten Bitleitung (52) nach außen hin aufweist.
  8. Verfahren nach Anspruch 1, wobei das gleichzeitige Formen das Freilegen eines Teils der strukturierten Bitleitung (52) nach außen hin aufweist, und wobei das Formen des leitfähigen Materials (64) das Bereitstellen des leitfähigen Materials (64) in elektrischer Verbindung mit der strukturierten Bitleitung (52) aufweist.
  9. Verfahren nach Anspruch 1, wobei das Formen der strukturierten Bitleitung (52) das Formen der strukturierten Bitleitung (52) mit einer Querbreite (W) aufweist, und wobei das gleichzeitige Formen das Entfernen einer gesamten Querbreite (W) eines Abschnitts der strukturierten Bitleitung (52) aufweist.
  10. Verfahren nach Anspruch 1, das ferner das Ausbilden einer Isolierkappe (48) über der strukturierten Bitleitung (52) aufweist, wobei das gleichzeitige Formen das selektive Ätzen des Isoliermaterials (44) und der strukturierten Bitleitung (52) in Bezug auf das Material aufweist, aus dem die Isolierkappe (48) gebildet wird.
  11. Verfahren nach Anspruch 1, das ferner das Ausbilden einer Materialschicht (78) über der strukturierten Bitleitung (52) und das Ätzen eines Kondensatoröffnungspaars (80, 82) durch die Materialschicht (78) mit Selbstjustierung auf die strukturierte Bitleitung (52) aufweist.
  12. Verfahren nach Anspruch 1, wobei das gleichzeitige Formen der Kontaktöffnungen (58, 60, 62) das Entfernen von leitfähigem Material der strukturierten Bitleitung (52) während der Bildung der Kontaktöffnungen (58, 60, 62) aufweist.
  13. Verfahren nach Anspruch 1, wobei das Ausbilden der strukturierten Bitleitung (52) vor dem gleichzeitigen Formen der Kontaktöffnungen (58, 60, 62) auftritt.
  14. Verfahren nach Anspruch 1, wobei das Ausbilden der strukturierten Bitleitung (52) vor der Bildung des leitfähigen Materials (64) auftritt.
  15. Verfahren nach Anspruch 1, wobei das gleichzeitige Formen der Kontaktöffnungen das Durchführen des gleichzeitigen Formens nach dem Strukturieren des Bitleitungsmaterials aufweist.
DE60038611T 1999-07-22 2000-07-19 Verfahren zur herstellung von kondensator-über-bitleitung-speicherzellen Expired - Lifetime DE60038611T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US360349 1999-07-22
US09/360,349 US6458649B1 (en) 1999-07-22 1999-07-22 Methods of forming capacitor-over-bit line memory cells
PCT/US2000/019869 WO2001008217A1 (en) 1999-07-22 2000-07-19 Methods of forming capacitor-over-bit line memory cells

Publications (2)

Publication Number Publication Date
DE60038611D1 DE60038611D1 (de) 2008-05-29
DE60038611T2 true DE60038611T2 (de) 2009-04-30

Family

ID=23417615

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60038611T Expired - Lifetime DE60038611T2 (de) 1999-07-22 2000-07-19 Verfahren zur herstellung von kondensator-über-bitleitung-speicherzellen

Country Status (8)

Country Link
US (1) US6458649B1 (de)
EP (1) EP1196950B1 (de)
JP (2) JP2003505885A (de)
KR (1) KR100456358B1 (de)
AT (1) ATE392713T1 (de)
AU (1) AU6228600A (de)
DE (1) DE60038611T2 (de)
WO (1) WO2001008217A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221711B1 (en) * 1998-05-11 2001-04-24 Micron Technology, Inc. Methods of electrically contacting to conductive plugs, methods of forming contact openings, and methods of forming dynamic random access memory circuitry
US6589876B1 (en) * 1999-07-22 2003-07-08 Micron Technology, Inc. Methods of forming conductive capacitor plugs, methods of forming capacitor contact openings, and methods of forming memory arrays
US6921692B2 (en) * 2003-07-07 2005-07-26 Micron Technology, Inc. Methods of forming memory circuitry
JP4528504B2 (ja) * 2003-08-22 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法
US20060019497A1 (en) * 2004-07-22 2006-01-26 Zhizhang Chen Reduced feature-size memory devices and methods for fabricating the same
US8022468B1 (en) * 2005-03-29 2011-09-20 Spansion Llc Ultraviolet radiation blocking interlayer dielectric
DE102005024944B3 (de) 2005-05-31 2006-12-28 Infineon Technologies Ag Kontaktstruktur für einen Stack-DRAM-Speicherkondensator
JP2010016249A (ja) * 2008-07-04 2010-01-21 Nec Electronics Corp 半導体装置の製造方法、及び半導体装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204286A (en) * 1991-10-15 1993-04-20 Micron Technology, Inc. Method of making self-aligned contacts and vertical interconnects to integrated circuits
US5296400A (en) 1991-12-14 1994-03-22 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a contact of a highly integrated semiconductor device
KR950000660B1 (ko) 1992-02-29 1995-01-27 현대전자산업 주식회사 고집적 소자용 미세콘택 형성방법
JP2522616B2 (ja) 1992-03-24 1996-08-07 株式会社東芝 半導体装置の製造方法
US5383088A (en) * 1993-08-09 1995-01-17 International Business Machines Corporation Storage capacitor with a conducting oxide electrode for metal-oxide dielectrics
KR0137978B1 (ko) * 1994-10-12 1998-06-15 김주용 반도체 소자 제조방법
US5488011A (en) * 1994-11-08 1996-01-30 Micron Technology, Inc. Method of forming contact areas between vertical conductors
KR0140657B1 (ko) * 1994-12-31 1998-06-01 김주용 반도체 소자의 제조방법
JP3623834B2 (ja) 1995-01-31 2005-02-23 富士通株式会社 半導体記憶装置及びその製造方法
US5604147A (en) 1995-05-12 1997-02-18 Micron Technology, Inc. Method of forming a cylindrical container stacked capacitor
JPH0974174A (ja) 1995-09-01 1997-03-18 Texas Instr Japan Ltd 半導体装置及びその製造方法
KR0155886B1 (ko) * 1995-09-19 1998-10-15 김광호 고집적 dram 셀의 제조방법
JP3520144B2 (ja) * 1995-10-26 2004-04-19 株式会社ルネサステクノロジ 半導体記憶装置およびその製造方法
US5721154A (en) 1996-06-18 1998-02-24 Vanguard International Semiconductor Method for fabricating a four fin capacitor structure
US5789289A (en) 1996-06-18 1998-08-04 Vanguard International Semiconductor Corporation Method for fabricating vertical fin capacitor structures
US5670404A (en) 1996-06-21 1997-09-23 Industrial Technology Research Institute Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer
JP2800787B2 (ja) * 1996-06-27 1998-09-21 日本電気株式会社 半導体記憶装置の製造方法
JPH1079491A (ja) * 1996-07-10 1998-03-24 Fujitsu Ltd 半導体装置およびその製造方法
JP4064496B2 (ja) * 1996-07-12 2008-03-19 株式会社東芝 半導体装置及びその製造方法
US5706164A (en) * 1996-07-17 1998-01-06 Vangaurd International Semiconductor Corporation Method of fabricating high density integrated circuits, containing stacked capacitor DRAM devices, using elevated trench isolation and isolation spacers
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
US5792687A (en) 1996-08-01 1998-08-11 Vanguard International Semiconductor Corporation Method for fabricating high density integrated circuits using oxide and polysilicon spacers
US5688713A (en) * 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
JPH10144886A (ja) * 1996-09-11 1998-05-29 Toshiba Corp 半導体装置及びその製造方法
JP3612913B2 (ja) * 1996-12-29 2005-01-26 ソニー株式会社 半導体装置の製造方法
JPH10200067A (ja) * 1996-12-29 1998-07-31 Sony Corp 半導体装置の製造方法
US5780338A (en) * 1997-04-11 1998-07-14 Vanguard International Semiconductor Corporation Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits
JPH10289986A (ja) 1997-04-15 1998-10-27 Fujitsu Ltd 半導体装置およびその製造方法
US5904521A (en) * 1997-08-28 1999-05-18 Vanguard International Semiconductor Corporation Method of forming a dynamic random access memory
US6060351A (en) 1997-12-24 2000-05-09 Micron Technology, Inc. Process for forming capacitor over bit line memory cell
JP3403052B2 (ja) * 1998-02-10 2003-05-06 株式会社東芝 半導体装置及びその製造方法
US5837577A (en) 1998-04-24 1998-11-17 Vanguard International Semiconductor Corporation Method for making self-aligned node contacts to bit lines for capacitor-over-bit-line structures on dynamic random access memory (DRAM) devices

Also Published As

Publication number Publication date
EP1196950B1 (de) 2008-04-16
KR20020037333A (ko) 2002-05-18
US6458649B1 (en) 2002-10-01
WO2001008217A1 (en) 2001-02-01
EP1196950A1 (de) 2002-04-17
JP2003505885A (ja) 2003-02-12
DE60038611D1 (de) 2008-05-29
AU6228600A (en) 2001-02-13
KR100456358B1 (ko) 2004-11-10
ATE392713T1 (de) 2008-05-15
JP2007134699A (ja) 2007-05-31

Similar Documents

Publication Publication Date Title
DE10324491B4 (de) Herstellungsverfahren für Dual-Workfunction-Logikbauelemente in vertikalen DRAM-Prozessen
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE4126046C2 (de) Herstellungsverfahren für einen DRAM-Speicherzellenkondensator
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE19925657B4 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE4113962C2 (de) Halbleitereinrichtung mit selbstausgerichteter Kontaktstruktur für Feldeffekttransistoren und Herstellungsverfahren für diese
EP0642159B1 (de) Herstellverfahren für ein Bitleitungskontaktloch einer Speicherzelle
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
DE102004020938B3 (de) Verfahren zum Herstellen einer ersten Kontaktlochebene in einem Speicherbaustein
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102004009292B3 (de) Verfahren zum Bilden von Kontaktlöchern
DE60038611T2 (de) Verfahren zur herstellung von kondensator-über-bitleitung-speicherzellen
DE19708031A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE4113999C2 (de) Halbleitereinrichtung und Herstellungsverfahren für eine Halbleitereinrichtung
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE3930657C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE4441166C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE60026860T2 (de) Verfahren zur herstellung von speicherkondensatoren-kontaktöffnungen
DE4409718A1 (de) Kondensator für ein Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19740534B4 (de) Halbleitervorrichtung mit mindestens zwei Verbindungsebenen sowie Verfahren zu deren Hertellung
DE10127888A1 (de) Verfahren zur Bildung von Kontaktregionen von in einem Substrat integrierten Bauelementen
EP0399060B1 (de) Halbleiterspeicheranordnung mit Kondensatoren mir zwei in einem Graben angeordneten Elektroden und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition