DE3930657C2 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrich­ tung nach dem Oberbegriff des Patentanspruch 1 und ein Verfahren zum Herstellen einer Halbleitervorrichtung nach dem Oberbegriff des Patentanspruchs 7.

Insbesondere bezieht sich die Erfindung auf Halbleitervor­ richtungen mit gestapelten Strukturen, die durch selektives Entfernen eines polykristallinen Siliziumfilmes und eines Siliziumoxidfilmes unter Anwendung derselben Maske ausgebil­ det werden, und auf ein Verfahren zu deren Herstellung. Die Erfindung ist insbesondere anwendbar auf einen dynamischen Schreib-Lese-Speicher mit Speicherzellen aus gestapelten Kondensatorstrukturen.

Da die vorliegende Erfindung die wünschenswertesten Wirkun­ gen bei Anwendung auf einen dynamischen Schreib-Lese-Spei­ cher zeigt, (der nachfolgend als DRAM bezeichnet wird), welcher Speicherzellen und gestapelte Kondensatorstrukturen hat, wird nachfolgend ein DRAM mit Speicherzellen aus gesta­ pelten Kondensatorstrukturen beschrieben.

Ein DRAM ist allgemein bekannt. Fig. 3 zeigt ein Blockdia­ gramm eines Ausführungsbeispieles der Gesamtkonfiguration eines bekannten DRAM. Wie in dieser Figur gezeigt ist, um­ faßt ein DRAM ein Speicherzellenfeld 100 mit einer Mehrzahl von Speicherzellen, die einen Speicherabschnitt bilden, einen Reihendekoder 200 und einen Spaltendekoder 300, die an jeweilige zugehörige Adreßpuffer zum Auswählen von Speicher­ zellenadressen angeschlossen sind, und einen Eingangs/Aus­ gangs-Schnittstellenabschnitt, der einen Leseverstärker um­ faßt, der an eine Eingangs/Ausgangs-Schaltung angeschlossen ist. Die Mehrzahl von Speicherzellen, die den Speicherab­ schnitt bilden, sind in einer Matrix aus einer Mehrzahl von Reihen und Spalten angeschlossen. Jede der Speicherzellen ist an eine entsprechende Wortleitung angeschlossen, die an den Reihendekoder 200 angeschlossen ist, und an eine ent­ sprechende Bitleitung, die an den Spaltendekoder 300 ange­ schlossen ist, wodurch das Speicherzellenfeld 100 gebildet wird. Eine Speicherzelle wird durch eine jeweilige Wortlei­ tung ausgewählt, während eine Bitleitung durch den Reihen­ dekoder 200 und den Spaltendekoder 300 in Reaktion auf ein Reihenadreßsignal und ein Spaltenadreßsignal ausgewählt wird, die von außen angelegt werden. Daten werden in die ausgewählte Speicherzelle eingeschrieben und abgespeicherte Daten in der Speicherzelle gelesen. Befehle zum Lesen und Schreiben von Daten werden durch Lese/Schreib-Steuersignale ausgeführt, die an eine Steuerschaltung angelegt werden.

Daten werden in dem Speicherzellenfeld 100 von N (=n x m) Bits gespeichert. Adreßinformationen der Speicherzellen, bei denen ein Lesen/Schreiben ausgeführt wird, werden in Reihen- und Spalten-Adreßpuffern gespeichert. Durch Auswahl einer Wortleitung durch den Reihendekoder 200 (Auswahl von einer aus n Wortleitungen) werden m-Bit Speicherzellen an die Leseverstärker über Bitleitungen gekoppelt. Als nächstes wird durch Auswählen einer bestimmten Bitleitung des Spal­ tendekoders 300 (Auswahl von m-Bitleitungen) einer der Lese­ verstärker an die Eingangs/Ausgangs-Schaltung gekoppelt, um das Lesen oder Schreiben gemäß den Befehlen der Steuerschal­ tung durchzuführen.

Fig. 4 ist ein Ersatzschaltbild einer Speicherzelle 10 des DRAM, das zur Erläuterung der Lese/Schreib-Betriebsweise in der Speicherzelle gezeigt ist. Die Speicherzelle 10 beinhal­ tet einen Satz aus einem Feldeffekttransistor Q und einem Kondensator Cs. Der Feldeffekttransistor Q hat eine Gate- Elektrode, die mit der Wortleitung 20 verbunden ist, eine Source/Drain-Elektrode, die mit einer Elektrode des Konden­ sators Cs verbunden ist, und eine weitere Source/Drain-Elek­ trode, die mit der Bitleitung 30 verbunden ist. Da beim Schreiben von Daten der Feldeffekttransistor Q leitfähig ge­ schaltet wird, wenn eine vorbestimmte Spannung an die Wort­ leitung 20 angelegt wird, wird eine auf der Bitleitung 30 bestehende Ladung in den Kondensator Cs gespeichert. Beim Lesen von Daten wird der Feldeffekttransistor Q leitfähig geschaltet, wenn eine vorbestimmte Spannung an die Wortlei­ tung 20 angelegt wird, so daß die Ladung, die in dem Konden­ sator Cs gespeichert ist, über die Bitleitung 30 ausgelesen wird.

Fig. 5 ist eine teilweise Draufsicht einer planaren Anord­ nung eines Speicherzellenfeldabschnittes des DRAM mit einem gefalteten Bitleitungsschema. Fig. 5 zeigt vier Speicher­ zellen, wobei typischerweise zwei der Speicherzellen jeweils durch zwei Satz Feldeffekttransistoren und Kondensatoren Q1 und Cs1, Q2 und Cs2 gebildet werden, die in einem Arbeitsbe­ reich A1 angeordnet sind, der von angrenzenden Speicherzel­ len getrennt ist. Die Gate-Elektroden der jeweiligen Tran­ sistoren Q1, Q2, Q3, Q4 sind an Wortleitungen entsprechend den jeweiligen Speicherzellen angeschlossen. Die Bitleitun­ gen 30 sind auf den Wortleitungen 20 ausgebildet, gegenüber diesen isoliert und derart angeordnet, daß sie dieselben schneiden. Die Bitleitungen 30 sind an Speicherzellen durch Kontaktlöcher C1, C2, C3 angeschlossen. Ein Querschnitt längs der Linie VI-VI von Fig. 5 zeigt die Verarbeitungs­ schritte gemäß den Fig. 6A bis 6M. Ein Verfahren zum Her­ stellen eines DRAM mit den bekannten gestapelten Kondensa­ toren wird nachfolgend erläutert. Ein DRAM mit gestapelten Kondensatoren ist beispielsweise offenbart in der Fachver­ öffentlichung "IEDM Digest of Technical Papers" (1978), Seiten 348 bis 351 von den Verfassern M. Koyanagi et al. Ferner ist beispielsweise ein Herstellungsverfahren für ein derartiges DRAM in der japanischen Patentoffenlegungsschrift Nr. 63-44756 beschrieben.

Zunächst wird, wie in Fig. 6A gezeigt ist, ein untenliegen­ der Oxidfilm 12 auf einem P-Siliziumsubstrat 1 durch ein thermisches Oxidationsverfahren erzeugt. Ein Nitridfilm 13 wird auf dem darunterliegenden Oxidfilm 12 beispielsweise durch das chemische Dampfabscheidungsverfahren (CVD) er­ zeugt.

Als nächstes wird, wie in Fig. 6B gezeigt ist, nach Abschei­ den eines Photolackfilmes auf dem Nitridfilm 13 dieser gemäß einem vorgegebenen Strukturmuster anteilig entfernt. Unter Verwendung des strukturierten Nitridfilmes 13 als Maske werden P-Dotierungsionen, wie beispielsweise Borionen in das P-Siliziumsubstrat 1 in einer durch Pfeile dargestellten Richtung mit einer Beschleunigungsspannung von ungefähr 10 bis 200 keV implantiert.

Wie ferner in Fig. 6C gezeigt ist, wird durch den thermi­ schen Oxidationsprozeß, der mit dem Nitridfilm 13 als Maske durchgeführt wird, ein Feldoxidfilm 4 für die Isolation auf dem Ionen implantierten P-Siliziumsubstrat 1 ausgebildet, wobei ein P-Dotierungsdiffusionsbereich 5 für Kanalstopper in der Nähe des Feldoxidfilmes 4 für Isolationszwecke durch thermische Diffusion der implantierten P-Dotierungsionen er­ zeugt.

Wie in Fig. 6D gezeigt ist, werden daraufhin der Nitridfilm 13 und der darunter liegende Oxidfilm 12 durch Ätzen ent­ fernt.

Wie in Fig. 6E gezeigt ist, wird ein aus einem Oxidfilm be­ stehender Isolationsfilm 17a beispielsweise durch thermische Oxidation erzeugt.

Wie in Fig. 6F gezeigt ist, wird ein Polysiliziumfilm 15 auf der Gesamtoberfläche durch ein chemisches Dampfabscheidungs­ verfahren abgeschieden. Ferner wird durch Verwenden eines SiH₄, N₂O-Gases als Rohgas ein Siliziumoxidfilm 18a als oberer Schichtisolationsfilm auf dem Polysiliziumfilm 15 bei einer Temperatur von 850°C durch das chemische Dampfabschei­ dungsverfahren erzeugt. Der durch dieses Verfahren erzeugte Siliziumoxidfilm wird Hochtemperaturoxidfilm (HTO-Film) ge­ nannt.

Wie in Fig. 6G gezeigt ist, wird daraufhin ein Photolackfilm 14 auf dem Siliziumoxidfilm 18a gemäß dem vorgegebenen Struk­ turmuster erzeugt.

Wie in Fig. 6H gezeigt ist, wird unter Verwenden des Photolack­ filmes 14 als Maske ein Siliziumoxidfilm 18a, der ein Hoch­ temperaturoxidfilm ist, entfernt, was beispielsweise durch Trockenätzen unter Verwenden eines Ätzgases mit einem CHF₃- Gas als Hauptmaterial entfernt, wobei der Polysiliziumfilm 15 durch Trockenätzen unter Verwenden eines Gases entfernt wird, das CCl₄-Gas als Hauptmaterial beinhaltet. Wie oben beschrieben wurde, werden ein oberer Schichtisolationsfilm 18 und eine Wortleitung 20 als Gate-Elektrode erzeugt. Je­ doch werden Einkerbungen 20a in dem unteren Teil der Wort­ leitung 20 durch das obenbeschriebene Ätzen gebildet.

Der Photolackfilm 14 wird dann entfernt, wie dies in Fig. 6I gezeigt ist.

Gemäß Fig. 6J werden N-Dotierungsdiffusionsbereiche 61a, 62a von niedriger Konzentration durch Implantation von N-Dotie­ rungsionen unter Verwenden der Wortleitung als Maske er­ zeugt. Anschließend wird ein Seitenwandisolationsfilm 19 auf der Seitenwand der Wortleitung 20 erzeugt. N-Dotierungs­ diffusionsbereiche 61b, 62b von hoher Konzentration werden durch erneute Implantation der N-Dotierungsionen erzeugt, wobei die Wortleitung 20 und der Seitenwandisolationsfilm 19 als Masken dienen. Ein N-Kanal-MOS-Transistor mit einer LDD- Struktur wird gemäß obiger Beschreibung erzeugt. Das bedeu­ tet, daß N-Dotierungsdiffusionsbereiche 61, 62 erzeugt wer­ den, die durch N-Dotierungsdiffusionsbereiche 61a, 62a von niedriger Konzentration und N-Dotierungsdiffusionsbereiche 61b, 62b von hoher Konzentration als Source/Drain-Bereiche gebildet sind.

Als nächstes wird, wie in Fig. 6K gezeigt ist, ein Speicher­ knoten 8, der aus einem leitfähigen Material wie beispiels­ weise Polysilizium besteht, selektiv geformt, damit eine Verbindung mit jedem N-Kanal-MOS-Transistor hergestellt wird.

Wie in Fig. 6L gezeigt ist, wird ein dielektrischer Konden­ satorfilm 11 aus Siliziumoxidfilm, Nitridfilm oder derglei­ chen auf dem Speicherknoten 8 erzeugt. Eine Zellenplatte 9 aus einem leitfähigen Material, wie beispielsweise Polysili­ zium, wird auf dem dielektrischen Kondensatorfilm 11 er­ zeugt. Wie oben beschrieben wurde, wird ein gestapelter Kon­ densator, der aus dem Speicherknoten 8, dem dielektrischen Kondensatorfilm 11 und der Zellplatte 9 besteht, erzeugt und mit dem N-Dotierungsdiffusionsbereich 61 des N-Kanal-MOS- Transistors verbunden.

Zuletzt wird, wie dies in Fig. 6M gezeigt ist, nach Erzeu­ gung eines Zwischenschichtisolationsfilmes 21 beispielsweise aus einem Oxidfilm, ein Kontaktloch C erzeugt, um eine Ver­ bindung zu weiteren N-Dotierungsdiffusionsbereichen 62 des N-Kanal-MOS-Transistors herzustellen. Eine Bitleitung 30, die beispielsweise eine Aluminiumschicht sein kann, wird er­ zeugt, um eine Verbindung zu dem N-Dotierungsdiffusionsbe­ reich 62 durch dieses Kontaktloch C herzustellen.

Ein DRAM mit Speicherzellen von gestapelten Kondensator­ strukturen ist mit dem oben beschriebenen Verfahren erzeugt.

Wenn in dem DRAM mit Speicherzellen von üblichen gestapelten Kondensatorstrukturen die Wortleitung 20 als eine Gate-Elektro­ de und der obere Schichtisolationsfilm 28 auf selbiger unter Verwenden der gleichen Maske selektiv entfernt werden, wer­ den Teile eines unteren Abschnittes der Wortleitung ausge­ schnitten, wobei Kerben hierin erzeugt werden. Ein Problem liegt darin, daß aufgrund der Existenz von Nocken in der Wortleitung als Gate-Elektrode der Kanalwiderstand beim Be­ trieb des MOS-Transistors ansteigt. Dies resultiert aus der Tatsache, daß der Kanalbereich einen Abschnitt mit hohem Wider­ stand beim Betrieb des Transistors bekommt, da kein Dotie­ rungsdiffusionsbereich in einem Bereich direkt neben den Kerben in dem unteren Teil der Gate-Elektrode erzeugt ist, so daß es schwierig ist, eine Inversionsschicht zu erzeugen. Daher besteht ein Problem in der verminderten Betriebsge­ schwindigkeit eines derartigen MOS-Transistors.

Aus J. Electrochem. Soc.: Solid-State Science and Technology, Vol. 130, No. 9, September 1983, pp. 1894-1897, sind eine Halbleitervorrichtung mit den Merkmalen des Oberbegriffs des Anspruchs 1 und ein Verfahren zum Herstellen einer Halbleitervorrichtung mit den Merk­ malen des Oberbegriffs des Anspruchs 7 bekannt. Es ist auch bekannt, eine SiO₂-Schicht durch Zersetzung von TEOS bei 630°C auf einer bei 950°C in Dampf auf einer Polysiliziumschicht gebildeten Oxidschicht abzuscheiden.

Aus J. Electrochem. Soc.: Solid-State Science and Technology, Vol. 133, No. 7, July 1986, pp. 1479-1484 ist eine Ätzprobe mit einer Polysiliziumschicht, auf der durch ein CVD-Verfahren eine Oxidschicht als Ätzmaske aufgebracht wurde, bekannt, bei der nach dem Ätzen und der Entfernung der Oxidschicht keine Einkerbungen beobachtet wurden.

Gegenüber diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Halbleitervorrichtung mit einer gestapelten Struktur aus einem polykristallinen Siliziumfilm und einem Siliziumoxidfilm, der darauf abge­ schieden ist, und ein Verfahren zu deren Herstellung so weiterzubilden, daß die Betriebsgeschwindigkeit der Halb­ leitervorrichtung weiter angehoben wird.

Diese Aufgabe wird bei einer Halbleitervorrichtung nach dem Oberbegriff des Patentanspruchs 1 durch die im kennzeichnen­ den Teil des Patentanspruchs 1 angegebenen Merkmale und bei einem Verfahren nach dem Oberbegriff des Patentanspruchs 7 durch die im kennzeichnenden Teil des Patentanspruchs 7 an­ gegebenen Merkmale gelöst.

Ein besonderer Vorteil der vorliegenden Erfindung liegt da­ rin, daß keine Kerben im unteren Teil des polykristallinen Siliziumfilm erzeugt werden.

Ein weiterer Vorteil der Erfindung liegt in der Schaffung einer Halbleitervorrichtung mit erhöhter Betriebsgeschwin­ digkeit, die Feldeffekttransistoren aufweist, die jeweils eine gestapelte Struktur haben, die aus einer Gate-Elektrode bestehen, welche aus polykristallinem Siliziumfilm besteht, auf dem ein Siliziumoxidfilm als oberer Schichtisolations­ film ausgebildet ist.

Wiederum ein weiterer Vorteil der Erfindung liegt in der Schaffung eines Herstellungsverfahrens für eine Halbleitervorrichtung, die keine Kerben im unteren Teil des polykristallinen Siliziumfilms beim Verfahren des selektiven Entfernens des polykristallinen Siliziumfilmes und des Siliziumoxidfilmes, der auf diesem abgelagert ist, durch Verwenden der selben Maske erfährt.

Ein wiederum weiterer Vorteil der vorliegenden Erfindung liegt in der Schaffung eines Verfahrens einer Halbleiter­ vorrichtung mit Feldeffekttransistoren bei Vermeidung einer Verminderung der Betriebsgeschwindigkeit aufgrund der Ver­ meidung von Kerben in deren Gate-Elektroden während eines Verfahrens des selektiven Entfernens eines polykristallinen Siliziumfilmes als Gate-Elektrode, durch den ein Feldeffekt­ transistor gebildet wird, und eines Siliziumoxidfilmes als oberer Schichtisolationsfilm, der auf diesem unter Verwenden der selben Maske ausgebildet ist.

Wiederum ein anderer Vorteil der Erfindung liegt in der Schaffung einer Halbleiterspeichervorrichtung mit Speicherzellen mit gestapelten Kondensatoren, bei der eine Verminderung der Betriebsgeschwindigkeit vermieden wird.

Gemäß der vorliegenden Erfindung hat der auf dem polykri­ stallinen Siliziumfilm erzeugte Siliziumoxidfilm eine Rest­ spannung von nicht mehr als 10⁴ N/cm² (10⁹ dyn/cm²). Daher erzeugte die Restspannung des Siliziumoxidfilmes keine Kerben in dem polykristallinen Siliziumfilm direkt neben dem Siliziumoxid­ film.

Gemäß einem Herstellungsverfahren der vorliegenden Erfindung wird der Siliziumoxidfilm auf dem polykristallinen Silizium­ film bei einer Temperatur von 800°C oder weniger erzeugt. Daher kann die Restspannung des Siliziumoxidfilmes auf einen Wert von 10⁴ N/cm² (10⁹ dyn/cm²) oder weniger begrenzt werden.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Nachfolgend werden unter Bezugnahme auf die beiliegenden Zeichnungen bevorzugte Ausführungsformen näher erläutert. Es zeigen:

Fig. 1A bis 1M anteilige Querschnittsdarstellungen der Ver­ fahrensschritte bei einem Ausführungsbei­ spiel des Herstellungsverfahrens einer Halb­ leiterspeichervorrichtung gemäß der vorlie­ genden Erfindung;

Fig. 2 eine ausschnittsweise Querschnittsdarstel­ lung des Bedeckungsgrades mit einem SiO₂- Film auf einem darunterliegenden Film;

Fig. 3 ein Blockdiagramm der Gesamtkonfiguration eines üblichen DRAM;

Fig. 4 ein Ersatzschaltbild für eine Speicherzelle des in Fig. 3 gezeigten DRAM;

Fig. 5 eine ausschnittsweise Draufsicht eines eine Speicherzelle bildenden Bereiches eines üb­ lichen DRAM; und

Fig. 6A bis 6M ausschnittsweise Querschnittsdarstellungen der einzelnen Verfahrensschritte bei einem Verfahren zum Herstellen einer üblichen Halbleiterspeichervorrichtung.

Die Fig. 1A bis 1M sind ausschnittsweise Querschnittsdar­ stellungen der Verarbeitungsschritte eines beispielhaften Herstellungsverfahrens einer Halbleiterspeichervorrichtung gemäß der Erfindung. Bei diesem Beispiel handelt es sich um ein Verfahren zum Herstellen eines DRAM mit Speicherzellen in Form von gestapelten Kondensatorstrukturen.

Zunächst wird, wie in Fig. 1A gezeigt ist, ein unterer Oxid­ film 12 auf einem P-Siliziumsubstrat 1 durch ein thermisches Oxidationsverfahren erzeugt. Ein Nitridfilm 13 wird auf dem unten liegenden Oxidfilm 12 beispielsweise durch chemisches Dampfabscheiden erzeugt.

Als nächstes wird, wie in Fig. 1B gezeigt ist, ein Nitrid­ film 13 selektiv gemäß einem vorgegebenen Muster entfernt. Unter Verwenden dieses zu einem Muster geformten Nitrid­ filmes 13 als Maske werden P-Dotierungsionen, wie beispiels­ weise Borionen, in das P-Siliziumsubstrat 1 in der durch die Pfeile angegebenen Richtung bei einer Beschleunigungsspan­ nung von 10-200 keV implantiert.

Wie weiterhin in Fig. 1C gezeigt ist, wird ein thermisches Oxidationsverarbeiten ausgeführt, wobei der Nitridfilm 13 als Maske verwendet wird. Demzufolge wird ein Feldoxidfilm 4 für die Isolation auf dem ionenimplantierten P-Siliziumsub­ strat erzeugt und ein P-Dotierungsdiffusionsbereich 5, der als Kanalstopper dient, in einem Bereich neben dem Feldoxid­ film 4 zum Isolieren durch thermische Diffusion von P-Dotie­ rungsionen erzeugt.

Wie in Fig. 1D gezeigt ist, werden daraufhin der Nitridfilm 13 und der darunterliegende Oxidfilm 12 durch Ätzen ent­ fernt.

Gemäß Fig. 1E wird ein isolierender Film 17a, der aus einem Oxidfilm besteht, beispielsweise durch ein thermisches Oxi­ dationsverfahren erzeugt.

Gemäß Fig. 1F wird ein Polysiliziumfilm 15 auf der Gesamt­ oberfläche durch ein chemisches Dampfabscheidungsverfahren abgeschieden. Ferner wird ein Siliziumoxidfilm 18a als oberer Schichtisolationsfilm auf dem Polysiliziumfilm 15 in einem Temperaturbereich zwischen Raumtemperatur und 750°C abgeschieden, was zum Beispiel bei 720°C durch ein chemi­ sches Dampfabscheidungsverfahren geschehen kann, unter Ver­ wenden von Tetra-Äthoxy-Ortho-Silikat (Si (OC₂H₅)₄) als Roh­ gas. Der wie oben beschrieben abgeschiedene Siliziumoxidfilm 18a ist ein sogenannter TEOS-Film. Eine Restspannung des TEOS-Filmes ist eine Dehnungsspannung von nicht mehr als 5 · 10³ N/cm² (5×10⁸ dyn/cm²) nach Erzeugung des Filmes und ist eine Druckspannung von nicht mehr als 1 · 10⁴ N/cm² (1×10⁹ dyn/cm²) nach dem anschließenden Schritt der thermischen Verarbeitung. Die Rest­ spannung des Hochtemperaturoxidfilms (HTO-Filmes) beim Stand der Technik, der bei der üblichen Temperatur von 800° oder mehr erzeugt wird, liegt bei nicht mehr als 2 · 10⁴ N/cm² (2×10⁹ dyn/cm²), was ein höherer Wert als bei dem TEOS-Film ist.

Es sei angemerkt, daß ein Beispiel eines TEOS-Filmes, der auf einem BPSG-Film abgeschieden ist, welcher in einem Isolationsgraben eingefüllt ist, in der japanischen Patent­ veröffentlichung Nr. 62-173738 offenbart ist. Jedoch zeigt dieses Ausführungsbeispiel lediglich die Wirkung einer verminderten Innenspannung des TEOS-Filmes bei Anwendung auf das Substrat.

Wie ferner in Fig. 1G gezeigt ist, wird ein Photolackfilm 14 auf dem Siliziumoxidfilm 18a ausgebildet, welcher durch den TEOS-Film gemäß dem vorgegebenen Muster gebildet ist.

Wie in Fig. 1H gezeigt ist, werden unter Verwenden des Resistfilmes 14 als Maske der Siliziumoxidfilm 18a mit einer Dicke von ungefähr 250 nm (2500 Å), der aus dem TEOS-Film besteht, und der Polysiliziumfilm 15 mit einer Dicke von 200 bis 300 nm (2000 bis 3000 Å) selektiv durch Trockenätzen entfernt. Da zu diesem Zeitpunkt der Siliziumoxidfilm 18a, der auf dem Polysiliziumfilm 15 ausgebildet ist, eine Restspannung von nicht mehr 10⁴ N/cm² (10⁹ dyn/cm²) hat, wird im Verlaufe dieses Ätzprozesses eine Wortleitung 20 als Gate-Elektrode ohne Kerben im unteren Teil erzeugt, wie dies in Fig. 6H gezeigt ist.

In Fig. 1I ist dargestellt, daß ein oberer Schichtisola­ tionsfilm 18 und die Wortleitung 20 durch Entfernen des Photolackfilmes 14 erzeugt werden.

Nachfolgend werden gemäß Fig. 1J unter Verwenden der Wort­ leitung 20 als Maske N-Dotierungsdiffusionsbereiche 61a, 62a von niedriger Konzentration durch Implantation von N-Dotie­ rungsionen in das P-Siliziumsubstrat 1 erzeugt. Nach Erzeu­ gen eines Seitenwandisolationsfilmes 19 auf der Seitenwand der Wortleitung 20 werden N-Dotierungsdiffusionsbereiche 61b, 62b von hoher Konzentration durch Implantation von N-Dotierungsionen in das P-Siliziumsubstrat 1 erzeugt, wobei die Wortleitung 20 und der Seitenwandisolationsfilm 19 als Masken dienen. Gemäß obiger Beschreibung wird ein N-Kanal- MOS-Transistor erzeugt, bei dem N-Dotierungsdiffusionsbe­ reiche 61, 62 Source/Drain-Bereiche mit LDD-Strukturen sind.

Gemäß Fig. 1K kontaktiert ein Speicherknoten 8 aus leitfähi­ gem Material, wie beispielsweise Polysilizium, einen N-Do­ tierungsdiffusionsbereich 61 und ist ausgebildet, um sich auf dem oberen Schichtisolationsfilm 18 gemäß eines vorge­ gebenen Strukturmusters zu erstrecken, um eine Verbindung mit jedem N-Kanal-MOS-Transistor herzustellen.

Wie in Fig. 1L gezeigt ist, werden ein dielektrischer Kon­ densatorfilm 11 aus einem Siliziumoxidfilm und ein Silizium­ nitridfilm zum Bedecken des Speicherknotens 8 erzeugt. Eine Zellenplatte 9 aus einem leitfähigen Material, wie bei­ spielsweise Polysilizium, wird auf dem dielektrischen Kon­ densatorfilm 11 erzeugt. Gemäß obiger Beschreibung wird ein gestapelter Kondensator erzeugt, der durch den Speicherkno­ ten 8 und die Zellplatte 9 und den sandwichartig dazwi­ schenliegenden dielektrischen Kondensatorfilm 11 gebildet ist.

Wie in Fig. 1M gezeigt ist, bedeckt ein Zwischenschichtiso­ lationsfilm 21, der beispielsweise aus einem Oxidfilm be­ steht, die gesamte Oberfläche. Ein Kontaktloch C, das sich durch den Zwischenschichtisolationsfilm 21 erstreckt, legt einen N-Dotierungsdiffusionsbereich 62 frei, der nicht mit einer Kondensatorzelle des N-Kanal-MOS-Transistors verbunden ist. Eine Bitleitung 30, die beispielsweise aus einer Alu­ miniumschicht besteht, erstreckt sich durch das Kontaktloch C zum Erzeugen eines elektrischen Kontaktes.

Wie oben beschrieben wurde, kann ein DRAM hergestellt wer­ den, das gestapelte Kondensatoren hat, ohne daß Kerben bei den Wortleitungen als Gate-Elektroden auftreten. Da bei den Wortleitungen keine Kerben vorliegen, kann die Betriebsge­ schwindigkeit des MOS-Transistors, der in dem Speicher ent­ halten ist, hierdurch nicht beeinträchtigt werden.

Bei dem obigen Ausführungsbeispiel wird ein TEOS-Film als oberer Schichtisolationsfilm auf dem die Wortleitung bilden­ den Polysiliziumfilm verwendet. Jedoch kann der obere Schichtisolationsfilm auch unter Verwenden eines anderen Rohgases erzeugt werden, wenn der Siliziumoxidfilm mit einer Restspannung von nicht mehr als 10⁴ N/cm² (10⁹ dyn/cm²) erzeugt wird.

Beispielsweise kann ein Siliziumoxidfilm (nachfolgend als NSG-Film bezeichnet) verwendet werden, der im Temperatur­ bereich zwischen Raumtemperatur und 450°C unter Verwenden von SiH₄, O₂ als Rohgas durch chemisches Dampfabscheidungs­ verfahren erzeugt wird. Die Restspannung des Siliziumoxid­ filmes ist eine Dehnungsspannung von nicht mehr als 5·10³ N/cm² (5×10⁸ dyn/cm²) nach Erzeugen des Filmes und eine Druckspannung von nicht mehr als 5·10³ N/cm² (5×10⁸ dyn/cm²) nach der thermischen Verar­ beitung bei den nachfolgenden Verfahrensschritten. Ferner kann ein TEOS-Film (nachfolgend als TEOS + O₃-Film bezeich­ net) verwendet werden, der bei einer Temperatur im Tempera­ turbereich zwischen Raumtemperatur und 430°C erzeugt wird, wobei Tetra-Äthoxy-Ortho-Silikat (Si (OC₂H₅)₄), O₃ als Roh­ gas bei dem chemischen Dampfabscheidungsverfahren verwendet wird. Die Restspannung dieses TEOS + O₃-Filmes ist eine Zug­ spannung oder Dehnungsspannung von nicht mehr als 1·10⁴ N/cm² (1×10⁹ dyn/cm²).

Die Charakteristika der jeweiligen SiO₂-Filme gemäß obiger Beschreibung sind in der Tabelle 1 dargestellt. Eine Be­ rechnung der Abdeckung wird durch den Wert b/a als Be­ deckungsgrad mit dem SiO₂-Film 18 auf dem darunterliegenden Film 20 in Fig. 2 gezeigt.

Tabelle 1

Charakteristika des SiO₂-Filmes

Ein Beispiel der Halbleiterspeichervorrichtung mit einer gestapelten Struktur, die durch selektives Entfernen des polykristallinen Siliziumfilmes und des Siliziumoxidfilmes unter Verwenden der selben Maske erzeugt, wird ist ein DRAM mit Speicherzellen von gestapelten Kondensatorstruk­ turen, das bei den obigen Ausführungsbeispielen erläutert wurde. Jedoch können Halbleitervorrichtungen mit gestapelten Strukturen aus dem polykristallinen Siliziumfilm und dem Siliziumoxidfilm, welche durch strukturieren durch selekti­ ves Entfernen der beiden Schichten unter Verwenden der selben Maske erzeugt werden, die gleiche Wirkung zeigen, wenn die vorliegende Erfindung darauf angewendet wird.

Da erfindungsgemäß der Siliziumoxidfilm, der auf dem poly­ kristallinen Siliziumfilm ist und durch selektives Entfernen unter Verwenden der selben Maske erzeugt wird, eine nied­ rige Restspannung hat, kann das Auftreten von Kerben in dem unteren Schichtteil des polykristallinen Siliziumfilms unter­ drückt werden. Daher kann eine Halbleitervorrichtung, bei der nicht das Verhalten der aktiven Elemente verschlechtert wird, in dem Fall geschaffen werden, wenn der polykristalline Siliziumfilm als leitfähiger Film für beispielsweise eine Gate-Elektrodet dient.

Claims (11)

1. Halbleitervorrichtung mit einem Halbleitersubstrat (1) mit einer Hauptoberfläche und einem Bereich eines ersten Leitungstyps und einem Feldeffekttransistor, der in dem Bereich ausgebildet ist, mit einer von dem Halbleitersubstrat (1) isolierten Gate­ elektrode (20) und einer Isolierschicht (18), die auf der Gate­ elektrode (20) ausgebildet ist, wobei die Gateelektrode (20) aus einem polykristallinen Siliziumfilm (15) und die Isolierschicht (18) aus einem Siliziumoxidfilm (18a) durch selektives Entfernen der Filme (15, 18a) unter Verwendung der selben Maske durch aniso­ tropes Ätzen ausgebildet sind, dadurch gekennzeichnet, daß der Siliziumoxidfilm (18a) zur Verhinderung von Einkerbungen im unteren Teil der Gateelektrode (20) eine Restspannung von nicht mehr als 10⁴ N/cm² aufweist.

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet,
daß der Feldeffekttransistor Dotierungsbereiche (61, 62) eines zweiten Leitungstyps aufweist, die in dem Bereich ausgebildet sind.

3. Halbleitervorrichtung nach Anspruch 2, dadurch gekenn­ zeichnet,
daß der Feldeffekttransistor eine Elektrode (61) und eine andere Elektro­ de (62) die auf der Hauptoberfläche des Halbleitersubstrates mit einem gegenseitigen Abstand unter der Gate-Elektrode (20) ausgebildet sind, aufweist,
daß die Dotierungsbereiche (61, 62) des zweiten Leitungs­ typs die eine Elektrode (61) und die andere Elektrode (62) bilden, und
daß ein Kanalbereich in dem Halbleiterbereich zwischen der einen Elektrode (61) und der anderen Elektrode (62) ausgebildet ist.

4. Halbleitervorrichtung nach Anspruch 3, dadurch gekenn­ zeichnet, daß der Feldeffekttransistor einen Teil einer Speicherzelle bildet, die ferner einen an die eine Elek­ trode angeschlossenen Kondensator aufweist.

5. Halbleitervorrichtung nach Anspruch 4, dadurch gekenn­ zeichnet, daß der Kondensator eine gestapelte Struktur hat, die einen leitfähigen Film (8) und einen weiteren leitfähigen Film (9) mit einem sandwichartig dazwischen angeordneten dielektrischen Film (11) aufweist, und daß der eine leit­ fähige Film (8) mit der einen Elektrode (61) verbunden ist.

6. Halbleitervorrichtung nach Anspruch 5, dadurch gekenn­ zeichnet, daß der eine und der andere leitfähige Film (8, 9) sich über die Gateelektrode (20) erstrecken und von der Gateelektrode durch die Isolierschicht (18) isoliert sind.

7. Verfahren zum Herstellen einer Halbleitervorrichtung mit folgenden Schritten:
Abscheiden eines polykristallinen Siliziumfilmes (15) auf einer Hauptfläche eines Halbleitersubstrates (1),
Erzeugen eines Siliziumoxidfilmes (18a) auf dem polykristallinen Siliziumfilm (15),
Erzeugen eines Photolackfilmes als Maske (14) auf dem Silizium­ oxidfilm (18a),
selektives Entfernen des polykristallinen Siliziumfilmes (15) und des Siliziumoxidfilmes (18a) durch anisotropes Ätzen der gesta­ pelten Struktur unter Verwenden derselben Maske (14), dadurch gekennzeichnet, daß der Siliziumoxidfilm (18a) bei einer Temperatur von nicht mehr als 800°C erzeugt wird, so daß der Siliziumoxidfilm (18a) eine Restspannung von nicht mehr als 10⁴N/cm² aufweist.

8. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der Verfahrensschritt des Erzeugens des Silizium­ oxidfilmes (18a) die Erzeugung des Siliziumoxidfilmes unter Verwenden von Tetra-Äthoxy-Ortho-Silikat als Roh­ gas aufweist.

9. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Schritt des Erzeugens des Siliziumoxidfilmes (18a) das Erzeugen eines Siliziumoxidfilmes bei einem Temperaturbereich zwischen Raumtemperatur und 430°C unter Verwenden von Tetra-Äthoxy-Ortho-Silikat und O₃ als, Rohgas aufweist.

10. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 7-9, dadurch gekennzeichnet, daß der Verfahrensschritt des Erzeugens des Silizium­ oxidfilmes (18a) das Erzeugen des Siliziumoxidfilmes durch das chemische Dampfabscheidungsverfahren beinhal­ tet.

11. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 7-10, dadurch gekennzeichnet, daß der Schritt des Entfernens des polykristallinen Siliziumfilmes und des Siliziumoxidfilmes die Erzeugung einer Gate-Elektrode (20), die einen Feldeffekttran­ sistor bildet, umfaßt.