DE10007018A1 - Halbleiterbauelemente mit Kondensator und Herstellungsverfahren hierfür - Google Patents

Abstract

Die Erfindung bezieht sich auf ein Halbleiterbauelement mit Kondensator und auf ein Herstellungsverfahren hierfür. DOLLAR A Erfindungsgemäß wird zur Bildung des Kondensators auf ein Substrat eine erste leitfähige Schicht (201) aufgebracht, darin ein Öffnungsfenster erzeugt, an dessen Innenseite eine dielektrische Schicht (203) aufgebracht und auf dieser eine zweite leitfähige Schicht (204) gebildet. Charakteristischer Weise kann dies so erfolgen, dass bei der Kondensatorstruktur des hergestellten Halbleiterbauelementes die zweite leitfähige Schicht die Seitenwände der ersten leitfähigen Schicht umgibt und die erste dielektrische Schicht wenigstens an den Seitenwänden der zweiten leitfähigen Schicht gebildet ist. DOLLAR A Verwendung z. B. bei der Fertigung von DRAM-Halbleiterspeicherbauelementen.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelementes und hierbei speziell eines Kon­ densators desselben sowie auf ein dementsprechend gefertigtes Halbleiterbauelement mit Kondensator. Dabei kann es sich bei dem Kondensator speziell um einen solchen einer Speicherzelle eines dynamischen Speichers mit wahlfreiem Zugriff (DRAM) handeln.

Seit mehr als drei Jahrzehnten gibt es eine ständige Miniatu­ risierung der Abmessungen von Bauelementen, die für integ­ rierte Schaltkreistechnologie verwendet werden. Mit steigen­ der Chipdichte von Speicherzellen verringert sich das für einen Kondensator einer DRAM-Speicherzelle, d. h. einen ent­ sprechenden Speicherknoten, verfügbare Gebiet.

Für ein hohes Signal/Rausch-Verhältnis in einem Abtast- oder Leseverstärker wird eine relativ hohe Kapazität benötigt, ebenso wie zur Reduktion von durch Alfateilchen-Wechselwirkung ver­ ursachten strahlungsbedingten Fehlern. Es besteht daher der Wunsch nach einer Verringerung der Zellenabmessungen bei gleichzeitiger Erzielung einer hohen Kapazität, um auf diese Weise sowohl eine hohe Zellenintegration als auch einen zu­ verlässigen Betrieb zu erzielen.

So ist es in der Halbleiterfertigungsindustrie beispielsweise allgemein bekannt, dass die Kapazität eines Zellenkondensa­ tors selbst im Gigabitbereich wenigstens 30 Femtofarad betra­ gen sollte. Eine Methode zur Erhöhung der Kapazität bei gleichzeitiger Beibehaltung einer Speicherzellenintegration hoher Dichte richtet sich auf die Gestalt der Kondensator­ elektrode. Bei dieser Vorgehensweise kann eine Polysilicium­ schicht zur Realisierung der Kondensatorelektrode Vorsprünge, Rippen, Hohlräume etc. aufweisen, wobei versucht wird, die Kapazität zu erhöhen und ein kleines besetztes Gebiet auf der Substratoberfläche beizubehalten.

Es ist bekannt und z. B. in der Patentschrift US 5.278.091 be­ schrieben, einen Kondensator über einer Bitleitung (COB) un­ ter Verwendung einer halbkugelförmig gekörnten (HSG-)Poly­ siliciumschicht auf dem Speicherknoten mit einem erhöhten Oberflächengebiet zu bilden.

Wenn jedoch die Chipdichte über den Gigabit-Skalenbereich hinaus anwächst und sich die minimale Elementabmessung bis hinunter zu einem Bereich von 0,1 µm verringert, ist es wahr­ scheinlich, dass ein Brückenproblem zwischen den benachbarten Speicherknoten von DRAM-Zellenkondensatoren auftritt. Darun­ ter ist die Bildung einer Brücke zwischen den benachbarten Knoten zu verstehen, die, bei der Fertigung von DRAMs hoher Dichte Doppelbit- und Vielfachbit-Ausfälle verursachen kann, weshalb es von entscheidender Bedeutung ist, das Brückenphä­ nomen für die Implementierung eines gestapelten Kondensators zu lösen. Im Fall eines gestapelten Kondensators vom soge­ nannten Box-Typ kann das Brückenproblem dadurch gemindert werden, dass der Abstand zwischen den benachbarten Speicher­ knoten vergrößert wird. Das Anwachsen des Abstands zwischen benachbarten Speicherknoten resultiert jedoch in einer Ver­ ringerung der Zellenkapazität aufgrund einer Reduktion von Oberflächengebiet.

Vor einiger Zeit wurde eine als "konkave Struktur" bezeichne­ te Kondensatorstruktur in dem Bemühen vorgeschlagen, das oben erwähnte Brückenproblem zu lösen. Die konkave Struktur ver­ wendet ein Opferoxid, um einen zylindrischen Kondensator zu implementieren. Ein Verfahren zur Herstellung des konkaven zylindrischen Kondensators ist in dem Aufsatz S. P. Sim et al., "A New Planar Stacked Technology (PST) for Scaled and Embedded DRAMSs", Technical Digest of International Electron Device Meeting (IEDM), 1996, Seite 597 beschrieben.

Die Fig. 1A bis 1D sowie zwei 2A und 2B veranschaulichen in schematischen Querschnittsansichten verschiedene Herstel­ lungsschritte zur Realisierung eines herkömmlichen konkaven Zellenkondensators. Wie daraus ersichtlich, beinhaltet dieses Herstellungsverfahren folgende Schritte: Bereitstellen einer Aktivierungsschicht 56 mit Isolationselementen 55, wobei letztere aktive Bereiche 53 definieren; Erzeugen eines Kon­ taktanschlusses 58 und Anordnen desselben dergestalt, dass er elektrisch mit den aktiven Bereichen 53 verbunden ist; Be­ reitstellen eines Isolationsfilms 54 über der Aktivierungs­ schicht 56 und Bedecken der Isolationselemente 55; Bilden von Speicherknoten 52 innerhalb des Isolationsfilms 54; Erzeugen eines Kontaktlochs 51 unter Verwendung einer Opferoxidschicht 50; Abscheiden einer Polysiliciumschicht 57, die als ein Speicherknoten dient; Füllen des Kontaktlochs 51 mit einem Schutzoxid 59; Durchführen einer chemisch-mechanischen Pla­ narisierung (CMP) zur Zellenisolation; und Entfernen der Op­ feroxidschicht 50 und des Schutzoxids 59.

Dieses herkömmliche Fertigungsverfahren leidet jedoch an ei­ nem Ablöse("Lift-off")-Problem bzgl. der Polysiliciumschicht. Dies liegt daran, dass nach dem CMP-Prozess gewisse Rückstän­ de der Polysiliciumschicht auf der Oberfläche des Wafers verbleiben können.

Die schematischen Querschnittsansichten der Fig. 2A und 2B veranschaulichen dieses Ablöseproblem der Polysiliciumschicht bei der herkömmlichen Technik. Wie daraus ersichtlich, ver­ bleibt ein gewisser Rest 60 der Polysiliciumschicht 57 auf der Oberfläche der Opferoxidschicht 50, wenn das Kontaktloch 51 nicht vollständig offen ist. Dies wird auf dem Fachgebiet als "nicht offen" bezeichnet, wegen des geringen Abstands zwischen den benachbarten Speicherknoten 52. Außerdem kann es sein, dass während des CMP-Prozesses einige Polysiliciumstü­ cke 60 von der Polysiliciumschicht 57 abspringen und umher­ schweben. Dies kann einen Ausfall des Halbleiterbauelementes verursachen, wenn sich solche Polysiliciumstücke an die Ober­ fläche des Wafers anheften. Des weiteren kann während des Schrittes zur Bildung eines vergrabenen Kontaktes ein ähnli­ ches "nicht offen"-Problem auftreten, wenn bei relativ großer Stufenhöhe eine Justiermarke nicht vollständig geöffnet wird. In jedem Fall können sich somit umherschwebende Stücke oder Reste 60 des strukturierten Polysiliciums an die Oberfläche des Zellengebietes anheften, was dementsprechend einen Aus­ fall bei der Herstellung eines DRAM-Zellenkondensators her­ vorrufen kann.

Der Erfindung liegt als technisches Problem die Bereitstel­ lung eines Halbleiterbauelement-Herstellungsverfahrens, mit dem sich ein Kondensator unter weitgehender Vermeidung der oben erwähnten Brücken-, Ablöse- und "nicht offen"-Probleme und des Problems umherschwebender Polysiliciumstücke mit re­ lativ geringem Aufwand und ohne Fehljustierung zwischen Spei­ cherknoten und Knotenkontakten bilden lässt, sowie eines dem­ entsprechend gefertigten Halbleiterbauelementes zugrunde.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelement-Herstellungsverfahrens mit den Merkmalen des Anspruchs 1 oder 15 sowie eines Halbleiterbau­ elementes mit den Merkmalen des Anspruchs 19. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Das erfindungsgemäße Herstellungsverfahren ermöglicht die Bildung eines Zellenkondensators, bei dem eine untere Elekt­ rodenstruktur und ein unterer Elektrodenkontakt gleichzeitig in einem einzigen Fotolithographieschritt gebildet werden können. In einer Ausführungsform der Erfindung wird eine obe­ re Elektrode des Zellenkondensators vor einer unteren Elekt­ rode gebildet. Als ein Resultat der Erfindung wird es mög­ lich, einen konkaven Zellenkondensator ohne die herkömmlichen Brücken- und Ablöseprobleme zu realisieren.

Mit der erfindungsgemäßen Herstellung eines Zellenkondensa­ tors kann ein Transistor mit Source- und Drain-Elektrode auf einem Halbleitersubstrat gebildet und auf dem Source- /Drainbereich des Transistors ein Anschluss für eine Bitlei­ tung gebildet werden. Dann kann auf dem Bitleitungsanschluß und über dem Transistor eine erste dielektrische Zwischen­ schicht aufgebracht werden, durch die anschließend eine Bit­ leitungsstruktur gebildet werden kann, um den Anschluss mit der Bitleitung elektrisch zu verbinden. Danach kann auf der ersten dielektrischen Zwischenschicht und der Bitleitungs­ struktur eine zweite dielektrische Zwischenschicht aufge­ bracht werden. Durch die erste und die zweite dielektrische Zwischenschicht kann ein Kontaktanschluss für die untere E­ lektrode eines Zellenkondensators erzeugt werden, um den Source-/Drainbereich elektrisch anzuschließen. Auf dem Kon­ taktanschluss und der zweiten dielektrischen Zwischenschicht kann eine dritte dielektrische Zwischenschicht gebildet wer­ den. Dann können nacheinander auf der dritten dielektrischen Zwischenschicht eine erste leitfähige Schicht und eine vierte dielektrische Zwischenschicht aufgebracht werden. Die vierte dielektrische Zwischenschicht wird dann durch Aufschleudern mit einer Fotoresistschicht beschichtet, wonach letztere strukturiert wird. Danach wird unter Verwendung der struktu­ rierten Fotoresistschicht als Maske die vierte dielektrische Zwischenschicht geätzt, um ein Fenster zu öffnen. Nach Ent­ fernung der Fotoresistschicht wird das Fenster durch Nassät­ zen der vierten dielektrischen Zwischenschicht vergrößert. Der Zweck des Nassätzschrittes besteht darin, das Oberflä­ chengebiet der unteren Elektrode zu vergrößern. Nun wird durch einen Schritt des Ätzens der ersten leitfähigen Schicht, die zur Bereitstellung der oberen Elektrode des Zel­ lenkondensators dient, ein Graben für die untere Elektrode erzeugt. Bevorzugt wird die verbleibende erste leitfähige Schicht, soweit sie im vorangegangenen Ätzschritt nicht ent­ fernt wurde, als eine obere Elektrode des Zellenkondensators verwendet. Dementsprechend werden die Grabenstrukturen für die untere Elektrode und die obere Elektrode in einem einzi­ gen Fotolithographieschritt gleichzeitig gebildet.

Der Herstellungsprozess kann des weiteren die Bildung eines dünnen Kondensator-Dielektrikums auf der Innenseite des Gra­ benkondensators und die Abscheidung einer zweiten leitfähigen Schicht auf dem dünnen Kondensator-Dielektrikum zur Erzeugung eines Abstandshalters beinhalten. Vorzugsweise besteht die zweite leitfähige Schicht aus Titannitrid oder aus einer ge­ stapelten Schicht von Titannitrid und dotiertem Polysilicium. Die zweite leitfähige Schicht wird dann zur Erzeugung eines Abstandshalters an den Seitenwänden des Grabens anisotrop ge­ ätzt. Der Abstandshalter wird als Maske zum Öffnen einer Kon­ taktöffnung verwendet, welche den darunter liegenden Kontakt­ anschluß durch Ätzen des Kondensator-Dielektrikums und der zweiten dielektrischen Zwischenschicht freilegt. Vorzugsweise wird die Kontaktöffnung in selbstjustierter Weise gebildet. Dann wird eine dritte leitfähige Schicht in der Kontaktöff­ nung derart abgeschieden, dass der Graben und die Kontaktöff­ nung mit der dritten leitfähigen Schicht vollständig gefüllt werden. Schließlich wird die dritte leitfähige Schicht zur Vervollständigung des Zellenkondensators unter Verwendung der vierten dielektrischen Zwischenschicht als Stoppschicht ge­ ätzt. In diesem Fall verhindert die vierte dielektrische Zwi­ schenschicht einen elektrischen Kurzschluß zwischen der obe­ ren und der unteren Elektrode.

In einer bevorzugten Ausführungsform der Erfindung wird des weiteren auf der vierten dielektrischen Zwischenschicht eine Siliciumoxinitridschicht als Antireflexbeschichtung (ARC) ge­ bildet. Im Fall der Verwendung einer ARC-Schicht beinhaltet das Herstellungsverfahren für einen Graben für die untere Elektrode die Schritte der Bildung einer ARC-Schicht auf der vierten dielektrischen Zwischenschicht, der Bildung einer Photoresistschicht auf der ARC-Schicht, der Erzeugung einer Kontaktöffnung durch einen Schritt des Ätzens der ARC-Schicht und des anschließenden Entfernens der Photoresistschicht und Strukturierens der vierten dielektrischen Zwischenschicht durch Nassätzen unter Verwendung der ARC-Schicht als Maske. Die vierte dielektrische Zwischenschicht wird in seitlicher Richtung der Kontaktöffnung geätzt, und eine erste Öffnung zur Bereitstellung eines Grabens für die untere Elektrode des Zellenkondensators wird durch Ätzen der ersten leitfähigen Schicht erzeugt.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläu­ terte, herkömmliche Ausführungsbeispiel sind in den Zeichnun­ gen dargestellt, in denen zeigen:

Fig. 1A bis 1D schematische Querschnittsansichten eines Halbleiterbauelementes in verschiedenen Stu­ fen während der Herstellung eines zylindri­ schen Zellenkondensators nach einer herkömm­ lichen Technik,

Fig. 2A und 2B schematische Querschnittsansichten entspre­ chend den Fig. 1A bis 1D zur Veranschauli­ chung eines während der Entfernung eines Op­ feroxids bei der herkömmlichen Technik auf­ tretenden Ablöse-Problems,

Fig. 3 eine schematische Layoutansicht eines Teils eines Wafers nach der Bildung eines Kontakt­ anschlusses für eine untere Kondensatorelek­ trode für ein erfindungsgemäßes Verfahren,

Fig. 4 eine schematische Layoutansicht entsprechend Fig. 3 nach der Strukturierung einer oberen Elektrode und eines Kontaktanschlusses für die untere Elektrode nach dem erfindungsgemä­ ßen Verfahren,

Fig. 5A eine schematische Schnittansicht längs der Linie A-A' von Fig. 3 nach Bildung eines Nit­ rid-Abstandshalters auf einer Bitleitung nach dem erfindungsgemäßen Verfahren,

Fig. 5B eine schematische Schnittansicht längs der Li­ nie B-B' von Fig. 3 nach Bildung eines Bitlei­ tungskontakts beim erfindungsgemäßen Verfahren,

Fig. 6A und 6B schematische Schnittansichten längs der Linie A-A' bzw. B-B' von Fig. 3 nach Bildung einer Nitrid- und Oxidschicht auf einem Kontakt­ anschluß eines Speicherknotens nach dem er­ findungsgemäßen Herstellungsverfahren,

Fig. 7 bis 10 schematische Querschnittsansichten längs der Linie A-A' von Fig. 4 zur Veranschaulichung weiterer Schritte zur Herstellung eines Zel­ lenkondensators nach einer ersten Realisie­ rung des erfindungsgemäßen Verfahren und

Fig. 11 bis 16 schematische Schnittansichten längs der Linie A-A' von Fig. 4 zur Veranschaulichung weite­ rer Schritte zur Herstellung des Zellenkon­ densators nach einer zweiten Realisierung des erfindungsgemäßen Verfahrens.

Fig. 3 veranschaulicht in einer entsprechenden Schnittansicht das Layout eines Teils eines Wafers nach Bildung eines Kon­ taktanschlusses für eine untere Kondensatorelektrode im Rah­ men eines erfindungsgemäßen Halbleiterbauelement-Herstel­ lungsverfahrens. Wie aus Fig. 3 ersichtlich, werden auf einem Halbleitersubstrat mehrere aktive Bereiche 102 gebildet. Die aktiven Bereiche 102 werden durch Isolationsbereiche elekt­ risch isoliert. Mehrere Wortleitungen 106 sind parallel über die aktiven Bereiche 102 hinweg gebildet. Des weiteren sind mehrere Bitleitungen 118 parallel über den Wortleitungen 106 zwischen den aktiven Bereichen 102 gebildet. Jede Bitleitung 118 ist elektrisch von der jeweiligen Wortleitung 106 durch eine zweite Isolationsschicht isoliert, während sie über ei­ nen Bitleitungskontakt 116 und einen Bitleitungs- Kontaktanschluß 112 elektrisch mit dem aktiven Bereich 102 verbunden ist. Ein Kontaktanschluß 122 für die untere Elekt­ rode ist, wie nachfolgend erläutert, durch eine erste, zweite und dritte dielektrische Zwischenschicht elektrisch mit dem aktiven Bereich 102 verbunden.

Fig. 4 zeigt schematisch das entsprechende Layout des Wafers nach Strukturierung einer oberen Elektrode und eines Kontakt­ anschlusses für die untere Elektrode im Rahmen des erfin­ dungsgemäßen Herstellungsverfahrens. Wie aus Fig. 4 ersicht­ lich, ist ein Kontaktfenster für die untere Elektrode von ei­ ner Struktur 132 für die obere Elektrode umgeben. Die Struk­ tur 132 für die obere Elektrode und das Kontaktfenster für die untere Elektrode 144 werden bevorzugt in einem einzigen Maskenschritt hergestellt. Das Kontaktfenster für die untere Elektrode 144, das in Zwischenräumen der Struktur 132 für die oberen Elektroden gebildet wird, ist parallel zur jeweiligen Bitleitung 118 auf einem Kontaktanschluß 142 für die untere Elektrode 144 angeordnet.

Unter Bezugnahme auf die Fig. 5A und 5B sowie 6A und 6B wird nun im Detail das Verfahren zur Herstellung der in Fig. 3 ge­ zeigten Struktur anhand entsprechender schematischer Schnitt­ ansichten längs der Linie A-A', d. h. der Wortleitungsrich­ tung, bzw. der Linie B-B', d. h. der Bitleitungsrichtung, von Fig. 3 erläutert.

Wie aus den Fig. 5A, 6A und 5B, 6B ersichtlich, ist ein Bauelement-Isolationsbereich 104 unter Verwendung einer Technik flacher Grabenisolation (STI) implementiert. Mehrere aktive Bereiche 102 werden durch Isolationselemente 104 defi­ niert. Eine Muldenimplantation gefolgt von einer VT- Steuerungsimplantation werden nach herkömmlichen Vorgehens­ weisen ausgeführt. Über den aktiven Bereich hinweg wird eine Wortleitung gebildet, die insbesondere als Transistor- Gateelektrode 106 fungiert. Der zugehörige Transistor umfasst ein nicht gezeigtes Gateoxid, die Gateelektrode 106a, 106b, eine harte Maske 106c sowie nicht gezeigte Source- /Drainbereiche.

Bevorzugt kann gemäß dem erfindungsgemäßen Verfahren die Ga­ teelektrode durch eine gestapelte Struktur aus Polysilicium 106a und einem Metallsilicid 106b realisiert sein. Die harte Maske 106c, die vorzugsweise durch eine Siliciumnitridschicht realisiert sein kann, fungiert als Schutzmittel für die Ga­ teelektrode des Transistors.

Wie sich aus den Fig. 5A, 6A und 5B, 6B weiter ergibt, wird eine erste dielektrische Zwischenschicht 110 derart abge­ schieden, dass der Zwischenraum zwischen den gebildeten Tran­ sistoren 106 vollständig gefüllt wird. Ein Trägeranschluß 112 für die Bitleitung wird gebildet, um die Prozeßtoleranz zu erhöhen. Eine nicht gezeigte Photoresistschicht wird auf der ersten dielektrischen Zwischenschicht 110 erzeugt und dann strukturiert. Die strukturierte Photoresistschicht fungiert während eines Schrittes zum Ätzen der ersten dielektrischen Zwischenschicht zwecks Freilegung der Source-/Drainbereiche des Transistors als Maske. Die dadurch freigelegte Oberfläche der Source-/Drainbereiche wird dann mit einem leitfähigen Ma­ terial gefüllt, so dass der leitfähige Anschluß gebildet wird, hier als Kontaktanschluß für die Bitleitung bezeichnet.

Im Anschluß daran wird auf dem Wafer eine zweite dielektri­ sche Zwischenschicht 114 abgeschieden, und ein Bitleitungs­ kontaktloch 116 wird erzeugt, um den Kontaktanschluß 112 für die Bitleitung freizulegen. Des weiteren werden auf der zwei­ ten dielektrischen Zwischenschicht 114 mehrere Bitleitungen 118 gebildet, die sich parallel über den jeweiligen Transis­ tor 106 hinweg erstrecken. Die Bitleitungsstruktur 118 ist über den Bitleitungskontakt 116 in der zweiten dielektrischen Zwischenschicht 114 elektrisch mit dem darunterliegenden Kon­ taktanschluß 112 verbunden. Wie weiter aus den Fig. 6A und 6B ersichtlich, beinhaltet die Bitleitungsstruktur 118 eine leitfähige Schicht 118a und eine Schutzschicht 118b.

Bei einem bevorzugten Ausführungsbeispiel der Erfindung ist die leitfähige Schicht 118a von einer Titannitrid- oder einer Wolframschicht gebildet. Die schützende Isolationsschicht 118b ist von einer Siliciumnitridschicht gebildet, die wäh­ rend eines Ätzschrittes zur Erzeugung eines selbstjustierten Kontaktes für die untere Elektrode als selektive Maske fun­ giert, da sie gegenüber der dritten dielektrischen Zwischen­ schicht 120 eine ausgezeichnete Ätzselektivität aufweist.

Nach Bildung der Bitleitungsstruktur 118 wird auf der nicht gezeigten Oberfläche ein isolierender Siliciumdioxidfilm ab­ geschieden, gefolgt von einem chemisch-mechanischen Polieren (CMP) zur Stufenplanarisation des isolierenden Siliciumdio­ xidfilms. Danach wird eine aus einer Siliciumnitridschicht 120a und einer Siliciumoxidschicht 120b bestehende, dritte dielektrische Zwischenschicht abgeschieden und dann derart strukturiert, dass der aktive Bereich des jeweiligen Transis­ tors 106 freigelegt wird, um einen Kontaktanschluß für die untere Elektrode zu erzeugen. Zur Bildung dieses Kontaktan­ schlusses 122 wird das zugehörige leitfähige Material, z. B. dotiertes Polysilicium, auf der dritten dielektrischen Zwi­ schenschicht 120 abgeschieden und dann durch einen CMP- Schritt oder einen Rückätzprozeß planarisiert.

Die anschließenden Prozessschritte, wie sie unter Bezugnahme auf die Fig. 7 bis 16 erläutert werden, beinhalten weitere charakteristische Merkmale der Erfindung. Dabei illustrieren die Fig. 7 bis 10 in schematischen Querschnittsansichten ver­ schiedene Prozessstadien gemäß einer ersten erfindungsgemäßen Ausführungsform, während die Fig. 11 bis 16 der detaillierten Erläuterung einer zweiten bevorzugten Ausführungsform der Er­ findung dienen.

Ein wesentliches Merkmal der Erfindung besteht darin, dass die obere Elektrode vor der Erzeugung der unteren Elektrode gebildet wird. Ein weiteres charakteristisches Merkmal der Erfindung besteht darin, dass die Struktur für die obere E­ lektrode, der Graben für die untere Elektrode und die untere Elektrodenstruktur gleichzeitig unter Verwendung eines einzi­ gen Photolitographieschrittes hergestellt werden.

Die Fig. 7 bis 10 veranschaulichen die entsprechenden, ver­ schiedenen Prozessschritte nach den zu den Fig. 5A bis 6B be­ schriebenen Schritten anhand schematischer Schnittansichten längs der Linie A-A' von Fig. 4 gemäß einer ersten Realisie­ rungsvariante der Erfindung. Wie daraus ersichtlich, wird auf dem Kontaktanschluß 122 für die obere Elektrode und auf der dritten dielektrischen Zwischenschicht 120 ein vierter Isola­ tionsfilm 124 gebildet. Auf den vierten Isolationsfilm 124 wird eine leitfähige Schicht 126 für die obere Kondensator­ elektrode aufgebracht. Die Dicke dieser leitfähigen Schicht 126 bestimmt die Höhe der unteren Elektrode eines Zellenkon­ densators, wodurch die Höhe der Kapazität des Kondensators festgelegt wird. Die leitfähige Schicht 126 ist durch eine dotierte Polysiliciumschicht realisiert. Danach wird auf der leitfähigen Schicht 126 ein fünfter Isolationsfilm 128 abge­ schieden, um die untere Elektrode des Zellenkondensators zu isolieren. Auf dieser fünften dielektrischen Zwischenschicht 128 wird eine Photoresiststruktur 130 erzeugt, um die obere Elektrode des Zellenkondensators zu bilden. Wie aus Fig. 4 zu erkennen, wird die obere Elektrodenstruktur 132 durch Ätzen der fünften dielektrischen Zwischenschicht 128 und der leit­ fähigen Schicht 126 unter Verwendung der strukturierten Pho­ toresistschicht 130 als Maske erzeugt. Gleichzeitig wird in einer selbstjustierten Weise ein Graben 134 zu dem Kontakt­ anschluß 122 für die untere Elektrode gebildet.

In einer bevorzugten Variante der Erfindung wird auf der Ober­ fläche der oberen Elektrode 132 eine Schicht mit halbkugel­ förmiger Körnung (HSG) gebildet, um das effektive Oberflä­ chengebiet des Zellenkondensators zu erhöhen. Da die Kapazi­ tät des Zellenkondensators eine Abhängigkeit von der Oberflä­ chengröße der unteren Elektrode zeigt, ist es wünschenswert, die Abmessung der Grabenöffnung zu erhöhen. Vorzugsweise kann die Abmessung der Grabenöffnung dadurch erhöht werden, dass die geöffnete Oxidschicht 128 nach Entfernung der Photore­ sistschicht 130 isotrop geätzt wird. Wenn die leitfähige Schicht 126 unter Verwendung der aufgeweiteten Öffnung als Maske anisotrop geätzt wird, kann ein relativ größerer Graben gebildet werden, verglichen mit der Abmessung der durch das strukturierte Photoresist definierten Öffnung. Die z. B. durch einen entsprechenden Nassätzschritt aufgeweitete Grabenöff­ nung hat eine entschärfende Wirkung auf die Entwurfsregel für den Photolithographieschritt.

Auf der fünften dielektrischen Zwischenschicht 128 kann vor­ zugsweise eine ARC-Schicht gebildet werden. Eine bevorzugte Ausführungsform für die ARC-Schicht ist eine Siliciumoxi­ nitrid(SiON)-Schicht. Die Siliciumoxinitridschicht fungiert als Maske für die Oxidschicht 128 während des Nassätzschrit­ tes und hilft dabei, nur die Seiten der Oxidschicht 128 zu ätzen.

Anschließend wird auf der strukturierten oberen Elektrode ein dielektrischer Film 136 für den Kondensator gebildet. An den Seitenwänden der oberen Elektrode, d. h. den Seitenwänden des Grabens, wird ein leitfähiger Abstandshalter durch anisotro­ pes Ätzen der leitfähigen Schichten 138 und 140 für die unte­ re Elektrode sowie des dielektrischen Kondensatorfilms 136 erzeugt. Die leitfähigen Schichten 138 und 140 können vor­ zugsweise von einer gestapelten Struktur aus einer Titannit­ ridschicht 138 und einer dotierten Polysiliciumschicht 140 realisiert sein. Die Dicke der Titannitridschicht 138 kann im Bereich zwischen 5 nm und 100 nm liegen. In einem anderen er­ findungsgemäßen Ausführungsbeispiel kann die Titannitrid­ schicht 138 allein als die leitfähige Schicht für die untere Elektrode verwendet werden.

Wie in Fig. 9 dargestellt, wird ein Kontaktloch 142 für die untere Elektrode gebildet, um den Kontaktanschluß 122 freizu­ legen, und zwar durch Ätzen des vierten Isolationsfilms 124, welcher die Bodenschicht des Grabens 134 darstellt, mit der leitfähigen Abstandshaltermaske. In diesem Fall wird das Kon­ taktloch 142 für die untere Elektrode zu dem Graben 134 selbstjustiert gebildet. Danach wird eine leitfähige Schicht derart abgeschieden, dass der Graben 134 vollständig mit die­ ser gefüllt wird. Dann wird die untere Elektrode für jeden Zellenkondensator durch einen Ätzschritt der fünften dielek­ trischen Zwischenschicht unter Verwendung eines Rückätz- oder CMP-Prozesses separiert. Erfindungsgemäß kann die fünfte die­ lektrische Zwischenschicht 128 vollständig entfernt werden. Es kann aber alternativ erfindungsgemäß auch vorgesehen sein, die fünfte dielektrische Zwischenschicht 128 durch den oben erwähnten Rückätz- oder CMP-Prozess nur teilweise zu entfer­ nen. Die leitfähige Schicht für die untere Elektrode kann durch eine dotierte Polysiliciumschicht realisiert sein.

Wie in Fig. 10 dargestellt, beinhaltet der nach einer ersten Variante der Erfindung hergestellte Zellenkondensator eine zwischen den unteren Elektroden vergrabene obere Elektrode.

Die Isolation zwischen den oberen und unteren Elektroden kann durch die fünfte dielektrische Zwischenschicht 128 auf der oberen Elektrode realisiert sein. Gemäß dieser ersten Ausfüh­ rungsvariante der Erfindung wird der Graben für die untere Elektrode gleichzeitig mit der oberen Elektrodenstruktur ge­ bildet. Des weiteren kann die Anzahl von lithographischen Prozeßschritten reduziert werden, da die Polysiliciumschicht der unteren Elektrode elektrisch über den Graben mit dem Kon­ taktanschluß der unteren Elektrode verbunden ist. Mit anderen Worten können drei zusätzliche Lithographieschritte, die bei der herkömmlichen Technik für den unteren Elektrodenkontakt, die untere Elektrode und die obere Elektrode benötigt werden, erfindungsgemäß auf einen einzigen Prozessschritt reduziert werden. Zudem kann die untere Elektrode selbstjustiert zum unteren Elektrodenkontakt realisiert werden.

Die Fig. 11 bis 16 veranschaulichen anhand entsprechender schematischer Querschnittsansichten längs der Linie A-A' von Fig. 4 verschiedene Prozessschritte im Anschluß an die in den Fig. 5 und 6 dargestellten Schritte gemäß einer zweiten Rea­ lisierung der Erfindung.

Wie aus Fig. 11 ersichtlich, wird zuerst der Isolationsbe­ reich 104 zur Festlegung des aktiven Bereiches im Zellenfeld gebildet und selbiger dann einer Ionenimplantation zur ver­ besserten Definition und anschließenden VT-Steuerung unter­ worfen. Danach wird ein Transistor mit einer Gateelektrode 106a und 106b sowie einem Gate-Abstandshalter 106c entspre­ chend Fig. 5B gebildet, wonach ein Isolationsfilm 110 abge­ schieden wird. Zur Erhöhung der Prozeßtoleranz wird ein Kontaktanschluß für die Bitleitung erzeugt. Nach Abscheidung des Isolationsfilms 114 auf dem Wafer wird auf dem Kontaktinselanschluß der Bitleitungskontakt erzeugt. Zur Festlegung der Bitleitung wird eine leitfähige Schicht aufgebracht, z. B. eine gestapelte Schicht aus Titannitrid und Wolfram. Nach der Festlegung der Bitleitung wird eine Siliciumnitridschicht gebildet, um sie als eine selbstjustierte Maske während der Erzeugung des zeugung des Kontaktanschlusses für den Speicherknoten zu ver­ wenden. Daraufhin wird auf der Bitleitung 118 eine Silicium­ oxidschicht abgeschieden.

Nach dem Planarisierungsprozeß durch CMP oder einen Rückätz­ vorgang werden nacheinander eine Siliciumnitridschicht und eine Siliciumoxidschicht abgeschieden. Der aktive Bereich wird dann freigelegt, um einen Kontaktanschluß für den Spei­ cherknoten zu bilden. Anschließende Prozessschritte gemäß der zweiten, bevorzugten Realisierung der Erfindung werden nun im Detail unter Bezugnahme auf die zugehörigen Fig. 11 bis 16 erläutert.

Bezugnehmend auf Fig. 11 wird auf dem Kontaktanschluß 122 ein erster Isolationsfilm 124 abgeschieden. Als bevorzugte Reali­ sierung für den ersten Isolationsfilm kann eine Siliciumoxid­ schicht verwendet werden. Nach Abscheidung des ersten Isola­ tionsfilms 124 wird eine erste leitfähige Schicht 201 für ei­ nen als obere Elektrode des Kondensators fungierenden Plat­ tenknoten gebildet. Auf der ersten leitfähigen Schicht 201 wird dann eine zweite Isolationsschicht 202 aufgebracht. Die zweite Isolationsschicht kann eine Siliciumnitridschicht sein. In einer bevorzugten Ausführungsform ist die erste leitfähige Schicht 201 eine dotierte Polysiliciumschicht. Dann wird durch Ätzen der ersten leitfähigen Schicht 201 und der zweiten Isolationsschicht 202 ein erstes Fenster 240 er­ zeugt, um eine Speicherknotenstruktur zu bilden.

In einer bevorzugten Ausführungsform kann auf der Oberfläche der ersten leitfähigen Schicht 201 eine halbkugelförmige Kör­ nung (HSG) gebildet werden. Es sei erwähnt, dass die in Fig. 11 gezeigte erste Isolationsschicht 124 der vierten dielek­ trische Zwischenschicht im ersten Ausführungsbeispiel gemäß Fig. 8 entspricht. Zur einfacheren Erläuterung des zweiten erfindungsgemäßen Ausführungsbeispiels sei sie jedoch hier als eine erste Isolationsschicht bezeichnet. Analog entspre­ chen die leitfähige Schicht 201, die zweite Isolationsschicht 202 und das erste Fenster 240 von Fig. 11 der oberen Elektro­ denstruktur 132, der fünften dielektrischen Zwischenschicht 128 bzw. dem Graben 134 für die untere Elektrode gemäß Fig. 8.

Gemäß der zweiten Ausführungsform der Erfindung kann der Pro­ zeß zur Vergrößerung der Abmessung des Fensters zur Anwendung kommen. Beispielsweise wird nach Bildung einer Öffnung durch anisotropes Ätzen der zweiten Isolationsschicht 202 ein Naßätzschritt zum Ätzen der zweiten Isolationsschicht 202 durchgeführt, um die Abmessung der Öffnung zu vergrößern. Au­ ßerdem kann eine HRC-Schicht auf die zweite Isolationsschicht 202 aufgebracht werden.

Bezugnehmend auf Fig. 12 ist dort ein Abstandshalter gezeigt, der eine erste Kondensator-Dielektrikumschicht 203 aufweist. Eine zweite leitfähige Schicht 203 ist an den Seitenwänden der leitfähigen Schicht 201 gebildet und fungiert als eine erste Platte. Durch anisotropes Ätzen der ersten Kondensator- Dielektrikumschicht 203 und der zweiten leitfähigen Schicht 204 wird eine zylindrische Struktur erzeugt. Die zweite leit­ fähige Schicht 204 kann entweder aus dotiertem Polysilicium oder aus einer Kombination von Titannitrid und Polysilicium bestehen und wird als ein erster Speicherknotenkontakt ver­ wendet. Anschließend wird ein zweites Fenster geöffnet, um den Kontaktanschluß für den Speicherknoten freizulegen, indem die erste Isolationsschicht 124 unter Verwendung einer Ab­ standshaltermaske geätzt wird, welche die erste Kondensator- Dielektrikumschicht 203 und den ersten Speicherknotenkontakt 204 umfasst.

Bezugnehmend auf Fig. 13 ist dort eine dritte leitfähige Schicht 205 gezeigt, die auf dem freigelegten Kontaktanschluß 122 und dem ersten Speicherknotenkontakt 204 gebildet ist, um auf diese Weise einen zweiten Speicherknoten zu bilden, der elektrisch mit dem Kontaktanschluß 122 verbunden ist. Die dritte leitfähige Schicht 205 kann eine dotierte Polysilici­ umschicht sein.

Bezugnehmend auf Fig. 14 ist dort eine dritte Isolations­ schicht 230 gezeigt, die so abgeschieden ist, dass sie das erste Fenster auf dem zweiten Speicherknoten 205 vollständig füllt. Nach Aufbringen der dritten Isolationsschicht 230 wird durch einen CMP- oder einen Zurückätzprozeß eine Knotentren­ nung durchgeführt. Die dritte Isolationsschicht 230 sollte eine gute Stufenbedeckung aufweisen. Die Knotentrennung kann zudem durch entweder partielles oder vollständiges Ätzen der zweiten Isolationsschicht 202 realisiert werden.

Bezugnehmend auf Fig. 15 ist dort ein zweites Kondensator- Dielektrikum 206 gezeigt, das nach Entfernen der dritten Iso­ lationsschicht 230 auf dem zweiten Speicherknotenkontakt 205 gebildet wird. Die dritte Isolationsschicht 230 kann durch Anwenden einer LAL-500-Lösung entfernt werden. Da die Spei­ cherknoten durch die leitfähige Schicht 201 verbunden werden, wird hier das bei der herkömmlichen Technik auftretende Ablö­ seproblem nicht beobachtet. Wie aus Fig. 15 weiter ersicht­ lich, wird eine vierte leitfähige Schicht 207 gebildet, um als eine zweite Platte auf dem zweiten Kondensator- Dielektrikum 206 zu fungieren. Die vierte leitfähige Schicht 207 kann aus dotiertem Polysilicium bestehen.

Bezugnehmend auf Fig. 16 sind dort eine erste Platte 201 und eine zweite Platte 207 gezeigt, die durch Bilden eines ersten Plattenkontakts 209 und eines zweiten Plattenkontakts 211 nach Abscheiden eines Isolationsfilms 208 auf der zweiten Platte 207 elektrisch verbunden sind.

Demgemäß verwendet das vorteilhafte, zweite Ausführungsbei­ spiel der Erfindung die Innenseite und die Außenseite eines Zylinders durch Bilden einer ersten Kondensator-Dielektri­ kumschicht 203 an der Innenseite und einer zweiten Kondensa­ tor-Dielektrikumschicht 206 an der Außenseite der Speicher­ knoten 204 und 205.

Es versteht sich, dass für den Fachmann neben den oben ge­ zeigten Ausführungsbeispielen weitere Realisierungen der Er­ findung möglich sind, insbesondere durch Modifizieren oder Weglassen von Merkmalen dieser Ausführungsbeispiele oder durch Hinzufügen von Merkmalen zu diesen.

Claims (27)

1. Verfahren zur Herstellung eines Halbleiterbauelementes mit einem Kondensator, gekennzeichnet durch folgende Schritte zur Bildung des Kondensators:

• - Bilden einer ersten Isolationsschicht (124) über einem Substrat,
• - Bilden einer ersten leitfähigen Schicht (201) auf der ersten Isolationsschicht,
• - Bilden eines ersten Öffnungsfensters (240) zur Freile­ gung eines Teils der ersten Isolationsschicht durch Ätzen der ersten leitfähigen Schicht,
• - Erzeugen einer ersten dielektrischen Schicht (203) we­ nigstens an der Innenseite des ersten Öffnungsfensters,
• - Bilden einer zweiten leitfähigen Schicht (204) auf der ersten dielektrischen Schicht,
• - Erzeugen eines Abstandshalters an den Seitenwänden des ersten Öffnungsfensters durch Ätzen der zweiten leitfähigen Schicht und der ersten dielektrischen Schicht,
• - Bilden eines zweiten Öffnungsfensters durch Ätzen der ersten Isolationsschicht unter Verwendung des Abstandshalters als Maske und
• - Bilden einer dritten leitfähigen Schicht (230) wenigs­ tens im ersten und zweiten Öffnungsfenster zum elektrischen Verbinden mit dem Substrat.

2. Verfahren nach Anspruch 1, weiter dadurch gekennzeich­ net, dass

• - ein Schritt zum Bilden einer zweiten Isolationsschicht (202) auf der ersten leitfähigen Schicht (201) vorgesehen ist und
• - der Schritt zum Bilden des ersten Öffnungsfensters ei­ nen ersten Teilschritt zum Erzeugen einer Kontaktöffnung durch selektives Ätzen eines Teils der zweiten Isolations­ schicht und einen zweiten Teilschritt zum Ätzen der ersten leitfähigen Schicht unter Verwendung der Kontaktöffnung als Maske beinhaltet.

3. Verfahren nach Anspruch 2, weiter gekennzeichnet durch einen Schritt zum Vergrößern der Kontaktöffnung.

4. Verfahren nach Anspruch 2 oder 3, weiter dadurch ge­ kennzeichnet, dass die zweite Isolationsschicht (202) Silici­ umoxid enthält oder eine gestapelte Schicht aus Siliciumoxid und Siliciumoxinitrid ist.

5. Verfahren nach einem der Ansprüche 1 bis 4, weiter da­ durch gekennzeichnet, dass

• - ein Schritt zum Bilden eines Kontaktanschlusses (122) zwischen dem Substrat und der ersten Isolationsschicht vorge­ sehen ist und
• - der Schritt zum Bilden des zweiten Öffnungsfensters des weiteren das Freilegen des Kontaktanschlusses beinhaltet.

6. Verfahren nach einem der Ansprüche 1 bis 5, weiter da­ durch gekennzeichnet, dass für die erste leitfähige Schicht (201) eine dotierte Polysiliciumschicht als eine Platten­ elektrode des Kondensators gewählt wird.

7. Verfahren nach einem der Ansprüche 1 bis 6, weiter da­ durch gekennzeichnet, dass für die zweite leitfähige Schicht Titannitrid, Polysilicium oder eine Kombination beider Mate­ rialien gewählt wird.

8. Verfahren nach einem der Ansprüche 1 bis 7, weiter da­ durch gekennzeichnet, dass für die dritte leitfähige Schicht (205) eine als ein Speicherknoten des Kondensators dienende, dotierte Polysiliciumschicht gewählt wird.

9. Verfahren nach einem der Ansprüche 1 bis 8, weiter ge­ kennzeichnet durch folgende Schritte:

• - Füllen des ersten und zweiten Öffnungsfensters mit der dritten leitfähigen Schicht und
• - Ätzen der dritten leitfähigen Schicht zur Erzeugung ei­ ner Knotentrennung.

10. Verfahren nach Anspruch 9, weiter dadurch gekennzeich­ net, dass das Ätzen der dritten leitfähigen Schicht durch chemisch-mechanisches Planarisieren oder einen Zurückätzpro­ zess derart erfolgt, dass die zweite Isolationsschicht frei­ gelegt wird.

11. Verfahren nach einem der Ansprüche 1 bis 10, weiter da­ durch gekennzeichnet, dass der Schritt zum Bilden des ersten Öffnungsfensters (240) des weiteren einen Schritt zur Bildung einer halbkugelförmigen Körnung (HSG) auf der Oberfläche der ersten leitfähigen Schicht (201) umfasst.

12. Verfahren nach einem der Ansprüche 1 bis 11, weiter ge­ kennzeichnet durch folgende Schritte:

• - Bilden einer dritten Isolationsschicht (230) auf der über dem Substrat einschließlich des ersten und zweiten Öff­ nungsfensters gebildeten, dritten leitfähigen Schicht,
• - Entfernen der dritten Isolationsschicht und der dritten leitfähigen Schicht für Trennzwecke mit Ausnahme des Bereichs der dritten leitfähigen Schicht im ersten und zweiten Öff­ nungsfenster,
• - Bilden einer zweiten dielektrischen Kondensatorschicht (206) auf der dritten leitfähigen Schicht und
• - Bilden einer vierten leitfähigen Schicht (207) auf der zweiten dielektrischen Kondensatorschicht.

13. Verfahren nach Anspruch 12, weiter dadurch gekennzeich­ net, dass der Schritt zum Entfernen der dritten Isolations­ schicht und der dritten leitfähigen Schicht folgende Teil­ schritte umfasst:

• - Ätzen der dritten Isolationsschicht und der dritten leitfähigen Schicht derart, dass die zweite Isolationsschicht freigelegt wird, und
• - Ätzen des Restes der dritten Isolationsschicht in dem ersten und zweiten Öffnungsfenster.

14. Verfahren nach Anspruch 12 oder 13, weiter gekennzeich­ net durch einen Schritt zum elektrischen Verbinden der ersten leitfähigen Schicht mit der vierten leitfähigen Schicht.

15. Verfahren zur Herstellung eines Halbleiterbauelementes mit einem Kondensator, gekennzeichnet durch folgende Schritte zur Bildung des Kondensators:

• - Bilden einer ersten leitfähigen Schicht auf einem Sub­ strat,
• - Bilden eines Öffnungsfensters durch Ätzen der ersten leitfähigen Schicht erart, dass ein Teil der Oberfläche des Substrates freigelegt wird,
• - Bilden einer Isolationsschicht in dem Öffnungsfenster und
• - Bilden einer zweiten leitfähigen Schicht auf der Isola­ tionsschicht.

16. Verfahren nach Anspruch 15, weiter gekennzeichnet durch einen Schritt zur Bildung einer oberen Elektrode für den Kon­ densator aus der ersten leitfähigen Schicht.

17. Verfahren nach Anspruch 15 oder 16, weiter gekennzeich­ net durch einen Schritt zur Bildung einer unteren Elektrode des Kondensators aus der zweiten leitfähigen Schicht.

18. Verfahren nach einem der Ansprüche 15 bis 17, weiter gekennzeichnet durch einen Schritt zum Verbinden der zweiten leitfähigen Schicht mit dem freigelegten Teil der Oberfläche des Substrates.

19. Halbleiterbauelement mit Kondensator, mit

• - einem Substrat,
• - einer ersten leitfähigen Schicht zum elektrischen Ver­ binden mit dem Substrat,
• - einer ersten dielektrischen Schicht und
• - einer zweiten leitfähigen Schicht,

dadurch gekennzeichnet, dass

• - die erste dielektrische Schicht wenigstens an den Sei­ tenwänden der zweiten leitfähigen Schicht gebildet ist und die zweite leitfähige Schicht die Seitenwände der ersten leitfähigen Schicht umgibt.

20. Halbleiterbauelement nach Anspruch 19, weiter gekenn­ zeichnet durch

• - eine zweite dielektrische Schicht auf der Oberfläche der ersten leitfähigen Schicht mit Ausnahme der Seitenwände der ersten leitfähigen Schicht und
• - eine dritte leitfähige Schicht auf der zweiten dielek­ trischen Schicht.

21. Halbleiterbauelement nach Anspruch 19 oder 20, weiter gekennzeichnet durch einen Abstandshalter zwischen der ersten dielektrischen Schicht und der ersten leitfähigen Schicht.

22. Halbleiterbauelement nach Anspruch 20 oder 21, weiter dadurch gekennzeichnet, dass die zweite leitfähige Schicht und die dritte leitfähige Schicht elektrisch zur Bildung ei­ nes Plattenknotens des Kondensators verbunden sind.

23. Halbleiterbauelement nach einem der Ansprüche 19 bis 22, weiter dadurch gekennzeichnet, dass die erste leitfähige Schicht eine zylindrische oder säulenförmige Struktur auf­ weist.

24. Halbleiterbauelement nach einem der Ansprüche 20 bis 23, weiter dadurch gekennzeichnet, dass die dritte leitfähige Schicht aus Titannitrid oder Polysilicium oder einer Kombina­ tion beider Materialien besteht.

25. Halbleiterbauelement nach einem der Ansprüche 19 bis 24, weiter dadurch gekennzeichnet, dass die erste leitfähige Schicht einen Speicherknoten für den Kondensator und die zweite leitfähige Schicht einen Plattenknoten für den Konden­ sator bilden.

26. Halbleiterbauelement nach einem der Ansprüche 19 bis 25, weiter gekennzeichnet durch einen leitfähigen Anschluss zum Verbinden der ersten leitfähigen Schicht mit dem Sub­ strat.

27. Halbleiterbauelement nach einem der Ansprüche 19 bis 26, weiter dadurch gekennzeichnet, dass an der Oberseite der zweiten leitfähigen Schicht des weiteren eine Isolations­ schicht zum elektrischen Trennen der zweiten leitfähigen Schicht von der ersten leitfähigen Schicht vorgesehen ist.