DE4215001A1

DE4215001A1 - Halbleitervorrichtung und herstellungsverfahren dafuer

Info

Publication number: DE4215001A1
Application number: DE4215001A
Authority: DE
Inventors: Kaoru Motonami
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-05-10
Filing date: 1992-05-06
Publication date: 1992-11-12
Anticipated expiration: 2012-05-07
Also published as: KR960000962B1; US5441916A; US5323049A; DE4215001C2; JP2802455B2; JPH04335569A

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervor richtung und ein Herstellungsverfahren zum Herstellen dieser Halbleitervorrichtung. Insbesondere bezieht sich die Erfindung auf eine Technik zum Bilden einer gewünschten leitenden Ver bindungsstruktur, die nicht durch in einem Isolationszwischen schichtfilm gebildete stufenförmige Abschnitte beeinflußt wird.

Üblicherweise besteht ein integrierter Schaltkreis-(IC)- Speicher wie ein DRAM (Dynamischer Speicher für wahlfreien Zu griff) aus einem Speicherzellenfeld mit einer großen Anzahl von Speicherelementen und einer für die Eingabe/Ausgabe not wendigen Peripherieschaltung, wobei das Speicherzellenfeld und die Peripherieschaltung auf demselben Substrat gebildet sind.

Das Blockdiagramm in Fig. 12 zeigt ein Beispiel des Aufbaus eines allgemeinen DRAM. Wie in Fig. 12 gezeigt, umfaßt ein Speicherzellenfeld 1 eine Mehrzahl von Wortleitungen und eine Mehrzahl von diese jeweils kreuzenden Bitleitungen. Speicher zellen sind an jeweiligen Kreuzungspunkten der Wortleitungen mit den Bitleitungen vorgesehen. Jede der Speicherzellen wird durch Auswählen einer entsprechenden der Wortleitungen durch einen X-Adreß-Pufferdecoder 2 und einer entsprechenden der Bitleitungen durch einen Y-Adreß-Pufferdecoder 3 ausgewählt. Daten werden in eine ausgewählte Speicherzelle eingeschrieben, oder in der ausgewählten Speicherzelle gespeicherte Daten wer den ausgelesen. Der Befehl für ein solches Datenlesen/-schrei ben wird durch ein Lese/Schreibsteuersignel (R/W) gegeben, das durch eine R/W-Steuerschaltung 4 angelegt werden kann. Beim Datenschreiben werden Eingabedaten (Din) als Eingangssignal an die ausgewählte Speicherzelle über die R/W-Steuerschaltung 4 angelegt. Beim Datenlesen werden in der ausgewählten Speicher zelle gespeicherte Daten erkannt und dann durch einen Lesever stärker 5 verstärkt. Die verstärkten Daten werden als Ausgabe daten (Dout) über einen Datenausgabepuffer 6 nach außen ausge geben.

Die Fig. 13 zeigt ein Äquivalenzschaltbild einer dynamischen Speicherzelle zum Verdeutlichen der Schreib-/Leseoperation der Speicherzelle.

Wie in Fig. 13 gezeigt, umfaßt die Speicherzelle vom dynami schen Typ eine Kombination von Feldeffekttransistor 7 und Kon densator 8. Die Gateelektrode des Feldeffekttransistors 7 ist mit einer Wortleitung 9 verbunden. Eine Source/Drainelektrode des mit dem Kondensator 8 verbundenen Feldeffekttransistors 7 ist mit einer Bitleitung 10 verbunden. Ein vorbestimmtes Po tential wird beim Datenschreiben an die Wortleitung 9 ange legt. Hierdurch wird der Feldeffekttransistor 7 leitend, so daß an die Bitleitung 10 angelegte Ladungen im Kondensator 8 gespeichert werden. Beim Datenlesen wird ein vorbestimmtes Po tential an die Wortleitung 9 angelegt. Hierdurch wird der Transistor 7 leitend, so daß die im Kondensator 8 gespeicher ten Ladungen über die Bitleitung 10 abgenommen werden.

Nachfolgend wird eine Beschreibung eines Beispiels des Aufbaus eines herkömmlichen IC Speichers unter Bezug auf die Fig. 11A und 11B vorgenommen. Die Fig. 11A zeigt eine Schnittansicht eines Teils eines herkömmlichen Speicherzellenfeldes 102 und einer Peripherieschaltung 101, und die Fig. 11B zeigt ein ebe nes Layout dieses Teils. In diesem Beispiel wird ein Kondensa tor vom Stapeltyp (stacked capacitor) als Beispiel eines Speicherzellenkondensators gezeigt.

Wie in den Fig. 11A und 11B gezeigt, ist bei dieser Speicher zelle ein Feldeffekttransistor 18 auf einem Siliziumsubstrat 11 gebildet. Der Feldeffekttransistor 18 umfaßt einen Gateo xidfilm 19, eine Gateelektrode 20, einen daraufliegenden Iso lationsfilm 21 sowie einen Seitenwand-Isolationsfilm 22. Wäh rend die Gateelektrode 20 in den Figuren durch den Aufbau des Speicherzellenfeldes nicht gezeigt ist, ist diese auch auf ei nem Feldoxidfilm 12 zum Isolieren angeordnet. Eine Diffusions schicht 13 zum Verbessern der Isolation ist unterhalb des Fel doxidfilms 12 gebildet. Auch sind als Source/Drainbereich des Feldeffekttransistors 18 dienende Diffusionsschichten 14 und 15 gebildet.

Dem Kondensator 8 in Fig. 13 entsprechend ist ein Kondensator mit einem Speicherknoten 29, einem Kondensatorisolationsfilm 31 und einer Zellplatte 32 gebildet. Dieser Kondensator ist über einer Kontaktöffnung 27 mit der obigen Diffusionsschicht 15 elektrisch verbunden. Der Bitleitung 10 in Fig. 13 entspre chend ist eine Bitleitung 40 gebildet. Diese Bitleitung 40 weist eine auf einer polycristallinen Siliziumschicht 38 und einer Wolframsilizidschicht 39 gebildete Polycidstruktur auf. Diese Bitleitung 40 ist über eine Kontaktöffnung 34 mit der obigen Diffusionsschicht 14 elektrisch verbunden. Eine Diffu sionsschicht 17 ist in einer Peripherieschaltung 102 gebildet und über eine Kontaktöffnung 37 mit der Bitleitung 40 verbun den. Die Isolation zwischen dem Kondensator und der Bitleitung 40 wird durch einen Zwischenschicht-Isolationsfilm 33 herge stellt.

Gegenwärtig werden von IC Speichern die oben beschriebenen ge stapelten Kondensatoren eingesetzt, um Integrationsdichte und Kapazität zu erhöhen. Es entsteht daher ein Problem bezüglich der abgestuften Bereiche durch einen Höhenunterschied zwischen einem Bereich auf dem IC Chip, an dem ein Kondensator vorgese hen ist, und einem Bereich, an welchem kein Kondensator vorge sehen ist. Insbesondere bei einem oben beschriebenen herkömm lichen Beispiel, bei dem eine Bitleitung 40 in einem oberen Bereich des Kondensators gebildet ist, wenn Photolithographie mit einer Photoresistmaske zum Bilden der Bitleitung 40 be nutzt wird und die Tiefenschärfe im Resistmuster kleiner als die oben beschriebenen abgestuften Bereiche sind, ist es schwierig, alle Bitleitungen 40 auf dem Chip in den gewünsch ten Abmessungen entsprechend der Photoresistmaske herzustel len.

Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervor richtung und ein Verfahren zum Herstellen dieser Halbleiter vorrichtung zu schaffen, bei der eine leitende Verbindung auf einem mit einem abgestuften Bereich versehenen Zwischen schicht-Isolationsfilm gebildet ist und ein gewünschtes Muster (eine gewünschte Struktur) der leitenden Verbindung unbeein flußt vom abgestuften Bereich gebildet werden kann.

Die Aufgabe wird durch die Halbleitervorrichtung nach dem Pa tentanspruch 1 sowie das Verfahren nach den Patentansprüchen 8 und 11 gelöst.

Vorteilhafte Weiterbildungen sind in den Unteransprüchen be schrieben.

Eine Halbleitervorrichtung gemäß einer Ausführungsform umfaßt einen auf einem Substrat gebildeten und einen stufenförmigen Bereich aufweisenden Zwischenschicht-Isolationsfilm, eine er ste leitende Verbindungsschicht, die auf einer unteren der beiden den stufenförmigen Bereich einschließenden Oberflächen auf dem Zwischenschicht-Isolationsfilm gebildet ist, eine zweite leitende Verbindungsschicht, die auf der höheren der beiden Oberflächen gebildet ist, eine Blindverbindung, die di rekt unterhalb der zweiten leitenden Verbindungsschicht dem stufenförmigen Bereich benachbart gebildet ist und etwa die selbe Höhe wie der stufenförmige Bereich im Zwischenschicht- Isolationsfilm aufweist, aber nicht als leitende Verbindung per se dient, eine direkt auf der Blindverbindung gebildete Leiterschicht, die sich zur Substratoberfläche in einem den stufenförmigen Bereich einschließenden Abschnitt erstreckt, und weitere. Die erste leitende Verbindungsschicht ist elek trisch über eine im Zwischenschicht-Isolationsfilm gebildete Kontaktöffnung mit einem Bereich der auf der Substratoberflä che liegenden Leiterschicht verbunden. Die zweite leitende Verbindungsschicht ist elektrisch über eine im Zwischen schicht-Isolationsfilm gebildete Kontaktöffnung mit einem Be reich der direkt auf der Blindverbindung liegenden Leiter schicht verbunden.

Da die leitende Verbindungsschicht bei der so aufgebauten Halbleitervorrichtung nicht durchgehend im stufenförmigen Teil des Zwischenschicht-Isolationsfilms gebildet wird, kann eine Unterbrechung der leitenden Verbindung oder ein ähnliches Pro blem, das beim Bemustern (Strukturieren) des stufenförmigen Teils auftreten kann, verhindert werden.

Ein Verfahren zum Herstellen einer Halbleitervorrichtung um faßt die Schritte:
Bilden eines Zwischenschicht-Isolationsfilms mit einem stufen förmigen Bereich auf einem Substrat, Aufbringen eines leiten den Films auf der Oberfläche des Zwischenschicht-Isolations films, Bemustern (Strukturieren) des leitenden Films und Bil den einer ersten leitenden Verbindungsschicht auf einer unte ren Oberfläche der zwei den stufenförmigen Teil des Zwischen schicht-Isolationsfilms einschließenden Oberflächen und Bilden einer zweiten leitenden Verbindungsschicht auf der höheren Oberfläche der beiden Oberflächen. Der Schritt zum Bilden der ersten und zweiten leitenden Verbindungsschicht umfaßt die Schritte:
Bilden einer Photoresistmaske mit einem Muster, das alle Be reiche bedeckt, in denen die zweite leitende Verbindungs schicht gebildet werden soll, in Ergänzung zum selben Muster wie das der ersten leitenden Verbindungsschicht, Durchführen des Ätzvorgangs unter Benutzung des Photoresists als Maske, und Bilden einer Photoresistmaske mit einem Muster, das alle Be reiche bedeckt, in denen die erste leitende Verbindungs schicht gebildet werden soll, in Ergänzung zum selben Muster wie das der zweiten leitenden Verbindungsschicht, und Durch führen des Ätzvorgangs unter Benutzung des Photoresists als Maske.

Wenn entsprechend dem Herstellungsverfahren mit den obigen Schritten die leitende Verbindungsschicht auf dem Zwischen schicht-Isolationsfilm mit stufenförmigem Bereich gebildet wird, wird die leitende Verbindungsschicht in eine tiefere Oberfläche und eine höhere Oberfläche des Zwischenschicht- Isolationsfilms geteilt, wobei der stufenförmige Bereich da zwischen liegt, und das Ätzen wird durch Bemustern der Photo resistmaske für jeden Höhenbereich durchgeführt. Selbst wenn die Tiefenschärfe bei der Resistmusterbildung kleiner als der stufenförmige Bereich des Zwischenschicht-Isolationsfilms ist, kann daher eine leitende Verbindungsschicht einer gewünschten Form und Größe entsprechend dem Muster der Photoresistmaske für jeden Höhenbereich erzielt werden.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen

Fig. 1A eine Schnittansicht mit dem Aufbau einer Halbleiter vorrichtung entsprechend einer ersten Ausführungs form;

Fig. 1B ein Layout in Draufsicht gemäß Fig. 1A;

Fig. 2A-2B, 3A, 3B, 4A, 4B, 5A, 5B, 6A, 6B, 7A und 7B Schnittansichten mit aufeinanderfolgenden Schritten eines Verfahrens zum Herstellen einer Halbleiter vorrichtung entsprechend der ersten Ausführungsform;

Fig. 8A und 8B Draufsichten auf ein Layout von Mustern einer Photoresistmaske in zwei Stufen zum Strukturieren von Bitleitungen nach dem Schritt gemäß Fig. 7B;

Fig. 9A eine Schnittansicht mit dem Aufbau einer Speicher zelle eines DRAM entsprechend einer zweiten Ausfüh rungsform;

Fig. 9B eine Draufsicht mit einem Layout gemäß Fig. 9A;

Fig. 10A eine Schnittansicht mit dem Aufbau einer Speicher zelle eines DRAM entsprechend einer dritten Ausfüh rungsform;

Fig. 10B eine Draufsicht mit einem Layout gemäß Fig. 10A;

Fig. 11A eine Schnittansicht mit einem Beispiel des Aufbaus einer Speicherzelle eines herkömmlichen DRAM;

Fig. 11B eine Draufsicht mit einem Layout gemäß Fig. 11A;

Fig. 12 ein allgemeines Blockschaltbild eines RAM; und

Fig. 13 ein Äquivalenzschaltbild einer Speicherzelle eines DRAM.

Nachfolgend wird eine Beschreibung des Aufbaus einer ersten Ausführungsform einer Halbleitervorrichtung unter Bezug auf die Fig. 1A und 1B vorgenommen.

Bei dieser Ausführungsform wird die Erfindung auf ein DRAM an gewendet. Bei der Halbleitervorrichtung ist ein Feldoxidfilm 12 zur Isolation in einer Oberfläche eines p-Typ Siliziumsub strats 11 gebildet. Eine p-Typ Diffusionsschicht 13 zum Ver stärken der Isolation ist im Kontakt mit einer Unterfläche des Feldoxidfilms 12 gebildet. In der Oberfläche des durch den Feldoxidfilm 12 isolierten Siliziumsubstrats 11 sind eine Dif fusionsschicht als Source/Drainbereiche eines MOS Feldef fekttransistors einer Speicherzelle, eine Diffusionsschicht 17 einer Peripherieschaltung und eine leitende Diffusionsschicht 16 gebildet. Der MOS Feldeffekttransistor weist ein Gate 18 mit einem Gateoxidfilm 19, einer Gateelektrode 20 und einem darüberliegenden Isolationsfilm auf. Ein Seitenwand-Isolati onsfilm 22 ist auf jeder der gegenüberliegenden Seitenwände des Gates 18 gebildet. Das Gate 18 ist ebenfalls auf dem Fel doxidfilm 12 gebildet. Auf dem Feldoxidfilm 12 ist eine Blind verbindung (Dummy-Verbindung) 44 gebildet, die einen Oxidfilm 23, eine polycristalline Siliziumschicht 24 und einen darauf liegenden Isolationsfilm 25 aufweist. Ein Seitenwand-Isolati onsfilm 26 ist auf den Seitenwänden der Blindverbindung 44 ge bildet.

Ein Kondensator der Speicherzelle ist sich über beide benach barten Gates 18 erstreckend gebildet. Dieser Kondensator um faßt einen elektrisch mit einer Diffusionsschicht 15 in einem Kontakt 27 verbundenen Speicherknoten 29, einen Kondensatori solationsfilm 31 zum Bedecken des Speicherknotens 29 sowie eine den Kondensatorisolationsfilm 31 bedeckend gebildete Zellplatte 32.

Eine leitende polycristalline Siliziumschicht 30 ist auf der Blindverbindung 44 und dem Seitenwandisolationsfilm 26 gebil det. Diese leitende polycristalline Siliziumschicht 30 ist mit der leitenden Diffusionsschicht 16 in einem Kontakt 28 gebil det.

Ferner ist ein Isolations-Zwischenschichtfilm 33 über der ge samten Oberfläche des Siliziumsubstrats 11 gebildet. Kontakt öffnungen 34, 35, 36 und 37 sind im Zwischenschicht-Isolati onsfilm 33 gebildet. In der Oberfläche ist eine aus einer po lycristallinen Siliziumschicht 38 und einer Wolframsilizid schicht 39 gebildete Bitleitung 40 gebildet, sowie eine aus einer polycristallinen Siliziumschicht 41 und einer Wolframsi lizidschicht 42 gebildete Bitleitung 43 gebildet. Die Bitlei tung 40 ist mit einer Diffusionsschicht 14 in der Kontaktöff nung 34 und mit der leitenden polycristallinen Silizium schicht 30 in der Kontaktöffnung 35 verbunden. Die Bitleitung 43 ist mit der leitenden Diffusionsschicht 16 in der Kontakt öffnung 36 und der Diffusionschicht 17 in der Kontaktöffnung 37 verbunden.

Bei der so aufgebauten Halbleitervorrichtung dieser Ausfüh rungsform sind die Bitleitungen 40 und 43 voneinander getrennt und schließen zwischen sich den stufenähnlichen Bereich des Zwischenschicht-Isolationsfilms 33 ein, und diese Bitleitungen sind miteinander über im Zwischenschicht-Isolationsfilm 33 ge bildeten Kontaktöffnungen 35 und 36, über die leitende Schicht 30 aus polycristallinem Silizium 30 unterhalb des Isolations films 33 und die leitende Diffusionsschicht 16 verbunden. Da her ist es unnötig, die Bitleitungen durchgehend im Stufenbe reich zu bilden, wodurch nachteilige Wirkungen wie eine Unter brechung, die beim Stukturieren des Stufenbereichs auftreten können, vermieden werden.

Ein Herstellungsverfahren für diese Ausführungsform wird nach folgend unter Bezug auf die Fig. 2A bis 8B beschrieben. Zuerst wird, wie in Fig. 2A gezeigt, ein Feldoxidfilm 12 für die Iso lation in einem p-Typ Siliziumsubstrat 11 durch Einsatz eines sogenannten LOCOS-Verfahrens (Local Oxidation Of Silicon) ge bildet, und eine Diffusionsschicht 13 zum Verbessern (Verstärken) der Isolierung wird durch Implantation von Borio nen gebildet. Wie in Fig. 2B gezeigt, werden eine Gateoxid filmschicht 219, eine Gateelektrodenschicht 220 und eine auf liegende Isolationsfilmschicht 221 gebildet. Danach wird zum Durchführen eines Photolithographieprozesses mit einer Photo resistmaske ein Photoresistmuster 118 zum Bilden eines Gates 18 eines Feldeffekttransistors und ein Photoresistmuster 144 zum Bilden einer Blindverbindung gebildet (aufgebracht). Daher werden, wie in Fig. 3A gezeigt, das Gate 18 des Feldef fekttransistors und die Blindverbindung 44 zum selben Zeit punkt durch selektives Ätzen gebildet. Dann werden im Silizi umsubstrat 11 Source/Drainbereiche des Feldeffekttransistors bildende Diffusionsschichten 14 und 15, eine Diffusionsschicht 17 einer Peripherieschaltung sowie eine leitende Diffusions schicht 16 jeweils durch Ionenimplantation gebildet.

Wie in Fig. 3B gezeigt, wird eine Isolationsfilmschicht 222 durch Aufbringen von SiO₂ unter Einsatz z. B. eines CVD (Chemical Vapor Deposition) Verfahrens gebildet. Ein Seiten wandisolationsfilm 22 und ein Blindverbindungs-Seitenwandiso lationsfilm 26 werden, wie in Fig. 4A gezeigt, gebildet, indem die gesamte Oberfläche der Isolationsfilmschicht anisotrop ge ätzt wird. Dann wird, wie in Fig. 4B gezeigt, eine einer unte ren Kondensatorelektrode entsprechende Speicherknotenschicht 229 gebildet, und ein Photoresistmuster 129 zum Bilden eines Speicherknotens 29 sowie ein Photoresistmuster 130 zum Bilden einer leitenden polycristallinen Siliziumschicht 30 (siehe Fig. 5A) werden gebildet. Daher werden, wie in Fig. 5A ge zeigt, ein Speicherknoten 29 und eine leitende polycristalline Siliziumschicht 30 durch selektives Ätzen gebildet.

Dann werden, wie in Fig. 5B gezeigt, eine Kondensator-Isolati onsfilmschicht 231 und eine Zellplattenschicht 232, einer obe ren Elektrode des Kondensators entsprechend, gebildet. Danach wird ein weiteres Photoresistmuster 132 gebildet, und ein Kon densatorisolationsfilm 31 und eine Zellplatte 32 werden durch selektives Ätzen, wie in Fig. 6A gezeigt, gebildet. Daher bleibt die leitende polycristalline Siliziumschicht 30 erhal ten.

Wie dann in Fig. 6B gezeigt, wird eine Zwischenschicht-Isola tionsschicht gebildet, und ein Photoresistmuster 134, das an der Stelle, wo eine Kontaktöffnung zu bilden ist, einen Öff nungsbereich aufweist, wird gebildet. Dann wird, wie in Fig. 7A gezeigt, ein Zwischenschichtisolationsfilm 33 mit darin eingebildeten Kontaktöffnungen 34, 35, 36 und 37 durch selek tives Ätzen gebildet. Danach werden, wie in Fig. 7B gezeigt, eine polycristalline Siliziumschicht 238 und eine Wolfram-Si licidschicht 239 zum Bilden von Bitleitungen über der gesamten Oberfläche gebildet. Die Bildung der Wolfram-Silicidschicht 239 wird ausgeführt, indem zuerst eine Wolframschicht auf der polycristallinen Siliziumschicht durch Sputtern oder ein ähn liches Verfahren gebildet wird und dann die Wolframschicht ei ner Wärmebehandlung und Silicidbildung ausgesetzt wird.

Nachfolgend wird eine Beschreibung einer Photoresistmaske zum Bilden von Bitleitungen durch Photolithographie und selektives Ätzen unter Bezug auf die Fig. 8A und 8B vorgenommen. Die Fig. 8A und 8B zeigen Draufsichten mit einem Layout des Zustands, bei dem Photoresistmasken zum Bilden von Bitleitungen gemäß der Struktur nach Fig. 7B bemustert sind. Alle in den Fig. 8A und 8B gezeigte Photoresistmasken 340, 343, 440, 443 sind po sitive Photoresistmasken, bei denen Photoresist in den schraf fierten Bereichen verbleibt. Um übereinanderliegende Ränder beim Belichten im Photolithographieprozeß zu behalten, müssen die in den Fig. 8A und 8B gezeigten Abstände M0, M1 und M2 je weils nicht weniger als 0,15 bis 0,2 µm betragen. Das tatsäch liche Bitleitungsmuster ist eine Kombination des Musters 340 aus Fig. 8A und des Musters 443 aus Fig. 8B. Die in den Fig. 8A und 8B gezeigten Muster 343 bzw. 440 dienen zum Abdecken des tatsächlichen Bitleitungsmusters beim doppelten Belichten während des Photolithographieprozesses. Photoresist wird auf die gemäß Fig. 7B gebildete Struktur aufgebracht. Dann wird eine sich ergebende Struktur zuerst unter Benutzung der Photo resistmaske nach Fig. 8A und dann unter Benutzung der Photore sistmaske nach Fig. 8B gebildet. Die Reihenfolge der Muster der Fig. 8A und 8B kann umgekehrt sein.

Durch die oben beschriebenen zwei Belichtungs-Verarbeitungs schritte können jeweilige den Photoresistmaskenmustern 340 und 443 entsprechende Tiefenschärfenbereiche erreicht werden. Durch einen nach dem Ende derartiger Belichtungs-Verarbei tungsschritte durchgeführten Entwicklungsprozeß wird ein ge wünschtes Photoresistmuster gebildet, und durch selektives Ät zen werden die aus der polycristallinen Siliziumschicht 38 und der Wolfram-Silicidschicht 39 gebildete Bitleitung 40 sowie die aus der polycristallinen Siliziumschicht 41 und der Wolf ram-Silicidschicht 42 gebildete Bitleitung 43, wie in den Fig. 1A und 1B gezeigt, gebildet.

Wie bisher beschrieben wurde, werden entsprechend der ersten Ausführungsform die als erste leitende Verbindungsschicht die nende Bitleitung 43 und die als zweite leitende Verbindungs schicht dienende Bitleitung 40 auf der unteren bzw. höheren Oberfläche der beiden den stufenförmigen Bereich des Zwischen schicht-Isolationsfilms 33 einschließenden Oberflächen gebil det, und jeweilige getrennte Photoresistmuster werden dem Pho tolithographieverfahren unterzogen. Daher kann, selbst wenn der stufenförmige Bereich des Zwischenschicht-Isolationsfilms 33 größer (tiefer) als die Tiefenschärfe der Photolithographie ist, die Photolithographie für beide Bitleitungen 43 und 40 innerhalb des Tiefenschärfebereichs durchgeführt werden, und folglich ist eine hochgradig präzise Strukturierung genau nach dem Muster der Photoresistmasken möglich.

Eine zweite Ausführungsform wird nachfolgend unter Bezug auf die Fig. 9A und 9B beschrieben. Die zweite Ausführungsform un terscheidet sich von der ersten dadurch, daß die elektrische Verbindung der Bitleitungen 40 und 43 nur durch die leitende polycristalline Siliziumschicht 30 geschieht, ohne daß eine leitende Diffusionsschicht 16 in der zweiten Ausführungsform vorgesehen ist, wobei sich die leitende polycristalline Sili ziumschicht 30 von der Oberfläche der Blindverbindung 44 zum Siliziumsubstrat 11 erstreckt und nicht die leitende Diffusi onsschicht 16 einsetzt.

Die zweite Ausführungsform wird insbesondere in einem Fall eingesetzt, bei dem als leitende Verbindungsschichten dienende Bitleitungen 40 und 43 über dem stufenförmigen Bereich des Isolations-Zwischenschichtfilms 33 auf einem Isolationsbereich 12 gebildet sind. Diese Ausführungsform hat dieselbe vorteil hafte Wirkung wie die erste Ausführungsform.

Eine dritte Ausführungsform wird nachfolgend unter Bezug auf die Fig. 10A und 10B beschrieben. Die dritte Ausführungsform unterscheidet sich von der ersten und zweiten Ausführungsform darin, daß sich eine leitende polycristalline Siliziumschicht 30 zum elektrischen Verbinden der Bitleitungen 40 und 43 auch über die Oberfläche einer leitenden Diffusionsschicht 16 er streckt, die in der Oberfläche des Siliziumsubstrats 11 gebil det ist, und daß die Bitleitung 43 und die leitende polycri stalline Siliziumschicht 30 miteinander über eine Kontaktöff nung in der leitenden Diffusionsschicht 16 verbunden sind.

Bei der dritten Ausführungsform kann der Kontaktwiderstand (Übergangswiderstand) verglichen mit dem Fall, daß leitende Diffusionsschicht 16 und Bitleitung 43 direkt verbunden sind, weiter vermindert werden.

Selbst wenn, wie für die obigen Ausführungsbeispiele beschrie ben, eine leitende Verbindungsschicht auf dem stufenförmigen Bereich eines Zwischenschicht-Isolationsfilms gebildet ist, der tiefer als die verfügbare Tiefenschärfe ist, können die jeweiligen leitenden Verbindungsschichten auf den den stufen förmigen Bereich einschließenden unteren und höheren Oberflä chen durch getrennte Photolithographie-Verarbeitungsschritte strukturiert werden, so daß die Strukturierung innerhalb des Tiefenschärfebereichs stattfindet. Folglich können leitende Verbindungsschichten präzise und unbeeinflußt vom stufenförmi gen Bereich gebildet werden, und leitende Verbindungsschichten können ohne derartige Einschränkungen in einer Mehrschicht struktur mit hoher Produktivität hergestellt werden.

Claims

1. Halbleitervorrichtung mit
einem Substrat (11),
einem auf dem Substrat (11) gebildeten und einen stufenförmi gen Bereich aufweisenden Zwischenschicht-Isolationsfilm (33), einer ersten leitenden Verbindungsschicht (43), die auf einer unteren der beiden den stufenförmigen Bereich einschließenden Oberflächen des Zwischenschicht-Isolationsfilms (33) gebildet ist,
einer zweiten leitenden Verbindungsschicht (40), die auf der höheren der beiden den stufenförmigen Bereich einschließenden Oberflächen des Zwischenschicht-Isolationsfilms (33) gebildet ist,
einer Blindverbindung (44), die direkt unterhalb der zweiten leitenden Verbindungsschicht (40) dem stufenförmigen Bereich benachbart gebildet ist und etwa dieselbe Höhe wie der stufen förmige Bereich des Zwischenschicht-Isolationsfilms (33) auf weist, aber nicht selbst als leitende Verbindung dient, und eine direkt auf der Blindverbindung (44) gebildete Leiter schicht (16, 30), die sich über einen unterhalb der ersten leitenden Verbindungsschicht (43) liegenden Bereich erstreckt, in einem den stufenförmigen Bereich einschließenden Abschnitt, wobei die erste leitende Verbindungsschicht (43) elektrisch über eine im Zwischenschicht-Isolationsfilm (33) gebildete Kontaktöffnung (36) mit einem Bereich der auf der Substra toberfläche liegenden Leiterschicht (16, 30) verbunden ist und die zweite leitende Verbindungsschicht (40) elektrisch über eine im Zwischenschicht-Isolationsfilm (33) gebildete Kontakt öffnung (35) mit einem Bereich der direkt auf der Blindverbin dung (44) liegenden Leiterschicht (16, 30) verbunden ist.

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeich net, daß die Leiterschicht (16, 30) eine in der Oberfläche des Sub strats (11) gebildete leitende Diffusionsschicht (16) und eine leitende polycristalline Siliziumschicht (30) aufweist, die die Blindverbindung (44) bedeckt und elektrisch mit der lei tenden Diffusionsschicht (16) verbunden ist.

3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch ge kennzeichnet, daß die Blindverbindung (44) einen Oxidfilm (23), eine auf dem Oxidfilm (23) gebildete polycristalline Siliziumschicht (24) und einen auf der polycristallinen Siliziumschicht (24) gebil deten aufliegenden Isolationsfilm (25) aufweist.

4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, da durch gekennzeichnet, daß die erste leitende Verbindungsschicht (43) und die zweite lei tende Verbindungsschicht (40) jeweils eine auf der Oberfläche des Zwischenschicht-Isolationsfilms (33) gebildete polycri stalline Siliziumschicht (41, 38) sowie eine auf der Oberflä che der polycristallinen Siliziumschicht (41, 38) gebildete Wolfram-Silicidschicht (42, 39) aufweisen.

5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, da durch gekennzeichnet, daß
die Halbleitervorrichtung ein DRAM mit einer Speicherzelle und einer Peripherieschaltung bildet, wobei der stufenförmige Be reich der Speicherzelle und der Peripherieschaltung benachbart angeordnet ist,
die erste leitende Verbindungsschicht (43) oberhalb der Peri pherieschaltung angeordnet ist und
die zweite leitende Verbindungsschicht (40) oberhalb der Speicherzelle angeordnet ist.

6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, da durch gekennzeichnet, daß die Leiterschicht (16, 30) eine durchgehende leitende polycri stalline Siliziumschicht (30) aufweist.

7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, da durch gekennzeichnet, daß die Blindverbindung (44) auf einem Feldoxidfilm (12) gebildet ist, der zur Isolation in der Oberfläche des Substrats (11) gebildet ist.

8. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten:
Bilden eines Zwischenschicht-Isolationsfilms (33) mit einem stufenförmigen Bereich auf einem Substrat (11),
Aufbringen eines leitenden Films (238, 239) auf der Oberfläche des Zwischenschicht-Isolationsfilms (33),
Strukturieren des leitenden Films (238, 239), Bilden einer er sten leitenden Verbindungsschicht (43) auf einer unteren Ober fläche der zwei den stufenförmigen Teil des Zwischenschicht- Isolationsfilms einschließenden Oberflächen und Bilden einer zweiten leitenden Verbindungsschicht (40) auf der höheren Oberfläche der beiden den stufenförmigen Teil des Zwischen schicht-Isolationsfilms einschließenden Oberflächen, wobei der Schritt zum Bilden der ersten und zweiten leitenden Verbindungsschicht (43, 40) die Schritte umfaßt:
Bilden einer Photoresistmaske (440) mit einem Muster, das alle Bereiche bedeckt, in denen die zweite leitende Verbindungs schicht (40) gebildet werden soll, zusätzlich zum selben Mu ster wie das der ersten leitenden Verbindungsschicht (43), Durchführen des Ätzvorgangs unter Benutzung des Photoresists (440) als Maske, und
Bilden einer Photoresistmaske (343) mit einem Muster, das alle Bereiche bedeckt, in denen die erste leitende Verbindungs schicht (43) gebildet werden soll, zusätzlich zum selben Mu ster wie das der zweiten leitenden Verbindungsschicht (40), und Durchführen des Ätzvorgangs unter Benutzung des Photore sists (343) als Maske.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt zum Bilden des leitenden Films (238, 239) die Schritte umfaßt:
Bilden einer polycristallinen Siliziumschicht (238),
Bilden einer Wolframschicht auf der polycristallinen Silizium schicht (238) und
Erzeugen eines Silicids aus der Wolframschicht.

10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß
die Photoresistmaske (440) mit dem Muster, das alle Bereiche bedeckt, in denen die zweite leitende Verbindungsschicht (40) durch Strukturieren der ersten leitenden Verbindungsschicht (43) gebildet werden soll, einen Bereich bedeckt, der bis zu einem Außenrand von mindestens 0,15 µm vom Muster der zweiten leitenden Verbindungsschicht (40) reicht, und
die Photoresistmaske (343) mit dem Muster, das alle Bereiche bedeckt, in denen die erste leitende Verbindungsschicht (43) durch Strukturieren der zweiten leitenden Verbindungsschicht (40) gebildet werden soll, einen Bereich bedeckt, der bis zu einem Außenrand von mindestens 0,15 µm vom Muster der ersten leitenden Verbindungsschicht (43) reicht.

11. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten:
Bilden einer Leiterschicht (16, 30) in einem vorbestimmten Be reich auf einem Substrat (11),
Bilden eines Zwischenschicht-Isolationsfilms (33) mit einem stufenförmigen Abschnitt auf dem Bereich der Leiterschicht (16, 30) auf dem Substrat (11),
Bilden eines Paares von Kontaktöffnungen, deren Bodenflächen die Oberfläche der Leiterschicht (16, 30) ist, in sowohl einem unteren Bereich als auch einem oberen Bereich von den stufen förmigen Abschnitt einschließenden Bereichen, dem stufenförmi gen Abschnitt des Zwischenschicht-Isolationsfilms (33) benach bart, und
Bilden einer ersten (43) und zweiten (40) leitenden Verbin dungsschicht auf den den stufenförmigen Abschnitt des Zwi schenschicht-Isolationsfilms (33) einschließenden unteren bzw. oberen Bereichen, einschließlich der Innenflächen des Kontakt öffnungspaares.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der Schritt zum Bilden der Leiterschicht (16, 30) den Schritt umfaßt: Bilden einer polycristallinen Siliziumschicht (30) direkt auf einer Blindverbindung (44), die etwa dieselbe Höhe aufweist, wie die des auf dem Substrat (11) gebildeten stufenförmigen Abschnitts, und die sich über das Substrat (11) erstreckt, wobei eine Kontaktöffnung (35) zum Verbinden der zweiten lei tenden Verbindungsschicht (40) und der Leiterschicht (16, 30) direkt auf der Blindverbindung (44) gebildet ist.

13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der Schritt zum Bilden der Leiterschicht (16, 30) die Schritte umfaßt: Implantieren von Störatomen in die Oberfläche des Substrats (11) und Bilden einer leitenden Diffusionsschicht (16), und Bilden einer mit der Oberfläche der leitenden Diffusions schicht (16) verbundenen leitenden polycristallinen Silizium schicht (30).