CN101572218B - 半导体器件及栅极的形成方法 - Google Patents

半导体器件及栅极的形成方法 Download PDF

Info

Publication number
CN101572218B
CN101572218B CN2008101053091A CN200810105309A CN101572218B CN 101572218 B CN101572218 B CN 101572218B CN 2008101053091 A CN2008101053091 A CN 2008101053091A CN 200810105309 A CN200810105309 A CN 200810105309A CN 101572218 B CN101572218 B CN 101572218B
Authority
CN
China
Prior art keywords
etching
substrate
repetitive
distribution
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101053091A
Other languages
English (en)
Other versions
CN101572218A (zh
Inventor
黄怡
杜珊珊
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN2008101053091A priority Critical patent/CN101572218B/zh
Publication of CN101572218A publication Critical patent/CN101572218A/zh
Application granted granted Critical
Publication of CN101572218B publication Critical patent/CN101572218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件的形成方法,包括步骤:刻蚀前一衬底;检测所述前一衬底的刻蚀结果分布情况;根据所述前一衬底的刻蚀结果分布情况对后一衬底在光刻刻蚀掩膜图形时的曝光参数进行调整;按照所述后一衬底的曝光参数对所述后一衬底进行光刻,形成刻蚀掩膜图形;刻蚀所述后一衬底。本发明还公开了相关的栅极形成方法。采用本发明的半导体器件及栅极的形成方法,改善了因不同的刻蚀设备的刻蚀结果存在某种特定的分布特点而导致的刻蚀结果不一致的问题。

Description

半导体器件及栅极的形成方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种半导体器件及栅极的形成方法。
背景技术
集成电路制造工艺是一种平面制作工艺,其结合光刻、刻蚀、沉积、离子注入等多种工艺,在同一衬底上形成大量各种类型的复杂器件,并将其互相连接以具有完整的电子功能。其中,任何一步工艺出现偏差,都可能会导致电路的性能参数偏离设计值。目前,随着超大规模集成电路的器件特征尺寸(CD,Critical Dimension)不断地等比例缩小,集成度不断地提高,对各步制造工艺的控制提出了更为严格的要求,对各步制造工艺结果的精确度要求也提出了更高的要求。
以刻蚀工艺为例,集成电路制造中,常需要利用刻蚀技术形成各种刻蚀图形,如接触孔/通孔图形、沟槽隔离图形或栅极图形等。其中,尤其是栅极图形的尺寸控制非常重要,如果其的特征尺寸出现偏差,将直接影响到电路的性能,降低产品的成品率。
为了实现对刻蚀结果的严格控制,于2006年8月9日公开的公开号为CN1816905A的中国专利申请中提出了一种利用前一批的刻蚀结果对后一批的刻蚀条件进行调整的刻蚀方法。
图1为现有刻蚀方法中一批衬底的流动示意图,图2为现有的刻蚀方法的流程图,下面结合图1和图2简单介绍一下现有的刻蚀方法。首先,在刻蚀前利用光刻设备110依次在各批衬底上形成刻蚀掩膜图形(S101);然后,将前一批衬底传送至光学特征尺寸(OCD,Optical CriticalDimension)测量设备120,以检测得到该前一批的各衬底的刻蚀掩膜图形的相关参数(S102)。
接着,根据测量得到的前一批的各衬底刻蚀掩膜图形的参数分别确定各衬底的刻蚀条件(S103),再将该衬底传送至刻蚀设备130,按确定好的条件依次对该前一批各衬底进行刻蚀(S104);刻蚀后,将该前一批刻蚀后的衬底传送至清洗设备140进行清洗,去除刻蚀后衬底上的残留物(S105)。
在前一批衬底进行刻蚀、清洗的同时,光刻设备110可以对后一批衬底进行光刻处理,再将后一批衬底传送至OCD测量设备120进行测量,得到后一批衬底的光刻后的刻蚀掩膜图形的相关参数(S106)。
再接着,将清洗后的该前一批各衬底再次传送至OCD测量设备120,测量得到前一批衬底的刻蚀结果(S107)。本步测量通常有两种方法,一种是抽样测量方法,即在一批衬底中只抽取一个衬底进行刻蚀图形的测量,另一种则是依次对一批内的各个衬底进行刻蚀图形的测量,然后取其平均值。随着对半导体工艺精度要求的提高,现在一般会采用后一种方法。
然后,根据前一批各衬底的平均的刻蚀结果及OCD测量设备120测得的后一批衬底的刻蚀掩膜图形的参数确定后一批衬底的刻蚀条件(S108),再利用该新的刻蚀条件在刻蚀设备130内对后一批衬底进行刻蚀(S109)。
可以看到,现有的刻蚀方法通过在刻蚀前进行OCD测量,避免了在先工艺对刻蚀结果的影响;通过利用前一批衬底的平均刻蚀结果对后一批衬底的刻蚀条件进行调整,在一定程度上弥补了刻蚀工艺本身的不稳定对刻蚀图形的影响。
然而,实际生产中,不同的刻蚀设备的刻蚀结果往往存在某种特定的分布特点,如有的设备刻蚀结果中位于中间的图形CD较大,位于边缘的图形CD较小等;这导致即使在同一衬底上也会出现刻蚀结果不一致的问题,尤其对于小尺寸器件,这将使得器件性能的一致性变差,严重时甚至会导致电路失效。
但是,利用公开号为CN1816905A的中国专利申请的方法,利用前一批衬底的刻蚀结果对后一批衬底的刻蚀条件进行调整的方法对刻蚀设备本身引起的刻蚀结果具有一定分布的问题没有改善作用,尤其对于小尺寸器件,因刻蚀设备自身特点引起的刻蚀结果一致性较差的问题仍亟待解决。
发明内容
本发明提供一种半导体器件及栅极的形成方法,以改善现有刻蚀结果一致性较差的现象。
本发明提供的一种半导体器件的形成方法,包括步骤:
刻蚀前一衬底;
检测所述前一衬底的刻蚀结果分布情况;
根据所述前一衬底的刻蚀结果分布情况对后一衬底在光刻刻蚀掩膜图形时的曝光参数进行调整;
按照所述后一衬底的曝光参数对所述后一衬底进行光刻,形成刻蚀掩膜图形;
刻蚀所述后一衬底。
优选地,所述曝光参数包括曝光能量。
可选地,根据所述前一衬底的刻蚀结果分布情况对后一衬底在光刻刻蚀掩膜图形时的曝光参数进行调整,包括步骤:
根据所述前一衬底的刻蚀结果分布情况做出所述前一衬底上各重复单元的刻蚀尺寸的分布图;
根据所述各重复单元的刻蚀尺寸的分布图分别设置后一衬底在光刻刻蚀掩膜图形时的各重复单元的曝光参数。
可选地,根据所述各重复单元的刻蚀尺寸的分布图分别设置后一衬底在光刻刻蚀掩膜图形时的各重复单元的曝光参数,包括步骤:
在设置各重复单元的曝光能量时,将检测时刻蚀尺寸较大的重复单元的曝光能量设置得大于刻蚀尺寸较小的重复单元。
可选地,所述检测利用光学特征尺寸测量设备实现。
本发明具有相同或相应技术特征的另一种半导体器件的形成方法,包括步骤:
利用不同的刻蚀设备对不同的衬底进行分别处理;
分别检测与各所述刻蚀设备对应的各所述衬底的刻蚀结果分布情况;
根据各所述衬底的刻蚀结果分布情况分别调整光刻刻蚀掩膜图形时的曝光参数;
分别按照所述曝光参数对后续的衬底进行光刻,形成刻蚀掩膜图形;
将所述后续的衬底分别放入与所述曝光参数对应的刻蚀设备中进行刻蚀,形成刻蚀图形。
优选地,所述曝光参数包括曝光能量。
可选地,根据各所述衬底的刻蚀结果分布情况分别调整光刻刻蚀掩膜图形时的曝光参数,包括步骤:
根据各所述衬底的刻蚀结果分布情况分别做出与各刻蚀设备对应的描述各所述衬底上的各重复单元的刻蚀尺寸的各分布图;
根据描述各所述衬底上各重复单元的刻蚀尺寸的各分布图分别设置在光刻刻蚀掩膜图形时的各重复单元的曝光参数。
可选地,根据描述各所述衬底上各重复单元的刻蚀尺寸的各分布图分别设置在光刻刻蚀掩膜图形时的各重复单元的曝光参数,包括步骤:
在设置各重复单元的曝光能量时,将检测时刻蚀尺寸较大的重复单元的曝光能量设置得大于刻蚀尺寸较小的重复单元。
可选地,所述检测利用光学特征尺寸测量设备实现。
本发明具有相同或相应技术特征的一种栅极形成方法,包括步骤:
刻蚀前一衬底,在所述前一衬底上形成栅极图形;
检测所述前一衬底的栅极图形的尺寸分布情况;
根据所述前一衬底的栅极图形的尺寸分布情况对后一衬底在光刻栅极掩膜图形时的曝光参数进行调整;
按照所述后一衬底的曝光参数对所述后一衬底进行光刻,形成栅极掩膜图形;
刻蚀所述后一衬底,在所述后一衬底上形成栅极图形。
可选地,所述曝光参数包括曝光能量。
可选地,根据所述前一衬底的栅极图形的尺寸分布情况对后一衬底在光刻栅极掩膜图形时的曝光参数进行调整,包括步骤:
根据所述前一衬底的栅极图形的尺寸分布情况做出所述前一衬底上各重复单元的栅极尺寸的分布图;
根据所述各重复单元的栅极尺寸的分布图分别设置后一衬底在光刻栅极掩膜图形时的各重复单元的曝光参数。
可选地,根据所述各重复单元的栅极尺寸的分布图分别设置后一衬底在光刻栅极掩膜图形时的各重复单元的曝光参数,包括步骤:
在设置各重复单元的曝光能量时,将检测时栅极图形尺寸较大的重复单元的曝光能量设置得大于栅极图形尺寸较小的重复单元。
可选地,所述检测利用光学特征尺寸测量设备实现。
与现有技术相比,本发明具有以下优点:
本发明的半导体器件及栅极的形成方法,利用前一衬底的刻蚀分布情况对后一衬底在光刻处理时的曝光参数进行调整,改善了因不同的刻蚀设备的刻蚀结果存在某种特定的分布特点而导致的刻蚀结果不一致的问题。
本发明的半导体器件及栅极的形成方法,针对衬底上每一个重复单元(die)的刻蚀结果对在其刻蚀前进行的光刻处理的曝光工艺的每一个曝光场(通常认为是一个重复单元)的曝光能量进行设置,实现利用光刻工艺补偿刻蚀工艺的尺寸不一致问题,可明显改善同一衬底不同重复单元间、不同刻蚀机台处理的衬底之间、不同产品之间、不同掩膜版之间存在的刻蚀后图形尺寸不一致的问题。
附图说明
图1为现有刻蚀方法中一批衬底的流动示意图;
图2为现有的刻蚀方法的流程图;
图3为说明本发明第一实施例中利用刻蚀结果信息调整光刻工艺的过程示意图;
图4为本发明第一实施例的半导体器件形成方法的流程图;
图5为采用本发明第一实施例的方法之前衬底上光刻形成的刻蚀掩膜图形的CD分布情况示意图;
图6为采用本发明第一实施例的方法之前对图5中所示的衬底进行刻蚀后形成的刻蚀图形的CD分布情况示意图;
图7为采用本发明第一实施例的方法后对后一衬底上光刻形成的刻蚀掩膜图形的CD分布情况示意图;
图8为采用本发明第一实施例的方法后对图7中所示的后一衬底进行刻蚀后形成的刻蚀图形的CD分布情况示意图;
图9为本发明第二实施例的半导体器件形成方法的流程图;
图10为本发明第三实施例的栅极形成方法的流程图;
图11为本发明第三实施例中形成栅极图形后的前一衬底的剖面示意图;
图12为本发明第三实施例中形成栅极掩膜图形后的后一衬底的剖面示意图;
图13为本发明第三实施例中形成栅极图形后的后一衬底的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明的处理方法可以被广泛地应用于各个领域中,并且可利用许多适当的材料制作,下面是通过具体的实施例来加以说明,当然本发明并不局限于该具体实施例,本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,各示意图会不依一般比例作局部放大,不应以此作为对本发明的限定,此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
在半导体制造工艺中,实现对刻蚀工艺的严格控制非常重要。为此,本发明将前一衬底的刻蚀结果分布情况反馈给后一衬底的光刻工艺,并据此对其中的曝光参数进行调整,以补偿刻蚀结果的不一致问题,避免因刻蚀设备本身具有的不同的刻蚀结果分布特点而导致的不同衬底之间或同一衬底不同区域之间刻蚀结果不一致的现象,提高了对刻蚀工艺的控制力。
以上的刻蚀结果分布情况反馈可以是在批与批的衬底间进行,此时可将本发明中的前一衬底和后一衬底理解为待刻蚀衬底中相邻的两批衬底。其中,在先刻蚀的一批衬底称为前一衬底,在后刻蚀的一批衬底称为后一衬底。本发明中对前一衬底的检测可以是对该批衬底的全体依次进行检测,找出刻蚀结果的分布规律,也可以是仅抽测前一衬底中的一个或一部分衬底,找出其刻蚀结果的分布规律。
注意到,除在刻蚀设备上进行刻蚀的第一批(或某种产品的衬底中被刻蚀的第一批)仅会作为前一衬底,最后一批仅会作为后一衬底外,每一批衬底既可以相对于在其后刻蚀的衬底而言为前一衬底,又可以相对于在其前刻蚀的衬底而言为后一衬底。但其中,对于仅能作为前一衬底使用的第一批刻蚀的衬底,由于没有在前刻蚀的衬底的情况作为参考,只能按照预计的刻蚀设备状态,对其进行光刻处理。通常可将样片或实验片作为该第一批刻蚀的衬底,其仅用于了解刻蚀设备的状态。
另外,在生产对刻蚀结果的准确性要求较高的半导体器件时,也可以在片与片间进行刻蚀结果分布情况的反馈,此时本发明中的前一衬底与后一衬底可以理解为同一批衬底中相邻的两个衬底。其是以增加检测次数为代价,更为及时、准确地获得刻蚀设备的状态信息,进一步提高了对刻蚀结果的控制力。
第一实施例:
本发明的第一实施例介绍了一种利用刻蚀结果的分布情况对光刻工艺的曝光参数进行调整的半导体器件的形成方法。图3为说明本发明第一实施例中利用刻蚀结果信息调整光刻工艺的过程示意图,图4为本发明第一实施例的半导体器件形成方法的流程图,下面结合图3和图4详细说明本发明第一实施例的具体实施步骤:
步骤S401:刻蚀前一衬底。
将待刻蚀的前一衬底送入刻蚀设备301内,对其进行刻蚀处理。该前一衬底上已形成了刻蚀掩膜图形。该刻蚀掩膜图形既可以直接利用光刻技术由光刻胶形成,也可以利用其他材料形成,如当刻蚀深度较深时,为了确保刻蚀图形的完整性,可以先在衬底表面形成硬掩膜(该硬掩膜可以是利用化学或物理气相沉积等方法形成的氧化硅、氮化硅、氮氧化硅等材料);再利用光刻技术将刻蚀掩膜图形转移至该硬掩膜层中;利用由该硬掩膜和/或其上的光刻胶共同组成的刻蚀掩膜图形为掩膜对前一衬底进行刻蚀处理。
步骤S402:检测所述前一衬底的刻蚀结果分布情况。
刻蚀设备具有自己本身的刻蚀特点,其可以通过利用其刻蚀得到的图形的尺寸分布情况表现出来,且通常保持固定不变。实际生产中,刻蚀设备具有的尺寸分布特点会导致同一衬底的不同区域内的重复单元(die)的刻蚀图形尺寸的一致性(CDU)较差,尤其对于小尺寸器件的生产是不利的。
为此,本实施例中对该前一衬底上的每一个重复单元进行了CD的检测。具体地,可以利用光学特征尺寸测量设备(OCD设备)302对刻蚀完的前一衬底上各重复单元的尺寸进行测量,得到其的分布结果。在本发明的其它实施例中,也可以利用其它可以检测刻蚀图形尺寸的设备,如电子显微镜、CDSEM等进行本步测量。
本实施例中主要测量的是刻蚀图形的特征尺寸的分布情况,在本发明的其它实施例中,也可以对其它刻蚀结果的分布情况进行检查,如刻蚀图形的侧壁情况等。
图5为采用本发明第一实施例的方法之前衬底上光刻形成的刻蚀掩膜图形的CD分布情况示意图;图6为采用本发明第一实施例的方法之前对图5中所示的衬底进行刻蚀后形成的刻蚀图形的CD分布情况示意图。
如图5所示,图中的各数据点501为检测得到的光刻后衬底上每一个重复单元的刻蚀掩膜图形的特征尺寸值,可以看到,光刻后得到的刻蚀掩膜图形的尺寸一致性较好,其各重复单元的特征尺寸的3-sigma(标准偏差)为1.2nm,最大及最小特征尺寸间的差值仅为1.6nm,偏差率约为1.5%。
然而,该一致性较好的衬底在经过刻蚀处理后,得到的刻蚀图形的一致性却明显变差了。如图6所示,图中的各数据点601为检测得到的对图5中的衬底进行刻蚀后衬底上每一个重复单元的刻蚀图形的特征尺寸值,可以看到,其各重复单元的特征尺寸的3-sigma(标准偏差)上升到了3.3nm,最大及最小特征尺寸间的差值升为4.5nm,偏差率约为5.3%。
图5和图6表明,在刻蚀处理后,衬底上各重复单元之间特征尺寸的一致性会明显变差。而这一问题的出现正是因为刻蚀设备在刻蚀过程中其刻蚀气体及能量等的分布相对于衬底而言呈一定规律分布,不能作到真正的均匀一致,导致衬底的刻蚀结果也出现一定的分布规律,不能各部分均相同。
但在实验中表明,利用同一刻蚀设备对同一产品的衬底进行该刻蚀处理后,其刻蚀结果中的特征尺寸分布规律基本相同。
步骤S403:根据所述前一衬底的刻蚀结果分布情况对后一衬底在光刻刻蚀图形时的曝光参数进行调整。
由于刻蚀后衬底上各重复单元的特征尺寸具有一定的分布规律,且该分布规律会保持稳定,本实施例中,可以在检测得到该分布规律以后,将该分布规律反馈给在刻蚀前进行的、可以对各重复单元进行单独的工艺参数设置的光刻曝光工艺,通过对各曝光场(即各重复单元)的参数进行分别调整实现对后面出现的刻蚀图形的不一致问题的补偿,提高了刻蚀后衬底上各重复单元的特征尺寸的一致性。
具体的调整方式可以为:
A、根据所述前一衬底的刻蚀结果分布情况做出所述前一衬底上每一个重复单元的刻蚀尺寸的分布图,即图3中所示的刻蚀后检测(AEI)分布图303;
B、根据所述每一个重复单元的刻蚀尺寸的分布图分别设置后一衬底在光刻刻蚀图形时的每一个重复单元的曝光参数,得到可在曝光时使用的尺寸补偿分布图,即图3中的补偿分布图304。
以上是利用对曝光过程中的参数调整实现对刻蚀尺寸偏差的补偿方法,其中最方便的参数调整是对曝光参数中的曝光能量进行调整,如可以在设置每一个重复单元的曝光能量时,将检测时刻蚀尺寸较大(即各刻蚀图形间的开口较小)时的重复单元的曝光能量设置得大于刻蚀尺寸较小的重复单元,以实现对每一个重复单元的特征尺寸的调整及补偿,并最终在刻蚀后得到特征尺寸一致性较好的刻蚀图形。
另外,在本发明的其它实施例中也可以通过对曝光参数中的其它参数的调整实现对刻蚀后特征尺寸偏差的补偿,如对焦度等。
步骤S404:按照所述后一衬底的曝光参数对所述后一衬底进行光刻,形成刻蚀掩膜图形。
在将后一衬底送至光刻设备305时,按照根据前一衬底的刻蚀结果调整后的曝光参数对其进行光刻曝光处理。
步骤S405:刻蚀所述后一衬底。
如果有多台刻蚀设备,此时需将该后一衬底放入与前一衬底刻蚀时所用的刻蚀设备301中进行刻蚀,形成刻蚀图形。以保证光刻时进行的曝光参数的调整可以实现对对应的刻蚀设备的特征尺寸分布偏差的补偿。
图7为采用本发明第一实施例的方法后对后一衬底上光刻形成的刻蚀掩膜图形的CD分布情况示意图;图8为采用本发明第一实施例的方法后对图7中所示的后一衬底进行刻蚀后形成的刻蚀图形的CD分布情况示意图。
如图7所示,图中的各数据点701为检测得到的光刻后的后一衬底上每一个重复单元的刻蚀掩膜图形的特征尺寸值,可以看到,光刻后得到的刻蚀掩膜图形的尺寸一致性相对于图5中采用传统方法进行光刻后得到的刻蚀掩膜图形明显变差了,其各重复单元的特征尺寸的3-sigma(标准偏差)为2.4nm,最大及最小特征尺寸间的差值为3.6nm,偏差率约为3.2%。
然而,该一致性较差的衬底在经过刻蚀处理后,得到的刻蚀图形的一致性却可以得到改善。如图8所示,图中的各数据点801为检测得到的对图7中的后一衬底进行刻蚀后衬底上每一个重复单元的刻蚀图形的特征尺寸值,可以看到,其各重复单元的特征尺寸的3-sigma(标准偏差)降到了2.1nm,最大及最小特征尺寸间的差值降为3.4nm,偏差率约为4.1%。
图6和图8表明,通过在光刻的曝光工艺中对各重复单元的曝光参数的调整及补偿,刻蚀处理后的后一衬底的刻蚀结果在特征尺寸的一致性方面得到了明显的改善。
采用本实施例的半导体器件的形成方法,利用前一衬底的刻蚀分布情况对后一衬底在光刻处理时的曝光参数进行调整,补偿了刻蚀结果的差别,改善了因不同的刻蚀设备的刻蚀结果存在某种特定的分布特点而导致的刻蚀结果不一致的问题。
采用本发明的半导体器件的形成方法,针对衬底上每一个重复单元(die)的刻蚀结果对在其刻蚀前进行的光刻处理的曝光工艺的每一个曝光场(通常认为是一个重复单元)的曝光能量进行设置,实现利用光刻工艺补偿刻蚀工艺的尺寸不一致问题,除了可以明显改善同一衬底不同重复单元之间的图形特征尺寸不一致的问题,还可以改善不同刻蚀机台处理的衬底之间、不同产品之间、不同掩膜版之间存在的刻蚀后图形尺寸不一致的问题。
第二实施例:
本发明的第二实施例介绍了一种针对不同刻蚀设备具有的不同刻蚀结果分布特点,利用刻蚀结果的分布情况对光刻工艺的曝光参数进行调整的半导体器件的形成方法。图9为本发明第二实施例的半导体器件形成方法的流程图,下面结合图9详细说明本发明第二实施例的具体实施步骤:
步骤S901:利用不同的刻蚀设备对不同的衬底进行分别处理。
由于不同的刻蚀设备在对衬底进行刻蚀处理后得到的刻蚀图形尺寸分布规律可能不同,可以先利用不同的刻蚀设备对不同的衬底(如可以为实验片或样片)分别进行刻蚀处理。
步骤S902:分别检测各所述衬底的刻蚀结果分布情况。
本实施例中,利用光学特征尺寸测量设备(OCD设备)对上一步骤中刻蚀完的各衬底上每一个重复单元的特征尺寸进行检测,得到其的分布结果。在本发明的其它实施例中,也可以利用其它可以检测刻蚀图形尺寸的设备,如电子显微镜等进行特征尺寸的检测。
本实施例中主要测量的是刻蚀图形的特征尺寸的分布情况。在本发明的其它实施例中,也可以对其它刻蚀结果的分布情况进行检查,如刻蚀图形的侧壁情况等。
步骤S903:根据各所述衬底的刻蚀结果分布情况分别调整光刻刻蚀掩膜图形时的曝光参数。
具体的调整方式可以为:
A、根据各衬底的刻蚀结果分布情况分别做出与各刻蚀设备对应的描述各衬底上各重复单元的刻蚀尺寸的各分布图;
B、根据描述各所述衬底上各重复单元的刻蚀尺寸的各分布图,分别设置在光刻刻蚀图形时的各重复单元的曝光参数,得到与各刻蚀设备对应的可在曝光时使用的各特征尺寸补偿分布图。
上述利用对曝光过程中的参数调整实现对刻蚀尺寸偏差的补偿方法中,最方便的参数调整是对曝光参数中的曝光能量进行调整,如可以在设置每一个重复单元的曝光能量时,将检测时刻蚀尺寸较大(即各刻蚀图形间的开口较小)时的重复单元的曝光能量设置得大于刻蚀尺寸较小的重复单元,以实现对每一个重复单元的特征尺寸的调整及补偿,并最终在刻蚀后得到特征尺寸一致性较好的刻蚀图形。
另外,也可以通过对曝光参数中的其它参数的调整实现对刻蚀后特征尺寸偏差的补偿,如对焦度等。
步骤S904:分别按照所述曝光参数对后续的衬底进行光刻,形成刻蚀掩膜图形。
步骤S905:将所述后续的衬底分别放入与所述曝光参数对应的刻蚀设备中进行刻蚀,形成刻蚀图形。
采用本发明第二实施例中的半导体器件形成方法,针对不同刻蚀设备所具有的不同的刻蚀结果分布特点,形成了各不同的特征尺寸补偿分布图,各衬底分别按各补偿分布图进行光刻曝光处理后,再送入对应的刻蚀设备中刻蚀。这样形成的刻蚀图形可以有针对性地在曝光时补偿各刻蚀设备具有的不同的分布特点而引起的刻蚀结果的特征尺寸一致性较差的问题,以确保各个不同的刻蚀设备的刻蚀结果的一致性均有所改善。
另外,在本发明的其它实施例中,也可以在每次生产新产品时进行本发明中的刻蚀图形特征尺寸检测及生成曝光时的补偿分布图的工作,以改善不同产品之间、不同掩膜版之间存在的刻蚀后图形尺寸不一致的问题。其具体实施步骤与思路均和本实施例相似,在本发明实施例的启示下,这一应用的延伸对于本领域普通技术人员而言是易于理解和实现的,在此不再赘述。
第三实施例:
半导体器件的制作过程中,栅极的尺寸会影响到器件的多个性能参数,对其的尺寸控制要求极为严格。本发明的第三实施例介绍了利用栅极刻蚀结果的分布情况对光刻栅极时的曝光参数进行调整,以提高对栅极尺寸控制力的栅极形成方法。图10为本发明第三实施例的栅极形成方法的流程图,图11至图13为说明本发明第三实施例中的栅极形成过程的器件剖面图,下面结合图10至图13详细说明本发明第三实施例的具体实施步骤:
步骤S1001:刻蚀前一衬底,在前一衬底上形成栅极图形。
图11为本发明第三实施例中形成栅极图形后的前一衬底的剖面示意图,如图11所示,在已形成栅氧化层的前一衬底上,沉积多晶硅层,利用光刻在该多晶硅层上形成栅极掩膜图形,再利用等离子刻蚀的方法对该前一衬底上的栅氧化层及多晶硅栅极进行刻蚀,形成前一衬底的栅极图形。
图11中示出了分别由栅氧化层1101-1、1101-2及多晶硅栅极1102-1、1102-2组成的两个栅极结构。如图11所示,由于刻蚀设备在刻蚀时具有自已本身的分布特点,其刻蚀得到的各栅极图形的尺寸并不完全一致(通常会隐含一定的分布规律)。如图中两个栅极结构的尺寸分别为a1和a2。
而这一刻蚀结果的尺寸分布特点会导致同一衬底的不同区域内的各栅极的尺寸一致性(CDU,Critical Dimension Uniform)较差,尤其对于小尺寸器件的制作是非常不利的,不仅会影响到各器件间性能的一致性,严重时还会影响到器件的成品率。
步骤S1002:检测所述前一衬底的栅极图形尺寸分布情况。
为改善栅极尺寸的一致性、提高对栅极尺寸的控制力,本实施例中,利用光学特征尺寸测量设备(OCD设备)对刻蚀形成栅极结构后的前一衬底上的各栅极尺寸(图11中所示的a1、a2)进行了检测,并在得到该刻蚀结果的分布规律后,预先对后一衬底在刻蚀中会出现的不一致进行了补偿。
本实施例中主要测量的是栅极尺寸的分布情况。在本发明的其它实施例中,也可以利用其它可以检测图形尺寸的设备,如电子显微镜、CDSEM等进行该栅极尺寸的检测,或者,也可以对其它刻蚀结果的分布情况进行检查,如刻蚀图形的侧壁情况等。
步骤S1003:根据所述前一衬底的栅极图形尺寸分布情况对后一衬底在光刻栅极掩膜图形时的曝光参数进行调整。
具体的调整方式可以为:
A、根据前一衬底的栅极图形的尺寸分布情况做出所述前一衬底上各重复单元的栅极尺寸的分布图;
B、根据所述各重复单元的栅极尺寸的分布图分别设置后一衬底在光刻栅极掩膜图形时的各重复单元的曝光参数,得到与各刻蚀设备对应的可在曝光时使用的栅极尺寸补偿分布图。
上述利用对曝光过程中的参数调整实现对刻蚀后的栅极尺寸偏差的补偿方法中,最方便的参数调整是对曝光参数中的曝光能量进行调整,如可以在设置每一个重复单元的曝光能量时,将检测时栅极尺寸较大(即各栅极间的间距较小)的重复单元的曝光能量设置得大于栅极尺寸较小的重复单元,如,图11中由1101-2、1102-2组成的栅极结构尺寸a2较大,可将后一衬底中对应该位置的重复单元的曝光能量设置得较大(这样,在曝光后形成的栅极掩膜图形中,对应该位置的重复单元的尺寸会较小),以在光刻曝光步骤中实现对每一个重复单元的栅极尺寸的调整及补偿,并最终在刻蚀后得到尺寸一致性较好的栅极图形。
另外,也可以通过对曝光参数中的其它参数的调整实现对刻蚀后栅极尺寸偏差的补偿,如对焦度等。
步骤S1004:按照所述后一衬底的曝光参数对所述后一衬底进行光刻,形成栅极掩膜图形。
图12为本发明第三实施例中形成栅极掩膜图形后的后一衬底的剖面示意图,如图12所示,由于在光刻曝光时将栅极结构尺寸较大的重复单元的曝光能量加大,光刻后由光刻胶形成的栅极掩膜图形的尺寸并不一致。对应前一衬底中栅极尺寸较大的重复单元的栅极掩膜1203-2的尺寸b2要小于对应前一衬底中栅极尺寸较小的重复单元的栅极掩膜1203-1的尺寸b1。
步骤S1005:刻蚀所述后一衬底,形成后一衬底的栅极。
图13为本发明第三实施例中形成栅极图形后的后一衬底的剖面示意图,由于在曝光时对栅极掩膜图形作了调整及补偿,在刻蚀后一衬底时,对应区域的掩膜图形尺寸与其刻蚀后尺寸相对于设计值的变化趋势是相反的,因此,如图13所示,按本实施例上述步骤处理后得到的后一衬底上的各栅极结构(图13中由1301-1、1302-1组成的栅极结构及由1301-2、1302-2组成的栅极结构)的尺寸大小均为c,可见,后一衬底上的栅极尺寸的一致性得到了有效的提高。
采用本实施例的栅极形成方法,利用前一衬底的栅极尺寸分布情况对后一衬底在光刻处理时的曝光参数进行调整,补偿了形成的栅极在尺寸上的差别,改善了因不同的刻蚀设备的刻蚀结果存在某种特定的分布特点而导致的栅极尺寸一致性较差的问题。
本发明的栅极的形成方法,针对衬底上每一个重复单元(die)的栅极刻蚀结果对在其刻蚀前进行的光刻处理的曝光工艺的每一个曝光场(通常认为是一个重复单元)的曝光能量进行设置,实现利用光刻工艺补偿刻蚀工艺引发的尺寸不一致的问题,明显改善了同一衬底不同重复单元间、不同刻蚀机台处理的衬底之间、不同产品之间、不同掩膜版之间存在的刻蚀后栅极尺寸不一致的问题。
在本发明的其它实施例中,也可以采用本发明第三实施例中的栅极形成方法,针对各不同刻蚀设备所具有的不同的刻蚀结果分布特点,形成各不同的栅极尺寸补偿分布图,各衬底按各对应补偿分布图进行光刻曝光处理后,再送入对应的刻蚀设备中刻蚀,这样形成的刻蚀图形可以补偿因各刻蚀设备具有的不同的分布特点而引起的刻蚀后栅极尺寸一致性较差的问题,提高了各器件栅极在尺寸上的一致性。
另外,在本发明的其它实施例中,也可以在每次生产新产品时进行本发明中的栅极尺寸检测及生成曝光时的补偿分布图的工作,以改善不同产品之间、不同掩膜版之间存在的刻蚀后栅极尺寸不一致的问题。其具体实施步骤与思路均和本实施例相似,在本发明实施例的启示下,这一应用的延伸对于本领域普通技术人员而言是易于理解和实现的,在此不再赘述。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (12)

1.一种半导体器件的形成方法,其特征在于,包括步骤:
刻蚀前一衬底;
检测所述前一衬底的刻蚀结果分布情况;
根据所述前一衬底的刻蚀结果分布情况对后一衬底在光刻刻蚀掩膜图形时的曝光参数进行调整;
按照所述后一衬底的曝光参数对所述后一衬底进行光刻,形成刻蚀掩膜图形;
刻蚀所述后一衬底;
所述根据所述前一衬底的刻蚀结果分布情况对后一衬底在光刻刻蚀掩膜图形时的曝光参数进行调整,包括步骤:
根据所述前一衬底的刻蚀结果分布情况做出所述前一衬底上各重复单元的刻蚀尺寸的分布图;
根据所述各重复单元的刻蚀尺寸的分布图分别设置后一衬底在光刻刻蚀掩膜图形时的各重复单元的曝光参数。
2.如权利要求1所述的形成方法,其特征在于:所述曝光参数包括曝光能量。
3.如权利要求2所述的形成方法,其特征在于:根据所述各重复单元的刻蚀尺寸的分布图分别设置后一衬底在光刻刻蚀掩膜图形时的各重复单元的曝光参数,包括步骤:
在设置各重复单元的曝光能量时,将检测时刻蚀尺寸较大的重复单元的曝光能量设置得大于刻蚀尺寸较小的重复单元。
4.如权利要求1所述的形成方法,其特征在于:所述检测利用光学特征尺寸测量设备实现。
5.一种半导体器件的形成方法,其特征在于,包括步骤:
利用不同的刻蚀设备对不同的衬底进行分别处理;
分别检测与各所述刻蚀设备对应的各所述衬底的刻蚀结果分布情况;
根据各所述衬底的刻蚀结果分布情况分别调整光刻刻蚀掩膜图形时的曝光参数;
分别按照所述曝光参数对后续的衬底进行光刻,形成刻蚀掩膜图形;
将所述后续的衬底分别放入与所述曝光参数对应的刻蚀设备中进行刻蚀,形成刻蚀图形;
所述根据各所述衬底的刻蚀结果分布情况分别调整光刻刻蚀掩膜图形时的曝光参数,包括步骤:
根据各所述衬底的刻蚀结果分布情况分别做出与各刻蚀设备对应的描述各所述衬底上的各重复单元的刻蚀尺寸的各分布图;
根据描述各所述衬底上各重复单元的刻蚀尺寸的各分布图分别设置在光刻刻蚀掩膜图形时的各重复单元的曝光参数。
6.如权利要求5所述的形成方法,其特征在于:所述曝光参数包括曝光能量。
7.如权利要求6所述的形成方法,其特征在于:根据描述各所述衬底上各重复单元的刻蚀尺寸的各分布图分别设置在光刻刻蚀掩膜图形时的各重复单元的曝光参数,包括步骤:
在设置各重复单元的曝光能量时,将检测时刻蚀尺寸较大的重复单元的曝光能量设置得大于刻蚀尺寸较小的重复单元。
8.如权利要求5所述的形成方法,其特征在于:所述检测利用光学特征尺寸测量设备实现。
9.一种栅极形成方法,其特征在于,包括步骤:
刻蚀前一衬底,在所述前一衬底上形成栅极图形;
检测所述前一衬底的栅极图形的尺寸分布情况;
根据所述前一衬底的栅极图形的尺寸分布情况对后一衬底在光刻栅极掩膜图形时的曝光参数进行调整;
按照所述后一衬底的曝光参数对所述后一衬底进行光刻,形成栅极掩膜图形;
刻蚀所述后一衬底,在所述后一衬底上形成栅极图形;
所述根据所述前一衬底的栅极图形的尺寸分布情况对后一衬底在光刻栅极掩膜图形时的曝光参数进行调整,包括步骤:
根据所述前一衬底的栅极图形的尺寸分布情况做出所述前一衬底上各重复单元的栅极尺寸的分布图;
根据所述各重复单元的栅极尺寸的分布图分别设置后一衬底在光刻栅极掩膜图形时的各重复单元的曝光参数。
10.如权利要求9所述的栅极形成方法,其特征在于:所述曝光参数包括曝光能量。
11.如权利要求10所述的栅极形成方法,其特征在于:根据所述各重复单元的栅极尺寸的分布图分别设置后一衬底在光刻栅极掩膜图形时的各重复单元的曝光参数,包括步骤:
在设置各重复单元的曝光能量时,将检测时栅极图形尺寸较大的重复单元的曝光能量设置得大于栅极图形尺寸较小的重复单元。
12.如权利要求9所述的栅极形成方法,其特征在于:所述检测利用光学特征尺寸测量设备实现。
CN2008101053091A 2008-04-28 2008-04-28 半导体器件及栅极的形成方法 Active CN101572218B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101053091A CN101572218B (zh) 2008-04-28 2008-04-28 半导体器件及栅极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101053091A CN101572218B (zh) 2008-04-28 2008-04-28 半导体器件及栅极的形成方法

Publications (2)

Publication Number Publication Date
CN101572218A CN101572218A (zh) 2009-11-04
CN101572218B true CN101572218B (zh) 2011-03-23

Family

ID=41231523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101053091A Active CN101572218B (zh) 2008-04-28 2008-04-28 半导体器件及栅极的形成方法

Country Status (1)

Country Link
CN (1) CN101572218B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110586B (zh) * 2009-12-24 2012-05-30 中芯国际集成电路制造(上海)有限公司 监测半导体衬底中硅损伤的方法
CN104008957B (zh) * 2013-02-22 2016-10-05 中微半导体设备(上海)有限公司 基片补偿刻蚀的方法
CN103413783B (zh) 2013-07-31 2016-02-24 北京京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN104658936B (zh) * 2013-11-19 2017-09-22 中芯国际集成电路制造(上海)有限公司 检测半导体器件图形的方法及系统
CN110514188B (zh) * 2019-09-03 2021-01-26 深迪半导体(上海)有限公司 陀螺仪及工艺修正陀螺仪正交误差的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391258A (zh) * 2001-06-12 2003-01-15 三菱电机株式会社 半导体装置的制造方法
CN1816905A (zh) * 2003-06-30 2006-08-09 东京毅力科创株式会社 用于刻蚀工艺的前馈和反馈晶片到晶片控制方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391258A (zh) * 2001-06-12 2003-01-15 三菱电机株式会社 半导体装置的制造方法
CN1816905A (zh) * 2003-06-30 2006-08-09 东京毅力科创株式会社 用于刻蚀工艺的前馈和反馈晶片到晶片控制方法

Also Published As

Publication number Publication date
CN101572218A (zh) 2009-11-04

Similar Documents

Publication Publication Date Title
USRE39518E1 (en) Run to run control process for controlling critical dimensions
CN101572218B (zh) 半导体器件及栅极的形成方法
US6849556B2 (en) Etching method, gate etching method, and method of manufacturing semiconductor devices
EP0420489B1 (en) Compensation of lithographic and etch proximity effects
CN101329986B (zh) 刻蚀方法
JP2017201402A (ja) ツール及びプロセスの効果を分離する基板マトリクス
WO2003075342A2 (en) Methodology for repeatable post etch cd in a production tool
US20130258301A1 (en) Test Structures and Methods
US20070275485A1 (en) Real-time gate etch critical dimension control by oxygen monitoring
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
EP1152290A2 (en) Method for fabricating a photolithographic mask
US20070045230A1 (en) Methods for independently controlling one or more etching parameters in the manufacture of microfeature devices
CN112949236B (zh) 刻蚀偏差的计算方法以及计算系统
US20100120177A1 (en) Feature Dimension Control in a Manufacturing Process
CN101599434A (zh) 半导体器件的制造方法
US7060626B2 (en) Multi-run selective pattern and etch wafer process
CN106504975B (zh) 提高关键尺寸精确性的方法
TWI273630B (en) A method of fabricating calibration standards
CN112259448B (zh) 栅极形成后的离子注入方法
US7989228B2 (en) Method and structure for sample preparation for scanning electron microscopes in integrated circuit manufacturing
US6521138B2 (en) Method for measuring width of bottom under cut during etching process
CN100570829C (zh) 同时控制孔径不同开口的孔径差的方法与蚀刻工艺
JP5042456B2 (ja) ステンシルマスクの製造方法
CN114496772A (zh) 半导体结构的形成方法
CN102136419B (zh) 提高侧墙角均匀度的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant