CN104008957B - 基片补偿刻蚀的方法 - Google Patents
基片补偿刻蚀的方法 Download PDFInfo
- Publication number
- CN104008957B CN104008957B CN201310057688.2A CN201310057688A CN104008957B CN 104008957 B CN104008957 B CN 104008957B CN 201310057688 A CN201310057688 A CN 201310057688A CN 104008957 B CN104008957 B CN 104008957B
- Authority
- CN
- China
- Prior art keywords
- substrate
- etching
- electrostatic chuck
- helium
- gas path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000005530 etching Methods 0.000 title claims abstract description 46
- 239000007789 gas Substances 0.000 claims description 34
- 239000001307 helium Substances 0.000 claims description 20
- 229910052734 helium Inorganic materials 0.000 claims description 20
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 20
- 239000000112 cooling gas Substances 0.000 claims description 5
- 238000012423 maintenance Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 17
- 239000002245 particle Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002918 waste heat Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
一种用于等离子处理腔室的基片补偿刻蚀的方法，其中，所述基片置于腔室之中的基台之上进行刻蚀制程，当接收到预警信号时，相应腔室则停止其中对基片的刻蚀制程，待经过一段等待时间执行补偿刻蚀，其特征在于，所述方法包括：在所述等待时间期间，停止静电夹盘上的静电吸力，维持所述静电夹盘的冷却气体通道中的气体。本发明提供的基片补偿刻蚀的方法不会出现缺陷，良品率得到了提高。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种基片补偿刻蚀的方法。
背景技术
等离子处理腔室利用真空反应室的工作原理进行半导体基片和等离子平板的基片的加工。真空反应室的工作原理是在真空反应室中通入含有适当刻蚀剂源气体的反应气体，然后再对该真空反应室进行射频能量输入，以激活反应气体，来激发和维持等离子体，以便分别刻蚀基片表面上的材料层或在基片表面上淀积材料层，进而对半导体基片和等离子平板进行加工。
在利用等离子刻蚀腔室对基片进行刻蚀时，在制程中由于硬件异常或其他偶然因素可能导致刻蚀工艺种中断。基片的制程都是批量进行的。为了节约成本，这些中断了制程的基片会在其他基片正常制程完毕后进行补偿刻蚀，即打开剩余的待刻蚀层，并且要求经补偿刻蚀后的基片要具有与执行完正常制程基片相同的物理和电学性能。这样的补偿制程一般是由工程师在手动模式(manual mode)下执行的。
然而，为了不影响其他腔室的正常运作，一般要等到一批基片都执行完制程以后才进行补偿刻蚀。因此从基片得到预警(wafer alarm)，到补偿刻蚀制程之前会有一段等待时间(idle time)。而在这段等待时间内，待补偿刻蚀的基片一直设置于腔室之中，因为，打开腔室会引入不必要的污染。但是，基片在等待时间放置于腔室之中如果直接进行补偿刻蚀，基片上形成的关键尺寸条(CD,Critical Dimension)会比标准值偏大，刻蚀形貌(profile)也会有偏差，而且基片表面会出现气泡状的缺陷(defect)。而且随着等待时间的延长，基片表面的气泡数目会越来越多，对关键尺寸条和刻蚀形貌的影响也越大。
为了克服现有技术的上述缺陷，业内需要一种新的补偿刻蚀的方法。
发明内容
针对背景技术中的上述问题，本发明提出了一种用于等离子处理腔室的基片补偿刻蚀的方法。
本发明提供了一种用于等离子处理腔室的基片补偿刻蚀的方法，其中，所述基片置于腔室之中的基台之上进行刻蚀制程，当接收到预警信号时，相应腔室则停止其中对基片的刻蚀制程，待经过一段等待时间执行补偿刻蚀，其特征在于，所述方法包括：在所述等待时间期间，停止静电夹盘上的静电吸力，维持所述静电夹盘的冷却气体通道中的气体。
进一步地，所述方法还包括：停止静电夹盘中的直流电极上连接的电源，以停止静电夹盘上的静电吸力。
进一步地，其特征在于，所述冷却气体通道中的气体包括氦气。
进一步地，所述基片背面的氦气压力取值范围为小于5Torr。
进一步地，所述基片背面的氦气压力取值为以下任一：1Torr、1.2Torr、2Torr、2.8Torr、3Torr、3.3Torr、4Torr、4.1Torr、5Torr。
进一步地，维持所述静电夹盘的冷却气体通道中的氦气的时间的取值范围为3min至5min。
进一步地，维持所述静电夹盘的冷却气体通道中的氦气的时间为以下任一：3min、3.1min、3.3min、3.5min、4min、4.6min、4.8min、5min。
进一步地，所述基片背面的氦气压力取值范围和维持所述静电夹盘的冷却气体通道中的氦气的时间的取值范围以不将基片去夹持为限。
进一步地，所述方法还包括：在补偿刻蚀执行完毕后将所述基片去夹持。
本发明提供的基片补偿刻蚀的方法不会出现缺陷，良品率得到了提高。
附图说明
图1是等离子体处理腔室的结构示意图；
图2是应用现有技术的补偿刻蚀方法所得到的基片缺陷示意图；
图3是应用现有技术的补偿刻蚀方法的在等待时间中基片表面温度和缺陷数量的曲线图；
图4是应用本发明的补偿刻蚀方法的在等待时间中基片表面温度和缺陷数量的曲线图。
具体实施方式
以下结合附图，对本发明的具体实施方式进行说明。
图1等离子体处理腔室的结构示意图。等离子体处理腔室100具有一个处理腔体102，处理腔体102基本上为柱形，且处理腔体侧壁基本上垂直，处理腔体102内具有相互平行设置的上电极109和下电极。通常，在上电极109与下电极之间的区域为处理区域P，该区域P将形成高频能量以点燃和维持等离子体。在静电夹盘106上方放置待要加工的基片W，该基片W可以是待要刻蚀或加工的半导体基片或者待要加工成平板显示器的玻璃平板。其中，所述静电夹盘106用于夹持基片W。反应气体从气体源103中被输入至处理腔体102内，一个或多个射频电源104可以被单独地施加在下电极上或同时被分别地施加在上电极109与下电极上，用以将射频功率输送到下电极上或上电极109与下电极上，从而在处理腔体102内部产生大的电场。大多数电场线被包含在上电极109和下电极之间的处理区域P内，此电场对少量存在于处理腔体102内部的电子进行加速，使之与输入的反应气体的气体分子碰撞。这些碰撞导致反应气体的离子化和等离子体的激发，从而在处理腔体102内产生等离子体。反应气体的中性气体分子在经受这些强电场时失去了电子，留下带正电的离子。带正电的离子向着下电极方向加速，与被处理的基片中的中性物质结合，激发基片加工，即刻蚀、淀积等。在等离子体处理腔室100的合适的某个位置处设置有排气区域，排气区域与外置的排气装置(例如真空泵泵105)相连接，用以在处理过程中将用过的反应气体及副产品气体抽出腔室。其中，等离子体约束环107用于将等离子体约束于处理区域P内，而108指代的是等离子体约束环107的接地端。其中，所述等离子处理腔室100典型地为等离子刻蚀处理腔室，对其中放置的基片进行刻蚀处理。
由于代工厂对基片进行制程一般是批量进行的，同时对若干腔室内放置的若干基片同时进行刻蚀处理。如果其中有部分由于硬件异常或其他偶然因素可能导致刻蚀工艺种中断，则会相应地接收到预警信号，从而在一段等待时间内一直放置于腔室之中，待一批的其他腔室制程完成后再进行补偿刻蚀。具体地，正常的基片执行刻蚀制程时，会通过高压电源提供高电压使基片夹持在静电夹盘上。其中，所述高压电源连接于所述静电夹盘中的直流电极。并且，静电夹盘背部会流出冷却气体来冷却基片，保证基片在恒定的温度加工。
然而，当基片发生中断时候会接收到预警信号，刻蚀制程中断。中断之后，高压电源停止提供高压，冷却气体也中断，即基片无法得到冷却。但是，上电极还处于较高温度，具体地，一般大于100摄氏度。因此在上电极的辐射下，基片表面的温度会越来越高。此时基片还未完成刻蚀制程，也就是说还未进行去光刻胶制程，因此基片上还残留着光刻胶。因此，上电极的高温烘烤可能会导致光刻胶内的溶剂挥发，形成释出气体(outgasing)。在经过一段等待时间后，并在此高温下重新点燃等离子体进行补偿刻蚀，易发生电弧放电(Arcing)，由此形成图2所示的缺陷。典型地，图2示出的是应用现有技术的补偿刻蚀的方法得到的Low-k通孔形成的圆形缺陷。
同时，由于补偿刻蚀时基片表面温度偏高，导致刻蚀的关键尺寸条和形貌易于正常结果，进而可导致基片(通孔)填充金属后电性异常，影响良率。
图3是应用现有技术的补偿刻蚀方法的在等待时间中基片表面温度和缺陷数量的曲线图。如图3所示，其横坐标表示等待时间，其纵坐标表示基片表面温度以及基片上的缺陷数量。其中，虚线所示的曲线表示基片表面温度的走向，实线所示的曲线表示基片表面缺陷的数量。如图3所示，随着等待时间其基片表面温度由于受上电极余热的烘烤而逐步上升，基片表面的缺陷数量也随着其温度上升而上升。
为了克服现有技术的缺陷，本发明提出一种用于等离子处理腔室的基片补偿刻蚀的方法，其中，所述基片置于腔室之中的基台之上进行刻蚀制程，当接收到预警信号时，相应腔室则停止其中对基片的刻蚀制程，待经过一段等待时间执行补偿刻蚀。其中，在所述等待时间期间，停止静电夹盘上的静电吸力，维持所述静电夹盘的冷却气体通道中的气体。
由于本发明在补偿刻蚀之前对基片表面温度进行冷却。并且，同时由于原本的刻蚀制程中途发生中断，基片表面可能有很多颗粒污染(particle)，例如由碳氟聚合物或刻蚀副产物组成的颗粒污染。此时如果将该基片传出反应腔室冷却，基片携带的颗粒污染可能会污染传输装置或其他产品基片，因此必须在强势内部现场冷却。
进一步地，所述方法还包括：停止静电夹盘中的直流电极上连接的电源，以停止静电夹盘上的静电吸力。
其中，所述冷却气体通道中的气体包括氦气。
进一步地，所述基片背面的氦气压力取值范围为小于5Torr。
进一步地，维持所述静电夹盘的冷却气体通道中的氦气的时间的取值范围为3min至5min。
进一步地，所述基片背面的氦气压力取值范围和维持所述静电夹盘的冷却气体通道中的氦气的时间的取值范围以不将基片去夹持为限。
进一步地，所述方法还包括：在补偿刻蚀执行完毕后将所述基片去夹持。
图4是应用本发明的补偿刻蚀方法的在等待时间中基片表面温度和缺陷数量的曲线图。如图4所示，其横坐标表示等待时间，其纵坐标表示基片表面温度以及基片上的缺陷数量。其中，虚线所示的曲线表示基片表面温度的走向，实线所示的曲线表示基片表面缺陷的数量。如图4所示，随着等待时间其基片表面温度由于氦气作为冷却气体持续供应于基片下方而得到降低，基片表面的缺陷数量也随着降低。这充分说明了本发明的优越性。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
Claims (9)
1.一种用于等离子处理腔室的基片补偿刻蚀的方法，其中，所述基片置于腔室之中的基台之上进行刻蚀制程，当接收到预警信号时，相应腔室则停止其中对基片的刻蚀制程，待经过一段等待时间执行补偿刻蚀，其特征在于，所述方法包括：在所述等待时间期间，停止静电夹盘上的静电吸力，维持所述静电夹盘的冷却气体通道中的冷却气体。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：停止静电夹盘中的直流电极上连接的电源，以停止静电夹盘上的静电吸力。
3.根据权利要求2所述的方法，其特征在于，所述冷却气体通道中的冷却气体包括氦气。
4.根据权利要求3所述的方法，其特征在于，所述基片背面的氦气压力取值范围为小于5Torr。
5.根据权利要求3所述的方法，其特征在于，所述基片背面的氦气压力取值为以下任一：1Torr、1.2Torr、2Torr、2.8Torr、3Torr、3.3Torr、4Torr、4.1Torr、5Torr。
6.根据权利要求3所述的方法，其特征在于，维持所述静电夹盘的冷却气体通道中的氦气的时间的取值范围为3min至5min。
7.根据权利要求6所述的方法，其特征在于，维持所述静电夹盘的冷却气体通道中的氦气的时间为以下任一：3min、3.1min、3.3min、3.5min、4min、4.6min、4.8min、5min。
8.根据权利要求4至7任一项所述的方法，其特征在于，所述基片背面的氦气压力取值范围和维持所述静电夹盘的冷却气体通道中的氦气的时间的取值范围以不将基片去夹持为限。
9.根据权利要求1所述的方法，其特征在于，所述方法还包括：在补偿刻蚀执行完毕后将所述基片去夹持。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310057688.2A CN104008957B (zh) | 2013-02-22 | 2013-02-22 | 基片补偿刻蚀的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310057688.2A CN104008957B (zh) | 2013-02-22 | 2013-02-22 | 基片补偿刻蚀的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104008957A CN104008957A (zh) | 2014-08-27 |
| CN104008957B true CN104008957B (zh) | 2016-10-05 |
Family
ID=51369573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310057688.2A Active CN104008957B (zh) | 2013-02-22 | 2013-02-22 | 基片补偿刻蚀的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104008957B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI658349B (zh) * | 2017-06-27 | 2019-05-01 | 亞智科技股份有限公司 | 製程監控方法與製程監控系統 |
| CN112490124B (zh) * | 2020-11-20 | 2024-06-21 | 北京北方华创微电子装备有限公司 | 一种刻蚀方法、半导体刻蚀设备 |
| CN113223955B (zh) * | 2021-05-08 | 2022-05-27 | 长鑫存储技术有限公司 | 自动补蚀刻方法和装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6770852B1 (en) * | 2003-02-27 | 2004-08-03 | Lam Research Corporation | Critical dimension variation compensation across a wafer by means of local wafer temperature control |
| CN101572218A (zh) * | 2008-04-28 | 2009-11-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及栅极的形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5937541A (en) * | 1997-09-15 | 1999-08-17 | Siemens Aktiengesellschaft | Semiconductor wafer temperature measurement and control thereof using gas temperature measurement |
| US7465478B2 (en) * | 2000-08-11 | 2008-12-16 | Applied Materials, Inc. | Plasma immersion ion implantation process |
| US20050230047A1 (en) * | 2000-08-11 | 2005-10-20 | Applied Materials, Inc. | Plasma immersion ion implantation apparatus |
| KR100537505B1 (ko) * | 2003-01-27 | 2005-12-19 | 삼성전자주식회사 | 마이크로 렌즈 어레이의 제조방법 |
| JP4974873B2 (ja) * | 2007-12-26 | 2012-07-11 | 新光電気工業株式会社 | 静電チャック及び基板温調固定装置 |
-
2013
- 2013-02-22 CN CN201310057688.2A patent/CN104008957B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6770852B1 (en) * | 2003-02-27 | 2004-08-03 | Lam Research Corporation | Critical dimension variation compensation across a wafer by means of local wafer temperature control |
| CN101572218A (zh) * | 2008-04-28 | 2009-11-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及栅极的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104008957A (zh) | 2014-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2911187A1 (en) | Etching method | |
| US9443701B2 (en) | Etching method | |
| CN104425242B (zh) | 半导体器件的制造方法 | |
| US9312105B2 (en) | Method for etching insulation film | |
| TW201028804A (en) | Substrate processing method | |
| US9818582B2 (en) | Plasma processing method | |
| CN104008957B (zh) | 基片补偿刻蚀的方法 | |
| JP2005039015A (ja) | プラズマ処理方法および装置 | |
| KR950003894B1 (ko) | 박막제작방법 및 박막제작장치 | |
| CN102119437A (zh) | 等离子体处理装置、等离子体处理方法及电子设备的制造方法 | |
| WO2020117421A1 (en) | Electrostatic chuck design with improved chucking and arcing performance | |
| TWI745590B (zh) | 蝕刻多孔質膜之方法 | |
| CN104282518B (zh) | 等离子体处理装置的清洁方法 | |
| US10790152B2 (en) | Method for etching multilayer film | |
| KR102361775B1 (ko) | 플라즈마 처리 방법 | |
| US11664198B2 (en) | Plasma processing apparatus | |
| EP3016134A1 (en) | Method of etching organic film | |
| KR20210035073A (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
| US11404282B2 (en) | Method of etching film and plasma processing apparatus | |
| JPS5964779A (ja) | 多チヤンバ−ドライエツチング装置 | |
| JP2009001898A (ja) | 真空処理方法及び真空処理装置 | |
| CN118140297A (zh) | 等离子体处理系统和等离子体处理装置 | |
| US20040097087A1 (en) | Chamber structure in inductive coupling plasma etching apparatus | |
| JP2009231725A (ja) | 半導体製造装置 | |
| JP2002353200A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd. Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc. |