CN104425242B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN104425242B
CN104425242B CN201410426160.2A CN201410426160A CN104425242B CN 104425242 B CN104425242 B CN 104425242B CN 201410426160 A CN201410426160 A CN 201410426160A CN 104425242 B CN104425242 B CN 104425242B
Authority
CN
China
Prior art keywords
gas
film
power
semiconductor device
process container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410426160.2A
Other languages
English (en)
Other versions
CN104425242A (zh
Inventor
小川和人
平井克典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CN201710069319.3A priority Critical patent/CN107068557B/zh
Publication of CN104425242A publication Critical patent/CN104425242A/zh
Application granted granted Critical
Publication of CN104425242B publication Critical patent/CN104425242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供半导体器件的制造方法，其维持被蚀刻层相对于掩模的蚀刻的选择比且抑制形成于被蚀刻层的空间的方向变化。在半导体器件的制造方法(MT)中，包括：(a)将含有氟碳化合物气体、氟代烃气体和氧气的第一气体供给到处理容器(12)内，激发该第一气体的工序(ST2)；和(b)将含有氧气和稀有气体的第二气体供给到处理容器(12)内，激发该第二气体的工序(ST3)，进行分别包含激发第一气体的工序(ST2)和激发第二气体的工序(ST3)的多个循环。

Description

半导体器件的制造方法
技术领域
本发明的实施方式涉及半导体器件的制造方法。
背景技术
在半导体器件的制造工序中，利用诸如等离子体蚀刻之类的处理。等离子体蚀刻伴随电子器件的结构的微细化，要求高精度地形成微细的图案。例如，要求对被蚀刻层高精度地形成深孔。
另外，作为利用形成深孔的等离子体蚀刻制造的半导体器件的一种，已知有具有三维结构的NAND型闪存器件。在具有三维结构的NAND型闪存器件的制造中，进行通过交替设置不同介电常数的两个层而构成的多层膜的蚀刻，进行在该多层膜形成深孔的工序。
作为用于形成这样的深孔的等离子体蚀刻，已知有专利文献1中记载的等离子体蚀刻。在专利文献1的等离子体蚀刻中，由将多种气体中的至少一种气体的流量在第一期间内设定为第一流量的第一工序和将该气体的流量在第二期间内设定为与第一流量不同的第二流量的第二工序形成的循环以不使等离子体消失的方式反复进行。
现有技术文献
专利文献
专利文献1：日本特开2011－165769号公报
发明内容
发明想要解决的技术问题
在专利文献1中记载的等离子体蚀刻中，反应生成物沉积在掩模的表面，由此相对于掩模，能够以高选择比对被蚀刻层进行蚀刻，但是具有以下的问题。即，由于反应生成物不均匀地沉积在掩模的表面而发生在被蚀刻层形成的孔延伸的方向伴随蚀刻的进行发生变化的现象。下面，在本说明书中，有时将在被蚀刻层形成的孔等的空间延伸的方向伴随蚀刻的进行而变化的现象、即该空间延伸的方向从被蚀刻层的膜厚方向的途中开始变化的现象称为“空间的方向变化”。
根据这种背景，需要维持被蚀刻层相对于掩模的蚀刻的选择比且抑制形成于被蚀刻层的空间的方向变化。
用于解决问题的技术方案
本发明的一个方面的半导体器件的制造方法，用于在等离子体处理装置的处理容器内，隔着掩模对包含具有相互不同的介电常数且交替层叠的第一膜和第二膜的多层膜进行蚀刻，该半导体器件的制造方法的特征在于，包括：(a)将含有氟碳化合物(fluorocarbon)气体、氟代烃(fluoro hydrocarbon)气体和氧气的第一气体供给到处理容器内，激发该第一气体的工序；和(b)将含有氧气和稀有气体的第二气体供给到处理容器内，激发该第二气体的工序，进行分别包含激发第一气体的工序和激发第二气体的工序的多个循环。
在该制造方法中，在激发第一气体的工序(a)中，多层膜被蚀刻。在该工序(a)中，产生的反应生成物沉积在掩模的表面。而且，在工序(b)中，将沉积在掩模的表面的反应生成物部分除去，掩模的表面的反应生成物的厚度的不均匀性降低。在本制造方法中，反复进行包含这些工序(a)和(b)的循环。所以，能够利用在工序(b)中残留的反应生成物保护掩模并维持选择比且降低形成于多层膜的空间的方向变化。
在一个实施方式中，也可以至少在激发第一气体的工序中，交替反复进行对设置于处理容器内的下部电极的高频电力的供给和该高频电力的供给的停止，在高频电力被供给到下部电极的期间内，对与下部电极相对配置的上部电极施加第一负直流电压，在高频电力的供给停止的期间内，将具有比第一负直流电压的绝对值大的绝对值的第二负直流电压施加到上部电极。在该方式中，在不供给高频电力的期间等离子体消失。另外，在该期间，利用施加于上部电极的第二负直流电压，将正离子引到上部电极。由此，放出来自上部电极的二次电子。所放出的二次电子照射到包含多层膜的被处理体。其结果，掩模被改性。所以，选择比被进一步改善。另外，利用二次电子中和被处理体的带电状态。所以，在高频电力被供给到下部电极的期间产生的等离子体中的正离子的直线传播性(直进性)提高。其结果，形成于多层膜的空间的垂直性能够进一步提高。
发明效果
如以上说明所说明的，根据本发明的一个方面和实施方式，能够维持被蚀刻层相对于掩模的蚀刻的选择比且抑制形成于被蚀刻层的空间的方向变化。
附图说明
图1是表示一实施方式的半导体器件的制造方法的流程图。
图2是表示在工序ST1中准备的晶片的一个例子的图。
图3是概略地表示等离子体处理装置的一个例子的图。
图4是详细地表示图3所示的阀门(valve)组、流量控制器组和气体源组的图。
图5是表示处于在工序ST2中被蚀刻的状态的晶片的图。
图6是表示处于在工序ST3中保护膜的厚度的不均匀性降低的状态的晶片的图。
附图标记说明
10…等离子体处理装置，12…处理容器，16…下部电极，62…第一高频电源，64…第二高频电源，IL1…电介质膜(第一膜)，IL2…电介质膜(第二膜)，MSK…掩模，MT…半导体器件的制造方法。
具体实施方式
以下，参照附图对各种实施方式进行详细说明。其中，对各附图中相同或相应的部分标注相同的附图标记。
图1是表示一实施方式的半导体器件的制造方法的流程图。图1所示的方法MT例如能够用于具有三维结构的NAND闪存(flash memory)的制造，包括工序ST1、工序ST2和工序ST3。工序ST1为准备被处理体(下面称为“晶片”)W的工序，工序ST2是为了对晶片W的多层膜进行蚀刻而在等离子体处理装置的处理容器内激发第一气体的工序，工序ST3是为了将由蚀刻生成的反应生成物部分地除去而在等离子体处理装置的处理容器内激发第二气体的工序。
方法MT在激发第二气体的工序ST3之后，返回激发第一气体的工序ST2。即，反复多次进行包含激发第一气体的工序ST2和激发第二气体的工序ST3的循环。
图2是表示在工序ST1中准备的晶片的一个例子的图。图2所示的晶片W包括基底层UL、多层膜IL和掩模MSK。基底层UL能够为设置在基板上的多晶硅制的层。该基底层UL上设置有多层膜IL。多层膜IL具有介电常数不同的两个电介质膜IL1和IL2交替层叠而形成的结构。在一实施方式中，电介质膜IL1为氧化硅膜，电介质膜IL2为氮化硅膜。电介质膜IL1的厚度例如为5nm～50nm，电介质膜IL2的厚度例如为10nm～75nm。电介质膜IL1和IL2的层叠数可以为例如12层的氧化硅膜和12层的氮化硅膜，层叠共计24层以上。多层膜IL上设置有掩模MSK。掩模MSK具有用于在多层膜IL形成孔或槽(trench)等深的空间的图案(pattern)。掩模MSK例如能够为无定形碳制的。或者，掩模MSK可以为由有机聚合物(polymer)形成。
再参照图1。方法MT的工序ST1中，在平行平板型等离子体处理装置的处理容器内准备晶片W。下面，对能够用于方法MT的实施的等离子体处理装置的一个例子进行说明。图3是概略地表示等离子体处理装置的一个例子的图，表示该等离子体处理装置的截面图的结构。
图3所示的等离子体处理装置10为电容耦合型平行平板等离子体蚀刻装置，具有大致圆筒状的处理容器12。处理容器12的内壁面由经阳极氧化处理后的铝形成。该处理容器12安全接地。
处理容器12的底部上设置有由绝缘材料形成的大致圆筒状的支承部14。支承部14在处理容器12内从处理容器12的底部在铅垂方向上延伸。支承部14支承设置在处理容器12内的载置台PD。具体来说，如图3所示，支承部14在该支承部14的内壁面能够支承载置台PD。
载置台PD在其上表面保持晶片W。载置台PD能够包含下部电极(电极部)16和支承部18。下部电极16由例如铝等的金属构成，呈大致圆盘形状。该下部电极16的上表面之上设置有支承部18。
支承部18是支承晶片W的部件，包括基座部18a和静电吸盘(chuck)18b。基座部18a由例如铝等的金属构成，呈大致圆盘形状。基座部18a设置在下部电极16上，与下部电极16电连接。静电吸盘18b设置在基座部18a之上。静电吸盘18b具有将作为导电膜的电极配置在一对绝缘层或绝缘板间的结构。静电吸盘18b的电极与直流电源22电连接。该静电吸盘18b能够利用由来自直流电源22的直流电压生成的库仑力等静电力来吸附保持晶片W。
在支承部18的基座部18a的周缘部上以包围晶片W的周缘和静电吸盘18b的方式配置有聚焦环(focus ring)FR。聚焦环FR设置为用于提高蚀刻的均匀性。聚焦环FR由根据蚀刻对象的膜的材料适当选择的材料构成，例如能够由石英构成。
在基座部18的内部设置有制冷剂流路24。制冷剂流路24构成一实施方式的温度调节机构。规定温度的制冷剂从设置在外部的冷却单元(chiller unit)经由配管26a、26b循环供给到制冷剂流路24。这样，通过控制循环的制冷剂的温度，能够控制支承于支承部18上的晶片W的温度。
另外，在等离子体处理装置10设置有气体供给线路(line)28。气体供给线路28将来自传热气体供给机构的传热气体、例如He气体供给到静电吸盘18b的上表面与晶片W的背面之间。
另外，等离子体处理装置10具有上部电极30。上部电极30在载置台PD的上方与该载置台PD相对配置(面对配置)。下部电极16和上部电极30设置成相互大致平行。在这些上部电极30与下部电极16之间，划分(界定)有用于对晶片W进行等离子体处理的处理空间S。
上部电极30隔着绝缘性遮蔽部件32支承于处理容器12的上部。该上部电极30能够包括电极板34和电极支承体36。电极板34面向处理空间S，划分出(界定出)多个气体排出孔34。该电极板34能够由焦耳热少的低电阻的导电体或半导体构成，
电极支承体36装卸自如地支承电极板34，能够由例如铝等的导电性材料构成。该电极支承体36能够具有水冷结构。电极支承体36的内部设置有气体扩散室36a。与气体排出孔34a连通的多个气体通流孔36b从该气体扩散室36a向下方延伸。另外，在电极支承体36形成有向气体扩散室36a导入处理气体的气体导入口36c，该气体导入口36c与气体供给管38连接。
气体供给管38经由阀门组42和流量控制器组44与气体源组40连接。图4是详细表示图3所示的阀门组、流量控制器组和气体源组的图。如图4所示，气体源组40包含多个(N个)气体源401～404。气体源401～404分别为C4F6气体、CH2F2气体、O2气体和Ar气体的源。此外，气体源401能够为任意的氟碳化合物气体的源，气体源402能够为任意的氟代烃气体的源。作为氟碳化合物气体，除了C4F6气体之外，还能例示C4F8气体、CF4气体，作为氟代烃气体，除了CH2F2气体之外，还能例示CH3F气体、CHF3气体。另外，气体源403能够为任意的氧气的源，气体源404能够为任意的稀有气体的源。
流量控制器组44包含多个(N个)流量控制器441～444。流量控制器441～444控制从对应的气体源供给的气体的流量。这些流量控制器441～444可以为质量流量控制器(MFC：mass flow controller)，也可以为FCS。阀门组42包含多个(N个)阀门421～424。气体源401～404分别经由流量控制器441～444和阀门421～424与气体供给管38连接。气体源401～404的气体从气体供给管38到达气体扩散室36a，经由气体通流孔36b和气体排出孔34a排出到处理空间S。
返回图3，等离子体处理装置10还能够具有接地导体12a。接地导体12a呈大致圆筒状，设置成从处理容器12的侧壁延伸至比上部电极30的高度位置靠上方的位置。
另外，在等离子体处理装置10中，沿着处理容器12的内壁，装卸自如地设置有沉积物遮挡件(デポシールド；deposition shield)46。沉积物遮挡件46也设置在支承部14的外周。沉积物遮挡件46防止蚀刻副产物(沉积物(デポ))附着在处理容器12，其能够通过在铝材上被覆(包覆)Y2O3等的陶瓷而构成。
在处理容器12的底部侧，在支承部14与处理容器12的内壁之间设置有排气板48。排气板48例如能够通过在铝材上被覆Y2O3等的陶瓷而构成。在该排气板48的下方，在处理容器12设置有排气口12e。排气口12e经由排气管52与排气装置50连接。排气装置50具有涡轮分子泵等真空泵，能够将处理容器12内减压至所期望的真空度。另外，在处理容器12的侧壁设置有晶片W的搬入搬出口12g，该搬入搬出口12g能够通过门阀(gate valve)54打开和关闭。
在处理容器12的内壁设置有导电性部件(GND块)56。导电性部件56以在高度方向上位于与晶片W大致相同高度的方式安装于处理容器12的内壁。该导电性部件56与地(ground)DC(直流)连接，发挥防止异常放电的效果。此外，导电性部件56设置在等离子体生成区域即可，该设置位置不限于图3所示的位置。
另外，等离子体处理装置10还具备第一高频电源62和第二高频电源64。第一高频电源62为产生等离子体生成用的第一高频(RF：Radio Frequency；射频)电力的电源，产生27～100MHz的频率、在该例中为40MHz的高频电力。第一高频电源62经由匹配器66与下部电极16连接。匹配器66是用于使第一高频电源62的输出阻抗与负载侧(下部电极16侧)的输入阻抗匹配的电路。
第二高频电源64为产生用于将离子引入到晶片W的第二高频电力、即高频偏置电力的电源，产生400kHz～13.56MHz的范围内的频率，一例中为3MHz的高频电力。第二高频电源64经由匹配器68与下部电极16连接。整合器68是用于使第二高频电源64的输出阻抗与负载侧(下部电极16侧)的输入阻抗匹配的电路。
另外，等离子体处理装置10还具有直流电源部70。直流电源部70与上部电极30连接。直流电源70产生负直流电压，能够将该直流电压施加到上部电极30。
另外，在一实施方式中，控制部Cnt能够对第一高频电源62和第二高频电源64送出控制信号，使得来自第一高频电源62和第二高频电源64的高频电力以该高频电力的接通(ON)和断开(OFF)脉冲状地切换的方式供给至下部电极16。另外，控制部Cnt能够对直流电源部70送出控制信号，使得具有比在高频电力为接通(ON)的期间(供给高频电力的期间)的第一负直流电压的绝对值大的绝对值的第二负直流电压，在高频电力为断开(OFF)的期间(停止高频电力的供给的期间)被施加到上部电极30。此外，第一高频电源62和第二高频电源64的高频电力的接通(ON)和断开(OFF)的频率为例如1Hz～40Hz。在此，高频电力的接通(ON)和断开(OFF)的频率是以由第一高频电源62和第二高频电源64的高频电力为接通(ON)的期间和断开(OFF)的期间构成的期间为一个周期的频率。另外，一个周期中高频电力占接通(ON)的期间的占空比为例如50％～90％。另外，直流电源部的直流电压值的切换能够与第一高频电源62和第二高频电源64的高频电力的接通(ON)和断开(OFF)的切换同步。
再参照图1，继续说明方法MT。工序ST1中，搬送至处理容器12内的晶片W配置在载置台PD上，由静电吸盘18b吸附保持。接着，在方法MT中，进行工序ST2。
在工序ST2中，第一气体在处理容器12内被激发。因此，来自气体源组40的处理气体供给至处理容器12内，处理容器12内的压力设定成规定的压力。该处理气体是包含氟碳化合物气体、氟代烃气体和氧气的第一气体。例如第一气体包含C4F6气体、CH2F2气体和O2气体。另外，在工序ST2中，来自第一高频电源62和第二高频电源64的高频电力被施加到下部电极16。工序ST2中的各种条件例如设定为以下所示的范围内的条件。
·C4F6气体的流量：15～150sccm
·CH2F2气体的流量：15～150sccm
·O2气体的流量：20～200sccm
·第一高频电源62的高频电力的频率：27～100MHz
·第一高频电源62的高频电力：500～2700W
·第二高频电源64的高频电力的频率：400k～13MHz
·第二高频电源64的高频电力：5000～7800W
·处理容器12内的压力：2.00～5.32Pa(15mT～40mT)
另外，在一实施方式中，第一高频电源62和第二高频电源64的高频电力的接通(ON)和断开(OFF)可以按脉冲状同步地切换。另外，也可以与第一高频电源62和第二高频电源64的高频电力的接通(ON)和断开(OFF)的切换同步地，如上所述那样切换施加于上部电极30的负直流电压的绝对值的大小。在该方式中，在高频电力为接通(ON)时生成等离子体，在高频电力为断开(OFF)时，晶片W正上方的等离子体消失。另外，由于在高频电力为断开(OFF)时施加于上部电极30的负直流电压，正离子被引入到上部电极30而发生碰撞。由此，从上部电极30放出二次电子，所放出的二次电子将掩模MSK改性。所以，使掩模MSK的蚀刻耐性提高，选择比进一步被改善。另外，二次电子中和晶片W的带电状态，其结果是，在后续的蚀刻时，离子向形成于多层膜IL的孔或槽(trench)等空间内的直线传播性提高。所以，形成于多层膜IL的空间的垂直性进一步提高。此外，关于第一高频电源62和第二高频电源64的高频电力的接通(ON)和断开(OFF)的切换的条件和施加于上部电极30的负直流电压的条件例如如下所示。
·高频电力的接通(ON)和断开(OFF)的频率：1～40Hz
·一周期中高频电力为接通(ON)的期间所占的占空比：50～90％
·高频电力为接通(ON)的期间的负直流电压的绝对值：－150～－500V
·高频电力为断开(OFF)的期间的负直流电压的绝对值：－350～－1000V
在该工序ST2中，通过在处理容器12内激发第一气体，生成等离子体。由此，多层膜IL被蚀刻。图5是表示处于在工序ST2中蚀刻的状态的晶片的图。如图5所示，在掩模MSK的开口部的下方，多层膜IL被蚀刻。另外，在该工序ST2中，含有处理气体所含的碳的保护膜PF附着于掩模MSK的表面。此时，保护膜PF在掩模MSK的表面以不均匀的厚度沉积。接着，在方法MT中，进行工序ST3。
在工序ST3中，第二气体在处理容器12内被激发。因此，来自气体源组40的处理气体供给至处理容器12内，处理容器12内的压力设定成规定的压力。该处理气体是包含氧气和稀有气体的第二气体。例如第二气体包含O2气体和Ar气体。另外，在工序ST3中，来自第一高频电源62和第二高频电源64的高频电力被施加到下部电极16。工序ST3中的各种条件例如设定为以下所示的范围内的条件。
·O2气体的流量：10～1000sccm
·Ar气体的流量：0～1000sccm
·第一高频电源62的高频电力的频率：27～100MHz
·第一高频电源62的高频电力：200～2700W
·第二高频电源64的高频电力的频率：400k～13MHz
·第二高频电源64的高频电力：0～3000W
·处理容器12内的压力：1.33～13.3Pa(10mT～100mT)
在该工序ST3中，通过在处理容器12内激发第二气体，生成等离子体。由此，在掩模MSK的表面以不均匀的厚度沉积的保护膜PF被部分地去除。图6是表示处于在工序ST3中保护膜的厚度的不均匀性降低的状态的晶片的图。如图6所示，在掩模MSK的表面以不均匀的厚度沉积的保护膜PF被部分地去除，由此，残留的保护膜PF的厚度的不均匀性降低。接着，在方法MT中，返回工序ST2再次进行晶片W的蚀刻。
再反复的工序ST2中，利用在工序ST3中厚度的不均匀性降低的保护膜PF，能够保护掩模MSK，维持选择比。而且，保护膜PF的厚度的不均匀性降低，所以，能够抑制形成于多层膜IL的孔或槽(trench)等的空间延伸的方向因该保护膜PF的厚度的不均匀性而从多层膜IL的膜厚方向的途中开始变化。在该工序ST2中，含有处理气体所含的碳的保护膜PF再次附着于掩模MSK的表面，保护膜PF以不均匀的厚度沉积。接着，在方法MT中，再进行工序ST3，将保护膜PF部分地除去。
这样，在方法MT中，能够多次进行包含进行晶片W的蚀刻的工序ST2和将沉积在掩模MSK的表面的保护膜PF部分地除去的工序ST3的循环。所以，能够利用在工序ST3中厚度的不均匀性降低的保护膜PF保护掩模MSK，维持选择比，并且抑制形成于多层膜IL的空间的方向变化。
以上，对本发明的优选的实施方式进行了说明，但是，本发明不限定于上述实施方式，可以在不改变各权利要求所记载的主旨的范围内进行变形，或者应用于其它的范围。

Claims (5)

1.一种半导体器件的制造方法，用于在等离子体处理装置的处理容器内，隔着掩模对包含具有相互不同的介电常数且交替层叠的第一膜和第二膜的多层膜进行蚀刻，所述半导体器件的制造方法的特征在于，包括：
将含有氟碳化合物气体、氟代烃气体和氧气的第一气体供给到所述处理容器内，激发该第一气体的工序；和
将含有氧气和稀有气体的第二气体供给到所述处理容器内，激发该第二气体的工序，
进行分别包含所述激发第一气体的工序和所述激发第二气体的工序的多个循环。
2.如权利要求1所述的半导体器件的制造方法，其特征在于：
至少在所述激发第一气体的工序中，交替反复对设置在所述处理容器内的下部电极供给高频电力和停止该高频电力的供给，
在所述高频电力被供给到所述下部电极的期间内，对与所述下部电极相对配置的上部电极施加第一负直流电压，在所述高频电力的供给停止的期间内，将具有比所述第一负直流电压的绝对值大的绝对值的第二负直流电压施加到所述上部电极。
3.如权利要求1或2所述的半导体器件的制造方法，其特征在于：
所述第一膜和所述第二膜共计层叠24层以上。
4.如权利要求1或2所述的半导体器件的制造方法，其特征在于：
所述第一膜为氧化硅膜，所述第二膜为氮化硅膜。
5.如权利要求1或2所述的半导体器件的制造方法，其特征在于：
所述掩模为无定形碳制的。
CN201410426160.2A 2013-08-26 2014-08-26 半导体器件的制造方法 Active CN104425242B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710069319.3A CN107068557B (zh) 2013-08-26 2014-08-26 半导体器件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-174868 2013-08-26
JP2013174868A JP6140575B2 (ja) 2013-08-26 2013-08-26 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710069319.3A Division CN107068557B (zh) 2013-08-26 2014-08-26 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN104425242A CN104425242A (zh) 2015-03-18
CN104425242B true CN104425242B (zh) 2017-04-12

Family

ID=52480747

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410426160.2A Active CN104425242B (zh) 2013-08-26 2014-08-26 半导体器件的制造方法
CN201710069319.3A Active CN107068557B (zh) 2013-08-26 2014-08-26 半导体器件的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710069319.3A Active CN107068557B (zh) 2013-08-26 2014-08-26 半导体器件的制造方法

Country Status (4)

Country Link
US (1) US9082720B2 (zh)
JP (1) JP6140575B2 (zh)
KR (1) KR102260339B1 (zh)
CN (2) CN104425242B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203481491U (zh) * 2013-08-23 2014-03-12 富士康(昆山)电脑接插件有限公司 电连接器
JP6423643B2 (ja) * 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法
CN105810579B (zh) * 2015-01-16 2019-12-06 东京毅力科创株式会社 蚀刻方法
JP6339961B2 (ja) * 2015-03-31 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6339963B2 (ja) * 2015-04-06 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6438831B2 (ja) * 2015-04-20 2018-12-19 東京エレクトロン株式会社 有機膜をエッチングする方法
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
JP6504989B2 (ja) * 2015-05-14 2019-04-24 東京エレクトロン株式会社 エッチング方法
CN106298502B (zh) * 2015-05-18 2019-04-09 中微半导体设备(上海)股份有限公司 一种利用等离子体对多层材料刻蚀的方法
JP6494424B2 (ja) * 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
JP6529357B2 (ja) * 2015-06-23 2019-06-12 東京エレクトロン株式会社 エッチング方法
JP6557588B2 (ja) * 2015-12-04 2019-08-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP6907217B2 (ja) * 2016-01-20 2021-07-21 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク
JP6552477B2 (ja) * 2016-12-22 2019-07-31 東京エレクトロン株式会社 エッチング方法
JP6878174B2 (ja) * 2017-06-29 2021-05-26 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299408A (zh) * 2007-05-01 2008-11-05 海力士半导体有限公司 形成半导体器件的精细图案的方法
CN101903977A (zh) * 2007-12-21 2010-12-01 朗姆研究公司 光刻胶两次图案化
CN102169823A (zh) * 2010-02-05 2011-08-31 东京毅力科创株式会社 半导体装置的制造方法和等离子体蚀刻装置
CN102983052A (zh) * 2011-09-06 2013-03-20 朗姆研究公司 3d闪存结构的蚀刻工艺

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211492A (ja) * 1994-01-18 1995-08-11 Semiconductor Energy Lab Co Ltd プラズマ処理方法及びプラズマ処理装置
JP2002025979A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路装置の製造方法
WO2006099538A2 (en) * 2005-03-15 2006-09-21 Nanodynamics, Inc. Devices with ultrathin structures and method of making same
JP5461759B2 (ja) * 2006-03-22 2014-04-02 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
US8129283B2 (en) * 2007-02-13 2012-03-06 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
JP5213496B2 (ja) * 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
JP5390846B2 (ja) * 2008-12-09 2014-01-15 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマクリーニング方法
JP5221403B2 (ja) * 2009-01-26 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
KR101060611B1 (ko) * 2009-07-03 2011-08-31 주식회사 하이닉스반도체 매립게이트를 구비한 반도체장치 제조 방법
US8323521B2 (en) * 2009-08-12 2012-12-04 Tokyo Electron Limited Plasma generation controlled by gravity-induced gas-diffusion separation (GIGDS) techniques
JP5916056B2 (ja) * 2010-08-23 2016-05-11 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR20120022251A (ko) * 2010-09-01 2012-03-12 삼성전자주식회사 플라즈마 식각방법 및 그의 장치
JP5701654B2 (ja) * 2011-03-23 2015-04-15 東京エレクトロン株式会社 基板処理方法
US9396960B2 (en) * 2012-11-01 2016-07-19 Tokyo Electron Limited Plasma processing method and plasma processing apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299408A (zh) * 2007-05-01 2008-11-05 海力士半导体有限公司 形成半导体器件的精细图案的方法
CN101903977A (zh) * 2007-12-21 2010-12-01 朗姆研究公司 光刻胶两次图案化
CN102169823A (zh) * 2010-02-05 2011-08-31 东京毅力科创株式会社 半导体装置的制造方法和等离子体蚀刻装置
CN102983052A (zh) * 2011-09-06 2013-03-20 朗姆研究公司 3d闪存结构的蚀刻工艺

Also Published As

Publication number Publication date
US9082720B2 (en) 2015-07-14
JP2015043386A (ja) 2015-03-05
CN107068557B (zh) 2020-12-29
CN104425242A (zh) 2015-03-18
CN107068557A (zh) 2017-08-18
JP6140575B2 (ja) 2017-05-31
KR20150024277A (ko) 2015-03-06
US20150056817A1 (en) 2015-02-26
KR102260339B1 (ko) 2021-06-03

Similar Documents

Publication Publication Date Title
CN104425242B (zh) 半导体器件的制造方法
US9230824B2 (en) Method of manufacturing semiconductor device
US9337056B2 (en) Semiconductor device manufacturing method
US20160042919A1 (en) Etching method of multilayered film
US11380551B2 (en) Method of processing target object
US9779961B2 (en) Etching method
CN104347521B (zh) 半导体器件的制造方法
EP2911187A1 (en) Etching method
US9852922B2 (en) Plasma processing method
US9793134B2 (en) Etching method
US9263239B1 (en) Etching method of multilayered film
US9418863B2 (en) Method for etching etching target layer
CN106067417A (zh) 蚀刻有机膜的方法
US9613824B2 (en) Etching method
KR20200047442A (ko) 플라스마 처리 장치 및 플라스마 처리 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant