DE102004060831B4 - Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors unter Verwendung einer Maskenschicht mit einer hohen Ätzselektivität hinsichtlich eines Siliziumsubstrats - Google Patents

Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors unter Verwendung einer Maskenschicht mit einer hohen Ätzselektivität hinsichtlich eines Siliziumsubstrats Download PDF

Info

Publication number
DE102004060831B4
DE102004060831B4 DE102004060831A DE102004060831A DE102004060831B4 DE 102004060831 B4 DE102004060831 B4 DE 102004060831B4 DE 102004060831 A DE102004060831 A DE 102004060831A DE 102004060831 A DE102004060831 A DE 102004060831A DE 102004060831 B4 DE102004060831 B4 DE 102004060831B4
Authority
DE
Germany
Prior art keywords
layer
mask layer
forming
silicon substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004060831A
Other languages
English (en)
Other versions
DE102004060831A1 (de
Inventor
Young-Sun Cho
Tae-Hyuk Ahn
Jeong-Sic Jeon
Jun-Sik Hong
Ji-Hong Kim
Hong-Mi Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102004060831A1 publication Critical patent/DE102004060831A1/de
Application granted granted Critical
Publication of DE102004060831B4 publication Critical patent/DE102004060831B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Abstract

Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors, mit folgenden Schritten:
Füllen eines Grabens (202), der in einem Siliziumsubstrat (200) gebildet ist, mit einer Trennisolationsschicht (204), wodurch eine aktive Region (AR) definiert wird;
Bilden einer Pufferisolationsschicht (206) an dem Siliziumsubstrat (200);
Bilden einer Maskenschicht (208) an der Pufferisolationsschicht (206), wobei die Maskenschicht (208) eine hohe Ätzselektivität hinsichtlich des Siliziumsubstrats (200) aufweist;
selektives Ätzen der Maskenschicht (208) und der Pufferisolationsschicht (206), wodurch ein Maskenschichtmuster (208a) und ein Pufferisolationsschichtmuster (206a) gebildet werden, um einen Abschnitt der aktiven Region freizulegen;
Ätzen des freigelegten Abschnitts des Siliziumsubstrats (200) in der aktiven Region unter Verwendung des Maskenschichtmusters (208a) und des Pufferisolationsschichtmusters (206a) als eine Maske, um einen Vertiefungskanalgraben (210) in der aktiven Region zu bilden, wobei der Vertiefungskanalgraben (210) eine Seitenwand mit negativer Neigung aufweist;
Entfernen des Maskenschichtmusters (208a);
Bilden einer Gate-Isolationsschicht (215) und eines Vertiefungsgatestapels (222) in dem Vertiefungskanalgraben...

Description

  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Transistor-Halbleitervorrichtung, und daher auf ein Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors.
  • 2. Beschreibung der verwandten Technik
  • Aus der Veröfentlichung US 5,945,707 A ist ein Verfahren zum Herstellen einer Speicherzelle mit einer in dem Halbleitersubstrat vertieften Gatestruktur bekannt.
  • Vergrößerte Integrationsdichten und verkleinerte Entwurfsregeln von integrierten Halbleitervorrichtungen stellen Herausforderungen für den stabilen Betrieb von Transistoren dar. Eine verkleinerte Entwurfsregel einer integrierten Schaltung führt beispielsweise zu einer Verkleinerung einer Gate-Breite, derart, dass ein Kanal eines Transistors wesentlich verkürzt wird. Dementsprechend tritt häufig ein so genannter Kurzkanaleffekt bzw. Short-Channel-Effekt auf.
  • Ein kurzer Kanal ruft einen Durchgriff zwischen einer Source und einer Drain eines Transistors hervor. Ein solcher Durchgriff wird als eine Hauptursache von Fehlfunktionen in dem Transistor betrachtet. Um den Kurzkanaleffekt zu überwinden, werden Verfahren erforscht, um längere Kanallängen ungeachtet der Entwurfsregel sicherzustellen. Es werden insbesondere beträchtliche Anstrengungen unternommen, um einen Vertiefungskanal-Arraytransistor zu bilden, bei dem ein Siliziumsubstrat unter einem Gate vertieft bzw. ausgenommen wird, wodurch die Kanallänge verlängert wird.
  • 1 bis 5 sind Querschnittsansichten, die ein herkömmliches Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors darstellen.
  • Bezugnehmend auf 1 wird eine Trennisolationsschicht 104, die einen Graben 102 eines Siliziumsubstrats 100 füllt, gebildet, um eine aktive Region AR zu definieren. Die Trennisolationsschicht 104 ist eine Oxidschicht. Die Trennisolationsschicht 104 ist eine Feldregion FR. Eine Zwischenlageschicht 103 wird entlang einer inneren Wand des Grabens 102 gebildet, wodurch die Trennisolationsschicht 104 abgeschirmt wird. Die Zwischenlageschicht 103 ist eine Nitridschicht.
  • Eine Pufferisolationsschicht 106 ist an dem Siliziumsubstrat 100 und der Trennisolationsschicht 104 gebildet. Die Pufferisolationsschicht 106 ist eine Oxidschicht mit einer Dicke von 10 bis 20 nm. Dann wird eine Polysiliziummaskenschicht 108 an der Pufferisolationsschicht 106 bis zu einer Dicke von 100 nm gebildet.
  • Bezugnehmend auf 2 wird eine organische, nicht-reflektierende Beschichtungsschicht bzw. Überzugsschicht 110 an der Polysiliziummaskenschicht 108 bis zu einer Dicke von 80 nm gebildet. Die organische, nicht-reflektierende Überzugsschicht 110 verhindert eine Reflexion von Licht von der Polysiliziummaskenschicht 108 während der Belichtung zum Bilden einer Photoresiststruktur bzw. eines Photoresistmusters in einem anschließenden Verfahren. Ein Photoresistmuster 112 wird an der organi schen, nicht-reflektierenden Überzugsschicht 110 unter Verwendung eines photolithographischen Verfahrens gebildet.
  • Bezugnehmendauf 3 werden unter Verwendung des Photoresistmusters 112 als eine Ätzmaske die organische nicht-reflektierende Überzugsschicht 110, die Polysiliziummaskenschicht 108 und die Pufferisolationsschicht 106 geätzt, wodurch aufeinander folgend ein organisches nicht-reflektierendes Überzugsschichtmuster 110a, ein Polysiliziummaskenschichtmuster 108a und ein Pufferisolationsschichtmuster 106a gebildet werden. Die organische nicht-reflektierende Überzugsschicht 110, die Polysiliziummaskenschicht 108 und die Pufferisolationsschicht 106 werden unter Verwendung von HBr- und Cl2-Gas mittels einer Polysiliziumätzeinrichtung plasmageätzt. Eine Oberfläche des Siliziumsubstrats 100 wird durch das organische nicht-reflektierende Überzugsschichtmuster 110a, das Polysiliziummaskenschichtmuster 108a und das Pufferisolationsschichtmuster 106a teilweise belichtet. Ein Vertiefungskanalgraben wird anschließend in den belichteten Abschnitt des Siliziumsubstrats 100 bei einem anschließenden Verfahren gebildet.
  • Bezugnehmendauf 4 werden das Photoresistmuster 112A und das organische nicht-reflektierende Überzugsschichtmuster 110a, die als Ätzmasken verwendet werden, aufeinander folgend entfernt. Das Pufferisolationsschichtmuster 106a und das Polysiliziummaskenschichtmuster 108a verbleiben somit an dem Siliziumsubstrat 100.
  • Bezugnehmend auf 4 und 5 werden das Siliziumsubstrat 100 und die Trennisolationsschicht 104 unter Verwendung des Polysiliziummaskenschichtmusters 108a und des Pufferisolationsschichtmusters 106a als eine Ätzmaske plasmageätzt, wodurch Vertiefungskanalgräben 114 und 116 gebildet werden. Das Plasmaätzen wird mittels einer Polysiliziumätzeinrichtung unter Verwendung eines Gases, das Ar, CF4, Cl2 und O2 aufweist, durchgeführt.
  • Die Vertiefungskanalgräben 114 und 116 können in zwei Schritten geätzt werden. Zuerst wird das Siliziumsubstrat 100 geätzt, während das Polysiliziummaskenschichtmuster 108 geätzt wird. Zweitens wird ein Überätzen durchgeführt.
  • Da das Polysiliziummaskenschichtmuster 108a und das Siliziumsubstrat 100 ähnliche Ätzraten aufweisen, wird das Siliziumsubstrat 100 so tief wie die Höhe des Polysiliziummaskenschichtmusters 108a geätzt, wodurch eine Tiefe H1 des Vertiefungskanalgrabens 116 bestimmt wird. Mit anderen Worten hängt die Tiefe H1 des Vertiefungskanalgrabens 116 von der Höhe des Polysiliziummaskenschichtmusters 108a ab.
  • Auf der anderen Seite ist die Ätzselektivität des Polysiliziummaskenschichtmusters 108a hinsichtlich der Trennisolationsschicht 104 hoch. Die Tiefe H2 des Vertiefungskanalgrabens 114, der in der Trennisolationsschicht 104 gebildet ist, ist daher flacher als eine Tiefe H1 des Vertiefungskanalgrabens 116, der in dem Siliziumsubstrat 100 gebildet ist. Danach werden eine Gate-Oxidschicht (nicht gezeigt) und ein Vertiefungsgatestapel (nicht gezeigt) innerhalb der Vertiefungskanalgräben 114 und 116 gebildet, wodurch der Vertiefungskanal-Arraytransistor vervollständigt wird.
  • Das herkömmliche Verfahren zum Herstellen des Vertiefungskanal-Arraytransistors, das den in 3 gezeigten Verfahrensschritt aufweist, ist dahingehend nachteilig, dass die Pufferisolationsschicht 106 nicht effektiv geätzt werden kann, da die Polysiliziummaskenschicht 108 unter Verwendung einer Polysiliziumschicht-Ätzeinrichtung geätzt wird. D. h., da die HBr- und Cl2-Gase, die verwendet werden, wenn die Polysiliziummaskenschicht 108 geätzt wird, eine hohe Ätzselektivität hinsichtlich einer Oxidschicht aufweisen, haften Nebenprodukte, die während des Ätzens erzeugt werden, an der Pufferisolationsschicht 106 und erzeugen unerwünscht Oxidätzreste, wenn die Pufferisolationsschicht 106 nach dem Ätzen der Polysiliziummaskenschicht 108 belichtet wird. Diese Reste beeinträchtigen die Profile und die Gleichmäßigkeit der Tiefen der Vertiefungskanalgräben.
  • Im Stand der Technik war es außerdem schwierig, die Tiefen der Vertiefungskanalgräben einzustellen und eine Gleichmäßigkeit sicherzustellen, wenn das Siliziumsubstrat während des Verfahrens des Bildens der Vertiefungskanalgräben, das unter Bezugnahme auf 4 und 5 beschrieben ist, geätzt wurde. Um weiter diese Schwierigkeiten darzustellen, sind die Verfahrensschritte des Bildens der Vertiefungskanalgrä ben, die in dem Siliziumsubstrat 100 gebildet sind, unter Bezugnahme auf 6, 7 und 8 beschrieben. 6, 7 und 8 sind perspektivische Ansichten, die die Verfahrensschritte des Bilden der Vertiefungskanalgräben, die in 4 und 5 gezeigt sind, darstellen. Gleiche Bezugsziffern in 6 bis 8 und 4 und 5 bezeichnen gleiche Elemente.
  • Bezugnehmendauf 6 werden das Pufferisolationsschichtmuster 106a und das Polysiliziummaskenschichtmuster 108a an bzw. auf dem Siliziumsubstrat 100 gebildet. Das Siliziumsubstrat 100 wird durch das Pufferisolationsschichtmuster 106a und das Polysiliziummaskenschichtmuster 108a freigelegt. Der freigelegte Abschnitt des Siliziumsubstrats 100 wird den in sich gebildeten Vertiefungskanalgraben 116 aufweisen. Der Abschnitt, in dem der Vertiefungskanalgraben 116 gebildet wird, ist allgemein eine schmale Region NR, z. B. eine Zellenregion, des Siliziumsubstrats 100, und der andere Abschnitt, in dem der Vertiefungskanalgraben nicht gebildet wird, ist eine breite Region WR.
  • 7 zeigt den teilweise fertiggestellten Vertiefungskanal 116. Unter Verwendung des Polysiliziummaskenschichtmusters 108a und des Pufferisolationsschichtmusters 106a als eine Ätzmaske wird das Siliziumsubstrat 100 geätzt, um den Vertiefungskanalgraben 116 in der schmalen Region NR zu bilden. Wie in 7 gezeigt, entspricht eine Tiefe des Vertiefungskanalgrabens 116 der Höhe eines geätzten Abschnitts 120 des Polysiliziummaskenschichtmusters 108a. In 7 bezeichnen Pfeile eine Ätzrichtung.
  • 8 zeigt die Struktur des Vertiefungskanalgrabens 116, der fertiggestellt ist. Unter Verwendung des Polysiliziummaskenschichtmusters 108a und des Pufferisolationsschichtmusters 106a als eine Ätzmaske wird der Vertiefungskanalgraben 116 durch Ätzen des Siliziumsubstrats 100 in der schmalen Region NR gebildet. Die Tiefe des Vertiefungsgrabens 116 entspricht der Höhe eines geätzten Abschnitts 122 des Polysiliziummaskenschichtmusters 108a.
  • Da jedoch der Vertiefungskanalgraben 116, der in 8 gezeigt ist, lediglich in der schmalen Region (Zellenregion) gebildet wird, variiert die Umgebung innerhalb einer Ätzkammer, wenn das Pufferisolationsschichtmuster 106a der breiten Region nach dem gründlichen Ätzen des Polysiliziummaskenschichtmusters 108 freigelegt wird. Das Plasmaätzgas kann somit in dem Vertiefungskanalgraben 116, der in der schmalen Region NR gebildet ist, konzentriert sein, wie es durch die Pfeile in 8 bezeichnet ist, was es schwierig macht, die Tiefe des Vertiefungskanalgrabens 116 einzustellen und eine Ätzgleichmäßigkeit des Siliziumsubstrats 100 sicherzustellen.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors zu schaffen, bei dem eine Tiefe eines Vertiefungskanalgrabens ohne weiteres gesteuert werden kann und eine gute Ätzgleichmäßigkeit eines Siliziumsubstrats erhalten werden kann.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1, 8, 16, 19 oder 22. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß dem Prinzip der Erfindung ist ein Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors geschaffen, bei dem eine Pufferisolationsschicht an einem Siliziumsubstrat und an einer Trennisolationsschicht gebildet wird. Es wird außerdem eine Maskenschicht mit einer hohen Ätzselektivität hinsichtlich des Siliziumsubstrats gebildet.
  • Wenn der Vertiefungskanalgraben gebildet wird, kann die Ätzselektivität des Maskenschichtmusters hinsichtlich des Siliziumsubstrats etwa 3:1 sein. Wenn der Ver tiefungskanalgraben gebildet wird, bleibt ein Abschnitt des Maskenschichtmusters aufgrund der hohen Ätzselektivität hinsichtlich des Siliziumsubstrats zurück. Das zurückbleibende Maskenschichtmuster hemmt Variationen der Umgebung in einer Ätzkammer, die durch Bilden des Vertiefungskanalgrabens verursacht werden. Daher kann eine Tiefe des Vertiefungskanalgrabens ohne weiteres gesteuert werden, und es kann eine gute Ätzselektivität des Siliziumsubstrats erhalten werden.
  • Das verbleibende Maskenschichtmuster wird danach entfernt. Siliziumzäune, die an den Seitenwänden des Grabens gebildet werden, werden entfernt, während das verbleibende Maskenschichtmuster entfernt wird. Das verbleibende Maskenschichtmuster und die Siliziumzäune werden gleichzeitig über ein chemisches Trockenätzen oder Nassätzen entfernt. Dementsprechend ist ein zusätzliches Verfahren nicht erforderlich.
  • Dann wird nach dem Bilden einer Gate-Isolationsschicht und eines Vertiefungsgatestapels in dem Vertiefungskanalgraben eine Source und eine Drain in dem Siliziumsubstrat benachbart zu beiden Seitenwänden des Vertiefungsgatestapels gebildet, wodurch die Bildung des Vertiefungskanal-Arraytransistors beendet wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen und weiteren Merkmale und Vorteile der vorliegenden Erfindung werden durch ein detailliertes Beschreiben von exemplarischen Ausführungsbeispielen derselben unter Bezugnahme auf die beigefügten Zeichnungen offensichtlicher. Es zeigen:
  • 1 bis 5 Querschnittsansichten, die ein herkömmliches Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors darstellen;
  • 6 bis 8 perspektivische Ansichten, die ein Verfahren zum Bilden eines Vertiefungskanalgrabens, der in 4 und 5 gezeigt ist, darstellen;
  • 9 einen Entwurf eines Maskenschichtmusters, das bei einem Verfahren zum Herstellen eines Vertiefungsarraykanaltransistors gemäß einem Ausführungsbeispiel der vorliegenden Erfindung angewendet wird;
  • 10 bis 14 Querschnittsansichten, die ein Verfahren zum Herstellen eines Vertiefungskanalarraytransistors gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung darstellen;
  • 15 und 16 perspektivische Ansichten, die das Bilden des Vertiefungskanalgrabens, der in 12A und 12B gezeigt ist, darstellen;
  • 17 und 18 Querschnittsansichten, die ein Verfahren zum Herstellen eines Vertiefungsarraykanaltransistors gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung darstellen; und
  • 19A und 19B Querschnittsansichten, die ein Verfahren zum Herstellen eines Vertiefungsarraykanaltransistors gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • 9 stellt einen Entwurf eines Maskenschichtmusters dar, das bei einem Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors gemäß einem Aspekt der vorliegenden Erfindung verwendet wird.
  • Bezugnehmendauf 9 ist eine aktive Region AR zum Bilden eines Vertiefungskanal-Arraytransistors an einem Siliziumsubstrat 200 (10) definiert. Eine Region außerhalb der aktiven Region AR ist eine Feldregion FR, die mit einer Grabenisolationsschicht gebildet ist. Ein Maskenschichtmuster MP, das in einem geraden Linienmuster gebildet ist, kreuzt die aktive Region AR und die Feldregion FR. Ein Vertiefungskanalgraben RCT ist in der aktiven Region AR gebildet.
  • 10 bis 14 sind Querschnittsansichten, die ein Verfahren zum Herstellen des Vertiefungsarraykanalgrabens gemäß einem Ausführungsbeispiel der Erfindung darstellen. 10A, 11A, 12A, 13A und 14A sind Querschnittsansichten entlang der Linien A-A' von 9. 10B, 11B, 12B, 13B und 14B sind Querschnittsansichten entlang der Linie B-B' von 9.
  • Bezugnehmendauf 10A und 10B wird ein Abschnitt eines Siliziumsubstrats 200 selektiv geätzt, wodurch ein Graben 202 gebildet wird. Eine Zwischenlageschicht 203, die aus einem isolierenden Material, wie z. B. Nitrid, gebildet ist, wird entlang einer inneren Wand des Grabens 202 angeordnet. Die Zwischenlageschicht 203 mildert die Siliziumsubstratbeschädigung, die auftritt, wenn der Vertiefungsarraykanalgraben geätzt wird, und schirmt eine Trennisolationsschicht 204 ab.
  • Die Trennisolationsschicht 204 wird in dem Graben 202 gebildet, wodurch eine Feldregion FR und eine aktive Region AR definiert werden. Die Region, in der die Trennisolationsschicht 204 gebildet wird, ist die Feldregion FR.
  • Eine Pufferisolationsschicht 206 wird an dem Siliziumsubstrat 200 und der Trennisolationsschicht 204 gebildet. Die Pufferisolationsschicht 206 weist eine Dicke von etwa 10 bis 20 nm auf. Die Pufferisolationsschicht 206 ist eine Oxidschicht, die auf der aktiven Region AR und der Trennisolationsschicht 204 des Siliziumsubstrats 200 angeordnet ist.
  • Eine Maskenschicht 208 wird an der Pufferisolationsschicht 206 gebildet. Die Maskenschicht 208 weist eine Materialschicht mit einer hohen Ätzselektivität hinsichtlich des Siliziumsubstrats 200 auf. Die Maskenschicht 208 weist eine Dicke von etwa 40 bis 60 nm auf. Die Maskenschicht 208 ist eine Siliziumnitridschicht, z. B. eine SiON-Schicht oder eine SixNy-Schicht, deren Ätzselektivitätsverhältnis hinsichtlich des Siliziumsubstrats 200 etwa 3:1 ist. Die vorliegende Erfindung ist jedoch nicht auf dieses spezifische Ätzselektivitätsverhältnis begrenzt. Andere Selektivitätsverhältnisse können zum Implementieren der vorliegenden Erfindung verwendet werden, solange dieselben innerhalb des Geistes und des Schutzbereichs der vorliegenden Erfindung liegen.
  • Ein Photoresistmuster 209, das zum Bilden des Vertiefungskanalgrabens in einem anschließenden Verfahren verwendet wird, wird an bzw. auf der Maskenschicht 208 unter Verwendung eines herkömmlichen Photolithographie- und Ätzverfahrens gebildet. Da die Maskenschicht 208 als eine nicht-reflektierende Schicht während der Photolithographie zum Bilden des Vertiefungskanalgrabens verwendet werden kann, ist eine organische nicht-reflektierende Schicht nicht erforderlich, wodurch das gesamte Herstellungsverfahren vereinfacht wird.
  • Bezugnehmendauf 11A und 11B können ein Maskenschichtmuster 208a und ein Pufferisolationsschichtmuster 206a durch eines der zwei folgenden Verfahren gebildet werden.
  • Die Maskenschicht 208 und die Pufferisolationsschicht 206 werden zuerst aufeinander folgend unter Verwendung des Photoresistmusters 209 als eine Ätzmaske geätzt, wodurch das Maskenschichtmuster 208a und das Pufferisolationsschichtmuster 206a gebildet werden. Dann wird das Photoresistmuster 209, das als die Ätzmaske verwendet wird, entfernt. In diesem Fall werden die Maskenschicht 208 und die Pufferisolationsschicht 206 durch eine Nitridschicht-Ätzeinrichtung unter Verwendung von beispielsweise F- und Cl-Gasen plasmageätzt.
  • Zweitens wird alternativ die Maskenschicht 208 unter Verwendung des Photoresistmusters 209 als eine Maske selektiv geätzt, wodurch das Maskenschichtmuster 208a gebildet wird. In diesem Fall wird die Maskenschicht 208 durch eine Nitridschicht-Ätzeinrichtung unter Verwendung von beispielsweise F- und Cl-Gasen plasmageätzt. Anschließend wird unter Verwendung des Photoresistmusters 209 und des Maskenschichtmusters 208a als eine Ätzmaske die Pufferisolationsschicht 206 nassgeätzt, um ein Pufferisolationsschichtmuster 206a zu bilden. Danach wird das Photoresistmuster 209 entfernt.
  • Im Gegensatz zu dem herkömmlichen Verfahren wird bei dem vorliegenden Ausführungsbeispiel eine Nitridschicht-Ätzeinrichtung oder ein Nassätzen, um die Maskenschicht 208 und die Pufferisolationsschicht 206 zu ätzen, verwendet, anstatt eine Po1ysiliziumschicht-Ätzeinrichtung und HBr- und Cl-Gase mit einer hohen Ätzselektivität hinsichtlich einer Oxidschicht zu verwenden. Daher kann die Pufferisolationsschicht 206 genau geätzt werden, ohne Oxidätzreste zu erzeugen.
  • Die aktive Region des Siliziumsubstrats 200 und ein Oberflächenabschnitt der Trennisolationsschicht 204 werden durch das Maskenschichtmuster 208a und das Pufferisolationsschichtmuster 206a freigelegt. Der Vertiefungskanalgraben wird später in dem freigelegten Abschnitt gebildet.
  • Bezugnehmend auf 12A und 12B werden das Siliziumsubstrat 200 und die Trennisolationsschicht 204 unter Verwendung des Maskenschichtmusters 208a und des Pufferisolationsschichtmusters 206a als eine Ätzmaske geätzt, wodurch Vertiefungskanalgräben 210 und 212 gebildet werden. Das Maskenschichtmuster 208a wird teilweise entfernt, während das Siliziumsubstrat 200 und die Trennisolationsschicht 204 geätzt werden. Wenn das Maskenschichtmuster 208a bis zu einer Dicke von 60 nm gebildet ist, kann eine Dicke des verbleibenden Maskenschichtmusters 208a etwa 20 nm sein. Das Siliziumsubstrat 200 und die Trennisolationsschicht 204 werden durch eine Polysilizium-Ätzeinrichtung unter Verwendung einer Kombination von beispielsweise Ar-, CF4-, Cl2- und HBr-Gasen plasmageätzt.
  • Das Siliziumsubstrat 200 wird unter Verwendung des Maskenschichtmusters 208a mit einer hohen Ätzselektivität hinsichtlich des Siliziums (Siliziumsubstrats 200) als eine Ätzmaske geätzt, wenn die Vertiefungskanalgräben 210 und 212 gebildet werden. Der Vertiefungskanalgraben 210, der in der aktiven Region AR des Siliziumsubstrats 200 gebildet wird, kann dementsprechend adäquat zu einer Tiefe H1 gesteuert werden. Eine detaillierte Beschreibung dieses Verfahrens ist im Folgenden beschrieben. Da die Ätzselektivität des Maskenschichtmusters 208a hinsichtlich der Trennisolationsschicht 204 hoch ist, wenn die Vertiefungskanalgräben 210 und 212 gebildet werden, ist eine Tiefe H2 des Vertiefungskanalgrabens 212, der in der Trennisolationsschicht 204 gebildet wird, flacher als die Tiefe H1 des Vertiefungskanalgrabens 212, der in dem Siliziumsubstrat 200 gebildet wird.
  • Da das Ätzen zum Bilden der Vertiefungskanalgräben 210 und 212 unter Verwendung des Grabens 202 mit einer positiven Neigung als eine Grenze durchgeführt wird, können Siliziumzäune 214 an unteren Ecken des Vertiefungskanalgrabens 210, wie in 12B gezeigt, gebildet werden. Wie es durch den gestrichelten Kreis gezeigt ist, verbleibt, mit anderen Worten, das Siliziumsubstrat 200 teilweise zwischen den Seitenwänden des Grabens 202 und dem Vertiefungskanalgraben 210. Die Siliziumzäune 214 werden außerdem gebildet, wenn das Polysiliziummaskenschichtmuster verwendet wird, wenn der Vertiefungskanalgraben gemäß dem herkömmlichen Verfahren gebildet wird.
  • Bezugnehmendauf 13A und 13B kann das Maskenschichtmuster 208a über ein chemischen Trockenätzen oder Nassätzen entfernt werden. Das chemische Trockenätzen ist ein Plasmaätzen unter Verwendung von CF4-, O2-, N2- und HF-Gasen. Da das chemische Trockenätzen oder Nassätzen isotrop ist, können die Kanalgräben 210 und 212 weiter vertieft werden.
  • Wenn das Maskenschichtmuster 208 entfernt wird, können die Siliziumzäune 214 gleichzeitig entfernt werden, wie in 13B gezeigt ist. Bei dem vorliegenden Ausführungsbeispiel kann daher der Siliziumzaun 214 ohne ein Durchführen eines zusätzlichen Herstellungsverfahrens entfernt werden. Wenn das Maskenschichtmuster 208a geätzt wird, verbleibt das Pufferisolationsschichtmuster 206a intakt. Das verbleibende Pufferisolationsschichtmuster 206a schützt die aktive Region AR des Siliziumsubstrats 200.
  • Bezugnehmendauf 14A und 14B wird eine Gate-Isolationsschicht 215 entlang der inneren Wände des Vertiefungskanalgrabens 210 gebildet. Ein Vertiefungsgatestapel 222, der eine Polysiliziumschicht 216, die die Vertiefungskanalgräben 210 und 212 aufweisen, eine Gate-Metallschicht 218, die beispielsweise WSi aufweist, und eine Deckschicht 220 aufweist, wird gebildet. Die Polysiliziumschicht 216 und die Gate-Metallschicht 218 bilden eine leitfähige Gateschicht. Danach werden eine Source und eine Drain 224 in der oberen Region des Siliziumsubstrats 200 benachbart zu beiden Seitenwänden des Vertiefungsgatestapels 222 gebildet. Abstandshalter 226 können an beiden Seitenwänden des Vertiefungsgatestapels 222 gebildet werden, wodurch der Vertiefungskanal-Arraytransistor fertiggestellt wird.
  • Bei dem Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors gemäß der vorliegenden Erfindung können die Tiefen der Vertiefungskanalgräben 210 und 212 eingestellt werden, und eine Ätzgleichmäßigkeit des Siliziumsubstrats kann bei dem Verfahren des Bildens der Vertiefungskanalgräben 210 und 212, das unter Bezugnahme auf 12A und 12B beschrieben ist, sichergestellt werden. In dieser Hinsicht wird das Bilden der Vertiefungskanalgräben 210 und 212 in dem Siliziumsubstrat 200 unter Bezugnahme auf 10 und 16 detaillierter beschrieben.
  • 15 und 16 sind perspektivische Ansichten, die das Bilden der Vertiefungskanalgraben, die in 12A und 12B gezeigt sind, darstellen. Gleiche Bezugsziffern in 15 und 16 und 12A und 12B bezeichnen gleiche Elemente.
  • Bezugnehmendauf 15 werden das Pufferisolationsschichtmuster 206a und das Maskenschichtmuster 208a an dem Siliziumsubstrat 200 gebildet. Eine Höhe des Maskenschichtenmusters 208a ist gleich der Höhe, die in 11A gezeigt ist. Das Siliziumsubstrat 200 wird durch das Pufferisolationsschichtmuster 206a und das Maskenschichtmuster 208a freigelegt. Die Vertiefungskanalgraben 210 und 212 (17) werden anschließend in dem freigelegten Abschnitt des Siliziumsubstrats 200 gebildet. Der Abschnitt, in dem die Vertiefungskanalgraben 210 und 212 gebildet werden, ist eine schmale Region NR, z. B. eine Zellenregion. Ein Abschnitt, in dem die Vertiefungskanalgräben 210 und 212 nicht gebildet werden, ist eine breite Region WR.
  • Bezugnehmend auf 16 wird das Siliziumsubstrat 200 unter Verwendung des Maskenschichtmusters 208a und des Pufferisolationsschichtmusters 206a als eine Ätzmaske geätzt, wodurch der Vertiefungskanalgraben 210 in der schmalen Region NR gebildet wird. Da das Siliziumsubstrat 200 unter Verwendung des Maskenschichtmusters 208a mit einer hohen Ätzselektivität hinsichtlich des Siliziums (Siliziumsubstrat 200) als eine Ätzmaske geätzt wird, wird ein Abschnitt, der durch eine Bezugsziffer 226 gezeigt ist, geätzt, während ein Abschnitt des Maskenschichtmusters 208a mit einer abgesenkten Höhe auf dem Siliziumsubstrat 200 zurückbleibt.
  • Da ein Abschnitt des Maskenschichtenmusters 208a zurückbleibt, wird das Pufferisolationsschichtmuster 216a über der breiten Region WR nicht freigelegt, wenn der Vertiefungskanalgraben 210 in der schmalen Region NR gebildet wird. Die Umgebung in einer Ätzkammer kann dementsprechend im Wesentlichen gleich, d. h. unverändert, bleiben. Das Plasmaätzgas konzentriert sich daher nicht in dem Vertiefungskanalgraben 210, der in der schmalen Region NR gebildet wird, wodurch eine gute Steuerung der Tiefe des Vertiefungskanalgrabens 210 und eine gute Ätzgleichmäßigkeit des Siliziumsubstrats 200 ermöglicht wird.
  • D. h., da das Maskenschichtenmuster 208a mit einer hohen Ätzselektivität hinsichtlich des Siliziums verwendet werden kann, bleibt ein Abschnitt des Maskenschichtmusters 208a ungeachtet der Tiefe, bis zu der der Vertiefungskanalgraben 210 geätzt wird, zurück. Die Umgebung in der Ätzkammer ist folglich unverändert, was eine leichte Steuerung der Tiefe des Vertiefungskanalgrabens ermöglicht. Die Ätzgleichmäßigkeit des Siliziumsubstrats 200 ist ebenfalls gut.
  • 17 und 18 sind Querschnittsansichten, die ein Verfahren zum Herstellen eines Vertiefungsarraykanaltransistors gemäß einem weiteren Ausführungsbeispiel der Erfindung darstellen. 17 und 18 sind Querschnittsansichten entlang der Linie A-A' von 9.
  • Das Verfahren zum Herstellen des Vertiefungsarraykanaltransistors gemäß einem weiteren Ausführungsbeispiel der Erfindung ist ähnlich zu demselben des oben beschriebenen Ausführungsbeispiels, mit der Ausnahme, dass eine obere Ecke des Vertiefungskanalgrabens 210 abgerundet ist. Gleiche Bezugsziffern bei dem zweiten Ausführungsbeispiel und dem ersten Ausführungsbeispiel bezeichnen gleiche Elemente.
  • Die in 10 bis 11 oder 12 dargestellten Verfahren werden durchgeführt. Bezugnehmendauf 17 wird anschließend das Pufferisolationsschichtmuster 206a auf eine solche Weise geätzt, dass eine laterale Vertiefung bzw. Ausnehmung unterhalb des Maskenschichtmusters 208a, wie durch einen Kreis 228 gezeigt, gebildet wird. Eine Breite des Pufferisolationsschichtmusters 206a ist somit kleiner als eine Breite des Maskenschichtmusters 208a. Das Pufferisolationsschichtmuster 206a wird unter Verwendung einer HF-Lösung geätzt.
  • Bezugnehmend auf 18 wird der Vertiefungskanalgraben 210, wie im Vorhergehenden beschrieben, gebildet, wenn die Verfahrensschritte, die in den 11A und 11B dargestellt sind, durchgeführt werden. Dann wird das Maskenschichtmuster 208a vorzugsweise durch chemisches Trockenätzen oder Nassätzen entfernt.
  • Indem dies durchgeführt wird, wird eine obere Ecke des Vertiefungskanalgrabens 210, wie es durch einen Kreis 230 gezeigt ist, nachdem der Vertiefungskanalgraben 210 gebildet ist oder das Maskenschichtmuster 208a entfernt ist, abgerundet. Da die obere Ecke des Vertiefungskanalgrabens 210 abgerundet ist, wird ein elektrisches Feld, das an der oberen Ecke des Grabens 210 konzentriert ist, reduziert, wodurch eine Leckstromcharakteristik und eine Auffrischcharakteristik des Transistors verbessert werden.
  • Das Verfahren, das unter Bezugnahme auf 14A und 14B dargestellt ist, wird danach durchgeführt, wodurch die Bildung des Vertiefungskanalarraytransistors beendet wird.
  • 19A und 19B sind Querschnittsansichten, die ein Verfahren zum Herstellen eines Vertiefungsarraykanaltransistors gemäß einem weiteren Ausführungsbeispiel der Erfindung darstellen. 19A und 19B sind Querschnittsansichten entlang der Linien A-A' bzw. B-B' von 9.
  • Das Verfahren zum Herstellen des Vertiefungsarraykanaltransistors gemäß dem dritten Ausführungsbeispiel der Erfindung ist ähnlich zu demselben des ersten Ausführungsbeispiels mit der Ausnahme, dass eine Opferisolationsschicht 232 gebildet wird, nachdem die Vertiefungskanalgräben 210 und 212 gebildet sind. Gleiche Bezugsziffern bei dem dritten Ausführungsbeispiel und dem ersten Ausführungsbeispiel bezeichnen gleiche Elemente.
  • Die Verfahrensschritte, die in 10 bis 12 dargestellt sind, werden durchgeführt. Bezugnehmend auf 19A und 19B wird anschließend eine Opferisola tionsschicht 232 auf der gesamten Oberfläche der resultierenden Struktur gebildet. Die Opferisolationsschicht 232 ist eine Oxidschicht, die die Zwischenlageschicht 203 vor einer Beschädigung durch Phosphorsäure, die zum Entfernen des Maskenschichtmusters 208a während eines anschließenden Verfahrens verwendet wird, schützt.
  • Die Verfahren, die in 13A und 13B und 14A und 14B dargestellt sind, werden dann durchgeführt, wodurch der Vertiefungskanalarraytransistor fertiggestellt wird.
  • Bei dem Verfahren zum Herstellen des Vertiefungskanal-Arraytransistors gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, wie im Vorhergehenden beschrieben, wird eine Maskenschicht, die gegenüber Silizium (Siliziumsubstrat) hochselektiv ist, verwendet. Die Umgebung in einer Ätzkammer ist daher im Wesentlichen unverändert, selbst wenn ein Vertiefungskanalgraben zu einer Zieltiefe geätzt wird, wodurch eine leichte Steuerung einer Tiefe des Vertiefungskanalgrabens und eine gute Ätzgleichmäßigkeit des Siliziumsubstrats ermöglicht wird.
  • Wenn ein Maskenschichtmuster ferner SiON oder SixNy aufweist, kann der verbleibende Abschnitt des Maskenschichtmusters entfernt werden, wenn Siliziumzäune nach dem Bilden des Vertiefungskanalgrabens entfernt werden, wobei somit kein zusätzliches Verfahren erforderlich ist.
  • Eine Photolithographie zum Bilden des Vertiefungskanalgrabens wird außerdem durch Verwenden der Maskenschicht als eine Antireflexionsschicht vereinfacht.
  • Da die Maskenschicht und die Pufferisolationsschicht ferner mittels einer Nitridschicht-Ätzeinrichtung geätzt werden, kann die Pufferisolationsschicht ohne Hinterlassen von Oxidresten genau geätzt werden.

Claims (25)

  1. Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors, mit folgenden Schritten: Füllen eines Grabens (202), der in einem Siliziumsubstrat (200) gebildet ist, mit einer Trennisolationsschicht (204), wodurch eine aktive Region (AR) definiert wird; Bilden einer Pufferisolationsschicht (206) an dem Siliziumsubstrat (200); Bilden einer Maskenschicht (208) an der Pufferisolationsschicht (206), wobei die Maskenschicht (208) eine hohe Ätzselektivität hinsichtlich des Siliziumsubstrats (200) aufweist; selektives Ätzen der Maskenschicht (208) und der Pufferisolationsschicht (206), wodurch ein Maskenschichtmuster (208a) und ein Pufferisolationsschichtmuster (206a) gebildet werden, um einen Abschnitt der aktiven Region freizulegen; Ätzen des freigelegten Abschnitts des Siliziumsubstrats (200) in der aktiven Region unter Verwendung des Maskenschichtmusters (208a) und des Pufferisolationsschichtmusters (206a) als eine Maske, um einen Vertiefungskanalgraben (210) in der aktiven Region zu bilden, wobei der Vertiefungskanalgraben (210) eine Seitenwand mit negativer Neigung aufweist; Entfernen des Maskenschichtmusters (208a); Bilden einer Gate-Isolationsschicht (215) und eines Vertiefungsgatestapels (222) in dem Vertiefungskanalgraben (210); und Bilden einer Source und einer Drain (224) in dem Siliziumsubstrat (200) benachbart zu Seitenwänden des Vertiefungsgatestapels (222).
  2. Verfahren nach Anspruch 1, bei dem die Maskenschicht (208) eine Siliziumnitridschicht ist.
  3. Verfahren nach Anspruch 2, bei dem die Maskenschicht (208) eine SiON-Schicht oder eine SixNy-Schicht ist.
  4. Verfahren nach Anspruch 1, bei dem, wenn der Vertiefungskanalgraben (210) geätzt wird, das Ätzselektivitätsverhältnis des Maskenschichtmusters (208a) hinsichtlich des Siliziumsubstrats (200) etwa 3:1 ist.
  5. Verfahren nach Anspruch 1, bei dem das Bilden des Maskenschichtmusters (208a) und des Pufferisolationsschichtmusters (206a) folgende Schritte aufweist: Bilden eines Photoresistmusters (209) an der Maskenschicht (208); und selektives Ätzen der Maskenschicht (208) und der Pufferisolationsschicht (206) unter Verwendung des Photoresistmusters (209) als eine Maske.
  6. Verfahren nach Anspruch 1, bei dem das Bilden des Maskenschichtmusters (208a) und des Pufferisolationsschichtmusters (206a) folgende Schritte aufweist: Bilden eines Photoresistmusters (209) an der Maskenschicht (208); selektives Ätzen der Maskenschicht (208) unter Verwendung des Photoresistmusters (209) als eine Maske, um das Maskenschichtmuster (208a) zu bilden; Nassätzen der Pufferisolationsschicht (206) unter Verwendung des Photoresistmusters (209) und des Maskenschichtmusters (208a) als eine Ätzmaske, um das Pufferisolationsschichtmuster (206a) zu bilden; und Entfernen des Photoresistmusters (209).
  7. Verfahren nach Anspruch 1, bei dem das Bilden des Vertiefungsgatestapels (222) folgende Schritte aufweist: Bilden der Gate-Isolationsschicht (215) entlang einer inneren Wand des Vertiefungskanalgrabens (210); aufeinander folgendes Bilden einer leitfähigen Gateschicht (218), die den Vertiefungskanalgraben (210) füllt, und einer Deckschicht (220) an der Gate-Isolationsschicht (215); und Strukturieren der leitfähigen Gateschicht (218) und der Deckschicht (220), um den Vertiefungsgatestapel (222) zu bilden.
  8. Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors, mit folgenden Schritten: Füllen eines Grabens (202), der in einem Siliziumsubstrat (200) gebildet ist, mit einer Trennisolationsschicht (204), wodurch eine aktive Region (AR) definiert wird; Bilden einer Pufferisolationsschicht (206) an dem Siliziumsubstrat (200) und der Trennisolationsschicht (204); Bilden einer Maskenschicht (208) an der Pufferisolationsschicht (206), wobei die Maskenschicht (208) eine hohe Ätzselektivität hinsichtlich des Siliziumsubstrats (200) aufweist; Bilden eines Maskenschichtmusters (208a) und eines Pufferisolationsschichtmusters (206a) durch selektives Ätzen der Maskenschicht (208) und der Pufferisolationsschicht (206), um einen Abschnitt der aktiven Region (AR) und einen Abschnitt der Trennisolationsschicht (204) freizulegen; Ätzen des freigelegten Abschnitts des Siliziumsubstrats (200) in der aktiven Region (AR) und des freigelegten Abschnitts der Trennisolationsschicht (204), während das Maskenschichtmuster (208a) im Wesentlichen teilweise entfernt wird, um einen Vertiefungskanalgraben (210) zu bilden; Entfernen eines verbleibenden Abschnitts des Maskenschichtmusters (208a); Bilden einer Gate-Isolationsschicht (215) und eines Vertiefungsgatestapels (222) in dem Vertiefungskanalgraben (210); und Bilden einer Source und einer Drain (224) in dem Siliziumsubstrat (200) benachbart zu beiden Seitenwänden des Vertiefungsgatestapels (222).
  9. Verfahren nach Anspruch 8, bei dem die Maskenschicht (208) eine Siliziumnitridschicht ist.
  10. Verfahren nach Anspruch 8, bei dem die Maskenschicht (208) eine SiON-Schicht oder eine SixNy-Schicht ist.
  11. Verfahren nach Anspruch 8, bei dem, wenn der Vertiefungskanalgraben (210) geätzt wird, das Ätzselektivitätsverhältnis des Maskenschichtmusters (208a) hinsichtlich des Siliziumsubstrats (200) etwa 3:1 ist.
  12. Verfahren nach Anspruch 8, das ferner das Entfernen von Siliziumzäunen (214), die an den Seitenwänden des Vertiefungskanalgrabens (210) gebildet sind, aufweist, während der verbleibende Abschnitt des Maskenschichtmusters (208a) entfernt wird, wobei das Maskenschichtmuster (208a) und die Siliziumzäune (214) durch chemisches Trockenätzen oder Nassätzen entfernt werden.
  13. Verfahren nach Anspruch 12, bei dem das chemische Trockenätzen ein Plasmaätzen ist, das ein Gas, das CF4-, O2-, N2- und HF-Gase aufweist, verwendet.
  14. Verfahren nach Anspruch 12, bei dem das Nassätzen eine Phosphorsäurelösung als ein Ätzmittel verwendet.
  15. Verfahren nach Anspruch 12, bei dem während der Entfernung der Maskenschicht (208) und der Siliziumzäune (214) das Pufferisolationsschichtmuster (206a) nicht wesentlich entfernt wird.
  16. Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors mit folgenden Schritten: Füllen eines Grabens (202) eines Siliziumsubstrats (200) mit einer Trennisolationsschicht (204), um eine aktive Region (AR) zu definieren; Bilden einer Pufferisolationsschicht (206) an dem Siliziumsubstrat (200); Bilden einer Maskenschicht (208) an der Pufferisolationsschicht (206), wobei die Maskenschicht (208) eine hohe Ätzselektivität hinsichtlich des Siliziumsubstrats (200) aufweist; Bilden eines Maskenschichtmusters (208a) und eines Pufferisolationsschichtmusters (206a) durch selektives Ätzen der Maskenschicht (208) und der Pufferisolationsschicht (206), um einen Abschnitt der aktiven Region (AR) und einen Abschnitt der Trennisolationsschicht (204) freizulegen; Nassätzen des Pufferisolationsschichtmusters (206a), um einen vertieften Abschnitt unterhalb des Maskenschichtmusters (208a) zu bilden; Ätzen des freigelegten Abschnitts des Siliziumsubstrats (200) in der aktiven Region unter Verwendung des Maskenschichtmusters (208a) und des Pufferisolationsschichtmusters (206a) als eine Maske, um einen Vertiefungskanalgraben (210) mit einer abgerundeten oberen Ecke (230) zu bilden; Entfernen des Maskenschichtmusters (208a); Bilden einer Gate-Isolationsschicht (215) und eines Vertiefungsgatestapels (222) in dem Vertiefungskanalgraben (210); und Bilden einer Source und einer Drain (224) in dem Siliziumsubstrat (200) benachbart zu beiden Seitenwänden des Vertiefungsgatestapels (222).
  17. Verfahren nach Anspruch 16, bei dem eine Fluorwasserstoffsäure als ein Ätzmittel beim Nassätzen des Pufferisolationsschichtmusters (206a) verwendet wird.
  18. Verfahren nach Anspruch 16, bei dem die Maskenschicht (208) eine Siliziumnitridschicht ist.
  19. Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors, mit folgenden Schritten: Bilden einer Trennisolationsschicht (204) durch Füllen eines Grabens (202) eines Siliziumsubstrats (200), um eine aktive Region (AR) zu definieren; Bilden einer Pufferisolationsschicht (206) an dem Siliziumsubstrat (200); Bilden einer Maskenschicht (208) an der Pufferisolationsschicht (206), wobei die Maskenschicht (208) eine hohe Ätzselektivität hinsichtlich des Siliziumsubstrats (200) aufweist; Bilden eines Maskenschichtmusters (208a) und eines Pufferisolationsschichtmusters (206a); selektives Ätzen der Maskenschicht (208) und der Pufferisolationsschicht (206), um einen Abschnitt der aktiven Region (AR) freizulegen; Ätzen des freigelegten Abschnitts des Siliziumsubstrats (200) in der aktiven Region unter Verwendung des Maskenschichtmusters (208a) und des Pufferisolationsschichtmusters (206a) als eine Maske, um einen Vertiefungskanalgraben (210) zu bilden; Nassätzen des Pufferisolationsschichtmusters (206a), um einen vertieften Abschnitt unterhalb des Maskenschichtmusters (208a) zu bilden; Entfernen des Maskenschichtmusters (208a) und gleichzeitiges Abrunden einer oberen Ecke (230) des Vertiefungskanalgrabens (210); Bilden einer Gate-Isolationsschicht (215) und eines Vertiefungsgatestapels (222) in dem Vertiefungskanalgraben (210); Bilden einer Source und einer Drain (224) in dem Siliziumsubstrat (200) benachbart zu beiden Seitenwänden des Vertiefungsgatestapels (222).
  20. Verfahren nach Anspruch 19, bei dem eine Fluorwasserstoffsäurelösung als ein Ätzmittel beim Nassätzen des Pufferisolationsschichtmusters (206a) verwendet wird.
  21. Verfahren nach Anspruch 19, bei dem die Maskenschicht (208) eine Siliziumnitridschicht ist.
  22. Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors, mit folgenden Schritten: Bilden eines Grabens (202) in einem Siliziumsubstrat (200); Bilden einer Zwischenlageschicht (203) entlang einer inneren Wand des Grabens (202); Definieren einer aktiven Region (AR) in dem Siliziumsubstrat (200) durch Füllen des Grabens (202) mit einer Trennisolationsschicht (204); Bilden einer Pufferisolationsschicht (206) an dem Siliziumsubstrat (200) und der Trennisolationsschicht (204); Bilden einer Maskenschicht (208) an der Pufferisolationsschicht (206), wobei die Maskenschicht (208) eine hohe Ätzselektivität hinsichtlich des Siliziumsubstrats (200) aufweist; Bilden eines Maskenschichtmusters (208a) und eines Pufferisolationsschichtmusters (206a); selektives Ätzen der Maskenschicht (208) und der Pufferisolationsschicht (206), um einen Abschnitt der aktiven Region (AR) und einen Abschnitt der Trennisolationsschicht (204) freizulegen; Ätzen des freigelegten Abschnitts des Siliziumsubstrats (200) in der aktiven Region (AR) und des freigelegten Abschnitts der Trennisolationsschicht (204), ohne das gesamte Maskenschichtmuster (208a) zu entfernen, um einen Vertiefungskanalgraben (210) zu bilden; Abschirmen der Zwischenlageschicht (203) durch Bilden einer Opferisolationsschicht (232) an dem Siliziumsubstrat (200), der Trennisolationsschicht (204), dem Maskenschichtmuster (208a) und dem Pufferisolationsschichtmuster (206a); Entfernen des verbleibenden Abschnitts des Maskenschichtmusters (208a) und gleichzeitiges Entfernen von Siliziumzäunen (214), die an Seitenwänden des Grabens (202) gebildet sind; Bilden einer Gate-Isolationsschicht (215) und eines Vertiefungsgatestapels (222) in dem Vertiefungskanalgraben (210); und Bilden einer Source und einer Drain (224) in dem Siliziumsubstrat (200) benachbart zu beiden Seitenwänden des Vertiefungsgatestapels (222).
  23. Verfahren nach Anspruch 22, bei dem die Zwischenlageschicht (203) eine Siliziumnitridschicht ist.
  24. Verfahren nach Anspruch 22, bei dem eine Phosphorsäurelösung als ein Ätzmittel verwendet wird, um das Maskenschichtmuster (208a) und die Siliziumzäune (214) zu entfernen.
  25. Verfahren nach Anspruch 22, bei dem die Maskenschicht (208) eine Siliziumnitridschicht ist.
DE102004060831A 2003-12-19 2004-12-17 Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors unter Verwendung einer Maskenschicht mit einer hohen Ätzselektivität hinsichtlich eines Siliziumsubstrats Expired - Fee Related DE102004060831B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2003-0093682A KR100518606B1 (ko) 2003-12-19 2003-12-19 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
KR2003-93682 2003-12-19

Publications (2)

Publication Number Publication Date
DE102004060831A1 DE102004060831A1 (de) 2005-07-21
DE102004060831B4 true DE102004060831B4 (de) 2010-07-08

Family

ID=34675847

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004060831A Expired - Fee Related DE102004060831B4 (de) 2003-12-19 2004-12-17 Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors unter Verwendung einer Maskenschicht mit einer hohen Ätzselektivität hinsichtlich eines Siliziumsubstrats

Country Status (4)

Country Link
US (1) US7326621B2 (de)
JP (1) JP5134760B2 (de)
KR (1) KR100518606B1 (de)
DE (1) DE102004060831B4 (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040011016A (ko) * 2002-07-26 2004-02-05 동부전자 주식회사 알에프 반도체소자 제조방법
KR100615570B1 (ko) * 2004-07-05 2006-08-25 삼성전자주식회사 둥근 활성코너를 갖는 리세스 채널 모스 트랜지스터의제조방법
KR100574497B1 (ko) 2004-12-24 2006-04-27 주식회사 하이닉스반도체 비대칭 리세스된 게이트를 갖는 ｍｏｓｆｅｔ 및 그 제조방법
KR100562657B1 (ko) * 2004-12-29 2006-03-20 주식회사 하이닉스반도체 리세스게이트 및 그를 구비한 반도체장치의 제조 방법
KR100605500B1 (ko) * 2005-03-03 2006-07-28 삼성전자주식회사 라인형 활성영역을 갖는 반도체소자들 및 그 제조방법들
KR100691011B1 (ko) * 2005-06-30 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100600044B1 (ko) * 2005-06-30 2006-07-13 주식회사 하이닉스반도체 리세스게이트를 구비한 반도체소자의 제조 방법
US8338887B2 (en) * 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
EP2495212A3 (de) 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. MEMS-Vorrichtungen mit Stützstrukturen und Herstellungsverfahren dafür
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
KR100642650B1 (ko) * 2005-09-22 2006-11-10 삼성전자주식회사 측방확장 활성영역을 갖는 반도체소자 및 그 제조방법
KR100792355B1 (ko) 2005-09-28 2008-01-09 주식회사 하이닉스반도체 탑라운드 리세스 패턴을 갖는 반도체 소자의 제조방법
KR100668862B1 (ko) * 2005-10-25 2007-01-16 주식회사 하이닉스반도체 리세스 채널 트랜지스터 및 그 형성방법
KR100700332B1 (ko) * 2005-11-01 2007-03-29 주식회사 하이닉스반도체 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100673132B1 (ko) * 2006-01-23 2007-01-22 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US7700441B2 (en) * 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
KR100780618B1 (ko) * 2006-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
KR100724578B1 (ko) * 2006-08-04 2007-06-04 삼성전자주식회사 매립 게이트를 갖는 반도체소자의 제조방법
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
KR100790571B1 (ko) * 2006-09-29 2008-01-02 주식회사 하이닉스반도체 트랜지스터 및 그 제조방법
JP2008103420A (ja) * 2006-10-17 2008-05-01 Elpida Memory Inc 半導体装置の製造方法
KR100752674B1 (ko) 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR100954116B1 (ko) 2006-11-06 2010-04-23 주식회사 하이닉스반도체 반도체 소자의 리세스패턴 형성방법
KR100825796B1 (ko) * 2006-12-14 2008-04-28 삼성전자주식회사 매몰 게이트를 구비한 반도체 소자의 제조 방법
KR100780658B1 (ko) * 2006-12-27 2007-11-30 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100827538B1 (ko) * 2006-12-28 2008-05-06 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100842762B1 (ko) * 2007-01-04 2008-07-01 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법
US7745876B2 (en) 2007-02-21 2010-06-29 Samsung Electronics Co., Ltd. Semiconductor integrated circuit devices including gate patterns having step difference therebetween and a connection line disposed between the gate patterns and methods of fabricating the same
KR100819559B1 (ko) * 2007-02-27 2008-04-08 삼성전자주식회사 전기 노드들 사이에 위치하고 그리고 반도체 기판 상에서그 노드들을 물리적으로 이격시키는데 적합한 게이트패턴을 가지는 반도체 집적 회로 장치들 및 그의형성방법들
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP2008305961A (ja) * 2007-06-07 2008-12-18 Elpida Memory Inc 半導体装置及びその製造方法
JP2009004480A (ja) * 2007-06-20 2009-01-08 Elpida Memory Inc 半導体装置の製造方法
JP2009059770A (ja) * 2007-08-30 2009-03-19 Elpida Memory Inc 半導体装置及びその製造方法
DE102007045734B3 (de) * 2007-09-25 2008-11-13 Qimonda Ag Verfahren zur Herstellung eines Integrierten Schaltkreises und damit hergestellter Integrierter Schaltkreis
KR101078727B1 (ko) 2009-03-31 2011-11-02 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
KR101052877B1 (ko) * 2009-03-31 2011-07-29 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR101177996B1 (ko) * 2010-10-15 2012-08-28 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
JP2015073035A (ja) * 2013-10-03 2015-04-16 東京エレクトロン株式会社 エッチング方法
US9443731B1 (en) * 2015-02-20 2016-09-13 Tokyo Electron Limited Material processing to achieve sub-10nm patterning
HK1244177A2 (zh) * 2018-03-27 2018-07-27 Yeuk Yin Mong 用於溝道型dmos的集成堆叠在溝道中的防靜電網絡

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945707A (en) * 1998-04-07 1999-08-31 International Business Machines Corporation DRAM cell with grooved transfer device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58202560A (ja) * 1982-05-21 1983-11-25 Hitachi Ltd 半導体装置およびその製造方法
JPH07131000A (ja) 1993-10-29 1995-05-19 Sony Corp 電界効果型半導体装置の製造方法
KR0137902B1 (en) * 1994-01-28 1998-04-27 Lg Semicon Co Ltd Mos transistor & manufacturing method thereof
KR100275500B1 (ko) * 1998-10-28 2000-12-15 정선종 집적화된 고전압 전력 소자 제조방법
US6284606B1 (en) 2000-01-18 2001-09-04 Chartered Semiconductor Manufacturing Ltd Process to achieve uniform groove depth in a silicon substrate
JP4860022B2 (ja) * 2000-01-25 2012-01-25 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
US20020196651A1 (en) * 2001-06-22 2002-12-26 Rolf Weis Memory cell layout with double gate vertical array transistor
JP2003174158A (ja) * 2001-12-07 2003-06-20 Sony Corp 半導体装置の製造方法
KR100539244B1 (ko) * 2003-10-10 2005-12-27 삼성전자주식회사 리세스 채널 트렌치 패턴의 형성 방법, 리세스 채널트랜지스터의 제조 방법 및 리세스 채널 트랜지스터
KR100505712B1 (ko) * 2003-10-22 2005-08-02 삼성전자주식회사 리세스 채널 어레이 트랜지스터의 제조 방법
KR100505713B1 (ko) * 2003-10-22 2005-08-03 삼성전자주식회사 쉘로우 트렌치 소자 분리막 및 쉘로우 트렌치 소자분리막의 형성 방법
KR20050052643A (ko) * 2003-11-28 2005-06-03 삼성전자주식회사 리세스 채널을 갖는 트랜지스터 형성방법
KR100615593B1 (ko) * 2004-05-06 2006-08-25 주식회사 하이닉스반도체 리세스채널을 구비한 반도체소자의 제조 방법
KR100539265B1 (ko) * 2004-05-28 2005-12-27 삼성전자주식회사 리세스 채널 ｍｏｓｆｅｔ 제조방법
US20060113590A1 (en) * 2004-11-26 2006-06-01 Samsung Electronics Co., Ltd. Method of forming a recess structure, recessed channel type transistor and method of manufacturing the recessed channel type transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945707A (en) * 1998-04-07 1999-08-31 International Business Machines Corporation DRAM cell with grooved transfer device

Also Published As

Publication number Publication date
KR100518606B1 (ko) 2005-10-04
JP5134760B2 (ja) 2013-01-30
DE102004060831A1 (de) 2005-07-21
US7326621B2 (en) 2008-02-05
US20050136616A1 (en) 2005-06-23
JP2005183976A (ja) 2005-07-07
KR20050062019A (ko) 2005-06-23

Similar Documents

Publication Publication Date Title
DE102004060831B4 (de) Verfahren zum Herstellen eines Vertiefungskanal-Arraytransistors unter Verwendung einer Maskenschicht mit einer hohen Ätzselektivität hinsichtlich eines Siliziumsubstrats
DE102007018760B4 (de) Verfahren zur Herstellung einer Transistorvorrichtung und Transistorvorrichtung mit vertieftem Gate
DE102005029313B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102006045581B4 (de) Halbleiterbauelement mit einem Trench-Gate und Verfahren zu seiner Fertigung
DE102005002739B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors, Tunnel-Feldeffekttransistor und integrierte Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE10339989A1 (de) Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
DE112007002971T5 (de) Aufbau und Verfahren zum Ausbilden eines planaren Schottky-Kontakts
DE102005026565A1 (de) Mulden-Gate und Verfahren zur Herstellung eines Halbleiterbauelements mit demselben
DE102011056669A1 (de) Verfahren zum Definieren einer Trennstruktur in einem Halbleiterbauelement
DE4341171C2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE102019116370A1 (de) Negativ geneigte isolationsstrukturen
DE10220395A1 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE4342817B4 (de) Verfahren zur Bildung eines Kontaktloches für eine Metall-Leitung in einem Halbleiter-Bauelement
DE102009004550B4 (de) Verfahren zur Bildung von Zwischenverbindungen
DE102006048960B4 (de) Verfahren zur Herstellung von Isolationsstrukturen mit integrierten tiefen und flachen Gräben
DE10348007B4 (de) Verfahren zum Strukturieren und Feldeffekttransistoren
EP1540712B1 (de) Herstellungsverfahren für eine halbleiterstruktur
DE102005030449A1 (de) Verfahren zur Bildung einer Floating-Gate-Elektrode in einem Flash-Speicherbauelement
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität
DE102010042383A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE10359346B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE10142340B4 (de) Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung
DE102019119716A1 (de) Hybrid-source-drain-regionen, die basierend auf derselben finne gebildet sind und verfahren zur bildung dieser

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110701