DE102007045734B3 - Verfahren zur Herstellung eines Integrierten Schaltkreises und damit hergestellter Integrierter Schaltkreis - Google Patents

Verfahren zur Herstellung eines Integrierten Schaltkreises und damit hergestellter Integrierter Schaltkreis Download PDF

Info

Publication number
DE102007045734B3
DE102007045734B3 DE102007045734A DE102007045734A DE102007045734B3 DE 102007045734 B3 DE102007045734 B3 DE 102007045734B3 DE 102007045734 A DE102007045734 A DE 102007045734A DE 102007045734 A DE102007045734 A DE 102007045734A DE 102007045734 B3 DE102007045734 B3 DE 102007045734B3
Authority
DE
Germany
Prior art keywords
insulating material
semiconducting
semiconducting material
insulating
partial removal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007045734A
Other languages
English (en)
Inventor
Inho Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102007045734A priority Critical patent/DE102007045734B3/de
Priority to US12/179,227 priority patent/US20090078980A1/en
Application granted granted Critical
Publication of DE102007045734B3 publication Critical patent/DE102007045734B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Abstract

Verfahren zur Herstellung eines integrierten Schaltkreises, welches die Strukturierung eines isolierenden Materials (100) und eines halbleitenden Materials (110) beinhaltet, wobei das isolierende Material (100) und das halbleitende Material (110) benachbart sind, mit den Schritten:
· Teilweise Abtragen des halbleitenden Materials (110);
· Oberflächenbehandeln des teilweise abgetragenen halbleitenden Materials (110);
· teilweise Abtragen des isolierenden Materials (100),
bei dem das teilweise Abtragen des halbleitenden Materials (110), das Oberflächenbehandeln des halbleitenden Materials (110) und das teilweise Abtragen des isolierenden Materials (100) in höchstens einer Prozesskammer vorgenommen wird und bei dem die Prozesskammer Mittel zum Erzeugen eines Plasmas enthält.

Description

  • Die folgenden Ausführungen betreffen das technische Gebiet von Halbleiter-Bauelementen, wobei insbesondere Bezug genommen wird auf ein Verfahren zur Strukturierung eines isolierenden Materials und eines halbleitenden Materials in Halbleiter-Bauelementen. Im vorliegenden Zusammenhang bedeutet der Begriff Halbleiter-Bauelemente allgemein integrierte Schaltkreise bzw. Chips sowie Einzelhalbleiter, wie z. B. analoge oder digitale Schaltkreise oder Einzelhalbleiter, sowie Halbleiter-Speicherbauelemente, wie z. B. Funktionsspeicher-Bauelemente (PLAs, PALs etc.) und Tabellenspeicher-Bauelemente (ROMs oder RAMs, insbesondere SRAMs und DRAMs).
  • Neben anderen Anwendungen, wie beispielsweise bei mikromechanischen Bauelementen oder bei der Strukturierung einer Oxidmaskenschicht, kann das Strukturierungsverfahren zur Herstellung eines mit einer Ausnehmung versehenen Transistors (Vertiefungskanaltransistor, recessed gate transistor) verwendet werden. Bei dem Transistortyp des Vertiefungskanaltransistors wird zur Vergrößerung der effektiven Kanallänge die Gate-Elektrode in einer Ausnehmung gebildet, es entsteht ein dreidimensionales Halbleiter-Bauelement mit einem dreidimensionalen Kanalgebiet.
  • Die Ausnehmung eines Vertiefungskanaltransistors wird in Teilen des Siliziumsubstrats vorgenommen. Diese Teile sind typischerweise selektiv zum Material der umgebenden Isolation zu entfernen. Zur Optimierung des Halbleiter-Bauelements wird nach der Bildung der Ausnehmung das benachbarte Isolationsmaterial teilweise entfernt. Dabei sollte der Prozess für das verbleibende Isolationsmaterial gewährleisten, dass es eine geringe Oberflächenrauigkeit ausweist und dass es gleichmäßig strukturiert ist, insbesondere wenn das Isolationsmaterial aus einem System von mehreren Materialien besteht.
  • Zur teilweisen Entfernung des benachbarten Isolationsmaterials können unterschiedliche Verfahren verwendet werden. Zum einen kann ein sogenanntes Nass-Ätzverfahren zur Anwendung kommen. Dabei wird mit einem flüssigen Ätzmittel das Isolationsmaterial entfernt. Beim Entfernen mit einem Verfahren „Dry Thermal Surface Reaction" wird mittels einer Oberflächenreaktion das Isolationsmaterial abgetragen.
  • In der US 2007/0004128 A1 wird der Herstellung von Vertiefungskanaltransistoren (recessed gate transistors) behandelt. Zur Ausbildung der Vertiefung (recess) wird ein Plasma-Prozess verwendet. Eine thermisch gebildete Oxidschicht dient als Barriere zur Ionenimplantation. Diese Oxidschicht wird mit einem Naß-Ätzverfahren entfernt.
  • US 2007/0020902 A1 zeigt die Herstellung eines FinFETs (fin field effect transistor). Ein Isolationsfilm wird dabei mittels eines CHF3-Plasmas geätzt. Danach wird eine Gate-Isolation mittels eines N2/O2-Plasmas erzeugt.
  • In der US 7,041,573 B2 wird die Herstellung einer Graben-Isolation behandelt. Mittels eines Naß-Ätzverfahrens wird das mit Graben-Isolationen versehende Substrat zurückgeätzt. Durch trockene Oxidation wird ein sogenanntes „screen"-Oxid gebildet. Nach eines Ionenimplantation wird die „screen"-Oxidschicht entfernt.
  • US 2006/0258116 A1 behandelt ebenfalls die Herstellung einer Graben-Isolation. Nach der Bildung der Isolations-Gräben im Substrat wird ein Teil der Oxidschicht abgetragen.
  • In der US 6,391,793 82 wird das Ätzen von Silizium mit hoher Selektivität gegenüber Oxiden dargestellt, z. B. zur Herstellung von Isolations-Gräben. Silizium wird dabei mittels eines Naß-Ätzverfahrens selektiv zum Oxid zurückgeätzt.
  • Es ist Aufgabe der Erfindung ein Verfahren zur Strukturierung eines isolierenden Materials (100) und eines halbleitenden Materials (110) bereitzustellen, wobei das isolierende Material (100) und das halbleitende Material (110) benachbart sind. Das Strukturierungsverfahren kann beispielsweise zur Herstellung eines mit einer Ausnehmung versehenen Transistors (Vertiefungskanaltransistor, recessed gate transistor) verwendet werden.
  • Die Aufgabe wird mit dem Verfahren gemäß Anspruch 1 gelöst. Vorrichtungen, die die Aufgabe lösen, werden in weiteren Ansprüchen beschrieben.
  • Weitere Ausgestaltungen sind Gegenstand von Unteransprüchen.
  • Das Verfahren aus Anspruch 1 zur Herstellung eines Integrierten Schaltkreises, welches die Strukturierung eines isolierenden Materials (100) und eines halbleitenden Materials (110) beinhaltet, wobei das isolierende Material (100) und das halbleitende Material (110) benachbart sind, umfasst die folgenden Schritte:
    • • Teilweise Abtragen des halbleitenden Materials (110);
    • • Oberflächenbehandeln des teilweise abgetragenen halbleitenden Materials (110);
    • • Teilweise Abtragen des isolierenden Materials (100),
    wobei das teilweise Abtragen des halbleitenden Materials (110), das Oberflächenbehandeln des halbleitenden Materials (110) und das teilweise Abtragen des isolierenden Materials (100) in höchstens einer Prozesskammer vorgenommen wird und wobei die Prozesskammer ein Mittel zum Erzeugen eines Plasmas enthält.
  • Das isolierende Material (100) und das halbleitende Material (110) sind benachbart ausgebildet. Darunter ist zu verstehen, dass sie direkt aneinander grenzen und im Kontakt zueinander stehen können, oder dass sie durch ein Material voneinander getrennt sein können. Auch ist darunter zu verstehen, dass das isolierende Material (100) und das halbleitende Material (110) durch einen Spalt getrennt sein können.
  • Das Abtragen des halbleitenden Materials (110) kann beispielsweise anisotrop geschehen. Das Oberflächenbehandeln des halbleitenden Materials (110) kann aus dem Abscheiden oder Ausbilden einer Schutzschicht (130) auf dem halbleitenden Material (110) bestehen. Das Abtragen des isolierenden Materials (100) kann beispielsweise isotrop geschehen.
  • Die Leistungseinkopplung in das Plasma kann induktiv vorgenommen werden. Der Druck in der Prozesskammer kann niedriger als 1,3 Pa (10 mTorr) sein.
  • Unter Prozesskammer wird hier eine einzelne Kammer zur Bearbeitung von Wafern (Silizium oder SOI) verstanden. Ebenso können mehrere einzelne Kammern gemeint sein, die über eine Schleuseneinrichtung miteinander verbunden sind, und zwischen denen die Wafer ohne eine Belüftung der Kammern oder Schleuseneinrichtung transferiert werden können.
  • Für das teilweise Abtragen des halbleitenden Materials (110) mittels eines Plasmas kann ein oder mehrere Prozessgase aus der Gruppe HBr, HeO2 und SF6 ausgewählt werden. Für das Oberflächenbehandeln des halbleitenden Materials (110) kann ein stickstoffhaltiges Prozessgas, z. B. N2, ausgewählt werden. Für das teilweise Abtragen des isolierenden Materials (100) kann ein oder mehrere Prozessgase aus der Gruppe CHF3 und HeO2 ausgewählt werden.
  • Das halbleitende Material (110) kann aus polykristallinem Silizium oder kristallinem Silizium bestehen. Das isolierende Material (100) kann aus der Gruppe HDP-Siliziumoxid, SOD-Dielektrikum oder SOD-Siliziumoxid ausgewählt werden.
  • Dabei meint HDP-Siliziumoxid, dass das Siliziumoxid mittels eines Plasma-Prozesses abgeschieden wird mit hoher Plasmadichte (high density plasma). SOD-Dielektrikum meint, dass das Dielektrium mit einem Aufschleudervorgang (spin-on dielectric) aufgebracht wird. Ebenso ist der Begriff SOD-Siliziumoxid zu verstehen: Siliziumoxid wird mit einem Aufschleudervorgang aufgebracht.
  • Das isolierende Material (100) kann ebenfalls aus zwei isolierenden Materialien (100a, 100b) bestehen. Die isolierenden Materialien (100a, 100b) können unterschiedlich sein und aus der Gruppe HDP-Siliziumoxid, SOD-Dielektrikum oder SOD-Siliziumoxid ausgewählt werden.
  • Weiter wird ein Integrierter Schaltkreis beansprucht, der ein isolierendes Material (100) und ein halbleitendes Material (110) beinhaltet, wobei das isolierende Material (100) und das halbleitende Material (110) benachbart sind, welche strukturiert wurde mit den Schritten:
    • • Teilweise Abtragen des halbleitenden Materials (110);
    • • Oberflächenbehandeln des teilweise abgetragenen halbleitenden Materials (110);
    • • Teilweise Abtragen des isolierenden Materials (100),
    wobei das teilweise Abtragen des halbleitenden Materials (110), das Oberflächenbehandeln des halbleitenden Materials (110) und das teilweise Abtragen des isolierenden Materials (100) in höchstens einer Prozesskammer vorgenommen wird und wobei die Prozesskammer ein Mittel zum Erzeugen eines Plasmas enthält.
  • Im Folgenden wird die Erfindung anhand bevorzugter Ausführungsbeispiele in Verbindung mit den beigefügten Zeichnungen näher erläutert. Zu den Figuren:
  • 1a zeigt eine schematische Darstellung eines isolierenden Materials (100) und eines halbleitenden Materials (110), wobei das isolierende Material (100) und das halbleitende Material (110) benachbart sind;
  • 1b zeigt eine schematische Darstellung einer Anordnung aus einem isolierenden Material (100) und einem halbleitenden Materials (110) nach dem teilweisen Abtragen des halbleitenden Materials (110);
  • 1c zeigt eine schematische Darstellung einer Anordnung aus einem isolierenden Material (100) und einem halbleitenden Materials (110) nach dem Oberflächenbehandeln des teilweise abgetragenen halbleitenden Materials (110);
  • 1d zeigt eine schematische Darstellung einer Anordnung aus einem isolierenden Material (100) und einem halbleitenden Materials (110) nach dem teilweise Abtragen des isolierenden Materials (100);
  • 2a zeigt eine schematische Darstellung zweier isolierender Materialien (100a, 100b) und eines halbleitenden Materials (110), wobei die isolierenden Materialien (100a, 100b) und das halbleitende Material (110) benachbart sind;
  • 2b zeigt eine schematische Darstellung einer Anordnung aus zwei isolierenden Materialien (100a, 100b) und einem halbleitenden Materials (110) nach dem teilweisen Abtragen des halbleitenden Materials (110);
  • 2c zeigt eine schematische Darstellung einer Anordnung aus zwei isolierenden Materialien (100a, 100b) und einem halbleitenden Materials (110) nach dem Oberflächenbehandeln des teilweise abgetragenen halbleitenden Materials (110);
  • 2d zeigt eine schematische Darstellung einer Anordnung aus zwei isolierenden Materialien (100a, 100b) und einem halbleitenden Materials (110) nach dem teilweisen Abtragen der isolierenden Materialien (100a, 100b);
  • 3 zeigt eine schematische Darstellung eines isolierenden Materials (100) und eines halbleitenden Materials (110), wobei das isolierende Material (100) und das halbleitende Material (110) benachbart sind und durch ein Material (140) voneinander getrennt sind;
  • 4 zeigt eine schematische Darstellung eines isolierenden Materials (100) und eines halbleitenden Materials (110), wobei das isolierende Material (100) und das halbleitende Material (110) benachbart sind und durch einen Spalt (150) voneinander getrennt sind; und
  • 5 zeigt schematisch ein Verfahren (500) zur Herstellung eines Integrierten Schaltkreises, welches die Strukturierung eines isolierenden Materials (100) und eines halbleitenden Materials (110) beinhaltet, wobei das isolierende Material (100) und das halbleitende Material (110) benachbart sind.
  • Detaillierte Beschreibung
  • Die Erfindung wird nun nachstehend mit Bezug auf die zugehörigen Zeichnungen genauer beschrieben. Die Zeichnungen zeigen bevorzugte Ausführungsformen der Erfindung. Die Erfindung kann in unterschiedlichen Ausführungen realisiert werden und es ist nicht beabsichtigt, die Erfindung auf die hier dargestellten Ausführungsformen zu beschränken. Vielmehr dienen diese Ausführungsformen dazu, die Offenbarung sorgfältig und vollständig zu gestalten und den Rahmen der Erfindung Fachleuten voll zugänglich zu machen. Die Zeichnungen sind nicht maßstäblich sondern sollen skizzenhaft das Wesentliche zum Verständnis der Erfindung darstellen. Schichtdicken und Schichtweiten sind nicht maßstäblich.
  • 1a bis 1d zeigen beispielhaft das erfinderische Verfahren zur Herstellung eines Integrierten Schaltkreises.
  • In 1a ist die Anordnung eines isolierenden Materials (100) und eines halbleitenden Materials (110) dargestellt, wobei die beiden Materialien benachbart angeordnet sind. Darunter ist zu verstehen, dass sie direkt aneinander grenzen und im Kontakt zueinander stehen können, oder dass sie durch ein Material voneinander getrennt sein können. Auch ist darunter zu verstehen, dass das isolierende Material (100) und das halbleitende Material (110) durch einen Spalt getrennt sein können.
  • 1b zeigt die Anordnung aus isolierendem Material (100) und halbleitendem Material (110) nach der Ausführung eines ersten Verfahrensschritts. Das halbleitende Material (110) wurde teilweise abgetragen. Dies kann mit einem anisotropen Abtragungsverfahren geschehen. Die Abtragung des halbleitenden Materials (110) soll selektiv zum isolierenden Material (100) vorgenommen werden, das heißt, dass die Abtragsrate des Abtragungsverfahrens bezüglich des halbleitenden Materials (110) größer ist als bezüglich des isolierenden Materials (100).
  • Das teilweise Abtragen des halbleitenden Materials (110) wird in einer Prozesskammer durchgeführt, die ein Mittel zum Erzeugen eines Plasma enthält. Die Leistungseinkopplung in das Plasma kann induktiv vorgenommen werden. Der Druck in der Prozesskammer kann niedriger als 1,3 Pa (10 mTorr) sein.
  • Für das teilweise Abtragen des halbleitenden Materials (110) in einer Prozesskammer, welche ein Mittel zur Erzeugung eines Plasmas enthält, können beispielsweise als ein oder mehrere Prozessgase Gase aus der Gruppe von HBr, HeO2 und SF6 ausgewählt werden.
  • Das halbleitende Material (110) kann aus polykristallinem oder kristallinem Silizium bestehen.
  • 1c zeigt die Anordnung aus isolierendem Material (100) und halbleitendem Material (110) nach der Ausführung eines weiteren Verfahrensschritts. Nach der Oberflächenbehandlung des teilweise abgetragenen halbleitenden Materials (110) ist das halbleitende Material (110) mit einer Schutzschicht (130) bedeckt. In diesem Verfahrensschritt wurde ein Material als Schutzschicht (130) abgeschieden. Ebenso kann durch die Oberflächenbehandlung eine Schutzschicht (130) durch Oberflächenreaktionen ausgebildet worden sein. Beispielsweise kann ein Prozessgas mit der Oberfläche des halbleitenden Materials (110) reagieren und eine Schutzschicht (130) bilden.
  • Das Oberflächenbehandeln des teilweise abgetragenen halbleitenden Materials (110) wird in einer Prozesskammer durchgeführt, die ein Mittel zum Erzeugen eines Plasma enthält. Die Leistungseinkopplung in das Plasma kann induktiv vorgenommen werden. Der Druck in der Prozesskammer kann niedriger als 1,3 Pa (10 mTorr) sein.
  • Für das Oberflächenbehandeln des teilweise abgetragenen halbleitenden Materials (110) in einer Prozesskammer, welche ein Mittel zur Erzeugung eines Plasmas enthält, kann beispielsweise ein stickstoffhaltiges Prozessgas, z. B. N2, ausgewählt werden.
  • 1d zeigt die Anordnung aus isolierendem Material (100) und halbleitendem Material (110) nach der Ausführung eines weiteren Verfahrensschritts. Dies kann mit einem isotropen Abtragungsverfahren geschehen. Beim teilweise Abtragen des isolierenden Materials (100) kann die Schutzschicht (130) auf dem teilweise abgetragenen halbleitenden Material (110) ebenso teilweise oder vollständig entfernt werden. Die Abtragung des isolierenden Materials (100) soll selektiv zum halbleitenden Material (110) vorgenommen werden, das heißt, dass die Abtragsrate des Abtragungsverfahrens bezüglich des isolierenden Materials (100) sehr viel größer ist als bezüglich des halbleitenden Materials (110). Durch eine Schutzschicht (130) kann diese Selektivität erhöht werden.
  • Das teilweise Abtragen des isolierenden Materials (100) wird in einer Prozesskammer durchgeführt, die ein Mittel zum Erzeugen eines Plasma enthält. Die Leistungseinkopplung in das Plasma kann induktiv vorgenommen werden. Der Druck in der Prozesskammer kann niedriger als 10 mTorr (1,3 Pa) sein.
  • Für das teilweise Abtragen des isolierenden Materials (100) in einer Prozesskammer, welche ein Mittel zur Erzeugung eines Plasmas enthält, können beispielsweise als ein oder mehrere Prozessgase Gase aus der Gruppe von CHF3 und HeO2 ausgewählt werden.
  • Das isolierende Material (100) kann beispielsweise aus der Gruppe HDP-Siliziumoxid, SOD-Dielektrikum oder SOD-Siliziumoxid ausgewählt sein.
  • Dabei meint HDP-Siliziumoxid, dass das Siliziumoxid mittels eines Plasma-Prozesses abgeschieden wird mit hoher Plasmadichte (high density plasma). SOD-Dielektrikum meint, dass das Dielektrium mit einem Aufschleudervorgang (spin-on dielectric) aufgebracht wird. Ebenso ist der Begriff SOD-Siliziumoxid zu verstehen: Siliziumoxid wird mit einem Aufschleudervorgang aufgebracht.
  • 1d enthält die Form des isolierenden Materials (100) vor der teilweisen Abtragung (120). In dieser beispielhaften Ausführung ist der isotrope Charakter des Abtragungsprozesses des isolierenden Materials (100) zu erkennen.
  • Unter Prozesskammer wird hier eine einzelne Kammer zur Bearbeitung von Wafern (Silizium oder SOI) verstanden.
  • Das beispielhaft in den 1a bis 1d beschriebene Verfahren wird in höchsten einer Prozesskammer vorgenommen. Dadurch wäre der Zeitverlust eines Umschleusens der Wafer durch Wegezeiten, Abpumpen, Belüften usw. verringert.
  • 2a bis 2d zeigen beispielhaft das erfinderische Verfahren zur Herstellung eines Integrierten Schaltkreises. Im Vergleich zu den 1a bis 1d ist das isolierende Material (100) aus zwei isolierenden Materialien (100a, 100b) bestehend. Die isolierenden Materialien (100a, 100b) können aus der Gruppe HDP-Siliziumoxid, SOD-Dielektrikum oder SOD-Siliziumoxid ausgewählt sein. Die isolierenden Materialien (100a, 100b) können unterschiedlich sein. Wie in 2d dargestellt, können die Abtragsraten der isolierenden Materialien (100a, 100b) nahezu gleich sein. Ebenso wäre ein Verhältnis der Abtragsraten von isolierendem Material (100b) zu isolierendem Material (100a) zwischen ungefähr 2:1 und ungefähr 1:2 möglich.
  • 3 zeigt das isolierende Material (100) und das halbleitende Material (110), wobei die beiden Materialien benachbart sind. Zwischen dem isolierenden Material (100) und dem halbleitenden Material (110) befindet sich ein weiteres Material (140). Dieses beabstandet die zu strukturierenden Materialien (100) und (110). Material (140) kann in einer Dicke kleiner als 10 nm ausgebildet sein. Material (140) kann ebenfalls ein isolierendes Material sein.
  • 4 zeigt das isolierende Material (100) und das halbleitende Material (110), wobei die beiden Materialien benachbart sind. Zwischen dem isolierenden Material (100) und dem halbleitenden Material (110) befindet sich ein Spalt (150). Der Spalt (150) beabstandet die zu strukturierenden Materialien (100) und (110). Der Spalt (150) kann eine Dicke kleiner als 10 nm aufweisen.
  • 5 stellt schematisch ein Verfahren (500) zur Herstellung eines Integrierten Schaltkreises dar, welches die Strukturierung eines isolierenden Materials (100) und eines halbleitenden Materials (110) beinhaltet, wobei das isolierende Material (100) und das halbleitende Material (110) benachbart sind.
  • Im Verfahrensschritt (501) zur Herstellung eines Integrierten Schaltkreises wird ein halbleitendes Material (110) teilweise abgetragen. Im Verfahrensschritt (502) wird ein teilweise abgetragenes halbleitendes Material (110) oberflächenbehandelt. Im Verfahrensschritt (502) wird ein isolierendes Material (100) teilweise abgetragen.
  • Das erfinderische Verfahren kann zur Herstellung eines mit einer Ausnehmung versehenen Transistors verwendet werden. Dabei ist das halbleitende Material (110) kristallines Silizium, welches von isolierendem Material (100) umgeben ist. Das isolierende Material (100) kann in zwei Materialien (100a, 100b) aufgeteilt sein analog den 2a bis 2d. Dabei kann das isolierende Material (100a) ein SOD-Siliziumoxid sein und das isolierende Material (100b) ein HDP-Siliziumoxid.
  • Das erfinderische Verfahren wird in höchstens einer Prozesskammer mit einem Mittel zur Erzeugung eines Plasmas durchgeführt. Dabei kann diese Prozesskammer besonders geeignet sein zum Ätzen von Silizium. Die Leistungseinkopplung in das Plasma kann induktiv vorgenommen werden.
  • Für das teilweise Abtragen des kristallinen Siliziums wird ein Standardprozess mit den Prozessgasen HBr, HeO2 und SF6 verwendet. Das kristalline Silizium wird dabei selektiv zum Oxid rückgeätzt.
  • In der selben Prozesskammer wird in einem weiteren Verfahrensschritt ein energetisches N2 Plasma zur Oberflächenbehandlung des kristallines Siliziums verwendet. Dabei entsteht eine mit SiNx-Oberflächenschicht auf dem kristallinen Silizium.
  • In der selben Prozesskammer wird in einem weiteren Verfahrensschritt die Oxid-Isolation isotrop zurückgeätzt. Dazu wird als Prozessgase ein Gemisch aus CHF3 und HeO2 verwendet. De Druck in der Prozesskammer ist kleiner als 1,3 Pa (10 mTorr), oder zwischen 0,53 Pa (4 mTorr) und 0,8 Pa (6 mTorr). Aufgrund der SiNx-Oberflächenschicht auf dem kristallinen Silizium ergibt sich eine hohe Selektivität. Die Oxid-Isolation wird lateral aufgeweitet bei fast keinem Abtrag des kristallinen Siliziums.
    • 100
    isolierendes Material
    110
    halbleitendes Material
    110a
    halbleitendes Material
    110b
    halbleitendes Material
    120
    Form des isolierenden Materials (100) vor der teilweisen Abtragung
    130
    Schutzschicht
    140
    Material zwischen isolierendem Material (100) und halbleitenden Material (110)
    150
    Spalt zwischen isolierendem Material (100) und halbleitenden Material (110)
    500
    Verfahren zur Herstellung eines Integrierten Schaltkreises
    501
    Verfahrensschritt zur Herstellung eines Integrierten Schaltkreises
    502
    weiterer Verfahrensschritt zur Herstellung eines Integrierten Schaltkreises
    503
    weiterer Verfahrensschritt zur Herstellung eines Integrierten Schaltkreises

Claims (14)

  1. Verfahren zur Herstellung eines Integrierten Schaltkreises, welches die Strukturierung eines isolierenden Materials (100) und eines halbleitenden Materials (110) beinhaltet, wobei das isolierende Material (100) und das halbleitende Material (110) benachbart sind, mit den Schritten: • Teilweise Abtragen des halbleitenden Materials (110); • Oberflächenbehandeln des teilweise abgetragenen halbleitenden Materials (110); • Teilweise Abtragen des isolierenden Materials (100), bei dem das teilweise Abtragen des halbleitenden Materials (110), das Oberflächenbehandeln des halbleitenden Materials (110) und das teilweise Abtragen des isolierenden Materials (100) in höchstens einer Prozesskammer vorgenommen wird und bei dem die Prozesskammer Mittel zum Erzeugen eines Plasmas enthält.
  2. Verfahren nach Anspruch 1, bei dem das Abtragen des halbleitenden Materials (110) anisotrop geschieht.
  3. Verfahren nach einem der Ansprüche 1 bis 2, bei dem das Oberflächenbehandeln des halbleitenden Materials (110) aus dem Abscheiden einer Schutzschicht (130) auf dem halbleitenden Material (110) besteht.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem das Abtragen des isolierenden Materials (100) isotrop geschieht.
  5. Verfahren nach Anspruch 1, bei dem die Leistungseinkopplung in das Plasma induktiv vorgenommen wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem der Druck in der Prozesskammer niedriger als 1,3 Pa ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem für das teilweise Abtragen des halbleitenden Materials (110) ein oder mehrere Prozessgase aus der Gruppe HBr, HeO2 und SF6 ausgewählt werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem für das Oberflächenbehandeln des halbleitenden Materials (110) ein stickstoffhaltiges Prozessgas, z. B. N2, ausgewählt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem für das teilweise Abtragen des isolierenden Materials (100) ein oder mehrere Prozessgase aus der Gruppe CHF3 und HeO2 ausgewählt werden.
  10. Verfahren nach einem der Ansprüche 1 bis 9, bei dem das halbleitende Material (110) aus polykristallinem Silizium oder kristallinem Silizium besteht.
  11. Verfahren nach einem der Ansprüche 1 bis 10, bei dem das isolierende Material (100) aus der Gruppe HDP-Siliziumoxid, SOD-Dielektrikum oder SOD-Siliziumoxid ausgewählt wird.
  12. Verfahren nach einem der Ansprüche 1 bis 11, bei dem das isolierende Material (100) aus zwei isolierenden Materialien (100a, 100b) besteht.
  13. Verfahren nach Anspruch 12, bei dem die isolierenden Materialien (100a, 100b) unterschiedlich sind.
  14. Ein Integrierter Schaltkreis, der ein isolierendes Material (100) und ein halbleitendes Material (110) beinhaltet, wobei das isolierende Material (100) und das halbleitende Material (110) benachbart sind, welche strukturiert wurden mit den Schritten: • Teilweise Abtragen des halbleitenden Materials (110); • Oberflächenbehandeln des teilweise abgetragenen halbleitenden Materials (110); • Teilweise Abtragen des isolierenden Materials (100), bei dem das teilweise Abtragen des halbleitenden Materials (110), das Oberflächenbehandeln des halbleitenden Materials (110) und das teilweise Abtragen des isolierenden Materials (100) in höchstens einer Prozesskammer vorgenommen wird und bei dem die Prozesskammer Mittel zum Erzeugen eines Plasmas enthält.
DE102007045734A 2007-09-25 2007-09-25 Verfahren zur Herstellung eines Integrierten Schaltkreises und damit hergestellter Integrierter Schaltkreis Expired - Fee Related DE102007045734B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007045734A DE102007045734B3 (de) 2007-09-25 2007-09-25 Verfahren zur Herstellung eines Integrierten Schaltkreises und damit hergestellter Integrierter Schaltkreis
US12/179,227 US20090078980A1 (en) 2007-09-25 2008-07-24 Method for Producing an Integrated Circuit, Integrated Circuit, DRAM Device and Memory Module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007045734A DE102007045734B3 (de) 2007-09-25 2007-09-25 Verfahren zur Herstellung eines Integrierten Schaltkreises und damit hergestellter Integrierter Schaltkreis

Publications (1)

Publication Number Publication Date
DE102007045734B3 true DE102007045734B3 (de) 2008-11-13

Family

ID=39829678

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007045734A Expired - Fee Related DE102007045734B3 (de) 2007-09-25 2007-09-25 Verfahren zur Herstellung eines Integrierten Schaltkreises und damit hergestellter Integrierter Schaltkreis

Country Status (2)

Country Link
US (1) US20090078980A1 (de)
DE (1) DE102007045734B3 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391793B2 (en) * 1999-08-30 2002-05-21 Micron Technology, Inc. Compositions for etching silicon with high selectivity to oxides and methods of using same
US7041573B2 (en) * 2004-05-10 2006-05-09 Hynix Semiconductor Inc. Method for fabricating semiconductor device having trench isolation
US20060258116A1 (en) * 2003-01-23 2006-11-16 Silterra Malaysia Sdn. Bhd. Shallow trench isolation
US20070004128A1 (en) * 2005-06-30 2007-01-04 Tae-Woo Jung Method for fabricating semiconductor device with recess gate
US20070020902A1 (en) * 2005-07-21 2007-01-25 Hynix Semiconductor Inc. Transistor for semiconductor device and method of forming the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60255081A (ja) * 1984-05-30 1985-12-16 Mitsubishi Electric Corp ミシンの速度制御方式
US5201993A (en) * 1989-07-20 1993-04-13 Micron Technology, Inc. Anisotropic etch method
GB2244860A (en) * 1990-06-04 1991-12-11 Philips Electronic Associated Fabricating mim type device array and display devices incorporating such arrays
US5549784A (en) * 1992-09-04 1996-08-27 Intel Corporation Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage
US5252517A (en) * 1992-12-10 1993-10-12 Micron Semiconductor, Inc. Method of conductor isolation from a conductive contact plug
EP0660392A1 (de) * 1993-12-17 1995-06-28 STMicroelectronics, Inc. Verfahren und Struktur der dielektrischen Zwischenschicht zur verbesserten metallischen Stufenbeschichtung
US5670018A (en) * 1995-04-27 1997-09-23 Siemens Aktiengesellschaft Isotropic silicon etch process that is highly selective to tungsten
US5965035A (en) * 1997-10-23 1999-10-12 Applied Materials, Inc. Self aligned contact etch using difluoromethane and trifluoromethane
US7294563B2 (en) * 2000-08-10 2007-11-13 Applied Materials, Inc. Semiconductor on insulator vertical transistor fabrication and doping process
JP2002313776A (ja) * 2001-04-19 2002-10-25 Toshiba Corp ドライエッチング方法及びドライエッチング装置
US20060191637A1 (en) * 2001-06-21 2006-08-31 John Zajac Etching Apparatus and Process with Thickness and Uniformity Control
KR100511045B1 (ko) * 2003-07-14 2005-08-30 삼성전자주식회사 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법
KR100518606B1 (ko) * 2003-12-19 2005-10-04 삼성전자주식회사 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
KR100567074B1 (ko) * 2004-12-29 2006-04-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100691006B1 (ko) * 2005-04-29 2007-03-09 주식회사 하이닉스반도체 메모리 소자의 셀 트랜지스터 구조 및 그 제조방법
US7615931B2 (en) * 2005-05-02 2009-11-10 International Technology Center Pulsed dielectric barrier discharge
KR100608377B1 (ko) * 2005-05-02 2006-08-08 주식회사 하이닉스반도체 메모리 소자의 셀 트랜지스터 제조방법
KR100608386B1 (ko) * 2005-06-30 2006-08-08 주식회사 하이닉스반도체 반도체 소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391793B2 (en) * 1999-08-30 2002-05-21 Micron Technology, Inc. Compositions for etching silicon with high selectivity to oxides and methods of using same
US20060258116A1 (en) * 2003-01-23 2006-11-16 Silterra Malaysia Sdn. Bhd. Shallow trench isolation
US7041573B2 (en) * 2004-05-10 2006-05-09 Hynix Semiconductor Inc. Method for fabricating semiconductor device having trench isolation
US20070004128A1 (en) * 2005-06-30 2007-01-04 Tae-Woo Jung Method for fabricating semiconductor device with recess gate
US20070020902A1 (en) * 2005-07-21 2007-01-25 Hynix Semiconductor Inc. Transistor for semiconductor device and method of forming the same

Also Published As

Publication number Publication date
US20090078980A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
DE102013106621B3 (de) Finnenform für Feldeffekttransistoren und Verfahren zu deren Bildung
DE102009046261B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε, die vor den Drain/Source-Gebieten auf der Grundlage eines Opferkohlenstoffabstandshalters hergestellt werden
DE102009047307B4 (de) Verfahren zur Vergrößerung der Stabilität eines Gatedielektrikums mit großem ε in einem Gatestapel mit großem ε durch eine sauerstoffreiche Titannitriddeckschicht
DE10127622B4 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE112011102606B4 (de) Verfahren zur Herstellung einer Halbleiter-Transistoreinheit
DE102015117320A1 (de) Halbleitervorrichtung und deren herstellungsverfahren
DE102006035666B3 (de) Verfahren zum Ausbilden einer Halbleiterstruktur
DE102014119639B4 (de) Verfahren zum bilden einer vertikalen struktur
DE102017115111B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017117797B4 (de) Halbleitervorrichtung und Methoden der Herstellung
DE102012205298B4 (de) Austauschgateverfahren für Metallgatestapel mit großem ε unter Anwendung einer Mehrschichtkontaktebene und Halbleiterbauelement
DE102009031113A1 (de) Technik zum Freilegen eines Platzhaltermaterials in einem Austausch-Gate-Verfahren durch Modifizieren der Abtragsrate verspannter dielektrischer Deckschichten
DE102016100087A1 (de) Finnenstruktur einer Halbleitervorrichtung, Verfahren zum Herstellen von dieser und Verfahren zum Herstellen eines aktiven Gebiets der Halbleitervorrichtung
DE102010064281B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
DE102010064282B4 (de) Transistor mit eingebetteten sigma-förmigen sequenziell hergestellten Halbleiterlegierungen
DE102010063907B4 (de) Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
DE102009021484B4 (de) Höhere Gleichmäßigkeit einer Kanalhalbleiterlegierung durch Herstellen von STI-Strukturen nach dem Aufwachsprozess
DE102007030021B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur
DE102009035418B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102010064284B4 (de) Verfahren zur Herstellung eines Transistors mit einer eingebetteten Sigma-förmigen Halbleiterlegierung mit erhöhter Gleichmäßigkeit
DE102011076695B4 (de) Transistoren mit eingebettetem verformungsinduzierenden Material, das in durch einen Oxidationsätzprozess erzeugten Aussparungen ausgebildet ist
DE102011080440B4 (de) Verfahren zur Herstellung von Metallgateelektrodenstrukturen mit großem ε mittels einer frühen Deckschichtanpassung
DE102010063774B4 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102006046380B4 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit einem elastisch verspannten Kanalgebiet und Feldeffekttransistor

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee