DE102017117797B4 - Halbleitervorrichtung und Methoden der Herstellung - Google Patents

Halbleitervorrichtung und Methoden der Herstellung Download PDF

Info

Publication number
DE102017117797B4
DE102017117797B4 DE102017117797.3A DE102017117797A DE102017117797B4 DE 102017117797 B4 DE102017117797 B4 DE 102017117797B4 DE 102017117797 A DE102017117797 A DE 102017117797A DE 102017117797 B4 DE102017117797 B4 DE 102017117797B4
Authority
DE
Germany
Prior art keywords
nucleation layer
depositing
conductive material
opening
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017117797.3A
Other languages
English (en)
Other versions
DE102017117797A1 (de
Inventor
Yu-Sheng Wang
Chi-Cheng Hung
Chia-Ching Lee
Ching-Hwanq Su
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017117797A1 publication Critical patent/DE102017117797A1/de
Application granted granted Critical
Publication of DE102017117797B4 publication Critical patent/DE102017117797B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung (100), wobei das Verfahren umfasst:Bilden eines Dummy-Gate-Stapels über einem Halbleitersubstrat (101);Entfernen des Dummy-Gate-Stapels, um eine erste Öffnung (301) auszubilden;Abscheiden eines Gate-Dielektrikums (211) innerhalb der ersten Öffnung;Abscheiden einer ersten Keimbildungsschicht (219) innerhalb der ersten Öffnung (301) und über dem Gate-Dielektrikum (211);Behandeln der ersten Keimbildungsschicht (219), um Sauerstoff zu entfernen;undAbscheiden eines leitfähigen Materials (503), um einen Rest der ersten Öffnung (301) zu füllen, wobei das Abscheiden des leitfähigen Materials (503) das Abscheiden einer zweiten Keimbildungsschicht (501) nach dem Behandeln der ersten Keimbildungsschicht (219) umfasst, und wobei die erste Keimbildungsschicht (219) eine Sauerstoffkonzentration von größer als null und weniger als 0,1 Atom% an einer Grenze zwischen der ersten Keimbildungsschicht (219) und der zweiten Keimbildungsschicht (501) aufweist.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Bilden eines Dummy-Gate-Stapels über einem Halbleitersubstrat; Entfernen des Dummy-Gate-Stapels, um eine erste Öffnung auszubilden; Abscheiden eines Gate-Dielektrikums innerhalb der ersten Öffnung; Abscheiden einer ersten Keimbildungsschicht innerhalb der ersten Öffnung und über dem Gate-Dielektrikum; Behandeln der ersten Keimbildungsschicht, um Sauerstoff zu entfernen; und Abscheiden eines leitfähigen Materials, um einen Rest der ersten Öffnung zu füllen, wobei das Abscheiden des leitfähigen Materials das Abscheiden einer zweiten Keimbildungsschicht nach dem Behandeln der ersten Keimbildungsschicht umfasst, und wobei die erste Keimbildungsschicht eine Sauerstoffkonzentration von größer als null und weniger als 0,1 Atom% an einer Grenze zwischen der ersten Keimbildungsschicht und der zweiten Keimbildungsschicht aufweist. Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines Halbleiterbauelements sowie eine entsprechende Halbleitervorrichtung. Eine Halbleitervorrichtung ist bekannt aus der Druckschrift US 2015/0228491 A1 .
  • HINTERGRUND
  • Halbleiterbauelemente werden in einer Vielzahl von elektronischen Anwendungen verwendet, wie beispielsweise PCs, Handys, Digitalkameras und anderer elektronischen Geräten. Halbleiterbauelemente werden typischerweise durch sequentielles Abscheiden von isolierenden oder dielektrischen Schichten, leitfähigen Schichten und Halbleiterschichten aus Material über einem Halbleitersubstrat und Strukturierung der verschiedenen Materialschichten unter Verwendung von Lithographie, um Schaltungskomponenten und Elementen darauf auszubilden, hergestellt.
  • Die Halbleiterindustrie verbessert weiterhin die Integrationsdichte verschiedener elektronischer Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) durch kontinuierliche Verringerung der minimalen Merkmalsabmessungen, wodurch mehr Komponenten in einem gegebenen Bereich integriert werden können. Da jedoch die minimalen Merkmalabmessungen verkleinert sind, ergeben sich zusätzliche Probleme, die angesprochen werden sollten.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung heraus verstanden, wenn diese mit den beigefügten Figuren gelesen wird. Es wird darauf hingewiesen, dass in Übereinstimmung mit der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstäblich gezeichnet sind. Tatsächlich können die Dimensionen der verschiedenen Merkmale zur Klarheit der Besprechung willkürlich erhöht oder reduziert werden.
    • 1 veranschaulicht Schritte in einem Prozess zum Bilden einer finFET-Vorrichtung gemäß einigen Ausführungsformen.
    • 2 zeigt die Bildung von Source/Drain-Bereichen gemäß einigen Ausführungsformen.
    • 3A-3B zeigen eine Bildung einer ersten Keimbildungsschicht gemäß einigen Ausführungsformen.
    • 4A - 4B zeigen eine Behandlung der ersten Keimbildungsschicht gemäß einigen Ausführungsformen.
    • 5A-5B zeigen die Bildung einer zweiten Keimbildungsschicht und eines Massenmaterials in Übereinstimmung mit einigen Ausführungsformen.
    • 6A-6B zeigen eine Planarisierung und einen Abdeckungsprozess gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zur Implementierung verschiedener Merkmale der Erfindung bereit. Spezielle Beispiele von Komponenten und Anordnungen werden nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachfolgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und die Beschreibung kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und zweiten Merkmal ausgebildet sein können, so dass das erste und das zweite Merkmal nicht in direktem Kontakt stehen müssen. Zusätzlich kann die vorliegende Offenbarung in den verschiedenen Beispielen Bezugszeichen und/oder -buchstaben wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und stellt an sich keine Beziehung zwischen den verschiedenen Ausführungsformen und/oder Konfigurationen, die besprochen werden, dar.
  • Weiterhin können räumlich relative Begriffe, wie z. B. „unten“, „unterhalb“, „niederer“, „oberhalb“, „darüber“ und dergleichen hierin für die Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder eines Merkmals zu (einem) anderen Element(en) oder Merkmal(en) zu beschreiben, wie in den Figuren dargestellt. Die räumlich relativen Begriffe sollen neben der in den Figuren dargestellten Orientierung auch unterschiedliche Orientierungen der Vorrichtung im Gebrauch oder Betrieb umfassen. Die Vorrichtung kann ansonsten orientiert sein (um 90 Grad gedreht oder in anderen Orientierungen) und die hierin verwendeten räumlich relativen Beschreibungsbegriffe müssen ebenfalls entsprechend interpretiert werden.
  • Mit Bezug auf 1 ist eine perspektivische Ansicht einer Halbleitervorrichtung 100 wie einer finFET-Vorrichtung dargestellt. In einer Ausführungsform kann die Halbleitervorrichtung 100 eine Halbleitervorrichtung für einen 10 nm Prozessknoten sein und umfasst ein Substrat 101 mit darin ausgebildeten ersten Gräben 103. Das Substrat 101 kann ein Siliziumsubstrat sein, obwohl andere Substrate, wie Halbleiter-auf-Isolator (SOI), gestreckter SOI und Silizium-Germanium auf Isolator verwendet werden könnten. Das Substrat 101 kann ein Halbleiter vom p-Typ sein, obwohl es in anderen Ausführungsformen ein Halbleiter vom n-Typ sein könnte.
  • Die ersten Gräben 103 können als ein anfänglicher Schritt bei der eventuellen Bildung von ersten Isolationsbereichen 105 gebildet werden. Die ersten Gräben 103 können unter Verwendung einer Maskierungsschicht (nicht separat in 1 dargestellt) zusammen mit einem geeigneten Ätzprozess gebildet werden. Beispielsweise kann die Maskierungsschicht eine Hartmaske sein, die Siliziumnitrid umfasst, das durch ein Verfahren wie chemische Dampfabscheidung (CVD) gebildet wird, obwohl andere Materialien, wie Oxide, Oxynitride, Siliziumcarbid, Kombinationen davon oder dergleichen und andere Verfahren (PECVD), eine Niederdruck-Gasphasenabscheidung (LPCVD) oder sogar eine Siliziumoxidbildung, gefolgt von einer Nitridierung, verwendet werden können. Einmal gebildet, kann die Maskierungsschicht durch ein geeignetes photolithographisches Verfahren strukturiert werden, um jene Abschnitte des Substrats 101 freizulegen, die entfernt werden, um die ersten Gräben 103 zu bilden.
  • Wie eine Fachperson erkennen wird, sind jedoch die oben beschriebenen Verfahren und Materialien zur Bildung der Maskierungsschicht nicht das einzige Verfahren, das zum Schutz von Teilen des Substrats 101 verwendet werden kann, während andere Abschnitte des Substrats 101 für die Bildung der ersten Gräben 103 freigelegt werden. Jedes geeignete Verfahren, wie ein strukturierter und entwickelter Photoresist, kann verwendet werden, um Teile des zu entfernenden Substrats 101 freizulegen, um die ersten Gräben 103 zu bilden. Es ist beabsichtigt, dass alle derartigen Verfahren vollständig in den Rahmen der vorliegenden Ausführungsformen eingeschlossen sind.
  • Sobald eine Maskierungsschicht gebildet und strukturiert worden ist, werden die ersten Gräben 103 im Substrat 101 gebildet. Das belichtete Substrat 101 kann durch ein geeignetes Verfahren, wie z. B. reaktives Ionenätzen (RIE), entfernt werden, um die ersten Gräben 103 in dem Substrat 101 zu bilden, obwohl jedes beliebige geeignete Verfahren verwendet werden kann. In einer Ausführungsform können die ersten Gräben 103 so ausgebildet sein, dass sie eine erste Tiefe von weniger als ungefähr 500 nm von der Oberfläche des Substrats 101 aufweisen, wie ungefähr 250 nm oder 43,17 nm.
  • Jedoch ist, wie eine Durchschnittsfachperson erkennen wird, das oben beschriebene Verfahren zur Bildung der ersten Gräben 103 lediglich ein potentieller Prozess und ist nicht als die einzige Ausführungsform gedacht. Vielmehr kann jedes geeignete Verfahren, durch das die ersten Gräben 103 gebildet werden können, verwendet werden, und jedes geeignete Verfahren, einschließlich einer beliebigen Anzahl von Maskierungs- und Entfernungsschritten, kann verwendet werden.
  • Zusätzlich zum Ausbilden der ersten Gräben 103 bildet der Maskierungs- und Ätzprozess zusätzlich Rippen 107 aus jenen Abschnitten des Substrats 101, die unentfernt bleiben. Zur Vereinfachung sind die Rippen 107 in den Figuren als vom Substrat 101 durch eine gestrichelte Linie getrennt dargestellt, obwohl eine physikalische Angabe der Trennung vorhanden sein kann oder auch nicht vorhanden sein kann. Diese Rippen 107 können, wie nachstehend erörtert, verwendet werden, um den Kanalbereich von Mehrfach-Gate-finFET-Transistoren zu bilden. Während 1 nur drei Rippen 107 darstellt, die aus dem Substrat 101 ausgebildet sind, kann eine beliebige Anzahl von Rippen 107 verwendet werden.
  • Die Rippen 107 können so ausgebildet sein, dass sie eine Breite an der Oberfläche des Substrats 101 zwischen ungefähr 5 nm und ungefähr 80 nm aufweisen, wie ungefähr 30 nm. Zusätzlich können die Rippen 107 um einen Abstand zwischen ungefähr 10 nm und ungefähr 100 nm, wie ungefähr 50 nm, voneinander beabstandet sein. Durch das Beabstanden der Rippen 107 in einer solchen Weise können die Rippen 107 jeweils einen separaten Kanalbereich bilden, während sie immer noch nahe genug sind, um ein gemeinsames Gate zu teilen (weiter unten besprochen).
  • Nachdem die ersten Gräben 103 und die Rippen 107 gebildet worden sind, können die ersten Gräben 103 mit einem dielektrischen Material gefüllt werden und das dielektrische Material kann innerhalb der ersten Gräben 103 abgesenkt sein, um die ersten Isolationsbereiche 105 zu bilden. Das dielektrische Material kann ein Oxidmaterial, ein hochdichtes Plasma (HDP)-Oxid oder dergleichen sein. Das dielektrische Material kann nach einer optionalen Reinigung und Auskleidung der ersten Gräben 103 entweder unter Verwendung eines chemischen Dampfabscheidungsverfahrens (CVD) (z. B. das HARP-Verfahren), eines CVD-Verfahrens mit hoher Dichte oder eines anderen geeigneten Formationsverfahrens gebildet werden, wie es in diesem Fachgebiet bekannt ist.
  • Die ersten Gräben 103 können durch Überfüllen der ersten Gräben 103 und des Substrats 101 mit dem dielektrischen Material und dann durch Entfernen des überschüssigen Materials außerhalb der ersten Gräben 103 und der Rippen 107 durch ein geeignetes Verfahren, wie chemisch-mechanisches Polieren (CMP), eine Ätzung, eine Kombination von diesen oder dergleichen, gefüllt werden. In einer Ausführungsform entfernt das Entfernungsverfahren jedes dielektrische Material, das sich ebenfalls über den Rippen 107 befindet, so dass das Entfernen des dielektrischen Materials die Oberfläche der Rippen 107 den weiteren Verarbeitungsschritten aussetzt.
  • Nachdem die ersten Gräben 103 mit dem dielektrischen Material gefüllt worden sind, kann das dielektrische Material dann von der Oberfläche der Rippen 107 weg vertieft werden. Die Vertiefung kann durchgeführt werden, um wenigstens einen Teil der Seitenwände der Rippen 107 angrenzend an die Oberseite der Rippen 107 freizulegen. Das dielektrische Material kann unter Verwendung von Nassätzen vertieft werden, indem die Oberseite der Rippen 107 in ein Ätzmittel wie HF getaucht wird, obwohl andere Ätzmittel wie H2 und andere Verfahren, wie eine reaktive Ionenätzung, eine Trockenätzung mit Ätzmitteln wie NH3/NF3, eine chemische Oxidentfernung oder eine trockene chemische Reinigung verwendet werden können. Das dielektrische Material kann in einem Abstand von der Oberfläche der Rippen 107 zwischen ungefähr 5 nm und ungefähr 50 nm, wie ungefähr 40 nm, vertieft sein. Zusätzlich kann die Vertiefung auch jegliches übrig gebliebene dielektrische Material, das über den Rippen 107 angeordnet ist, entfernen, um sicherzustellen, dass die Rippen 107 zur weiteren Verarbeitung freigelegt sind.
  • Wie die Durchschnittsfachperson erkennen wird, können jedoch die oben beschriebenen Schritte nur ein Teil des gesamten Prozessflusses sein, der zum Füllen und vertiefendem Abtragen des dielektrischen Materials verwendet wird. Beispielsweise können Auskleidungsschritte, Reinigungsschritte, Glühschritte, Spaltfüllschritte, Kombinationen davon und dergleichen auch verwendet werden, um die ersten Gräben 103 mit dem dielektrischen Material zu bilden und zu füllen. Alle möglichen Prozessschritte sollen vollständig in den Umfang der vorliegenden Ausführungsform eingeschlossen sein.
  • Nachdem die ersten Isolationsbereiche 105 gebildet worden sind, können ein Dummy-Gate-Dielektrikum 109, eine Dummy-Gate-Elektrode 111 über dem Dummy-Gate-Dielektrikum 109 und erste Abstandshalter 113 über jeder der Rippen 107 gebildet werden. In einer Ausführungsform des Dummy Gate-Dielektrikums 109 kann durch thermische Oxidation, chemische Dampfabscheidung, Sputtern oder irgendwelche anderen Verfahren, die in der Technik zur Bildung eines Gate-Dielektrikums bekannt sind, verwendet werden. Abhängig von der Technik der Gate-Dielektrikumsbildung kann die Dicke des Dummy-Gate-Dielektrikums 109 auf der Oberseite der Rippen 107 von der Dicke des Gate-Dielektrikums an der Seitenwand der Rippen 107 verschieden sein.
  • Das Dummy-Gate-Dielektrikum 109 kann ein Material wie Siliziumdioxid oder Siliziumoxynitrid mit einer Dicke im Bereich von ungefähr 0,3 nm bis ungefähr 10 nm, wie ungefähr 1 nm, umfassen. Das Dummy-Gate-Dielektrikum 109 kann aus einem Material mit hoher Dielektrizitätskonstante (High-k) (z. B. mit einer relativen Dielektrizitätskonstante größer als ungefähr 5) wie Lanthanoxid (La2O3), Aluminiumoxid (Al2O3), Hafniumoxid (HfO2), Hafniumoxynitrid (HfON) oder Zirkonoxid (ZrO2) oder Kombinationen davon mit einer äquivalenten Oxiddicke von ungefähr 0,05 nm bis ungefähr 10 nm, wie ungefähr 1 nm oder weniger ausgebildet werden. Zusätzlich kann jede Kombination von Siliziumdioxid, Siliziumoxynitrid und/oder High-k-Materialien auch für das Dummy-Gate-Dielektrikum 109 verwendet werden.
  • Die Dummy-Gate-Elektrode 111 kann aus einem leitfähigen Material bestehen und dieses kann aus einer Gruppe ausgewählt sein, die Polysilizium, W, Al, Cu, AlCu, W, Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, Ta, TaN, Co, Ni, Kombinationen von diesen oder dergleichen umfasst. Die Dummy-Gate-Elektrode 111 kann durch chemische Dampfabscheidung (CVD), Sputterabscheidung oder andere Techniken, die in der Technik zum Abscheiden von leitfähigen Materialien bekannt sind, abgeschieden werden. Die Dicke der Dummy-Gate-Elektrode 111 kann im Bereich von ungefähr 0,5 nm bis ungefähr 20 nm liegen. Die Oberseite der Dummy-Gate-Elektrode 111 kann eine nicht-ebene Oberseite aufweisen und kann vor dem Strukturieren der Dummy-Gate-Elektrode 111 oder der Gate-Ätzung planarisiert werden. Ionen können an dieser Stelle in die Dummy-Gate-Elektrode 111 eingeführt werden oder auch nicht. Ionen können beispielsweise durch Ionenimplantationstechniken eingeführt werden.
  • Einmal gebildet, können das Dummy-Gate-Dielektrikum 109 und die Dummy-Gate-Elektrode 111 strukturiert werden, um eine Reihe von Stapeln 115 über den Rippen 107 zu bilden. Die Stapel 115 definieren mehrere Kanalbereiche, die sich auf jeder Seite der Rippen 107 unterhalb des Dummy-Gate-Dielektrikums 109 befinden. Die Stapel 115 können durch Abscheiden und Strukturieren einer Gate-Maske (nicht eigens in 1 dargestellt) auf der Dummy-Gate-Elektrode 111 unter Verwendung von beispielsweise Abscheidungs- und Photolithographie-Techniken, die in der Technik bekannt sind, gebildet werden. Die Gate-Maske kann üblicherweise verwendete Maskierungs- und Opfermaterialien, wie (aber nicht beschränkt auf) Siliziumoxid, Siliziumoxynitrid, SiCON, SiC, SiOC und/oder Siliziumnitrid, aufweisen und kann auf eine Dicke zwischen ungefähr 0,5 nm und ungefähr 20 nm abgelagert werden. Die Dummy-Gate-Elektrode 111 und das Dummy-Gate-Dielektrikum 109 können unter Verwendung eines Trockenätzprozesses geätzt werden, um die strukturierten Stapel 115 zu bilden.
  • Nachdem die Stapel 115 strukturiert worden sind, können die ersten Abstandshalter 113 gebildet werden. Die ersten Abstandshalter 113 können auf gegenüberliegenden Seiten der Stapel 115 ausgebildet sein. Die ersten Abstandshalter 113 werden typischerweise durch eine Deckabsetzung gebildet, die eine Abstandsschicht (die nicht eigens in 1 dargestellt ist) auf der zuvor gebildeten Struktur ablegt. Die Spacerschicht kann SiN, Oxynitrid, SiC, SiON, SiOCN, SiOC, Oxid und dergleichen umfassen und kann durch Verfahren gebildet werden, die verwendet werden, um eine solche Schicht zu bilden, wie chemische Gasphasenabscheidung (CVD), plasmaverstärkte CVD, Sputtern und andere in der Technik bekannte Verfahren. Die Abstandsschicht kann ein anderes Material mit unterschiedlichen Ätzcharakteristika oder demselben Material wie das dielektrische Material innerhalb der ersten Isolationsbereiche 105 umfassen. Die ersten Abstandshalter 113 können dann strukturiert werden, beispielsweise durch eine oder mehrere Ätzungen, um die Abstandsschicht von den horizontalen Flächen der Struktur zu entfernen, um die ersten Abstandshalter 113 zu bilden.
  • In einer Ausführungsform können die ersten Abstandshalter 113 so ausgebildet sein, dass sie eine erste Dicke T1 von zwischen ungefähr 0,5 nm und ungefähr 50 nm aufweisen. Zusätzlich kann, sobald die ersten Abstandshalter 113 gebildet worden sind, ein erster Abstandshalter 113, der an einen Stapel 115 angrenzt, von einem ersten Abstandshalter 113 benachbart zu einem anderen Stapel 115 durch einen ersten Abstand D1 zwischen ungefähr 5 nm und ungefähr 200 nm, wie z. B. ungefähr 20 nm, getrennt sein. Jedoch können beliebige geeigneten Dicken und Abstände verwendet werden.
  • 2 zeigt eine Entfernung der Rippen 107 aus jenen Bereichen, die nicht durch die Stapel 115 und die ersten Abstandshalter 113 geschützt sind, und ein Nachwachsen der Source-/Drain-Bereiche 201. Die Entfernung der Rippen 107 von jenen Bereichen, die nicht durch die Stapel 115 und die ersten Abstandshalter 113 geschützt sind, kann durch eine reaktive Ionenätzung (RIE) unter Verwendung der Stapel 115 und der ersten Abstandshalter 113 als Hartmasken oder durch irgendein anderes geeignetes Entfernungsverfahren durchgeführt werden. Die Entfernung kann fortgesetzt werden, bis die Rippen 107 entweder eben mit der Oberfläche der ersten Isolationsbereiche 105 (wie dargestellt) oder unterhalb dieser sind.
  • Sobald diese Abschnitte der Rippen 107 entfernt worden sind, wird eine harte Maske (nicht eigens dargestellt) angeordnet und strukturiert, um die Dummy-Gate-Elektrode 111 zu bedecken, um das Wachstum zu verhindern, und die Source-/Drain-Bereiche 201 können in Kontakt mit jeder der Rippen 107 zum Nachwachsen gebracht werden. In einer Ausführungsform können die Source-/Drain-Bereiche 201 wieder wachsen und in einigen Ausführungsformen können die Source-/Drain-Bereiche 201 zu einem Stressor nachgewachsen werden, der den Kanalbereichen der Rippen 107, die unterhalb der Stapel 115 angeordnet sind, einer Belastung aussetzt. In einer Ausführungsform, bei der die Rippen 107 Silizium umfassen und der FinFET eine p-Typ-Vorrichtung ist, können die Source-/Drain-Bereiche 201 durch ein selektives Epitaxieverfahren mit einem Material wie Silizium oder auch einem Material wie Silizium-Germanium, das eine andere Gitterkonstante als die Kanalregionen hat, nachgewachsen werden. Der epitaxiale Wachstumsprozess kann Vorläufer wie Silan, Dichlorsilan, German und dergleichen verwenden und kann für zwischen ungefähr 5 Minuten und ungefähr 120 Minuten, wie ungefähr 30 Minuten, fortgesetzt werden.
  • In einer Ausführungsform können die Source-/Drain-Bereiche 201 so ausgebildet sein, dass sie eine Dicke zwischen ungefähr 0,5 nm und ungefähr 100 nm und eine erste Höhe H1 über den ersten Isolationsbereichen 105 von zwischen ungefähr 1 nm und ungefähr 50 nm, wie ungefähr 20 nm, aufweisen. Jedoch kann jede geeignete Höhe verwendet werden.
  • Sobald die Source-/Drain-Bereiche 201 gebildet sind, können Dotierstoffe in die Source-/Drain-Bereiche 201 implantiert werden, indem geeignete Dotierstoffe zur Komplementierung der Dotierstoffe in den Rippen 107 implantiert werden. Beispielsweise können p-Dotierstoffe wie Bor, Gallium, Indium oder dergleichen implantiert werden, um eine PMOS-Vorrichtung zu bilden. Alternativ können n-Typ-Dotierstoffe, wie Phosphor, Arsen, Antimon oder dergleichen implantiert werden, um eine NMOS-Vorrichtung zu bilden. Diese Dotierstoffe können unter Verwendung der Stapel 115 und der ersten Abstandshalter 113 als Masken implantiert werden. Es sollte angemerkt werden, dass eine Fachperson erkennen wird, dass viele andere Prozesse, Schritte oder dergleichen verwendet werden können, um die Dotierstoffe zu implantieren. Zum Beispiel wird die Durchschnittsfachperson erkennen, dass eine Vielzahl von Implantaten unter Verwendung verschiedener Kombinationen von Abstandshaltern und Auskleidungen durchgeführt werden kann, um Source/Drain-Bereiche zu bilden, die eine spezifische Form oder Charakteristik aufweisen, die ihrerseits für einen bestimmten Zweck geeignet ist. Jedes dieser Verfahren kann verwendet werden, um die Dotierstoffe zu implantieren, und die obige Beschreibung soll die vorliegende Offenbarung nicht auf die oben dargestellten Schritte beschränken.
  • Zusätzlich wird an dieser Stelle die Hartmaske, welche die Dummy-Gate-Elektrode 111 während der Bildung der Source-/Drain-Bereiche 201 bedeckt, entfernt. In einer Ausführungsform kann die Hartmaske unter Verwendung von z.B. einem Nass- oder Trockenätzprozess entfernt werden, der selektiv für das Material der Hartmaske ist. Jedoch kann jedes geeignete Entfernungsverfahren verwendet werden.
  • 2 zeigt auch die Bildung einer Zwischenschicht-Dielektrikumschicht (ILD) 203 (in 2 gestrichelt dargestellt, um die darunter liegenden Strukturen klarer zu veranschaulichen) über die Stapel 115 und die Source/Drain-Bereiche 201. Die ILD-Schicht 203 kann ein Material wie Borphosphorsilikatglas (BPSG) umfassen, obwohl beliebige geeignete Dielektrika verwendet werden können. Die ILD-Schicht 203 kann unter Verwendung eines Verfahrens wie PECVD gebildet werden, obwohl auch andere Verfahren, wie beispielsweise LPCVD, verwendet werden können. Die ILD-Schicht 203 kann zu einer Dicke zwischen ungefähr 10 nm und ungefähr 300 nm ausgebildet sein. Sobald sie gebildet ist, kann die ILD-Schicht 203 mit den ersten Abstandshaltern 113 planarisiert werden, wobei z. B. ein Planarisierungsprozess, wie ein chemisch-mechanisches Polierverfahren, verwendet wird, obwohl jedes geeignete Verfahren verwendet werden kann.
  • Die 3A-3B veranschaulichen, dass nach der Bildung der ILD-Schicht 203 das Material der Dummy-Gate-Elektrode 111 und des Dummy-Gate-Dielektrikums 109 entfernt und ersetzt werden können, um einen Gate-Stapel 601 zu bilden (in den 3A-3B nicht dargestellt, jedoch in den 6A-6B unten dargestellt), wobei 3A eine Querschnittsansicht von 2 entlang der Linie A-A' und 3B eine Querschnittsansicht von 2 entlang der Linie B-B' (mit nachfolgende Figuren, die ähnliche Ansichten auf der Grundlage der Beschriftung der Figur veranschaulichen) zeigt. In einer Ausführungsform können die Dummy-Gate-Elektrode 111 und das Dummy-Gate-Dielektrikum 109 unter Verwendung von beispielsweise einem oder mehreren Nass- oder Trockenätzverfahren entfernt werden, die Ätzmittel verwenden, die selektiv für das Material der Dummy-Gate-Elektrode 111 und des Dummy-Gate-Dielektrikums 109 sind. Jedoch kann ein beliebiges geeignetes Entfernungsverfahren verwendet werden.
  • Die Öffnung 301, die durch das Entfernen der Dummy-Gate-Elektrode 111 und des Dummy-Gate-Dielektrikums 109 gebildet wird, kann so ausgebildet sein, dass sie ein hohes Aspektverhältnis aufweist. Zum Beispiel hat bei einigen Ausführungsformen die Öffnung 301 ein Aspektverhältnis der Gate-Höhe gegenüber der kritischen Abmessung, die größer als ungefähr 6 sein kann. Jedoch kann jedes geeignete Aspektverhältnis umgesetzt werden.
  • Sobald die Dummy-Gate-Elektrode 111 und das Dummy-Gate-Dielektrikum 109 entfernt worden sind, können die zurückgelassenen Öffnungen wieder aufgefüllt werden, um den Gate-Stapel 601 zu bilden. In einer besonderen Ausführungsform kann die Bildung des Gate-Stapels 601 gestartet werden, indem ein erstes dielektrisches Material 211, ein erstes Metall umfassendes Material 213, ein zweites Metall umfassendes Material 215, ein Sperrmaterial 217 und eine erste Keimbildungsschicht 219 gebildet wird. In einer Ausführungsform ist das erste dielektrische Material 211 ein High-k-Material wie HfO2, HfSiO, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, LaO, ZrO, Ta2O5 Kombinationen davon oder dergleichen, die durch ein Verfahren wie Atomschichtabscheidung, chemische Dampfabscheidung oder dergleichen abgeschieden werden. Das erste dielektrische Material 211 kann auf eine Dicke zwischen ungefähr 0,5 nm und ungefähr 20 nm abgeschieden werden, obwohl jedes geeignete Material und jede Dicke eingesetzt werden können.
  • Das erste Metall umfassende Material 213 kann angrenzend an das erste dielektrische Material 211 ausgebildet werden und kann aus einem metallischen Material wie Titannitrid, das mit Silizium (TSN) dotiert ist, gebildet sein, obwohl andere geeignete Materialien wie Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, TaN, Ru, Mo, WN, andere Metalloxide, Metallnitride, Metallsilikate, Übergangsmetalloxide, Übergangsmetallnitride, Übergangsmetallsilikate, Oxynitride von Metallen, Metallaluminaten, Zirkoniumsilikat, Zirkoniumaluminat, Kombinationen davon oder dergleichen ebenfalls verwendet werden können. In einer Ausführungsform, bei der das erste Metall umfassende Material 213 TSN ist, kann das erste Metall umfassende Material 213 unter Verwendung eines Abscheidungsprozesses, wie Atomschichtabscheidung, abgeschieden werden, obwohl andere geeignete Verfahren, wie chemische Dampfabscheidung, Sputtern oder dergleichen auch verwendet werden können. Das erste Metall umfassende Material 213 kann auf eine Dicke zwischen ungefähr 0,5 nm und ungefähr 20 nm abgeschieden werden, obwohl jede geeignete Dicke verwendet werden kann.
  • Sobald das erste Metall umfassende Material 213 gebildet worden ist, kann das erste Metall umfassende Material 213 zurückgeätzt werden. In einer Ausführungsform kann das erste Metall umfassende Material 213 unter Verwendung von beispielsweise einem anisotropen Ätzprozess, wie einer reaktiven Ionenätzung, geätzt werden, die das erste Metall umfassende Material 213 auf ein Niveau unterhalb der ersten Abstandshalter 113 absenkt. Zum Beispiel kann das Ätzverfahren durchgeführt werden, bis das erste Metall umfassende Material 213 eine zweite Höhe H2 zwischen ungefähr 40 nm und ungefähr 80 nm, wie ungefähr 60 nm, aufweist. Jedoch kann jede geeignete Höhe umgesetzt werden.
  • Nachdem das erste Metall umfassende Material 213 gebildet worden ist (und gegebenenfalls zurückgeätzt ist), kann das zweite Metall umfassende Material 215 angrenzend an das erste Metall umfassende Material 213 ausgebildet werden. In einer Ausführungsform kann das zweite Metall umfassende Material 215 aus einem Arbeitsfunktionsmetall wie TiAl, Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, TaN, Ru, Mo, WN, anderen Metalloxiden, Metallnitriden, Metallsilikaten, Übergangsmetalloxiden, Übergangsmetallnitriden, Übergangsmetallsilikaten, Oxynitriden von Metallen, Metallaluminaten, Zirkonsilikat, Zirkoniumaluminat, Kombinationen davon oder dergleichen gebildet sein. Zusätzlich kann das zweite Metall umfassende Material 215 unter Verwendung eines Abscheidungsprozesses, wie Atomschichtabscheidung, chemische Dampfabscheidung, Sputtern oder dergleichen, auf eine Dicke zwischen ungefähr 0,5 nm und ungefähr 20 nm abgeschieden werden, obwohl ein beliebiges geeignetes Abscheidungsverfahren oder eine beliebige geeignete Dicke umgesetzt werden kann.
  • In einer anderen Ausführungsform kann das zweite Metall umfassende Material 215 anstatt eine einzelne Schicht aus einem einzigen Material zu sein, eine Verbundschicht aus einem ersten der Materialien für das zweite Metall umfassende Material 215 (z. B. TiAl) und einem zweiten der Materialien für das zweite Metall umfassende Material 215 (z. B. Titannitrid) sein. In einer Ausführungsform, bei der das erste der Materialien für das zweite Metall umfassende Material 215 TiAl ist und das zweite der Materialien für das zweite Metall umfassende Material 215 Titannitrid ist, kann die Schicht aus TiAl auf eine Dicke zwischen ungefähr 2 nm und ungefähr 3 nm, wie ungefähr 2,5 nm, abgeschieden werden und die Schicht aus Titannitrid kann auf eine Dicke zwischen ungefähr 0,5 nm und ungefähr 1,5 nm, wie ungefähr 1 nm, abgeschieden werden. Jedoch können irgendwelche geeigneten Materialien und Dicken umgesetzt werden.
  • Das Sperrmaterial 217 kann verwendet werden, um die Bewegung von Materialien aus dem dritten Metall umfassende Material 503 in andere Bereiche zu blockieren. In einer Ausführungsform kann das Sperrmaterial 217 ein Material wie Titannitrid sein, obwohl jedes andere geeignete Material, wie TaN oder WN, verwendet werden kann. Das Sperrmaterial 217 kann unter Verwendung eines Verfahrens, wie z. B. Atomschichtabscheidung, chemisches Aufdampfen, Sputtern oder dergleichen, auf eine Dicke zwischen ungefähr 0,5 nm und ungefähr 2,5 nm, wie ungefähr 1,5 nm abgeschieden werden, obwohl irgendein geeignetes Abscheidungsverfahren oder irgendeine geeignete Dicke umgesetzt werden kann.
  • Nachdem das Sperrmaterial abgeschieden worden ist, wird die erste Keimbildungsschicht 219 ausgebildet, um eine erste Keimbildung des dritten Metall umfassenden Materials 503 zu ermöglichen. Zusätzlich ist in einer Ausführungsform die erste Keimbildungsschicht 219 als ein fluorfreies Material ausgebildet, um die Bewegung von Fluor in andere Teile der Struktur zu verhindern. In einer besonderen Ausführungsform, bei der das dritte Metall umfassende Material 503 Wolfram ist, kann die erste Keimbildungsschicht 219 ein Material wie fluorfreies Wolfram (FFW) sein, das auf eine Dicke zwischen ungefähr 1 nm und ungefähr 5 nm, wie ungefähr 3 nm abgeschieden wird.
  • In einer Ausführungsform, bei der die erste Keimbildungsschicht 219 fluorfreies Wolfram ist, kann die erste Keimbildungsschicht 219 unter Verwendung eines chemischen Dampfabscheidungsprozesses gebildet werden, wobei eine Wolfram umfassende Vorläuferverbindung wie W(CO)6 unter geeigneten Bedingungen eingeführt wird, um das W(CO)6 zu einer Schicht aus Wolfram und Kohlendioxid zu zersetzen. Beispielsweise kann die Abscheidung bei einer Temperatur zwischen ungefähr 200°C und ungefähr 450°C und bei einem Druck von weniger als ungefähr 267 Pa durchgeführt werden, obwohl beliebige geeignete Verfahrensbedingungen eingesetzt werden können.
  • Während die erste Keimbildungsschicht 219 unter nicht-atmosphärischen Bedingungen ausgebildet wird, kann jedoch nach der Bildung der ersten Keimbildungsschicht 219 die erste Keimbildungsschicht 219 aus der Abscheidungskammer entfernt und einer äußeren Atmosphäre ausgesetzt werden. Bei einer derartigen Unterbrechung des Vakuums kann der Sauerstoff in der Luft in die äußeren Schichten der ersten Keimbildungsschicht 219 eintreten und ein Oxid wie Wolframoxid (WOx) bilden. Eine solche Einbringung von Sauerstoff in die erste Keimbildungsschicht 219 kann die nachfolgenden Abscheidungen (z. B. die Abscheidung des dritten Metall umfassenden Materials 503) stören, wodurch die nachfolgenden Abscheidungen daran gehindert werden, die Öffnung vollständig zu füllen, wodurch die Ausbildung von unerwünschten Hohlräumen (z. B. Spalten im Material, in dem sich kein festes Material befindet und die entweder ein Vakuum sein können oder mit einem gasförmigen Material wie Umgebungsluft gefüllt sein können) innerhalb des Gate-Stapels 601 verursacht werden kann.
  • Die 4A-4B veranschaulichen, dass in einer Ausführungsform, die verwendet werden kann, um das Auftreten von Hohlräumen zu verhindern, ein Vor-Einweich-Schritt (dargestellt in den 4A-4B durch die mit 401 bezeichneten Pfeile) nach der Bildung der ersten Keimbildungsschicht 219 durchgeführt wird, um den Sauerstoff aus den freigesetzten Abschnitten der ersten Keimbildungsschicht 219 zu entfernen. In einer Ausführungsform wird das Vor-Einweichen durchgeführt, indem die erste Keimbildungsschicht 219 einer Vor-Einweich-Vorläuferverbindung ausgesetzt wird, die mit dem Sauerstoff, der sich innerhalb der ersten Keimbildungsschicht 219 (z. B. WOx in fester Form) befindet, reagieren kann und ihn in eine gasförmige Form zur Entfernung umwandeln kann. In einer besonderen Ausführungsform kann die Vor-Einweich-Vorläuferverbindung ein Gas wie WF6 sein, obwohl jede geeignete Vorläuferverbindung, die mit Sauerstoff reagieren kann, wie beispielsweise B2H6, verwendet werden kann.
  • In einer Ausführungsform kann die Vor-Einweich-Vorläuferverbindung in die erste Keimbildungsschicht 219 mit einer Strömungsrate von zwischen ungefähr 50 sccm und ungefähr 250 sccm, wie ungefähr 150 sccm, eingeführt werden. Zusätzlich kann die Vor-Einweich-Vorläuferverbindung mit dem Sauerstoff bei einer Temperatur zwischen ungefähr 250°C und ungefähr 350°C, wie ungefähr 300°C, und bei einem Druck zwischen ungefähr 3,33 kPa und ungefähr 4,67 kPa, wie z.B. ungefähr 4 kPa, reagieren. Das Vor-Einweichen kann für eine Zeit von zwischen ungefähr 20 s und ungefähr 40 s, wie ungefähr 30 s, bestehen. Es können jedoch beliebige geeignete Verfahrensbedingungen eingesetzt werden.
  • Durch Einführen der Vor-Einweich-Vorläuferverbindung in die erste Keimbildungsschicht 219 reagiert die Vor-Einweich-Vorläuferverbindung mit dem in der ersten Keimbildungsschicht 219 vorhandenen Sauerstoff, so dass der Sauerstoff von einer festen Form und in eine gasförmige Form überführt wird. Beispielsweise wird in einer Ausführungsform, bei der die erste Keimbildungsschicht 219 Wolfram ist (und als solches Sauerstoff in der Form WOx(s) aufweist) und die Vor-Einweich-Vorläuferverbindung WF6(g) ist, WF6(g) mit dem Sauerstoff in fester Form (WOx(s)) reagieren und das gasförmige WOF4 nach folgender Gleichung bilden: WO x ( s ) + WF 6 ( g ) − > WOF 4 ( g )
    Figure DE102017117797B4_0001
  • Mit dem Sauerstoff nun in gasförmiger Form wird der Sauerstoff aus der ersten Keimbildungsschicht 219 entfernt. In einer besonderen Ausführungsform entfernt das Vor-Einweichen Sauerstoff, bis der Sauerstoff an der ausgesetzten Oberfläche weniger als ungefähr 0,1%-atomisch ist, obwohl es noch einen RestSauerstoff bei einer Konzentration von mehr als null geben kann. Jedoch kann jede geeignete Reduktion der Sauerstoffkonzentration verwendet werden.
  • Die 5A-5B veranschaulichen, dass, nachdem das Vor-Einweichen durchgeführt worden ist, um den Sauerstoff von der ersten Keimbildungsschicht 219 zu entfernen, eine zweite Keimbildungsschicht 501 und ein drittes Metall umfassendes Material 503 über der ersten Keimbildungsschicht 219 gebildet werden. In einer Ausführungsform kann die zweite Keimbildungsschicht 501 unter Verwendung von beispielsweise einem chemischen Dampfabscheidungsverfahren mit Vorläuferverbindungen wie WF6 und SiH4 zusammen mit einem Trägergas wie Stickstoff gebildet werden. In einer solchen Ausführungsform kann WF6 mit einer Strömungsrate von zwischen ungefähr 20 sccm und ungefähr 100 sccm, wie ungefähr 60 sccm, eingeführt werden, während SiH4 bei einer Strömungsrate von zwischen ungefähr 200 sccm und ungefähr 600 sccm, wie ungefähr 400 sccm, eingeführt werden kann. Zusätzlich kann das Abscheidungsverfahren bei einer Temperatur zwischen ungefähr 250°C und ungefähr 350°C, wie ungefähr 300°C, und bei einem Druck von zwischen ungefähr 133 Pa und ungefähr 266 Pa, wie ungefähr 200 Pa, durchgeführt werden. Die zweite Keimbildungsschicht 501 kann zu einer Dicke zwischen ungefähr 1 nm und ungefähr 5 nm, wie ungefähr 3 nm, ausgebildet werden. Jedoch kann jeder andere geeignete Abscheidungsprozess, wie ALD und beliebige andere geeignete Prozessparameter oder -dicken verwendet werden.
  • Jedoch kann bei der Verwendung von WF6 als eine der Vorläuferverbindungen zur Bildung der zweiten Keimbildungsschicht 501 ein Restfluor im Material der zweiten Keimbildungsschicht 501 auf einem höheren Niveau als im Material der ersten Keimbildungsschicht 219 vorhanden sein. Zum Beispiel kann Fluor innerhalb des Materials der zweiten Keimbildungsschicht 501 in einer Konzentration zwischen ungefähr 1% und ungefähr 4%, wie ungefähr 2,5%, vorhanden sein. Bei Ausführungsformen, bei denen die erste Keimbildungsschicht 219 jedoch ein fluorfreies Material ist, wird die erste Keimbildungsschicht 219 arbeiten, um die Bewegung von Fluor aus der zweiten Keimbildungsschicht 501 zu verhindern.
  • Das dritte Metall umfassende Material 503 füllt einen Rest der durch die Entfernung der Dummy-Gate-Elektrode 111 zurückgelassenen Öffnung. In einer Ausführungsform ist das dritte Metall umfassende Material 503 ein metallisches Material wie W, Al, Cu, AlCu, W, Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, Ta, TaN, Co, Ni, Kombinationen davon oder dergleichen und kann unter Verwendung eines Abscheidungsprozesses, wie z. B. chemische Dampfabscheidung, abgeschieden werden, obwohl ein beliebiges geeignetes Verfahren, wie z. B. Atomschichtabscheidung, Sputtern oder dergleichen verwendet werden kann, um die durch die Entfernung der Dummy-Gate-Elektrode 111 zurückgelassene Öffnung zu füllen und/oder zu überfüllen, und es kann einen Saum 505 bilden, wenn gegenüberliegende Seiten des dritten Metall umfassenden Materials 503 von gegenüberliegenden Seitenwänden zusammenkommen. In einer besonderen Ausführungsform kann das dritte Metall umfassende Material 503 auf eine Dicke zwischen ungefähr 0,5 nm und ungefähr 50 nm abgeschieden werden, obwohl jedes geeignete Material, jedes geeignete Abscheidungsverfahren und jede geeignete Dicke verwendet werden können und das dritte Metall umfassende Material 503 eine erste Breite W1 innerhalb der Öffnung 301 zwischen ungefähr 5 nm und ungefähr 10 nm, wie ungefähr 8,35 nm, aufweisen kann.
  • In einer besonderen Ausführungsform kann das dritte Metall umfassende Material 503 unter Verwendung eines chemischen Dampfabscheidungsprozesses mit Vorläuferverbindungen wie WF6 und H2 gebildet werden. Der Abscheidungsprozess kann bei einer Temperatur von zwischen ungefähr 250°C und ungefähr 350°C, wie ungefähr 300°C, und bei einem Druck von zwischen ungefähr 33,33 kPa und ungefähr 46,66 kPa, wie ungefähr 40 kPa, durchgeführt werden. Es können jedoch alle geeigneten Verfahrensbedingungen verwendet werden.
  • Durch Entfernen des Sauerstoffs aus der ersten Keimbildungsschicht 219 kann die Störung durch den Sauerstoff verringert oder ausgeschaltet werden. Als solches kann während des Füllens der Öffnung 301 die Öffnung 301 gefüllt werden, ohne dass Hohlräume innerhalb des Gate-Stapels 601 ausgebildet werden. Dementsprechend können betriebliche und physikalische Probleme, die sich aus dem Vorhandensein von Hohlräumen ergeben, vermieden werden und die Gesamtwirkungsgrade in Bezug auf Herstellung und Betriebsfähigkeit können verbessert werden.
  • Die 6A-6B veranschaulichen, dass, sobald die Öffnung, die durch das Entfernen der Dummy-Gate-Elektrode 111 zurückgelassen worden ist, gefüllt worden ist, die Materialien planarisiert werden können, um jegliches Material zu entfernen, das außerhalb der durch die Entfernung der Dummy-Gate-Elektrode 111 zurückgelassenen Öffnung liegt. In einer besonderen Ausführungsform kann die Entfernung unter Verwendung eines Planarisierungsprozesses, wie chemisch-mechanisches Polieren, durchgeführt werden. Jedoch kann jedes geeignete Planarisierungs- und Entfernungsverfahren verwendet werden.
  • Die 6A bis 6B zeigen auch, dass die Materialien des Gate-Stapels 601, nachdem die Materialien des Gate-Stapels 601 gebildet und planarisiert worden sind, vertieft und mit einer Deckschicht 603 überkappt werden können. In einer Ausführungsform können die Materialien des Gate-Stapels 601 unter Verwendung von beispielsweise einem Nass- oder Trockenätzprozess, der Ätzmittel verwendet, die zu den Materialien des Gate-Stapels 601 passen, vertieft werden. In einer Ausführungsform können die Materialien des Gate-Stapels 601 in einer Größenordnung von zwischen ungefähr 20 nm und ungefähr 35 nm, wie ungefähr 26 nm, vertieft werden. Jedoch kann jeder geeignete Prozess verwendet werden und jede geeignete Abmessung umgesetzt werden.
  • Sobald die Materialien des Gate-Stapels 601 vertieft sind, kann die Deckschicht 603 abgeschieden und mit den ersten Abstandshaltern 113 planarisiert werden. In einer Ausführungsform ist die Deckschicht 603 ein Material wie SiN, SiON, SiCON, SiC, SiOC, Kombinationen davon oder dergleichen, das unter Verwendung eines Abscheidungsprozesses, wie z. B. Atomschichtabscheidung, chemische Dampfabscheidung, Sputtern oder dergleichen abgeschieden wird. Die Deckschicht 603 kann auf eine Dicke von zwischen ungefähr 0,5 nm und ungefähr 20 nm abgeschieden und dann unter Verwendung eines Planarisierungsprozesses, wie chemisch-mechanisches Polieren, planarisiert werden, so dass die Deckschicht 603 mit den ersten Abstandshaltern 113 eben ist.
  • Sobald der Gate-Stapel 601 gebildet worden ist, kann eine zusätzliche Fertigung durchgeführt werden. Beispielsweise können Kontakte (in den 6A - 6B nicht dargestellt) sowohl zum Gate-Stapel 601 (durch die Deckschicht 603) als auch zum Source-/Drain-Bereich 201 (durch die ILD-Schicht 203) hergestellt werden. Zusätzlich können Metallisierungsschichten (in den 6A - 6B nicht dargestellt) über dem Gate-Stapel 601 hergestellt werden, um die Gate-Stapel 601 mit anderen Vorrichtungen zu verbinden, um eine funktionelle Vorrichtung auszubilden. Es können beliebige geeignete Herstellungsschritte ausgeführt werden.
  • Gemäß einer Ausführungsform wird ein Verfahren zur Herstellung eines Halbleiterbauelements bereitgestellt, wobei das Verfahren das Bilden eines Dummy-Gate-Stapels über einem Halbleitersubstrat und das Entfernen des Dummy-Gate-Stapels von über dem Halbleitersubstrat, um eine erste Öffnung zu bilden, und das Abscheiden eines Gate-Dielektrikums in der ersten Öffnung umfasst. Eine erste Keimbildungsschicht wird innerhalb der ersten Öffnung und über dem Gate-Dielektrikum abgeschieden, wobei die erste Keimbildungsschicht behandelt wird, um Sauerstoff zu entfernen, und es wird ein leitfähiges Material abgeschieden, um einen Rest der ersten Öffnung zu füllen.
  • Gemäß einer weiteren Ausführungsform wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt, welches das Entfernen eines Dummy-Gate-Elektrodenmaterials, um eine Öffnung in einem dielektrischen Material über einem Substrat auszubilden, und das Abscheiden eines ersten Metall umfassenden Materials in die Öffnung umfasst. Ein zweites Metall umfassendes Material wird in die Öffnung abgeschieden, wobei das zweite Metall umfassende Material sich vom ersten Metall umfassenden Material unterscheidet. Ein erstes Sperrmaterial wird auf das zweite Metall umfassende Material abgeschieden und eine erste Keimbildungsschicht wird auf dem ersten Sperrmaterial abgeschieden. Sauerstoff wird von einer Oberfläche der ersten Keimbildungsschicht entfernt, so dass der Sauerstoff auf eine Konzentration von unter 0,1%-atomisch reduziert wird, und eine zweite Keimbildungsschicht wird in körperlichem Kontakt mit der ersten Keimbildungsschicht abgeschieden. Ein Rest der Öffnung ist mit einem leitfähigen Material gefüllt.
  • Gemäß einer weiteren Ausführungsform ist eine Halbleitervorrichtung mit einem ersten dielektrischen Material über einem Substrat vorgesehen, wobei gegenüberliegende Seitenwände einer Außenfläche des ersten dielektrischen Materials ein Aspektverhältnis von größer als 6 aufweisen. Ein erstes leitfähiges Material befindet sich benachbart zum ersten dielektrischen Material, wobei das erste leitfähige Material ein erstes Metall umfasst, und ein zweites leitfähiges Material an das erste leitfähige Material angrenzt, wobei das zweite leitfähige Material vom ersten leitfähigen Material verschieden ist. Ein Sperrmaterial grenzt an das zweite leitfähige Material an und eine erste Keimbildungsschicht befindet sich benachbart zum Sperrmaterial. Eine zweite Keimbildungsschicht befindet sich benachbart zur ersten Keimbildungsschicht, wobei die erste Keimbildungsschicht eine Sauerstoffkonzentration von mehr als null, aber weniger als 0,1%-atomisch angrenzend an eine Grenze zwischen der ersten Keimbildungsschicht und der zweiten Keimbildungsschicht aufweist.

Claims (20)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung (100), wobei das Verfahren umfasst: Bilden eines Dummy-Gate-Stapels über einem Halbleitersubstrat (101); Entfernen des Dummy-Gate-Stapels, um eine erste Öffnung (301) auszubilden; Abscheiden eines Gate-Dielektrikums (211) innerhalb der ersten Öffnung; Abscheiden einer ersten Keimbildungsschicht (219) innerhalb der ersten Öffnung (301) und über dem Gate-Dielektrikum (211); Behandeln der ersten Keimbildungsschicht (219), um Sauerstoff zu entfernen; und Abscheiden eines leitfähigen Materials (503), um einen Rest der ersten Öffnung (301) zu füllen, wobei das Abscheiden des leitfähigen Materials (503) das Abscheiden einer zweiten Keimbildungsschicht (501) nach dem Behandeln der ersten Keimbildungsschicht (219) umfasst, und wobei die erste Keimbildungsschicht (219) eine Sauerstoffkonzentration von größer als null und weniger als 0,1 Atom% an einer Grenze zwischen der ersten Keimbildungsschicht (219) und der zweiten Keimbildungsschicht (501) aufweist.
  2. Verfahren nach Anspruch 1, wobei das Behandeln der ersten Keimbildungsschicht (219) das Einbringen von Wolframhexafluorid in die erste Keimbildungsschicht (219) umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Behandeln der ersten Keimbildungsschicht (219) das Einbringen von B2H6 in die erste Keimbildungsschicht (219) umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Abscheiden des leitfähigen Materials (503) umfasst: Abscheiden eines Massenmaterials (503) auf der zweiten Keimbildungsschicht (501).
  5. Verfahren nach einem der vorhergehenden Ansprüche, des Weiteren umfassend das Abscheiden eines ersten leitfähigen Materials (213) nach dem Abscheiden des Gate-Dielektrikums (211) und vor dem Abscheiden der ersten Keimbildungsschicht (219).
  6. Verfahren nach Anspruch 5, des Weiteren umfassend das Abscheiden eines zweiten leitfähigen Materials (215) nach dem Abscheiden des ersten leitfähigen Materials (213) und vor dem Abscheiden der ersten Keimbildungsschicht (219).
  7. Verfahren nach Anspruch 5 oder 6, wobei das erste leitfähige Material (213) mit Silizium dotiertes Titannitrid umfasst.
  8. Verfahren zur Herstellung eines Halbleiterbauelements (100), wobei das Verfahren umfasst: Entfernen eines Dummy-Gate-Elektrodenmaterials, um eine Öffnung (301) in einem dielektrischen Material (107) über einem Substrat (101) zu bilden; Abscheiden eines ersten Metall umfassenden Materials (213) in die Öffnung (301); Abscheiden eines zweiten Metall umfassenden Materials (215) in die Öffnung (301), wobei das zweite Metall umfassende Material (215) sich vom ersten Metall umfassenden Material (213) unterscheidet; Abscheiden eines ersten Sperrmaterials (217) auf dem zweiten Metall umfassenden Material (215); Abscheiden einer ersten Keimbildungsschicht (219) auf dem ersten Sperrmaterial (217); Entfernen von Sauerstoff von einer Oberfläche der ersten Keimbildungsschicht (219), so dass der Sauerstoff auf eine Konzentration unter 0,1 Atom% verringert wird; Abscheiden einer zweiten Keimbildungsschicht (501) auf der ersten Keimbildungsschicht (219); und Füllen eines Restes der Öffnung (301) mit einem leitfähigen Material (503).
  9. Verfahren nach Anspruch 8, wobei die erste Keimbildungsschicht (219) fluorfreies Wolfram umfasst.
  10. Verfahren nach Anspruch 8 oder 9, wobei die zweite Keimbildungsschicht (501) Fluor umfasst.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei die Öffnung (301) ein Aspektverhältnis größer als 6 aufweist.
  12. Verfahren nach einem der Ansprüche 8 bis 11, wobei das leitfähige Material (503) nach dem Füllen des Restes der Öffnung (301) frei von Hohlräumen ist.
  13. Verfahren nach einem der Ansprüche 8 bis 12, des Weiteren umfassend das Planarisieren des leitfähigen Materials (503) auf einer Oberfläche des dielektrischen Materials (107).
  14. Verfahren nach einem der Ansprüche 8 bis 13, wobei das Entfernen des Sauerstoffs des Weiteren das Einweichen der ersten Keimbildungsschicht (219) in Gas umfasst, das WF6 aufweist.
  15. Halbleitervorrichtung (100), umfassend: ein erstes dielektrisches Material (107) über einem Substrat (101), wobei gegenüberliegende Seitenwände einer Außenfläche des ersten dielektrischen Materials (107) ein Aspektverhältnis von größer als 6 aufweisen; ein erstes leitfähiges Material (213), das an das erste dielektrische Material angrenzt (107), wobei das erste leitfähige Material (213) ein erstes Metall umfasst; ein zweites leitfähiges Material (215), das an das erste leitfähige Material (213) angrenzt, wobei das zweite leitfähige Material (215) vom ersten leitfähigen Material (213) verschieden ist; ein Sperrmaterial (217), das an das zweite leitfähige Material (215) angrenzt; eine erste Keimbildungsschicht (219), die an das Sperrmaterial (217) angrenzt; und eine zweite Keimbildungsschicht (501), die an die erste Keimbildungsschicht (219) angrenzt, wobei die erste Keimbildungsschicht (219) eine Sauerstoffkonzentration von mehr als null, aber weniger als 0,1 Atom% angrenzend an eine Grenze zwischen der ersten Keimbildungsschicht (219) und der zweiten Keimbildungsschicht (501) aufweist.
  16. Halbleitervorrichtung (100) nach Anspruch 15, wobei die erste Keimbildungsschicht (219) frei von Fluor ist.
  17. Halbleitervorrichtung (100) nach Anspruch 15 oder 16, wobei die zweite Keimbildungsschicht (501) Fluor umfasst.
  18. Halbleitervorrichtung (100) nach einem der Ansprüche 15 bis 17, des Weiteren umfassend ein leitfähiges Massenmaterial (503) angrenzend an die zweite Keimbildungsschicht (501), wobei das leitfähige Massenmaterial (503) frei von Hohlräumen ist.
  19. Halbleitervorrichtung (100) nach Anspruch 18, wobei das leitfähige Massenmaterial (503) frei von mit Luft gefüllten Spalten ist.
  20. Halbleitervorrichtung (100) nach Anspruch 18 oder 19, wobei das leitfähige Massenmaterial (503) einen Saum aufweist.
DE102017117797.3A 2016-11-29 2017-08-05 Halbleitervorrichtung und Methoden der Herstellung Active DE102017117797B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427511P 2016-11-29 2016-11-29
US62/427,511 2016-11-29
US15/433,121 US10522650B2 (en) 2016-11-29 2017-02-15 Semiconductor device and methods of manufacture
US15/433,121 2017-02-15

Publications (2)

Publication Number Publication Date
DE102017117797A1 DE102017117797A1 (de) 2018-05-30
DE102017117797B4 true DE102017117797B4 (de) 2022-06-15

Family

ID=62117538

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017117797.3A Active DE102017117797B4 (de) 2016-11-29 2017-08-05 Halbleitervorrichtung und Methoden der Herstellung

Country Status (5)

Country Link
US (4) US10522650B2 (de)
KR (1) KR102011946B1 (de)
CN (1) CN108122744B (de)
DE (1) DE102017117797B4 (de)
TW (1) TWI656568B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269569B2 (en) * 2016-11-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
CN108630751B (zh) * 2017-03-21 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11139397B2 (en) * 2019-09-16 2021-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned metal compound layers for semiconductor devices
DE102019133935B4 (de) * 2019-09-30 2022-11-03 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zum ausbilden von transistorabstandshal-terstrukturen
US11532475B2 (en) * 2019-12-24 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Deposition process for forming semiconductor device and system
KR20210111017A (ko) * 2020-03-02 2021-09-10 주식회사 원익아이피에스 기판 처리 방법 및 이를 이용하여 제조된 반도체 소자
US11444198B2 (en) * 2020-05-29 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Work function control in gate structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150228491A1 (en) 2014-02-07 2015-08-13 SK Hynix Inc. Transistor having tungsten-based buried gate structure, method for fabricating the same

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223441A (ja) 1999-01-27 2000-08-11 Sony Corp 電子装置およびその製造方法
US20020190379A1 (en) 2001-03-28 2002-12-19 Applied Materials, Inc. W-CVD with fluorine-free tungsten nucleation
US6827978B2 (en) * 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US20060011090A1 (en) * 2004-04-09 2006-01-19 Pepperball Technologies, Inc., A Delaware Corporation Primer launched projectile systems
KR100586020B1 (ko) * 2004-11-19 2006-06-01 삼성전자주식회사 반도체 장치의 게이트 형성 방법
KR100881391B1 (ko) 2006-09-29 2009-02-05 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
KR20080061978A (ko) 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 배선 형성방법
US20110147831A1 (en) * 2009-12-23 2011-06-23 Steigerwald Joseph M Method for replacement metal gate fill
US8637390B2 (en) 2010-06-04 2014-01-28 Applied Materials, Inc. Metal gate structures and methods for forming thereof
JP2012054334A (ja) * 2010-08-31 2012-03-15 Elpida Memory Inc 半導体デバイス及びその製造方法
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US9118732B2 (en) 2011-05-05 2015-08-25 At&T Intellectual Property I, L.P. Control plane for sensor communication
WO2013063260A1 (en) * 2011-10-28 2013-05-02 Applied Materials, Inc. High temperature tungsten metallization process
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US8753931B2 (en) 2012-04-05 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Cost-effective gate replacement process
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US9443869B2 (en) * 2013-11-05 2016-09-13 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for a semiconductor structure having multiple semiconductor-device layers
KR102125749B1 (ko) * 2013-12-27 2020-07-09 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9793268B2 (en) * 2014-01-24 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for gap filling improvement
US9147767B2 (en) 2014-02-07 2015-09-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN105405764B (zh) 2014-07-25 2018-07-31 中国科学院微电子研究所 半导体器件制造方法
CN105514024B (zh) 2014-09-22 2018-11-16 中芯国际集成电路制造(上海)有限公司 金属填充塞的制备方法
KR102217246B1 (ko) 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9431304B2 (en) 2014-12-22 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for metal gates
US9876114B2 (en) 2014-12-30 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D FinFET metal gate
US9946800B2 (en) * 2015-07-06 2018-04-17 International Business Machines Corporation Ranking related objects using blink model based relation strength determinations
KR20170006590A (ko) * 2015-07-08 2017-01-18 삼성전기주식회사 전원 공급 장치 및 컨버터 제어 방법
CN106329974B (zh) * 2015-07-10 2018-12-21 台达电子企业管理（上海）有限公司 五电平变换装置
US9922884B2 (en) * 2015-10-14 2018-03-20 International Business Machines Corporation Integrated circuit with replacement gate stacks and method of forming same
US9853123B2 (en) * 2015-10-28 2017-12-26 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
KR102402761B1 (ko) * 2015-10-30 2022-05-26 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10460743B2 (en) 2017-01-05 2019-10-29 Hallmark Cards, Incorporated Low-power convenient system for capturing a sound

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150228491A1 (en) 2014-02-07 2015-08-13 SK Hynix Inc. Transistor having tungsten-based buried gate structure, method for fabricating the same

Also Published As

Publication number Publication date
US11616132B2 (en) 2023-03-28
TW201830501A (zh) 2018-08-16
CN108122744A (zh) 2018-06-05
US20180151694A1 (en) 2018-05-31
US20200091315A1 (en) 2020-03-19
KR20180060944A (ko) 2018-06-07
US10516034B2 (en) 2019-12-24
TWI656568B (zh) 2019-04-11
US20180350950A1 (en) 2018-12-06
DE102017117797A1 (de) 2018-05-30
KR102011946B1 (ko) 2019-08-26
US10522650B2 (en) 2019-12-31
US11031486B2 (en) 2021-06-08
US20210296450A1 (en) 2021-09-23
CN108122744B (zh) 2020-12-22

Similar Documents

Publication Publication Date Title
DE102017117797B4 (de) Halbleitervorrichtung und Methoden der Herstellung
DE102015111257B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102016100087B4 (de) Finnenstruktur einer Halbleitervorrichtung, Verfahren zum Herstellen von dieser und Verfahren zum Herstellen eines aktiven Gebiets der Halbleitervorrichtung
DE102017115111B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015113184A1 (de) Behandlung vor der Abscheidung und Atomlagenabscheidungs- (ALD) -Prozess und dabei gebildete Strukturen
DE102017124226B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102020119099B4 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102020104621A1 (de) Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102020129544A1 (de) Gatestrukturen in transistoren und verfahren zu deren ausbildung
DE102021116181A1 (de) Transistor-gatestrukturen und verfahren zum bilden derselben
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102018108598A1 (de) Halbleiterbauelement und Verfahren
DE102021107846A1 (de) Halbleitervorrichtung und verfahren
DE102018101016B4 (de) Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
DE102021113003B4 (de) Nano-fet-halbleiterbauelement und verfahren zur bildung
DE102019110533B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102020119452B4 (de) Halbleitervorrichtung mit schnitt-metallgate-struktur und verfahren zu deren herstellung
DE102017127658A1 (de) Halbleitervorrichtung und verfahren
DE102021116786A1 (de) Halbleitervorrichtung und verfahren zu dessen herstellung
DE102021105456A1 (de) Halbleitervorrichtung und verfahren
DE102021106455A1 (de) Halbleitervorrichtung und verfahren
DE102020114860A1 (de) Transistor-gates und verfahren zum bilden davon
DE102018116726A1 (de) Selektive High-k-Bildung in einem Gate-Last-Prozess
DE102018124815A1 (de) FIN-Feldeffekttransistorbauteil und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021823400

Ipc: H01L0021336000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final