DE102015111257B4 - Halbleiterbauelement und Herstellungsverfahren dafür - Google Patents

Halbleiterbauelement und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102015111257B4
DE102015111257B4 DE102015111257.4A DE102015111257A DE102015111257B4 DE 102015111257 B4 DE102015111257 B4 DE 102015111257B4 DE 102015111257 A DE102015111257 A DE 102015111257A DE 102015111257 B4 DE102015111257 B4 DE 102015111257B4
Authority
DE
Germany
Prior art keywords
layer
metallic
opening
tungsten
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015111257.4A
Other languages
English (en)
Other versions
DE102015111257A1 (de
Inventor
Jia-Ming Lin
Shiu-Ko Jangjian
Chun-Che Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015111257A1 publication Critical patent/DE102015111257A1/de
Application granted granted Critical
Publication of DE102015111257B4 publication Critical patent/DE102015111257B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

Halbleitervorrichtung, die Folgendes umfasst:ein Substrat (110);mindestens eine Schicht, die auf dem Substrat (110) angeordnet ist, wobei die Schicht eine Öffnung (105) hat, und die Öffnung (175) eine Unterseite und mindestens eine Seitenwand hat;einen metallischen Haftvermittler (180), der auf der Unterseite der Öffnung (175) angeordnet ist, während die Seitenwand der Öffnung (175) frei bleibt; undeine metallische Struktur (190), die in der Öffnung (175) und auf dem metallischen Haftvermittler (180) angeordnet ist,eine erste Sperrschicht (160), die konform in der Öffnung und zwischen dem Substrat (110) und einer Kombination des metallischen Haftvermittlers (180) und der metallischen Struktur (190) angeordnet ist,wobei der metallische Haftvermittler (180) aus Silizium (Si), Bor (B), Wolfram-Silizium (WSix), Wolfram-Bor (WBx), Wolfram-Bor-Silizium (WSixB) oder Kombinationen davon besteht, undwobei die metallische Struktur (190) Wolfram (W) enthält.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Die unablässigen Bemühungen um die Steigerung der Leistung von Halbleiterbauelementen bringen ein ebenso unablässiges Bemühen um eine Miniaturisierung der Strukturen von Bauelementen mit sich, wodurch ihre Arbeitsgeschwindigkeit steigt und ihr Funktionsumfang zunimmt. Im Zuge der technischen Weiterentwicklung integrierter Halbleiterschaltkreise (ICs) hat allgemein die Funktionsdichte (d. h. die Anzahl der miteinander verbundenen Strukturelemente je Chipfläche) zugenommen, während die Geometriegröße (d. h. die kleinste Komponente (oder Leitung), die mittels eines Fertigungsprozesses ausgebildet werden kann) abgenommen hat. Diese Miniaturisierung hat außerdem die Komplexität der IC-Verarbeitung und -Herstellung erhöht. US 2014 / 0 154 877 A1 beschreibt ein Verfahren zum Verfüllen einer Kavität mit Kupfer. DE 11 2012 003 020 T5 lehrt das Ausbilden einer Gate-Komponente, die als Gate-Dielektrikum oder als Austrittarbeits-Materialabschnitt eingesetzt werden kann. US 6 326 297 B1 lehrt das Ausbilden einer amorphen Silizium-Schicht auf einem Dielektrikum, um die Haftung von Wolframnitrid darauf zu verbessern. Ein Verfahren zum Ausbilden von Leitungen in Halbleiter-Bauelementen ist beschrieben in US 2007 / 0 281 456 A1 US 2013 / 0 181 264 A1 beschreibt das Ausbilden von epitaktischen Strukturen in Kontaktlöchern, die Source-/Drain-Bereich kontaktieren.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den beiliegenden Figuren gelesen wird. Es ist anzumerken, dass gemäß der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Merkmale können vielmehr beliebig vergrößert oder verkleinert werden, um die Besprechung besser verständlich zu machen.
    • 1A bis 1G sind Querschnittsansichten eines Verfahrens zur Herstellung eines Halbleiterbauelements auf verschiedenen Stufen gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2A bis 2D sind Querschnittsansichten eines Verfahrens zur Herstellung eines Halbleiterbauelements auf verschiedenen Stufen gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des hier besprochenen Gegenstandes bereit. Konkrete Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Zum Beispiel kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Merkmale in direktem Kontakt ausgebildet werden, und können auch Ausführungsformen enthalten, bei denen weitere Merkmale zwischen den ersten und zweiten Merkmalen ausgebildet sein können, so dass die ersten und zweiten Merkmale möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugszahlen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und sieht nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen des Bauelements im Gebrauch oder Betrieb neben der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • 1A bis 1G sind Querschnittsansichten eines Verfahrens zur Herstellung eines Halbleiterbauelements auf verschiedenen Stufen gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Wir wenden uns 1A zu, wo ein Substrat 110 bereitgestellt wird. Das Substrat 110 kann ein Halbleitersubstrat sein, das Silizium, Germanium, Silizium-Germanium, Galliumarsenid (GaAs) oder andere zweckdienliche Halbleitermaterialen enthält. Alternativ kann das Substrat 110 auch eine (nicht gezeigte) epitaxiale Schicht enthalten. Des Weiteren kann das Substrat 110 zur Leistungssteigerung gedehnt werden. Alternativ kann das Substrat 110 eine Halbleiter-auf-Isolator (SOI)-Struktur enthalten, wie zum Beispiel eine vergrabene Dielektrikumschicht. Als weitere Alternative kann das Substrat 110 eine vergrabene Dielektrikumschicht enthalten, wie zum Beispiel eine vergrabene Oxid (BOX)-Schicht, wie zum Beispiel die, die durch ein Verfahren, das als „Separation by Implantation of Oxygen“ (SIMOX)-Technologie bezeichnet wird, Wafer-Bondung, selektives epitaxiales Wachstum (SEG) oder andere zweckdienliche Verfahren gebildet wird. Das Substrat 110 kann auch eine Rippenstruktur eines „Fin-like Field-Effect Transistor“ (FinFET) enthalten, der durch geeignete Prozesse gebildet wird, wie zum Beispiel einen Lithografiestrukturierungsprozess und einen Ätzprozess. Verschiedene Ausführungsformen können praktisch beliebige aus einer Vielfalt von Substratstrukturen und Materialen enthalten.
  • Das Substrat 110 enthält außerdem verschiedene dotierte (nicht gezeigte) Regionen, die durch Implantierungstechniken gebildet werden. Zum Beispiel wird ein Abschnitt des Substrats 110 dotiert, um eine Region vom P-Typ und eine P-Mulde zu bilden, wenn ein n-Kanal-Bauelement gefertigt wird. Gleichermaßen kann ein anderer Abschnitt des Substrats 110 dotiert werden, um eine Region vom N-Typ und eine N-Mulde zu bilden, wenn ein p-Kanal-Bauelement gefertigt wird. Die dotierten Regionen werden mit Dotanden vom P-Typ dotiert, wie zum Beispiel Bor oder BF2, und/oder werden mit Dotanden vom N-Typ dotiert, wie zum Beispiel Phosphor oder Arsen. Die dotierten Regionen können direkt auf dem Substrat 110, in einer P-Muldenstruktur, in einer N-Muldenstruktur, in einer Doppelmuldenstruktur oder unter Verwendung einer erhöhten Struktur ausgebildet werden.
  • Das Substrat 110 enthält außerdem verschiedene Isolationsstrukturen, wie zum Beispiel eine Shallow Trench Isolation (STI) (nicht gezeigt), die in dem Substrat 110 ausgebildet ist, um verschiedene Bauelemente zu trennen. Die Bildung der STI kann Folgendes enthalten: Ätzen eines Grabens in dem Substrat 110, Füllen des Grabens mit dielektrischen Materialen, wie zum Beispiel Siliziumoxid, Siliziumnitrid oder Siliziumoxynitrid, und Anwenden eines chemischmechanischen Polierens (CMP) zum Entfernen der überschüssigen dielektrischen Metallschichten.
  • In 1A wird ein dielektrisches Material 120' mittels irgendeines zweckdienlichen Verfahrens, wie zum Beispiel Atomschichtabscheidung (ALD), chemischer Aufdampfung (CVD) und Ozonoxidation, auf dem Substrat 110 ausgebildet. ALD ist ein chemischer Gasphasenprozess und ein selbstbegrenzendes atomschichtweises Wachstumsverfahren. Der oberflächengesteuerte Wachstumsmechanismus von ALD gewährleistet eine gute Stufenabdeckung und dichte Filme mit allenfalls wenigen Nadellöchern. Die mit ALD erreichte Präzision erlaubt das Verarbeiten von extrem dünnen Filmen auf kontrollierte Weise im Nanometerbereich. Das dielektrische Material 120' enthält Oxid, HfSiO und/oder Oxynitrid. Es wurde festgestellt, dass das dielektrische Material 120' Abhilfe bei einigen Problemen mit der Integration von Gate-Stapeln aus dielektrischen Material mit hohem κ-Wert schaffen kann, wie zum Beispiel Schwellenspannungs-Pinning und Verringern der Trägermobilität. Das dielektrische Material 120' kann auch eine Diffusionssperre sein, um zu verhindern, dass unerwünschte Grenzflächenreaktionen zwischen dem dielektrischen Material mit hohem κ-Wert und dem Substrat 110 stattfinden.
  • Ein Gate-Material 210', wie zum Beispiel Polysilizium, wird auf oder über dem dielektrischen Material 120' durch dem Fachmann bekannte Abscheidungstechniken angeordnet. Alternativ kann optional eine amorphe Siliziumschicht anstelle der Polysiliziumschicht ausgebildet werden. Zusätzlich wird eine strukturierte Hartmaske 300 auf dem Gate-Material 210' ausgebildet. Die strukturierte Hartmaske 300 enthält Siliziumnitrid und/oder Siliziumoxid oder alternativ Fotoresist. Die strukturierte Hartmaske 300 kann mehrere Schichten enthalten. Die strukturierte Hartmaske 300 wird durch einen Fotolithografieprozess und einen Ätzprozess strukturiert.
  • Wir wenden uns 1B zu. Unter Verwendung der strukturierten Hartmaske 300 von 1A als eine Ätzmaske wird ein Ätzprozess ausgeführt, um einen Dummy-Gate-Stapel 200 zu bilden. Der Dummy-Gate-Stapel 200 enthält ein Dummy-Gate 210, das aus dem Gate-Material 210' (siehe 1A) strukturiert wurde, und eine Grenzschicht (IL) 120, die aus dem dielektrischen Material 120' (siehe 1A) strukturiert wurde. Der Ätzprozess enthält ein Trockenätzen, ein Nassätzen oder eine Kombination aus Trockenätzen und Nassätzen. Der Trockenätzprozess kann Fluor-haltiges Gas (zum Beispiel CF4, SF6, CH2F2, CHF3 und/oder C2F6), Chlor-haltiges Gas (zum Beispiel Cl2, CHCl3, CCl4 und/oder BCl3), Brom-haltiges Gas (zum Beispiel HBr und/oder CHBR3), Jod-haltiges Gas, andere geeignete Gase und/oder Plasmas und/oder Kombinationen davon implementieren. Der Ätzprozess kann ein Mehrschritt-Ätzen enthalten, um Ätzselektivität, Flexibilität und ein gewünschtes Ätzprofil zu erhalten.
  • Nachdem der Dummy-Gate-Stapel 200 ausgebildet wurde, werden Seitenwand-Abstandshalter 130 an den Seitenwänden der Dummy-Gate-Stapel 200 ausgebildet. Die Seitenwand-Abstandshalter 130 können ein dielektrisches Material enthalten, wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumoxynitrid oder Kombinationen davon. In einigen Ausführungsformen werden die zwei Seitenwand-Abstandshalter 130 jeweils durch mehrere Schichten oder mehrere Abstandshalter gebildet. Zum Beispiel wird zuerst ein Dichtungsabstandshalter an der Seitenwand des Dummy-Gate-Stapels 200 ausgebildet, und dann wird ein Hauptabstandshalter an dem Dichtungsabstandshalter ausgebildet. Die Seitenwand-Abstandshalter 130 können durch dem Fachmann bekannte Abscheidungs- und Ätzprozesse ausgebildet werden.
  • Wir wenden uns 1C zu. Das Dummy-Gate 210 von 1B wird entfernt, um eine Öffnung 105 zu bilden. In einigen Ausführungsformen wird vor dem Entfernen des Dummy-Gates 210 eine Dielektrikumschicht 140 an Außenseiten der Seitenwand-Abstandshalter 130 auf dem Substrat 110 ausgebildet. Die Dielektrikumschicht 140 enthält Siliziumoxid, Oxynitrid oder andere geeignete Materialen. Die Dielektrikumschicht 140 enthält eine einzelne Schicht oder mehrere Schichten. Die Dielektrikumschicht 140 wird durch eine geeignete Technik, wie zum Beispiel CVD oder ALD, ausgebildet. Ein chemisch-mechanischer Planarisierungs (CMP)-Prozess kann angewendet werden, um überschüssige Dielektrikumschicht 140 zu entfernen und die Oberseite des Dummy-Gate 210 für einen anschließenden Dummy-Gate-Abtragsprozess frei zu legen.
  • In der vorliegenden Offenbarung wird das Regime eines Gate-Ersetzungs (RPG)-Prozesses verwendet. Allgemein wird bei einem RPG-Prozessregime zuerst ein Dummy-Polysilizium-Gate ausgebildet, das später, nach wärmeenergieintensiven Prozessen, durch ein Metall-Gate ersetzt wird. In einigen Ausführungsformen wird das Dummy-Gate 210 (siehe 1B) entfernt, um die Öffnung 105 mit dem Seitenwand-Abstandshalter 130 als seine Seitenwand zu bilden. In einigen anderen Ausführungsformen wird die Grenzschicht 120 ebenfalls entfernt. Alternativ wird in einigen Ausführungsformen das Dummy-Gate 210 entfernt, während die Grenzschicht 120 bleibt. Das Dummy-Gate 210 und die Grenzschicht 120 können durch Trockenätzen, Nassätzen oder eine Kombination aus Trocken- und Nassätzen entfernt werden. Zum Beispiel kann ein Nassätzprozess den Kontakt mit einer Hydroxid-haltigen Lösung (zum Beispiel Ammoniumhydroxid), entionisiertem Wasser und/oder anderen geeigneten Ätzmittellösungen enthalten.
  • Wir wenden uns 1D zu. Eine Dielektrikumschicht mit hohem κ-Wert 150' wird konform in der Öffnung 105 ausgebildet. In einigen Ausführungsformen wird zuerst eine andere Grenzschicht abgeschieden, wenn die Grenzschicht 120 von 1B in einem vorherigen Prozessschritt entfernt wird. Die Dielektrikumschicht mit hohem κ-Wert 150' kann LaO, AlO, ZrO, TiO, Ta2O5, Y2O3, SrTiCh (STO), BaTiO3 (BTO), BaZrO, HfZrO, HfLaO, HfSiO, LaSiO, AlSiO, HfTaO, HfTiO, (Ba,Sr)TiO3 (BST), Al2O3, Si3N4, Oxynitride (SiON) oder andere geeignete Materialen enthalten. Die Dielektrikumschicht mit hohem κ-Wert 150' wird durch geeignete Techniken, wie zum Beispiel ALD, CVD, physikalisches Aufdampfen (PVD), thermische Oxidation, Kombinationen davon, oder andere geeignete Techniken abgeschieden. PVD ist ein Abscheidungsverfahren, das anstelle einer chemischen Reaktion auf der Oberfläche physikalische Prozesse, wie zum Beispiel einen Plasmasputterbeschuss, beinhaltet. Beim Plasmasputterprozess werden Atome oder Moleküle durch einen hochenergetischen Teilchenbeschuss aus einem Zielmaterial herausgeschleudert, so dass die herausgeschleuderten Atome oder Moleküle auf einem Substrat als ein dünner Film kondensieren können.
  • Anschließend wird eine Deckschicht 155' konform auf der Dielektrikumschicht mit hohem κ-Wert 150' ausgebildet. Die Deckschicht 155' ist dafür konfiguriert, Elektrizität zu leiten und Diffusion und Reaktion zwischen der Dielektrikumschicht mit hohem κ-Wert 150' und einer Metall-Gate-Schicht zu verhindern. Die Deckschicht 155' kann feuerfeste Metalle und ihre Nitride (zum Beispiel TiN, TaN, W2N, TiSiN, TaSiN) enthalten. Die Deckschicht 155' kann durch PVD, CVD, metall-organische chemische Aufdampfung (MOCVD) und ALD abgeschieden werden.
  • Dann wird eine Sperrschicht 160' konform auf der Deckschicht 155' ausgebildet. Die Sperrschicht 160' kann Metallnitridmaterialen enthalten. Zum Beispiel enthält die Sperrschicht 160' TiN, TaN oder Kombinationen davon. In einigen Ausführungsformen enthält die Sperrschicht 160' eine einzelne Schicht oder mehrere Schichten. Für eine Mehrschichtkonfiguration enthalten die Schichten voneinander verschiedene Zusammensetzungen von Metallnitrid. Zum Beispiel hat die Sperrschicht 160' eine erste Metallnitridschicht, die TiN enthält, und eine zweite Metallnitridschicht, die TaN enthält. Die Sperrschicht 160' ist dafür konfiguriert, eine Diffusion von Metallionen von einer Metallschicht (d. h. einer Austrittsarbeitsmetallschicht 150' im vorliegenden Text) zu benachbarten Schichten zu hemmen, wodurch die Bildung unerwünschter Hohlräume in der Nähe der Austrittsarbeitsmetallschicht 150' des Gate-Stapels 200 gehemmt wird.
  • Anschließend wird eine Austrittsarbeitsmetallschicht 165' konform auf der Sperrschicht 160' ausgebildet. In einigen Ausführungsformen kann die Austrittsarbeitsmetallschicht 165' eine einzelne Schicht oder mehrere Schichten enthalten, beispielsweise einen Austrittsarbeitsfilm, einen Auskleidungsfilm, einen Benetzungsfilm und einen Adhäsionsfilm. Die Austrittsarbeitsmetallschicht 165' kann Ti, TiAl, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, TaN, Ru, Mo, WN, Co, Al oder sonstige geeignete Materialen enthalten. Zum Beispiel enthält die Austrittsarbeitsmetallschicht 165' mindestens eines von Ti, Al oder TiAl, wenn der Gate-Stapel 200 Teil eines N-Kanal-MOS (NMOS)-Transistors eines komplementären MOS (CMOS)-Bausteins ist. Alternativ enthält die Austrittsarbeitsmetallschicht 165' mindestens eines von TiN, Co, WN oder TaC, wenn der Metall-Gate-Stapel 250 (siehe 1G) Teil eines P-Kanal-MOS (PMOS)-Transistors des CMOS-Bausteins ist. Die Austrittsarbeitsmetallschicht 165' kann durch ALD, PVD, CVD oder einen sonstigen geeigneten Prozess ausgebildet werden.
  • Dann wird eine Sperrschicht 170' konform auf der Austrittsarbeitsmetallschicht 165' ausgebildet. Die Sperrschicht 170' kann Metallnitridmaterialen enthalten. Zum Beispiel enthält die Sperrschicht 170' TiN, TaN oder Kombinationen davon. In einigen Ausführungsformen enthält die Sperrschicht 170' eine einzelne Schicht oder mehrere Schichten. Für eine Mehrschichtkonfiguration enthalten die Schichten voneinander verschiedene Zusammensetzungen von Metallnitrid. Zum Beispiel hat die Sperrschicht 170' eine erste Metallnitridschicht, die TiN enthält, und eine zweite Metallnitridschicht enthält TaN. Die Sperrschicht 170' ist dafür konfiguriert, die Diffusion von Metallionen von einer Metallschicht (d. h. einer Gate-Elektrode 190 in 1G) zu benachbarten Schichten zu hemmen, wodurch die Bildung unerwünschter Hohlräume in der Nähe der Gate-Elektrode 190 des Metall-Gate-Stapels 250 gehemmt wird. Nach der Bildung der Sperrschicht 170' wird die Größe der Öffnung 105 zur Öffnung 175 reduziert. Die Öffnung 175 hat eine Unterseite 175b und zwei Seitenwände 175s.
  • Wir wenden uns 1E zu. Ein metallischer Haftvermittler 180 wird anisotrop auf der Sperrschicht 170' und in der Öffnung 175 ausgebildet, so dass der metallische Haftvermittler 180 auf der Unterseite 175b der Öffnung 175 angeordnet wird, während mindestens ein Abschnitt der Seitenwand 175s der Öffnung 175 frei bleibt. Das anisotrope Abscheidungsverfahren, das zum Abscheiden des metallischen Haftvermittlers 180 verwendet wird, kann ein beliebiges Verfahren sein, das eine direktionale Abscheidung ermöglicht, so dass mehr metallisches Haftvermittlermaterial auf horizontalen Flächen abgeschieden wird als auf vertikalen Flächen. Zum Beispiel kann das anisotrope Abscheidungsverfahren ein kollimiertes physikalisches Aufdampfungs (PVD)-Verfahren sein, bei dem das erste metallische Material abwärts im Wesentlichen parallel zur vertikalen Richtung der beispielhaften Halbleiterstruktur gerichtet ist. Alternativ kann das anisotrope Abscheidungsverfahren physikalisches Hochfrequenz-Aufdampfungs (RFPVD)-Sputtern und/oder eine konstante Substratvorspannung, d. h. eine konstante elektrische Vorspannung, die an das Substrat angelegt wird, verwenden. Die Abscheidungsrate richtet sich nach dem Einfallswinkel der ankommenden Teilchen, was eine höhere Abscheidungsrate auf der Unterseite 175b als an den Seitenwänden 175s der Öffnung 175 zur Folge hat. In einigen Ausführungsformen besteht der metallische Haftvermittler 180 aus einer Metalllegierung. In einigen anderen Ausführungsformen besteht der metallische Haftvermittler 180 aus Silizium (Si), Bor (B), Wolfram-Silizium (WSix), Wolfram-Bor (WBx), Wolfram-Bor-Silizium (WSixB) oder beliebigen Kombinationen davon.
  • Da der metallische Haftvermittler 180 unter Verwendung des anisotropen Abscheidungsprozesses gebildet wird, wird der metallische Haftvermittler 180 auf der Unterseite 175b der Öffnung 175 abgeschieden und legt im Wesentlichen die Seitenwände 175s der Öffnung 175 frei. In einigen Ausführungsformen beträgt eine Dicke T des metallischen Haftvermittlers 180 etwa 0,1 nm bis etwa 2 nm.
  • Wir wenden uns 1F zu. Die übrig gebliebene Öffnung 175 wird mit einer Metallschicht 190' auf dem metallischen Haftvermittler 180 gefüllt. In einigen Ausführungsformen enthält die Metallschicht 190' Wolfram (W). Die Metallschicht 190' wird durch ALD, PVD, CVD oder einen sonstigen geeigneten Prozess abgeschieden. Da Wolfram gut an Silizium, Bor, Wolfram-Silizium, Wolfram-Bor, Wolfram-Bor-Silizium oder Kombinationen davon haftet, kann das Wolfram einfach an dem metallischen Haftvermittler 180 haften. Darum wird die übrig gebliebene Öffnung 175 vom Boden aus nach oben gefüllt, ohne einen Hohlraum zu hinterlassen, wodurch die Produktionsausbeute der Bauelemente sinken kann und Zuverlässigkeitsprobleme, wie zum Beispiel Delaminierung und Elektromigration, während Zuverlässigkeitstests auftreten können. In einigen anderen Ausführungsformen enthält die Metallschicht 190' Aluminium (Al), Kupfer (Cu) oder anderes geeignetes leitfähiges Material.
  • Wir wenden uns 1G zu. In einigen Ausführungsformen wird ein CMP-Prozess angewendet, um überschüssige Metallschicht 190' zu entfernen (siehe 1F), um eine im Wesentlichen planare Oberseite für die Metallschicht 190', die Sperrschichten 170' und 160', die Austrittsarbeitsmetallschicht 165', die Deckschicht 155' und die Dielektrikumschicht mit hohem κ-Wert 150' bereitzustellen (siehe 1F). Die übrig gebliebene Metallschicht 190' ist eine Gate-Elektrode 190, die übrig gebliebenen Sperrschichten 170' und 160' sind Sperrschichten 170 bzw. 160, die übrig gebliebene Austrittsarbeitsmetallschicht 165' ist eine Austrittsarbeitsmetallschicht 165, die übrig gebliebene Deckschicht 155' ist eine Deckschicht 155, und die übrig gebliebene Dielektrikumschicht mit hohem κ-Wert 150' ist eine Dielektrikumschicht mit hohem κ-Wert 150. Die Gate-Elektrode 190, der metallische Haftvermittler 180, die Sperrschichten 170 und 160, die Austrittsarbeitsmetallschicht 165, die Deckschicht 155 und die Dielektrikumschicht mit hohem κ-Wert 150 bilden zusammen den Metall-Gate-Stapel 250.
  • In den 1A-1G wird, vor dem Ausbilden der Metallschicht 190', die Metalladhäsionsschicht 180 über der Unterseite 175b der Öffnung 175 ausgebildet, d. h. am Boden der Öffnung 175, wenn die Sperrschicht 170 ausgebildet wird. Da die Metalladhäsionsschicht 180 anisotrop in der Öffnung 175 ausgebildet wird, wird die Metalladhäsionsschicht 180 am Boden der Öffnung 175 ausgebildet. Der metallische Haftvermittler 180 kann metallische Materialen der Metallschicht 190' befestigen. Darum kann die Metallschicht 190' von unten nach oben aufgebaut werden. Dank des metallischen Haftvermittlers 180 kann die Metallschicht 190' verbesserte Fülleigenschaften in der übrig gebliebenen Öffnung 175 aufweisen, was einen durchgehend Hohlraum-freien Metall-Gate-Stapel 250 zur Folge hat, indem das Befüllen seiner übrig gebliebenen Öffnung 175 mit dem Metall, wie zum Beispiel Wolfram, zum Ausbilden der Gate-Elektrode 190 vereinfacht wird, ohne das darin unausgefüllte Hohlräume zurückbleiben. Die in einer Gate-Elektrode entstandenen Hohlräume können die elektrischen Eigenschaften und die Zuverlässigkeit der Gate-Elektrode beeinträchtigen, den Widerstand der Gate-Elektrode erhöhen und/oder die strukturelle Integrität der Gate-Elektrode schwächen. Darum kann die Konfiguration von 1G die oben angesprochenen Probleme mindern. Der metallische Haftvermittler 180 kann aus Silizium (Si), Bor (B), Wolfram-Silizium (WSix), Wolfram-Bor (WBx), Wolfram-Bor-Silizium (WSixB) oder beliebigen Kombinationen davon bestehen. In einigen Ausführungsformen beträgt die Dicke T des metallischen Haftvermittlers 180 etwa 0,1 nm bis etwa 2 nm.
  • Die Bildung von Hohlraum-freiem metallischem Material in einer Öffnung kann ausgeführt werden, um einen Metallstopfen in einem Halbleiterbauelement zu bilden. Die 2A bis 2D sind Querschnittsansichten eines Verfahrens zur Herstellung eines Halbleiterbauelements auf verschiedenen Stufen gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Wir wenden uns 2A zu, wo ein Substrat 110 bereitgestellt wird. Das Substrat 110 kann ein Halbleitersubstrat sein, das Silizium, Germanium, Silizium-Germanium, Galliumarsenid oder andere zweckdienliche Halbleitermaterialen enthält. Alternativ kann das Substrat 110 eine (nicht gezeigte) epitaxiale Schicht enthalten. Des Weiteren kann das Substrat 110 zur Leistungssteigerung gedehnt werden. Alternativ kann das Substrat 110 eine Halbleiter-auf-Isolator (SOI)-Struktur enthalten, zum Beispiel eine vergrabene Dielektrikumschicht. Außerdem kann das Substrat 110 alternativ eine vergrabene Dielektrikumschicht enthalten, zum Beispiel eine vergrabene Oxid (BOX)-Schicht, wie zum Beispiel die, die durch ein Verfahren, das als „Separation by Implantation of Oxygen“ (SIMOX)-Technologie bezeichnet wird, Wafer-Bondung, selektives epitaxiales Wachstum (SEG) oder andere zweckdienliche Verfahren gebildet wird. Das Substrat 110 kann auch eine Rippenstruktur eines „Fin-like Field-Effect Transistor“ (FinFET) enthalten, der durch geeignete Prozesse gebildet wird, wie zum Beispiel einen Lithografiestrukturierungsprozess und einen Ätzprozess. Verschiedene Ausführungsformen können praktisch beliebige aus einer Vielfalt von Substratstrukturen und Materialen enthalten.
  • Das Substrat 110 enthält außerdem verschiedene dotierte Regionen, die durch Implantierungstechniken gebildet werden. Zum Beispiel wird in 2A ein Abschnitt des Substrats 110 dotierten, um eine dotierte Region 112 zu bilden. Die dotierte Region 112 kann eine Region vom P-Typ oder eine Region vom N-Typ sein. In einigen Ausführungsformen kann die dotierte Region 112 mit Dotanden vom P-Typ dotiert werden, wie zum Beispiel Bor oder BF2, und/oder kann mit Dotanden vom N-Typ dotiert werden, wie zum Beispiel Phosphor oder Arsen. Die dotierte Region 112 kann direkt auf dem Substrat 110, in einer P-Muldenstruktur, in einer N-Muldenstruktur, in einer Doppelmuldenstruktur oder unter Verwendung einer erhöhten Struktur ausgebildet werden.
  • Das Substrat 110 enthält außerdem verschiedene Isolationsstrukturen, wie zum Beispiel eine Shallow Trench Isolation (STI) (nicht gezeigt), die in dem Substrat 110 ausgebildet ist, um verschiedene Bauelemente zu trennen. Die Bildung der STI kann Folgendes enthalten: Ätzen eines Grabens in dem Substrat 110, Füllen des Grabens mit dielektrischen Materialen, wie zum Beispiel Siliziumoxid, Siliziumnitrid oder Siliziumoxynitrid, und Anwenden eines chemischmechanischen Polierens (CMP) zum Entfernen der überschüssigen dielektrischen Metallschichten.
  • In 2A wird eine Dielektrikumschicht 410 auf dem Substrat 110 ausgebildet. Die Dielektrikumschicht 410 enthält Siliziumoxid, Oxynitrid oder andere geeignete Materialen. Die Dielektrikumschicht 410 enthält eine einzelne Schicht oder mehrere Schichten. Die Dielektrikumschicht 410 wird durch eine geeignete Technik, wie zum Beispiel CVD oder ALD, ausgebildet.
  • Wir wenden uns 2B zu. Eine Öffnung 415 (oder eine Durchkontaktierung) wird in der Dielektrikumschicht 410 ausgebildet, um die dotierte Region 112 des Substrats 110 frei zu legen. In einigen Ausführungsformen kann die Öffnung 415 unter Verwendung standardmäßiger fotolithografischer und RIE-Verfahren mit CHF3 als Ätzmittel ausgebildet werden. Bei einigen anderen Ausführungsformen sind dem Fachmann zweckmäßige Ätzmittel und -techniken für hohe Ätzratenverhältnisse vertraut. In 2B hat die Öffnung 415 eine Unterseite 415b und eine Seitenwand 415s. In 2B ist die Unterseite 415b eine Oberseite der dotierten Region 112, die durch die Öffnung 415 frei gelegt wird.
  • Wir wenden uns 2C zu. Ein metallischer Haftvermittler 180 wird anisotrop in der Öffnung 415 und auf der Unterseite 415b ausgebildet. Das zum Abscheiden des metallischen Haftvermittlers 180 verwendete anisotrope Abscheidungsverfahren kann ein beliebiges Verfahren sein, das eine direktionale Abscheidung ermöglicht, so dass mehr metallisches Haftvermittlermaterial auf horizontalen Flächen abgeschieden wird als auf vertikalen Flächen. Zum Beispiel kann das anisotrope Abscheidungsverfahren ein kollimiertes physikalisches Aufdampfungs (PVD)-Verfahren sein, bei dem das erste metallische Material abwärts im Wesentlichen parallel zur vertikalen Richtung der beispielhaften Halbleiterstruktur gerichtet wird. Alternativ kann das anisotrope Abscheidungsverfahren physikalisches Hochfrequenz-Aufdampfungs (RFPVD)-Sputtern und/oder eine konstante Substratvorspannung, d. h. eine konstante elektrische Vorspannung, die an das Substrat angelegt wird, verwenden. Die Abscheidungsrate richtet sich nach dem Einfallswinkel der ankommenden Teilchen, was eine höhere Abscheidungsrate auf der Unterseite 415b als an der Seitenwand 415s der Öffnung 415 zur Folge hat. In einigen Ausführungsformen besteht der metallische Haftvermittler 180 aus einer Metalllegierung. In einigen anderen Ausführungsformen besteht der metallische Haftvermittler 180 aus Silizium (Si), Bor (B), Wolfram-Silizium (WSix), Wolfram-Bor (WBx), Wolfram-Bor-Silizium (WSixB) oder beliebigen Kombinationen davon.
  • Da der metallische Haftvermittler 180 unter Verwendung des anisotropen Abscheidungsprozesses gebildet wird, wird der metallische Haftvermittler 180 auf der Unterseite 415b der Öffnung 175 abgeschieden und legt im Wesentlichen die Seitenwand 415s der Öffnung 415 frei. In einigen Ausführungsformen beträgt eine Dicke T des metallischen Haftvermittlers 180 etwa 0,1 nm bis etwa 2 nm.
  • Wir wenden uns 2D zu. Ein Metallstopfen 420 wird in der übrig gebliebenen Öffnung 415 und auf dem metallischen Haftvermittler 180 ausgebildet. In einigen Ausführungsformen enthält der Metallstopfen 420 Wolfram (W). Zum Beispiel wird durch ALD, PVD, CVD oder einen sonstigen geeigneten Prozess eine Metallschicht abgeschieden, um die Öffnung 415 auszufüllen. Dann wird die Metallschicht mit Fotoresist strukturiert und zurückgeätzt, um den Metallstopfen 420 zu definieren. Da Wolfram gut an Silizium, Bor, Wolfram-Silizium, Wolfram-Bor, Wolfram-Bor-Silizium oder Kombinationen davon haftet, kann Wolfram leicht an dem metallischen Haftvermittler 180 haften. Darum wird die übrig gebliebene Öffnung 415 vom Boden aus nach oben gefüllt, ohne einen Hohlraum zu hinterlassen, wodurch die Produktionsausbeute der Bauelemente sinken kann und Zuverlässigkeitsprobleme, wie zum Beispiel Delaminierung und Elektromigration, während Zuverlässigkeitstests auftreten können. In einigen anderen Ausführungsformen enthält der Metallstopfen 420 Aluminium (Al), Kupfer (Cu) oder anderes geeignetes leitfähiges Material.
  • In den 2A-2D wird, vor dem Ausbilden des Metallstopfens 420, der metallische Haftvermittler 180 an der Unterseite 415b der Öffnung 415 ausgebildet. Da der metallische Haftvermittler 180 anisotrop in der Öffnung 415 ausgebildet wird, der metallische Haftvermittler 180 wird am Boden der Öffnung 415 ausgebildet. Der metallische Haftvermittler 180 kann an metallischen Materialen des Metallstopfens 420 haften. Darum kann der Metallstopfen 420 von unten nach oben ausgebildet werden. Dank des metallischen Haftvermittlers 180 kann der Metallstopfen 420 verbesserte Fülleigenschaften in der übrig gebliebenen Öffnung 415 aufweisen, was einen durchgehend Hohlraum-freien Metallstopfen 415 zur Folge hat, indem das Befüllen seiner übrig gebliebenen Öffnung 415 mit dem Metall, wie zum Beispiel Wolfram, zum Ausbilden des Metallstopfens 420 vereinfacht wird, ohne das darin unausgefüllte Hohlräume zurückbleiben. Der metallische Haftvermittler 180 kann aus Silizium (Si), Bor (B), Wolfram-Silizium (WSix), Wolfram-Bor (WBx), Wolfram-Bor-Silizium (WSixB) oder beliebigen Kombinationen davon bestehen. In einigen Ausführungsformen beträgt die Dicke T des metallischen Haftvermittlers 180 etwa 0,1 nm bis etwa 2 nm. In einigen anderen Ausführungsformen kann der Metallstopfen ein Stopfen sein, der in dem Zwischenschichtdielektrikum (ILD) ausgebildet ist.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Halbleiterbauelement ein Substrat, mindestens eine Schicht, einen metallischen Haftvermittler und eine metallische Struktur. Die Schicht ist auf dem Substrat angeordnet. Die Schicht hat eine Öffnung, und die Öffnung hat eine Unterseite und mindestens eine Seitenwand. Der metallische Haftvermittler ist auf der Unterseite der Öffnung angeordnet, während mindestens ein Abschnitt der Seitenwand der Öffnung frei bleibt. Die metallische Struktur ist in der Öffnung und auf dem metallischen Haftvermittler angeordnet. Eine erste Sperrschicht ist konform in der Öffnung und zwischen dem Substrat und einer Kombination des metallischen Haftvermittlers und der metallischen Struktur angeordnet. Der metallische Haftvermittler besteht aus Silizium (Si), Bor (B), Wolfram-Silizium (WSix), Wolfram-Bor (WBx), Wolfram-Bor-Silizium (WSixB) oder Kombinationen davon, und die metallische Struktur enthält Wolfram (W).
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Verfahren zur Herstellung eines Halbleiterbauelements das Ausbilden mindestens einer Schicht auf einem Substrat. Die Schicht hat eine Öffnung, die eine Unterseite und mindestens eine Seitenwand aufweist. Ein metallischer Haftvermittler wird so ausgebildet, dass er die Unterseite der Öffnung bedeckt, während mindestens ein Abschnitt der Seitenwand der Öffnung frei bleibt. Eine metallische Struktur wird in der Öffnung und auf dem metallischen Haftvermittler ausgebildet. Eine erste Sperrschicht wird konform in der Öffnung ausgebildet, bevor der metallische Haftvermittler und die metallische Struktur ausgebildet werden. Der metallische Haftvermittler besteht aus Silizium (Si), Bor (B), Wolfram-Silizium (WSix), Wolfram-Bor (WBx), Wolfram- Bor-Silizium (WSixB) oder beliebigen Kombinationen davon, und die metallische Struktur enthält Wolfram (W).
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Verfahren zur Herstellung eines Halbleiterbauelements das Ausbilden einer Schicht auf einem Substrat. Die Schicht hat eine Öffnung. Ein metallischer Haftvermittler wird auf der Unterseite der Öffnung ausgebildet, während die Seitenwand der Öffnung frei bleibt. Eine metallische Struktur wird in der Öffnung und auf dem metallischen Haftvermittler ausgebildet. Der metallische Haftvermittler besteht aus Silizium (Si), Bor (B), Wolfram-Silizium (WSix), Wolfram-Bor (WBx), Wolfram-Bor-Silizium (WSixB) oder beliebigen Kombinationen davon, und die metallische Struktur enthält Wolfram (W).

Claims (17)

  1. Halbleitervorrichtung, die Folgendes umfasst: ein Substrat (110); mindestens eine Schicht, die auf dem Substrat (110) angeordnet ist, wobei die Schicht eine Öffnung (105) hat, und die Öffnung (175) eine Unterseite und mindestens eine Seitenwand hat; einen metallischen Haftvermittler (180), der auf der Unterseite der Öffnung (175) angeordnet ist, während die Seitenwand der Öffnung (175) frei bleibt; und eine metallische Struktur (190), die in der Öffnung (175) und auf dem metallischen Haftvermittler (180) angeordnet ist, eine erste Sperrschicht (160), die konform in der Öffnung und zwischen dem Substrat (110) und einer Kombination des metallischen Haftvermittlers (180) und der metallischen Struktur (190) angeordnet ist, wobei der metallische Haftvermittler (180) aus Silizium (Si), Bor (B), Wolfram-Silizium (WSix), Wolfram-Bor (WBx), Wolfram-Bor-Silizium (WSixB) oder Kombinationen davon besteht, und wobei die metallische Struktur (190) Wolfram (W) enthält.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der metallische Haftvermittler (180) aus einer Legierung besteht.
  3. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die metallische Struktur (190) eine Gate-Elektrode (190) ist.
  4. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die metallische Struktur (190) eine Durchkontaktierung ist.
  5. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die Schicht des Weiteren Folgendes umfasst: eine Austrittsarbeitsmetallschicht (165), die zwischen der ersten Sperrschicht (160) und der Kombination des metallischen Haftvermittlers (180) und der metallischen Struktur (190) angeordnet ist.
  6. Halbleitervorrichtung nach Anspruch 5, wobei die Schicht des Weiteren Folgendes umfasst: eine zweite Sperrschicht (170), die zwischen der Austrittsarbeitsmetallschicht (165) und der Kombination des metallischen Haftvermittlers (180) und der metallischen Struktur (190) angeordnet ist.
  7. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die Schicht Folgendes umfasst: eine Grenzschicht (120), die zwischen dem metallischen Haftvermittler (180) und dem Substrat (110) angeordnet ist; eine Dielektrikumschicht (150) mit hohem κ-Wert, die auf der Grenzschicht angeordnet ist; und eine Deckschicht (155), die auf der Dielektrikumschicht (150) mit hohem κ-Wert angeordnet ist, wobei die erste Sperrschicht (160) auf der Deckschicht angeordnet ist.
  8. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die Öffnung durch einen Seitenwand-Abstandshalter (130) eingegrenzt ist.
  9. Halbleitervorrichtung nach Anspruch 8, wobei die Dielektrikumschicht (150) mit hohem κ-Wert über dem Boden und Seitenwänden der Öffnung angeordnet ist und eine Sperrschicht (160, 170) über der Dielektrikumschicht (150) mit hohem κ-Wert ausgebildet ist.
  10. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei der metallische Haftvermittler aus Bor (B), Wolfram-Bor (WBx), Wolfram-Bor-Silizium (WSixB) oder Kombinationen hiervon besteht.
  11. Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: Ausbilden mindestens einer Schicht auf einem Substrat (110), wobei die Schicht eine Öffnung (175) hat, die eine Unterseite und mindestens eine Seitenwand aufweist; Ausbilden eines metallischen Haftvermittlers (180), um die Unterseite der Öffnung (175) zu bedecken, während die Seitenwand der Öffnung frei bleibt; und Ausbilden einer metallischen Struktur (90) in der Öffnung (175) und auf dem metallischen Haftvermittler (180), Ausbilden einer ersten Sperrschicht (160') konform in der Öffnung, bevor der metallische Haftvermittler (180) und die metallische Struktur (190) ausgebildet werden, wobei der metallische Haftvermittler (180) aus Silizium (Si), Bor (B), Wolfram-Silizium (WSix), Wolfram-Bor (WBx), Wolfram-Bor-Silizium (WSixB) oder beliebigen Kombinationen davon besteht, und wobei die metallische Struktur (190) Wolfram (W) enthält.
  12. Verfahren nach Anspruch 11, wobei der metallische Haftvermittler (180) mittels eines physikalischen Aufdampfungs (PVD)-Prozesses ausgebildet wird.
  13. Verfahren nach Anspruch 11 oder 12, wobei die metallische Struktur (190) unter Verwendung einer chemischen Aufdampfung (CVD), eines Atomschichtabscheidungs (ALD)-Prozesses oder eines physikalischen Aufdampfungs (PVD)-Prozesses ausgebildet wird.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei das Ausbilden der Schicht des Weiteren Folgendes umfasst: Ausbilden einer Austrittsarbeitsmetallschicht (165') auf der ersten Sperrschicht (160'); und Ausbilden einer zweiten Sperrschicht (170') auf der Austrittsarbeitsmetallschicht (165'), bevor der metallische Haftvermittler (180) und die metallische Struktur (190) ausgebildet werden.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei das Ausbilden der Schicht des Weiteren Folgendes umfasst: Ausbilden einer Grenzschicht (120) zwischen dem metallischen Haftvermittler (180) und dem Substrat (110); Ausbilden einer Dielektrikumschicht (150') mit hohem κ-Wert auf der Grenzschicht (120); und Ausbilden einer Deckschicht (155') auf der Dielektrikumschicht (150') mit hohem κ-Wert, bevor die erste Sperrschicht (160') ausgebildet wird.
  16. Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: Ausbilden mindestens einer Schicht auf einem Substrat, wobei die Schicht eine Öffnung (175) hat; Ausbilden eines metallischen Haftvermittlers (180) auf der Unterseite der Öffnung (175), während die Seitenwand der Öffnung (175) frei bleibt; und Ausbilden einer metallischen Struktur (190) in der Öffnung (175) und auf dem metallischen Haftvermittler (180), wobei der metallische Haftvermittler (180) aus Wolfram-Bor (WBx), Wolfram-Bor-Silizium (WSixB) oder beliebigen Kombinationen davon besteht, und wobei die metallische Struktur (190) Wolfram (W) enthält.
  17. Verfahren nach Anspruch 16, wobei der metallische Haftvermittler (180) aus einer Legierung besteht.
DE102015111257.4A 2015-06-29 2015-07-12 Halbleiterbauelement und Herstellungsverfahren dafür Active DE102015111257B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/754,427 2015-06-29
US14/754,427 US10861701B2 (en) 2015-06-29 2015-06-29 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
DE102015111257A1 DE102015111257A1 (de) 2016-12-29
DE102015111257B4 true DE102015111257B4 (de) 2021-11-25

Family

ID=57536926

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015111257.4A Active DE102015111257B4 (de) 2015-06-29 2015-07-12 Halbleiterbauelement und Herstellungsverfahren dafür

Country Status (5)

Country Link
US (2) US10861701B2 (de)
KR (1) KR101730727B1 (de)
CN (1) CN106298931B (de)
DE (1) DE102015111257B4 (de)
TW (1) TWI701727B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490649B2 (en) * 2017-05-30 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating semiconductor device with adhesion layer
TWI730119B (zh) * 2017-06-09 2021-06-11 聯華電子股份有限公司 具有金屬閘極之半導體元件之製作方法
TW202401727A (zh) 2017-11-30 2024-01-01 美商英特爾股份有限公司 用於先進積體電路結構製造之異質金屬線組成
CN108777261A (zh) * 2018-06-07 2018-11-09 上海华力集成电路制造有限公司 一种晶体管的栅极结构及其制造方法
US10998421B2 (en) 2018-07-16 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing pattern loading in the etch-back of metal gate
US10658190B2 (en) 2018-09-24 2020-05-19 International Business Machines Corporation Extreme ultraviolet lithography patterning with directional deposition
KR102275458B1 (ko) * 2018-11-30 2021-07-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전기화학 도금 시스템 및 사용 방법
US11183431B2 (en) 2019-09-05 2021-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US11177137B2 (en) * 2020-01-17 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer etching process and methods thereof
US11342434B2 (en) * 2020-05-29 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US11670547B2 (en) 2021-01-15 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor arrangement and method of making
US11515256B2 (en) * 2021-01-27 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US12014955B2 (en) 2022-01-12 2024-06-18 Nanya Technology Corporation Method for fabricating conductive layer stack and method for fabricating semiconductor device with gate contact
US11876051B2 (en) 2022-01-12 2024-01-16 Nanya Technology Corporation Conductive layer stack and semiconductor device with a gate contact
TW202329245A (zh) * 2022-01-12 2023-07-16 南亞科技股份有限公司 具有閘極接觸點之導電層堆疊的製備方法
CN117238848B (zh) * 2023-11-15 2024-02-02 合肥晶合集成电路股份有限公司 一种接触孔结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326297B1 (en) 1999-09-30 2001-12-04 Novellus Systems, Inc. Method of making a tungsten nitride barrier layer with improved adhesion and stability using a silicon layer
US20070281456A1 (en) 2006-05-30 2007-12-06 Hynix Semiconductor Inc. Method of forming line of semiconductor device
US20130181264A1 (en) 2012-01-17 2013-07-18 Duan Quan Liao Semiconductor structure and process thereof
DE112012003020T5 (de) 2011-07-20 2014-05-08 International Business Machines Corporation Ersatz-Gate-Elektrode mit planaren Austrittsarbeits-Materialschichten
US20140154877A1 (en) 2012-11-30 2014-06-05 Globalfoundries Inc. Methods for fabricating integrated circuits having low resistance metal gate structures

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW386298B (en) 1998-05-07 2000-04-01 Ind Tech Res Inst Process for forming selectivity tungsten CVD (chemical vapor deposition) plug having RTA (rapid thermal anneal) self-align tungsten silicide barrier
KR100306372B1 (ko) 1998-06-29 2001-10-19 박종섭 반도체소자의 게이트전극 형성방법
US6284636B1 (en) * 2000-01-21 2001-09-04 Advanced Micro Devices, Inc. Tungsten gate method and apparatus
WO2001078123A1 (en) 2000-04-11 2001-10-18 Genitech Co., Ltd. Method of forming metal interconnects
KR20010096408A (ko) 2000-04-11 2001-11-07 이경수 금속 배선 형성방법
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
US7126199B2 (en) 2004-09-27 2006-10-24 Intel Corporation Multilayer metal gate electrode
KR100890047B1 (ko) * 2007-06-28 2009-03-25 주식회사 하이닉스반도체 반도체소자의 배선 형성방법
US9472637B2 (en) * 2010-01-07 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material and method of manufacturing the same
US8835294B2 (en) * 2010-03-16 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving thermal stability of metal gate
KR101781620B1 (ko) * 2010-09-01 2017-09-25 삼성전자주식회사 모오스 트랜지스터의 제조방법
US9755039B2 (en) 2011-07-28 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a metal gate electrode stack
US8951855B2 (en) * 2012-04-24 2015-02-10 United Microelectronics Corp. Manufacturing method for semiconductor device having metal gate
US8987126B2 (en) * 2012-05-09 2015-03-24 GlobalFoundries, Inc. Integrated circuit and method for fabricating the same having a replacement gate structure
US8895434B2 (en) 2012-11-14 2014-11-25 International Business Machines Corporation Replacement metal gate structure for CMOS device
CN103972149B (zh) * 2013-01-30 2016-08-10 中芯国际集成电路制造(上海)有限公司 金属填充沟槽的方法
KR20140121634A (ko) * 2013-04-08 2014-10-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN104218000B (zh) * 2013-06-05 2017-06-13 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US9012319B1 (en) * 2013-11-01 2015-04-21 Globalfoundries Inc. Methods of forming gate structures with multiple work functions and the resulting products
KR102155511B1 (ko) * 2013-12-27 2020-09-15 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9385030B2 (en) * 2014-04-30 2016-07-05 Globalfoundries Inc. Spacer to prevent source-drain contact encroachment

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326297B1 (en) 1999-09-30 2001-12-04 Novellus Systems, Inc. Method of making a tungsten nitride barrier layer with improved adhesion and stability using a silicon layer
US20070281456A1 (en) 2006-05-30 2007-12-06 Hynix Semiconductor Inc. Method of forming line of semiconductor device
DE112012003020T5 (de) 2011-07-20 2014-05-08 International Business Machines Corporation Ersatz-Gate-Elektrode mit planaren Austrittsarbeits-Materialschichten
US20130181264A1 (en) 2012-01-17 2013-07-18 Duan Quan Liao Semiconductor structure and process thereof
US20140154877A1 (en) 2012-11-30 2014-06-05 Globalfoundries Inc. Methods for fabricating integrated circuits having low resistance metal gate structures

Also Published As

Publication number Publication date
DE102015111257A1 (de) 2016-12-29
KR101730727B1 (ko) 2017-04-26
US10861701B2 (en) 2020-12-08
CN106298931A (zh) 2017-01-04
US10957545B2 (en) 2021-03-23
US20190115220A1 (en) 2019-04-18
KR20170002261A (ko) 2017-01-06
TW201701335A (zh) 2017-01-01
US20160380066A1 (en) 2016-12-29
TWI701727B (zh) 2020-08-11
CN106298931B (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
DE102015111257B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102018115909B4 (de) Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate
DE102016114705B4 (de) Ätzstoppschicht für Halbleiter-Bauelemente
DE102012111785B4 (de) Herstellverfahren für einen integrierten Halbleiterschaltkreis mit Metall-Gate und integrierter Halbleiterschaltkreis
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102020129746A1 (de) Source/drain-kontakte und verfahren zu ihrer bildung
DE102020119099B4 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102015106597A1 (de) Struktur und Verfahren für integrierte Schaltung
DE102020119976A1 (de) Halbleitervorrichtung und verfahren
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102014019447B4 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen und integrierte Halbleiterschaltungen
DE102019113425B4 (de) Finfet-aufbau und verfahren mit reduzierter finnenknickung
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102021113257A1 (de) Halbleiterbauelement und Verfahren
DE102021118124A1 (de) Transistorisolationsbereiche und Verfahren zum Bilden derselben
DE102020133511A1 (de) Sammelschienenkontakt
DE102020116706A1 (de) Gate-struktur eines halbleiterbauelements und verfahren zum bilden desselben
DE102018124815B4 (de) FIN-Feldeffekttransistorbauteil und Verfahren
DE102023109998A1 (de) Schwellenspannungsmodulation durch gatehöhenvariation
DE102018101016B4 (de) Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
DE102013104014B4 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE102021102596B4 (de) Halbleitervorrichtung und verfahren
DE102018107721B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102021100729A1 (de) Kontaktstecker
DE102021108841A1 (de) Transistor-gate-struktur und verfahren zum bilden derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final