DE102015113184A1 - Behandlung vor der Abscheidung und Atomlagenabscheidungs- (ALD) -Prozess und dabei gebildete Strukturen - Google Patents

Behandlung vor der Abscheidung und Atomlagenabscheidungs- (ALD) -Prozess und dabei gebildete Strukturen Download PDF

Info

Publication number
DE102015113184A1
DE102015113184A1 DE102015113184.6A DE102015113184A DE102015113184A1 DE 102015113184 A1 DE102015113184 A1 DE 102015113184A1 DE 102015113184 A DE102015113184 A DE 102015113184A DE 102015113184 A1 DE102015113184 A1 DE 102015113184A1
Authority
DE
Germany
Prior art keywords
metal
layer
containing layer
chlorine
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015113184.6A
Other languages
English (en)
Other versions
DE102015113184B4 (de
Inventor
Cheng-Yen Tsai
Da-Yuan Lee
Hsueh Wen Tsau
Wen Chang
JoJo Lee
Ming-Hsing Tsai
Yi-Hung Lin
Ying-Chieh Hung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015113184A1 publication Critical patent/DE102015113184A1/de
Application granted granted Critical
Publication of DE102015113184B4 publication Critical patent/DE102015113184B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

Verschiedene Verfahren und Strukturen, die durch diese Verfahren gebildet werden, werden beschrieben. Gemäß einem Verfahren wird eine erste metallhaltige Schicht auf einem Substrat gebildet. Eine zweite metallhaltige Schicht wird auf dem Substrat gebildet. Ein Material der ersten metallhaltigen Schicht unterscheidet sich von einem Material der zweiten metallhaltigen Schicht. Eine chlorbasierte Behandlung wird auf der ersten metallhaltigen Schicht und der zweiten metallhaltigen Schicht ausgeführt. Eine dritte metallhaltige Schicht wird auf der ersten metallhaltigen Schicht und der zweiten metallhaltigen Schicht unter Verwendung von Atomlagenabscheidung (ALD) abgeschieden.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Halbleitervorrichtungen werden in einer Vielzahl von Elektronikanwendungen wie beispielsweise Personal-Computern, Mobiltelefonen, Digitalkameras und anderen elektronischen Betriebsmitteln verwendet. Halbleitervorrichtungen werden üblicherweise hergestellt, indem sequenziell isolierende oder Dielektrikumschichten, leitende Schichten und halbleitende Materialschichten über einem Halbleitersubstrat abgeschieden werden, und indem die verschiedenen Materialschichten unter Verwendung von Lithografie strukturiert werden, um Schaltungskomponenten und -elemente zu bilden.
  • Ein Transistor ist ein Element, das häufig in Halbleitervorrichtungen verwendet wird. Es kann beispielsweise eine große Anzahl von Transistoren (z. B. Hunderte, Tausende oder Millionen von Transistoren) auf einer einzelnen integrierten Schaltung (IC) geben. Eine übliche Art des bei der Herstellung von Halbleitervorrichtungen verwendeten Transistors ist z. B. ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET). Ein Planartransistor (z. B. ein planarer MOSFET) umfasst üblicherweise ein Gatedielektrikum, das über einer Kanalregion in einem Substrat angeordnet ist, und eine über dem Gatedielektrikum gebildete Gateelektrode. Eine Source-Region und eine Drain-Region des Transistors sind auf beiden Seiten der Kanalregion gebildet.
  • Mehrfachgate-Feldeffekttransistoren (MuGFETs) sind eine Neuentwicklung in der Halbleitertechnologie. Eine Art von MuGFET wird als FinFET bezeichnet, der eine Transistorstruktur ist, die ein finnenförmiges Halbleitermaterial umfasst, das vertikal aus der Halbleiteroberfläche einer integrierten Schaltung erhöht ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verstanden, wenn sie mit den begleitenden Figuren gelesen werden. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstäblich gezeichnet sind. Tatsächlich können die Dimensionen der verschiedenen Merkmale zur Übersichtlichkeit der Erörterung willkürlich vergrößert oder reduziert sein.
  • Die 1A bis 1C sind Schnittdarstellungen von Zwischenstadien in der Herstellung einer Halbleiterstruktur gemäß einigen Ausführungsformen.
  • 2 ist ein Flussdiagramm der Herstellung der Halbleiterstruktur der 1A bis 1C gemäß einigen Ausführungsformen.
  • 3 ist ein Substrat, das auf einem darunterliegenden Substrat eine erste Schicht und eine zweite Schicht von unterschiedlichen Materialien umfasst, auf denen eine Schicht gemäß einigen Ausführungsformen abgeschieden ist.
  • 4 ist ein Beispiel eines generischen Finnenfeldeffekttransistors (finFET) in einer dreidimensionalen Ansicht gemäß einigen Ausführungsformen.
  • Die 5, 6, 7A, 7B und 8 bis 17 sind Schnittdarstellungen von Zwischenstadien in der Herstellung von finFETs gemäß einigen Ausführungsformen.
  • 18 ist eine Querschnittansicht eines finFET, der in 17 gemäß einigen Ausführungsformen veranschaulicht ist.
  • 19 ist eine vergrößerte Querschnittansicht eines Abschnitts eines finFET, der in 17 gemäß einigen Ausführungsformen veranschaulicht ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Implementieren unterschiedlicher Merkmale der Erfindung bereit. Es werden nachfolgend spezielle Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht begrenzen. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und auch Ausführungsformen, bei denen zusätzliche Funktionen zwischen den ersten und zweiten Merkmalen gebildet sein können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient zum Zweck der Einfachheit und Übersichtlichkeit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „darunter”, „unter”, „untere”, „über”, „obere” und dergleichen zur Erleichterung der Erörterung hierin verwendet sein, um die Beziehung eines Elements oder Merkmals zu einem bzw. zu anderen Elementen oder Merkmalen wie veranschaulicht in den Figuren zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren gezeigt ist, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb der Vorrichtung umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlichen relativen Beschreiber können desgleichen dementsprechend interpretiert werden.
  • Verfahren zum Abscheiden einer Schicht unter Verwendung von Atomlagenabscheidung (ALD) und Strukturen, die dadurch gebildet werden, werden gemäß verschiedenen Ausführungsformen bereitgestellt. Einige beispielhafte Verfahren, um Finnenfeldeffekttransistoren (finFETs) und die dabei gebildeten Strukturen unter Verwendung von ALD zu bilden, werden gemäß verschiedenen Ausführungsformen bereitgestellt. Zwischenstadien des Bildens generischer Strukturen und beispielhafte finFETs werden weiter veranschaulicht. Einige hierin beschriebene Ausführungsformen werden im Kontext von finFETs beschrieben, die unter Verwendung eines Gate-Last-Prozesses gebildet werden. Einige Variationen der Ausführungsformen werden beschrieben. Der Durchschnittsfachmann wird ohne Weiteres verstehen, dass andere Modifikationen vorgenommen werden können, die im Umfang anderer Ausführungsformen in Betracht gezogen werden. Obwohl Verfahrensausführungsformen in einer speziellen Reihenfolge beschrieben werden, können verschiedene andere Verfahrensausführungsformen in jeder logischen Reihenfolge ausgeführt werden und können weniger oder mehr hier beschriebene Schritte umfassen.
  • Die 1A bis 1C veranschaulichen Schnittdarstellungen von Zwischenstadien in der Herstellung einer Halbleiterstruktur gemäß einigen Ausführungsformen und 2 ist ein Flussdiagramm der Herstellung der Halbleiterstruktur. In 1A und Schritt 44 von 2 wird ein Substrat 30 bereitgestellt. Das Substrat 30 kann jede Struktur sein, auf der eine Schicht abgeschieden werden soll. Spezifische Beispiele werden in einem gegebenen Kontext nachfolgend bereitgestellt. Das Substrat 30 weist eine Fläche 32 auf. Die Schicht, die abgeschieden werden soll, wird anschließend auf der Fläche 32 abgeschieden. Die Fläche 32 kann jedes geeignete Material umfassen und kann eine Dielektrikumschicht, eine metallhaltige Schicht oder eine andere umfassen. Die Fläche 32 kann auch unterschiedliche Materialien innerhalb der Fläche 32 umfassen. Beispielsweise kann ein erster Abschnitt der Fläche 32 ein Dielektrikum wie ein High-k-Dielektrikum wie ein Metalloxid-Dielektrikum umfassen, und ein zweiter unterschiedlicher Abschnitt der Fläche 32 kann ein metallhaltiges Material wie TiN, TaN, TiAl, TiAlC oder dergleichen umfassen. Bei einem weiteren Beispiel kann der erste Abschnitt der Fläche ein erstes metallhaltiges Material wie TiN sein und der zweite unterschiedliche Abschnitt der Fläche 32 kann ein zweites metallhaltiges Material wie TaN sein. Zur Übersichtlichkeit veranschaulicht 3 ein Substrat 30, das eine erste Schicht 38 und eine zweite Schicht 40 von unterschiedlichen Materialien auf einem darunterliegenden Substrat 36 umfasst, und eine Fläche 32, die eine erste Fläche 39 der ersten Schicht 38 und eine zweite Fläche 41 der zweiten Schicht 40 umfasst.
  • Die Fläche 32 des Substrates 30 ist mit einer Abschlussart TS abgeschlossen. Bei einigen Beispielen ist die Abschlussart TS Hydroxid (-OH), Sauerstoff (-O) oder dergleichen. Ein Abschluss durch Hydroxid (-OH) und/oder Sauerstoff (-O) kann beispielsweise infolge eines Reinigungs- oder Fotolackablöseprozesses auftreten, der an der Fläche 32 des Substrates 30 ausgeführt wird, und/oder durch Aussetzen der Fläche 32 des Substrates 30 gegenüber einer natürlichen Umgebung, die Sauerstoff enthält. Ein Abschluss durch Hydroxid (-OH) und/oder Sauerstoff (-O) kann eine Oxidschicht, wie ein natives Oxid, auf der Fläche 32 des Substrates 30 bilden. Die Abschlussart TS kann eine andere Art wie Wasserstoff (-H), Stickstoff (-N), Ammoniak (-NH3) oder dergleichen sein, wie beispielsweise abhängig von einem Reinigungs- und/oder Ablöseprozess, der an der Fläche 32 ausgeführt wird.
  • In 1B und Schritt 46 von 2 wird eine chlorbasierte Behandlung auf der Fläche 32 des Substrates 30 ausgeführt. Die chlorbasierte Behandlung kann die Abschlussart TS von der Fläche 32 des Substrates 30 entfernen oder ablösen und eine chlorbasierte Art wie Chlor Cl kann die Fläche 32 des Substrates 30 wieder abschließen. Bei einigen Ausführungsformen umfasst die chlorbasierte Behandlung das Aussetzen der Fläche 32 des Substrates 30 gegenüber einer chlorbasierten Flüssigkeit. Die chlorbasierte Flüssigkeit kann weiter ein Metallchlorfluid wie TiClx, TaClx, WClx, dergleichen oder eine Kombination davon sein. Bei einigen Ausführungsformen ist die chlorbasierte Flüssigkeit und insbesondere das Metallchlorfluid ein Gas. Das chlorbasierte Gas oder Metallchlorgas kann bei der Behandlung ohne Verwendung eines Plasmas verwendet werden. Bei einigen Ausführungsformen wird die Fläche 32 des Substrates 30 einem chlorbasierten Gas in Abwesenheit von einem Plasma bei einer Temperatur größer als ungefähr 200°C, einer Temperatur kleiner als ungefähr 600°C und insbesondere, einer Temperatur in einem Bereich von ungefähr 200°C bis zu ungefähr 600°C ausgesetzt mit einem Volumenstrom des chlorbasierten Gases in einem Bereich von ungefähr 100 sccm bis zu ungefähr 10.000 sccm für eine Zeitdauer in einem Bereich von ungefähr 10 s bis zu ungefähr 300 s wie ungefähr 30 s bis zu ungefähr 120 s. Bei einem spezifischen Beispiel entfernt die chlorbasierte Behandlung Oxidation wie ein natives Oxid von der Fläche 32 des Substrates und schließt die Fläche 32 mit Chlor Cl ab.
  • In 1C und Schritt 48 von 2 wird eine Schicht 34 auf der Fläche 32 des Substrates 30 unter Verwendung von Atomlagenabscheidung (ALD) beispielsweise bei einer Temperatur in einem Bereich von 200°C bis 500°C abgeschieden. Bei einigen Ausführungsformen ist die Schicht 34 eine metallhaltige Schicht wie TiN, TaN, TiAI, TiAlC oder dergleichen.
  • Die Erfinder haben einen Ladeeffekt beim Abscheiden einer Schicht über unterschiedlichen darunterliegenden Materialien unter Verwendung von ALD beobachtet. Dieser Ladeeffekt kann das Resultat von längeren Inkubationszeiten auf einem Material sein als auf einem unterschiedlichen Material, auf dem die Schicht abgeschieden wird. Dies kann weiter darin resultieren, dass die abgeschiedene Schicht eine nicht gleichförmige Dicke aufweist – die Schicht kann eine größere Dicke dort aufweisen, wo die Schicht auf einem Material abgeschieden wird als dort, wo die Schicht auf einem anderen Material abgeschieden wird. Dies kann die Abscheidung solch einer Schicht in Öffnungen mit hohem Seitenverhältnis wie bei einem Metall-Gate-Last-Prozess wie nachstehend veranschaulicht verkomplizieren.
  • Die Erfinder haben entdeckt, dass das Verwenden einer chlorbasierten Behandlung vor dem Abscheiden einer Schicht wie einer metallhaltigen Schicht oder einer Metallschicht unter Verwendung von ALD die Materialabhängigkeit von ALD abschwächen oder entfernen kann, sodass die Dicke der abgeschiedenen Schicht gleichförmiger sein kann wie, wenn sie über unterschiedlichen Materialien abgeschieden wird. Beispielsweise kann in 3 die Abscheidungsgeschwindigkeit der Schicht 34 auf der ersten Schicht 38 gleich oder ähnlich der Abscheidungsgeschwindigkeit der Schicht 34 auf der zweiten Schicht 40 sein, und die Schichtdicke 34 auf der ersten Schicht 38 kann im Wesentlichen gleich der Schichtdicke 34 auf der zweiten Schicht 40 sein. Abscheidungsgeschwindigkeiten der Schicht auf unterschiedlichen Materialien während der ALD können ähnlicher oder gleich sein und daher kann die Dicke der Schicht, wie sie auf unterschiedlichen Materialien abgeschieden wird, gleichförmiger sein. Eine langsamere Abscheidungsgeschwindigkeit einer Schicht, die durch ALD auf einem von unterschiedlichen Materialien abgeschieden wird, kann infolge der chlorbasierten Behandlung und während des ALD innerhalb von 50% und insbesondere innerhalb von 10% von einer schnelleren Abscheidungsgeschwindigkeit der Schicht durch ALD auf den anderen der unterschiedlichen Materialien liegen. Eine geringe Dicke einer Schicht, die durch ALD auf einem von unterschiedlichen Materialien abgeschieden wird, kann innerhalb von 50% und insbesondere innerhalb von 10% von der größeren Schichtdicke liegen, die durch ALD auf den anderen der unterschiedlichen Materialien infolge der chlorbasierten Behandlung und von ALD abgeschieden wird.
  • Weiter kann eine Schnittstelle bzw. können Schnittstellen zwischen einer Schicht, die durch ALD abgeschieden wird, und darunterliegenden Materialien infolge der chlorbasierten Behandlung und von ALD frei von einem Oxid sein. Beispielsweise kann die erste Fläche 39 frei von einem Oxid zwischen der Schicht 34 und der ersten Schicht 38 sein und die zweite Fläche 41 kann frei von einem Oxid zwischen der Schicht 34 und der zweiten Schicht 40 sein.
  • Die folgende Erörterung veranschaulicht einen beispielhaften Kontext, in dem das Herstellungsverfahren, das in Bezug auf die 1A bis 1C und 2 beschrieben ist, verwendet werden kann. Das vorstehend erörterte Herstellungsverfahren kann in anderen Kontexten verwendet werden.
  • 4 veranschaulicht ein Beispiel eines generischen finFET 50 in einer dreidimensionalen Ansicht. Der finFET 50 umfasst eine Finne 56 auf einem Substrat 52. Das Substrat 52 umfasst Isolierungsregionen 54 und die Finne 56 steht über und zwischen angrenzenden Isolierungsregionen 54 vor. Ein Gatedielektrikum 58 befindet sich entlang von Seitenwänden und über einer oberen Fläche der Finne 56 und eine Gateelektrode 60 über dem Gatedielektrikum 58. Die Source-/Drain-Regionen 62 und 64 sind in gegenüberliegenden Seiten der Finne 56 in Bezug auf das Gatedielektrikum 58 und die Gateelektrode 60 angeordnet. 4 veranschaulicht weiter Bezugsschnitte, die in späteren Figuren verwendet werden. Der Schnitt A-A verläuft über einen Kanal, das Gatedielektrikum 58 und die Gateelektrode 60 des finFET 50. Der Schnitt B-B verläuft senkrecht zu Schnitt A-A und entlang einer Längsachse der Finne 56 und in einer Richtung von beispielsweise einem Stromfluss zwischen den Source-/Drain-Regionen 62 und 64. Die anschließenden Figuren verweisen zur Übersichtlichkeit auf diese Bezugsschnitte.
  • Die 5 bis 17 sind Schnittdarstellungen von Zwischenstadien in der Herstellung von finFETs gemäß einem Ausführungsbeispiel. Die 5, 6 und 7A veranschaulichen Bezugsschnitt A-A, der in 4 abgesehen von mehreren Finnen veranschaulicht ist. Die 7B, 8 bis 17 veranschaulichen Bezugsschnitt B-B, der in 4 abgesehen von mehreren finFETs veranschaulicht ist.
  • 5 veranschaulicht ein Substrat 70. Das Substrat 70 kann ein Halbleitersubstrat, wie ein Bulkhalbleitersubstrat, ein Halbleiter-auf-Isolator-(SOI)-Substrat, ein mehrschichtiges oder Gradientensubstrat oder dergleichen sein. Das Substrat 70 kann ein Halbleitermaterial wie einen Elementhalbleiter einschließlich Si und Ge; einen Verbindungs- oder Legierungshalbleiter einschließlich SiC, SiGe, GaAs, GaP, GaAsP, AlInAs, AlGaAs, GaInAs, InAs, GaInP, InP, InSb und/oder GaInAsP; oder eine Kombination davon sein. Das Substrat 70 kann dotiert oder undotiert sein. Bei einem spezifischen Beispiel ist das Substrat 70 ein Bulksiliziumsubstrat.
  • 6 veranschaulicht die Bildung von Finnen 72 und Isolierungsregionen 74 zwischen angrenzenden Finnen 72. In 6 werden die Finnen 72 im Substrat 70 gebildet. Bei einigen Ausführungsformen können die Finnen 72 im Substrat 70 durch Ätzen von Gräben im Substrat 70 gebildet werden. Das Ätzen kann jeder annehmbare Ätzprozess sein wie ein reaktives Ionenätzen (RIE), Neutralstrahlätzen (NBE), dergleichen oder eine Kombination davon. Das Ätzen kann anisotrop sein.
  • Weiter wird in 6 ein Isoliermaterial zwischen angrenzenden Finnen 72 gebildet, um die Isolierungsregionen 74 zu bilden. Das Isoliermaterial kann ein Oxid wie Siliziumoxid, ein Nitrid, dergleichen oder eine Kombination davon sein und kann durch eine hochdichte chemische Plasma-Gasphasenabscheidung (HDP-CVD), eine fließfähige CVD (FCVD) (z. B. eine CVD-basierte Materialabscheidung in einem Remote-Plasmasystem und nachträgliches Aushärten, um es in ein anderes Material wie ein Oxid umzuwandeln), dergleichen oder eine Kombination davon gebildet werden. Andere mittels jedem annehmbaren Prozess gebildete Isoliermaterialien können verwendet werden. In der veranschaulichten Ausführungsform ist das Isoliermaterial durch einen FCVD-Prozess gebildetes Siliziumoxid. Ein Glühprozess kann ausgeführt werden, sobald das Isoliermaterial gebildet ist. Weiter kann in 6 ein Planarisierungsprozess wie ein chemisch-mechanisches Polieren (CMP) jedes überschüssige Isoliermaterial entfernen und obere Flächen der Isolierungsregionen 74 und obere Flächen der Finnen 72 bilden, die koplanar sind.
  • Obwohl nicht speziell veranschaulicht, können geeignete Wannen in den Finnen 72 und/oder dem Substrat 70 gebildet werden. Beispielsweise kann eine n-Wanne in einer ersten Region 200 und einer vierten Region 500 (veranschaulicht in 7B und anschließenden Figuren) von Substrat 70 gebildet werden, wo p-Vorrichtungen wie p-finFETs gebildet werden sollen, und eine p-Wanne kann in einer zweiten Region 300 und einer dritten Region 400 des Substrates 70 gebildet werden (veranschaulicht in 7B und anschließenden Figuren), wo n-Vorrichtungen wie n-finFETs gebildet werden sollen.
  • Um eine n-Wanne in der ersten Region 200 und der vierten Region 500 zu bilden, kann beispielsweise ein Fotolack über den Finnen 72 und den Isolierungsregionen 74 in der zweiten Region 300 und der dritten Region 400 des Substrates 70 gebildet werden. Der Fotolack kann strukturiert werden, um die erste Region 200 und die vierte Region 500 des Substrates 70 freizulegen. Der Fotolack kann unter Verwendung einer Aufschleudertechnik gebildet werden und kann unter Verwendung von annehmbaren Fotolithografietechniken strukturiert werden. Sobald der Fotolack strukturiert ist, kann ein n-Dotierstoff-Implantat in der ersten Region 200 und der vierten Region 500 ausgeführt werden und der Fotolack kann als eine Maske agieren, um im Wesentlichen zu verhindern, dass p-Dotierstoffe in die zweite Region 300 und die dritte Region 400 implantiert werden. Die n-Dotierstoffe können Phosphor, Arsen oder dergleichen sein, die in der ersten Region 200 und der vierten Region 500 zu einer Konzentration von gleich oder kleiner als 1018 cm–3 wie zwischen ungefähr 1017 cm–3 und ungefähr 1018 cm–3 implantiert sind. Nach dem Implantat kann der Fotolack beispielsweise durch einen annehmbaren Veraschungsprozess entfernt werden.
  • Um eine p-Wanne in der zweiten Region 300 und der dritten Region 400 zu bilden, kann weiter ein Fotolack über den Finnen 72 und den Isolierungsregionen 74 in der ersten Region 200 und der vierten Region 500 des Substrates gebildet werden. Der Fotolack kann strukturiert werden, um die zweite Region 300 und die dritte Region 400 des Substrates 70 freizulegen. Der Fotolack kann unter Verwendung einer Aufschleudertechnik gebildet werden und kann unter Verwendung von annehmbaren Fotolithografietechniken strukturiert werden. Sobald der Fotolack strukturiert ist, kann ein p-Dotierstoff-Implantat in der zweiten Region 300 und der dritten Region 400 ausgeführt werden und der Fotolack kann als eine Maske agieren, um im Wesentlichen zu verhindern, dass p-Dotierstoffe in die erste Region 200 und die vierte Region 500 implantiert werden. Die p-Dotierstoffe können Bor, BF2 oder dergleichen sein, die in der zweiten Region 300 und der dritten Region 400 zu einer Konzentration von gleich oder kleiner als 1018 cm–3, wie zwischen ungefähr 1017 cm–3 und ungefähr 1018 cm–3 implantiert sind. Nach dem Implantat kann der Fotolack beispielsweise durch einen annehmbaren Veraschungsprozess entfernt werden. Nach den Implantaten kann ein Glühen erfolgen, um die p- und n-Dotierstoffe zu aktivieren, die implantiert wurden. Die Implantationen können eine n-Wanne in der ersten Region 200 und der vierten Region 400 und eine p-Wanne in der zweiten Region 300 und der dritten Region 400 bilden.
  • In den 7A und 7B werden die Isolierungsregionen 74 ausgespart, um beispielsweise flache Grabenisolation-(STI)-Regionen zu bilden. Die Isolierungsregionen 74 werden ausgespart, sodass die Finnen 72 zwischen angrenzenden Isolierungsregionen 74 vorstehen. Die Isolierungsregionen 74 können unter Verwendung eines annehmbaren Ätzprozesses, wie einem der zu dem Material der Isolierungsregionen 74 selektiv ist, ausgespart werden. Beispielsweise kann eine chemische Oxidentfernung unter Verwendung eines CERTAS®-Ätzens oder eines Applied Materials SICONI-Werkzeugs oder einer verdünnten Hydrofluor-(dHF)-Säure verwendet werden.
  • Ein Durchschnittsfachmann versteht ohne Weiteres, dass der in Bezug auf die 5, 6, 7A und 7B beschriebene Prozess nur ein Beispiel dessen ist, wie Finnen gebildet werden können. Bei anderen Ausführungsformen kann eine Dielektrikumschicht über einer oberen Fläche des Substrates 70 gebildet werden; Gräben können durch die Dielektrikumschicht geätzt werden; epitaktische Finnen können in den Gräben epitaktisch gewachsen werden; und die Dielektrikumschicht kann ausgespart werden, sodass die homoepitaktischen und/oder heteroepitaktischen Strukturen von der Dielektrikumschicht vorstehen, um epitaktische Finnen zu bilden. Es kann vorteilhaft sein ein Material oder eine epitaktische Finnenstruktur für n-finFETs epitaktisch zu wachsen, das sich von dem Material oder der epitaktischen Finnenstruktur für p-finFETs unterscheidet.
  • In 8 wird eine Dummydielektrikumschicht auf den Finnen 72 gebildet. Die Dummydielektrikumschicht kann beispielsweise Siliziumoxid, Siliziumnitrid, eine Kombination davon oder dergleichen sein und kann gemäß annehmbaren Techniken wie chemische Gasphasenabscheidung (CVD), Thermooxidation oder dergleichen abgeschieden oder thermisch gewachsen werden. Eine Dummygateschicht wird über der Dummydielektrikumschicht gebildet und eine Maskenschicht wird über der Dummygateschicht gebildet. Die Dummygateschicht kann beispielsweise unter Verwendung von CVD oder dergleichen über der Dummydielektrikumschicht abgeschieden und dann beispielsweise durch ein CMP planarisiert werden. Die Maskenschicht kann beispielsweise unter Verwendung von CVD oder dergleichen über der Dummygateschicht abgeschieden werden. Die Dummygateschicht kann beispielsweise Polysilizium umfassen, obwohl andere Materialien, die eine hohe Ätzselektivität aufweisen, auch verwendet werden können. Die Maskenschicht kann beispielsweise Siliziumnitrid, Siliziumoxinitrid, Siliziumcarbonitrid oder dergleichen umfassen.
  • Weiter kann in 8 die Maskenschicht unter Verwendung von annehmbaren Fotolithografie- und Ätztechniken strukturiert werden, um die Masken 80 zu bilden. Die Struktur der Masken 80 kann dann auf die Dummygateschicht und Dummydielektrikumschicht durch ein annehmbares Ätzverfahren übertragen werden, um entsprechend Dummygate 78 und Dummygatedielektrika 76 von der Dummygateschicht und der Dummydielektrikumschicht zu bilden. Das Ätzen kann ein annehmbares anisotropisches Ätzen wie RIE, NBE oder dergleichen umfassen. Die Dummygates 78 decken entsprechende Kanalregionen der Finnen 72 ab. Die Dummygates 78 können auch eine Längsrichtung aufweisen, die im Wesentlichen senkrecht zur Längsrichtung der entsprechenden Finnen 72 ist.
  • Obwohl nicht speziell veranschaulicht, können Implantate für schwach dotierte Source-/Drain-(LDD)-Regionen ausgeführt werden. Ähnlich der vorstehend beschriebenen Implantate kann eine Maske wie ein Fotolack über der zweiten Region 300 und der dritten Region 400 z. B. für n-Vorrichtungen gebildet werden, während die erste Region 200 und die vierte Region 500 z. B. für p-Vorrichtungen freigelegt werden, und p-Dotierstoffe können in die freigelegten Finnen 72 in der ersten Region 200 und der vierten Region 500 implantiert werden. Die Maske kann dann entfernt werden. Anschließend kann eine Maske wie ein Fotolack über der ersten Region 200 und der vierten Region 400 gebildet werden, während die zweite Region 300 und die dritte Region 400 freigelegt werden, und n-Dotierstoffe können in die freigelegten Finnen 72 in der zweiten Region 300 und der dritten Region 400 implantiert werden. Die Maske kann dann entfernt werden. Die n-Dotierstoffe können irgendwelche der zuvor beschriebenen n-Dotierstoffe sein und die p-Dotierstoffe können irgendwelche der zuvor beschriebenen p-Dotierstoffe sein. Die schwach dotierten Source-/Drain-Regionen können eine Konzentration von Dotierstoffen von ungefähr 1015 cm–3 bis zu ungefähr 1016 cm–3 aufweisen. Ein Glühen kann verwendet werden, um die implantierten Dotierstoffe zu aktivieren.
  • Weiter werden in 8 Gateabstandselemente 82 entlang von Seitenwänden der Dummygates 78 und Dummygatedielektrika 76 gebildet. Die Gateabstandselemente 82 können durch konformes Abscheiden eines Materials, wie beispielsweise durch CVD oder dergleichen, und anschließendes anisotropes Ätzen, wie RIE, NBE oder dergleichen, des Materials gebildet werden. Das Material der Gateabstandselemente 82 kann Siliziumnitrid, Siliziumcarbonitrid, eine Kombination davon oder dergleichen sein.
  • In 9 werden epitaktische Source-/Drain-Regionen 84 und 86 in der Source-/Drain-Region der Finnen 72 gebildet. In der ersten Region 200 und der vierten Region 300 werden epitaktische Source-/Drain-Regionen 84 in den Source-/Drain-Regionen der Finnen 72 gebildet, sodass jedes Dummygate 78 zwischen einem von einem entsprechenden Paar der epitaktischen Source-/Drain-Regionen 84 in jeder Finne 72 angeordnet ist. In der zweiten Region 300 und der dritten Region 400 werden epitaktische Source-/Drain-Regionen 86 in den Source-/Drain-Regionen der Finnen 72 gebildet, sodass jedes Dummygate 78 zwischen einem von einem entsprechenden Paar der epitaktischen Source-/Drain-Regionen 86 in jeder Finne 72 angeordnet ist.
  • Die epitaktischen Source-/Drain-Regionen 84 in der ersten Region 200 und der vierten Region 500, z. B. für p-Vorrichtungen, können durch Maskieren, wie beispielsweise mit einer Hartmaske, der zweiten Region 300 und der dritten Region 400 z. B. für n-Vorrichtungen gebildet werden. Dann werden Source-/Drain-Regionen der Finnen 72 in der ersten Region 200 und der vierten Region 500 geätzt, um Aussparungen zu bilden. Das Ätzen kann jedes geeignete Ätzen sein, das zu den Finnen 72 selektiv ist, und kann anisotrop sein. Die epitaktischen Source-/Drain-Regionen 84 in der ersten Region 200 und der vierten Region 500 werden dann in den Aussparungen epitaktisch gewachsen. Das epitaktische Wachsen kann unter Verwendung von metallorganischer CVD (MOCVD), Molekularstrahlepitaxie (MBE), Flüssigphasenepitaxie (LPE), Gasphasenepitaxie (VPE), dergleichen oder einer Kombination davon erfolgen. Die epitaktischen Source-/Drain-Regionen 84 können jedes annehmbare Material umfassen, wie es für p-finFETs geeignet ist. Beispielsweise können die epitaktischen Source-/Drain-Regionen 84 SiGe, SiGeB, Ge, GeSn oder dergleichen umfassen. Die epitaktischen Source-/Drain-Regionen 84 können Flächen aufweisen, die gegenüber den entsprechenden Außenflächen der Finnen 72 erhöht sind, und können Abschrägungen aufweisen. Die Maske kann dann beispielsweise unter Verwendung eines Ätzens, das zum Material der Maske selektiv ist, entfernt werden.
  • Die epitaktischen Source-/Drain-Regionen 86 in der zweiten Region 300 und der dritten Region 400 können durch Maskieren, wie mit einer Hartmaske, der ersten Region 200 und der vierten Region 500 gebildet werden. Dann werden Source-/Drain-Regionen der Finnen 72 in der zweiten Region 300 und der dritten Region 400 geätzt, um Aussparungen zu bilden. Das Ätzen kann jedes geeignete Ätzen sein, das zu den Finnen 72 selektiv ist, und kann anisotrop sein. Die epitaktischen Source-/Drain-Regionen 86 in der zweiten Region 300 und der dritten Region 400 werden dann in den Aussparungen epitaktisch gewachsen. Das Epitaxialwachstum kann MOCVD, MBE, LPE, VPE, dergleichen oder eine Kombination davon verwenden. Die epitaktischen Source-/Drain-Regionen 86 können jedes annehmbare Material umfassen, wie es für n-finFETs geeignet ist. Beispielsweise können die epitaktischen Source-/Drain-Regionen 86 Silizium, SiC, SiCP, SiP oder dergleichen umfassen. Die epitaktischen Source-/Drain-Regionen 86 können Flächen aufweisen, die gegenüber den entsprechenden Außenflächen der Finnen 72 erhöht sind, und können Abschrägungen aufweisen. Die Maske kann dann beispielsweise unter Verwendung eines Ätzens, das zum Material der Maske selektiv ist, entfernt werden.
  • Die epitaktischen Source-/Drain-Regionen 84 und 86 und/oder Source-/Drain-Regionen der Finnen 72 können mit Dotierstoffen ähnlich dem Prozess, der zuvor beschrieben wurde, um schwach dotierte Source-/Drain-Regionen zu bilden, implantiert werden, gefolgt von einem Glühen. Die Source-/Drain-Regionen können eine Störstellenkonzentration zwischen ungefähr 1019 cm–3 und ungefähr 1021 cm–3 aufweisen. Die p-Dotierstoffe für Source-/Drain-Regionen in der ersten Region 200 und der vierten Region 500, z. B. für p-Vorrichtungen, können irgendwelche der zuvor beschriebenen p-Dotierstoffe sein, und die n-Dotierstoffe für Source-/Drain-Regionen in der zweiten Region 300 und der dritten Region 400, z. B. für n-Vorrichtungen, können irgendwelche der zuvor beschriebenen n-Dotierstoffe sein. Bei anderen Ausführungsformen können die epitaktischen Source-/Drain-Regionen 84 und 86 während des Wachstums in situ dotiert werden.
  • Weiter wird in 9 eine Ätzstoppschicht (ESL) 88 auf epitaktischen Source-/Drain-Regionen 84 und 86, Gateabstandselementen 82, Masken 80 und Isolierungsregionen 74 konform gebildet. Bei einigen Ausführungsformen kann die ESL 88 Siliziumnitrid, Siliziumcarbonitrid oder dergleichen umfassen, das unter Verwendung von Atomlagenabscheidung (ALD), chemischer Gasphasenabscheidung (CVD), dergleichen oder einer Kombination davon gebildet wird. Ein unteres Zwischenschichtdielektrikum (ILD0) 90 wird über der ESL 88 abgeschieden. Das ILD0 90 kann Phosphorsilikatglas (PSG), Borosilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG), undotiertes Silikatglas (USG) oder dergleichen umfassen und kann durch jedes geeignete Verfahren wie CVD, plasmaverstärkte CVD (PECVD), FCVD, dergleichen oder eine Kombination davon abgeschieden werden.
  • In 10 wird ein Planarisierungsprozess wie ein CMP ausgeführt, um die obere Fläche von ILD0 90 an die oberen Flächen des Dummygates 78 anzugleichen. Das CMP kann auch die Masken 80 und die ESL 88 über den Dummygates 78 entfernen. Dementsprechend werden obere Flächen der Dummygates 78 durch das ILD0 90 freigelegt. Die Dummygates 78 und die Dummygatedielektrika 76 werden in einem Ätzschritt bzw. in Ätzschritten entfernt, sodass Öffnungen durch das ILD0 90 und durch die Gateabstandselemente 82 definiert an den Finnen 72 gebildet werden. Jede Öffnung legt eine Kanalregion einer entsprechenden Finne 72 frei. Jede Kanalregion ist zwischen angrenzenden Paaren von epitaktischen Source-/Drain-Regionen 84 und 86 angeordnet. Der bzw. die Ätzschritte können zu den Materialien der Dummygates 78 und der Dummygatedielektrika 76 selektiv sein, wobei das Ätzen ein Trocken- oder Nassätzen sein kann. Während des Ätzens können die Dummygatedielektrika 76 als eine Ätzstoppschicht verwendet werden, wenn die Dummygates 78 geätzt werden. Das Dummygatedielektrikum 76 kann dann nach dem Entfernen der Dummygates 78 geätzt werden. Obwohl nicht speziell veranschaulicht, kann das ILD0 90 abhängig von der Ähnlichkeit von Materialien, die für das ILD0 90 und die Dummygatedielektrika 76 verwendet werden, ausgespart werden, wenn die Dummygatedielektrika 76 entfernt werden, und dieses Aussparen kann bewirken, dass Abschnitte der ESL 88 und/oder der Gateabstandselemente 82 über die obere Fläche des ILD0 90 vorstehen.
  • Ein Grenzflächendielektrikum 92 wird in jeder Öffnung und auf den Finnen 72 gebildet. Das Grenzflächendielektrikum 92 kann beispielsweise ein Oxid oder dergleichen sein, das durch Thermooxidation, chemische Oxidation, ALD oder dergleichen gebildet ist. Eine Dicke des Grenzflächendielektrikums 92 kann in einem Bereich von ungefähr 5 Å bis zu ungefähr 30 Å, wie ungefähr 9 Å sein. Eine Gatedielektrikumschicht 94 wird dann konform auf der oberen Fläche des ILD0 90 und in den Öffnungen entlang von Seitenwänden der Gateabstandselemente 82 und auf dem Grenzflächendielektrikum 92 gebildet. Bei einigen Ausführungsformen umfasst die Gatedielektrikumschicht 94 ein High-k-Dielektrikummaterial und bei diesen Ausführungsformen kann die Gatedielektrikumschicht 94 einen k-Wert von größer als ungefähr 7,0 aufweisen und kann ein Metalloxid oder ein Silikat von Hf, Al, Zr, La, Mg, Ba, Ti, Pb und Kombinationen davon umfassen. Die Verfahren zum Bilden der Gatedielektrikumschicht 94 können ALD, CVD, Molelularstrahlabscheidung (MBD), dergleichen oder eine Kombination davon umfassen. Eine Dicke der Gatedielektrikumschicht 94 kann in einem Bereich von ungefähr 5 Å bis zu ungefähr 30 Å liegen, wie ungefähr 15 Å.
  • Eine Verkappungsschicht wird dann konform auf der Gatedielektrikumschicht 94 gebildet. Bei der veranschaulichten Ausführungsform umfasst die Verkappungsschicht eine erste Unterschicht 96 und eine zweite Unterschicht 98. Bei einigen Ausführungsformen kann die Verkappungsschicht eine einzelne Schicht sein oder kann zusätzliche Unterschichten umfassen. Die Verkappungsschicht kann als eine Sperrschicht arbeiten, um ein anschließend abgeschiedenes metallhaltiges Material davon abzuhalten, in die Gatedielektrikumschicht 94 zu diffundieren. Weiter kann die zweite Unterschicht 98 wie veranschaulicht als ein Ätzstopp während der Bildung von Arbeitsfunktionsabstimmungsschichten in verschiedenen Regionen 200, 300, 400 und 500 fungieren, wenn die erste Unterschicht 96 aus einem gleichen Material wie die Arbeitsfunktionsabstimmungsschichten gebildet wird, wie es anschließend verständlicher wird. Die erste Unterschicht 96 kann Titannitrid (TiN) oder dergleichen umfassen, das auf der Gatedielektrikumschicht 94 durch ALD, CVD oder dergleichen konform abgeschieden wird. Die zweite Unterschicht 98 kann Tantalnitrid (TaN) oder dergleichen umfassen, das auf der ersten Unterschicht 96 durch ALD, CVD oder dergleichen konform abgeschieden wird. Eine Dicke der Verkappungsschicht kann in einem Bereich von ungefähr 5 Å bis zu ungefähr 60 Å liegen, wie ungefähr 25 Å. Bei der veranschaulichten Ausführungsform kann eine Dicke der ersten Teilschicht 96 in einem Bereich von ungefähr 5 Å bis zu ungefähr 30 Å liegen, wie ungefähr 10 Å, und eine Dicke der zweiten Unterschicht 98 kann in einem Bereich von ungefähr 5 Å bis zu ungefähr 30 Å liegen, wie ungefähr 15 Å.
  • Eine erste Arbeitsfunktionsabstimmungsschicht 100 wird dann konform auf der Verkappungsschicht gebildet, wie z. B. auf der zweiten Unterschicht 98. Die erste Arbeitsfunktionsabstimmungsschicht 100 kann jedes annehmbare Material sein, um eine Arbeitsfunktion einer Vorrichtung auf einen gewünschten Betrag bezüglich der Anwendung der zu bildenden Vorrichtung abzustimmen, und kann unter Verwendung jedes annehmbaren Abscheidungsprozesses abgeschieden werden. Bei einigen Ausführungsformen umfasst die erste Arbeitsfunktionsabstimmungsschicht 100 Titannitrid (TiN) oder dergleichen, das durch ALD oder dergleichen abgeschieden wird. Eine Dicke der ersten Arbeitsfunktionsabstimmungsschicht 100 kann in einem Bereich von ungefähr 5 Å bis zu ungefähr 30 Å liegen, wie ungefähr 10 Å.
  • Eine Maske 102 wird dann über der ersten Arbeitsfunktionsabstimmungsschicht 100 in der vierten Region 500 strukturiert, während die erste Arbeitsfunktionsabstimmungsschicht 100 in den ersten, zweiten und dritten Regionen 200, 300 und 400 freigelegt wird. Bei einigen Ausführungsformen ist die Maske 102 ein Fotolack, der über der vierten Region 500 gebildet werden kann. Der Fotolack kann strukturiert werden, um die ersten, zweiten und dritten Regionen 200, 300 und 400 freizulegen. Der Fotolack kann unter Verwendung einer Aufschleudertechnik gebildet werden und kann unter Verwendung von annehmbaren Fotolithografietechniken strukturiert werden. Sobald die Maske 102 strukturiert ist, wird ein Ätzen, das zur ersten Arbeitsfunktionsabstimmungsschicht 100 selektiv ist, ausgeführt, um die erste Arbeitsfunktionsabstimmungsschicht 100 von den ersten, zweiten und dritten Regionen 200, 300 und 400 wie veranschaulicht in 11 zu entfernen. Die zweite Unterschicht 98 in den ersten, zweiten und dritten Regionen 200, 300 und 400 kann während dieses Ätzens als ein Ätzstopp agieren.
  • Die Maske 102 wird dann beispielsweise unter Verwendung einer geeigneten Veraschungsverarbeitung entfernt, wenn die Maske 102 ein Fotolack ist.
  • Eine Abschlussart wie Hydroxid und/oder Sauerstoff kann die Flächen der zweiten Unterschicht 98 und der ersten Arbeitsfunktionsabstimmungsschicht 100 infolge des Ätzens, des Entfernens der Maske 102 und/oder des Aussetzens gegenüber einer sauerstoffhaltigen Umgebung wie einer natürlichen Umgebung abschließen. Die Art, wie beispielsweise Hydroxid und/oder Sauerstoff, kann ein Oxid wie ein natives Oxid auf diesen Schichten 98 und 100 bilden. Bei einigen Ausführungsformen wird eine chlorbasierte Behandlung auf den Flächen der zweiten Unterschicht 98 und der ersten Arbeitsfunktionsabstimmungsschicht 100 wie beschrieben in Bezug auf die 1A bis 1C und 2 ausgeführt. Die chlorbasierte Behandlung kann die Abschlussart von den Flächen der zweiten Unterschicht 98 und der ersten Arbeitsfunktionsabstimmungsschicht 100 entfernen oder ablösen und eine Art auf Chlorbasis wie Chlor Cl kann die Flächen der zweiten Unterschicht 98 und der ersten Arbeitsfunktionsabstimmungsschicht 100 wieder abschließen.
  • Dann wird in 11 eine zweite Arbeitsfunktionsabstimmungsschicht 104 konform auf der Verkappungsschicht, z. B. auf der zweiten Unterschicht 98, in den ersten, zweiten und dritten Regionen 200, 300 und 400 und konform auf der ersten Arbeitsfunktionsabstimmungsschicht 100 in der vierten Region 500 gebildet. Die zweite Arbeitsfunktionsabstimmungsschicht 104 kann jedes annehmbare Material sein, um eine Arbeitsfunktion einer Vorrichtung auf einen gewünschten Betrag bezüglich der Anwendung der zu bildenden Vorrichtung abzustimmen, und kann unter Verwendung jedes annehmbaren Abscheidungsprozesses abgeschieden werden. Bei einigen Ausführungsformen umfasst die zweite Arbeitsfunktionsabstimmungsschicht 104 Titannitrid (TiN) oder dergleichen, das durch ALD oder dergleichen abgeschieden wird. Eine Dicke der zweiten Arbeitsfunktionsabstimmungsschicht 104 kann in einem Bereich von ungefähr 5 Å bis zu ungefähr 30 Å liegen, wie ungefähr 10 Å. Gemäß einigen Ausführungsformen ist die abgeschiedene Dicke der zweiten Arbeitsfunktionsabstimmungsschicht 104 über die unterschiedlichen Materialien der zweiten Unterschicht 98 in den ersten, zweiten und dritten Regionen 200, 300 und 400 und der ersten Arbeitsfunktionsabstimmungsschicht 100 in der vierten Region 500 infolge der chlorbasierten Behandlung gleichförmiger.
  • Eine Maske 106 wird dann über der zweiten Arbeitsfunktionsabstimmungsschicht 104 in den dritten und vierten Regionen 400 und 500 strukturiert, während die zweite Arbeitsfunktionsabstimmungsschicht 104 in den ersten und zweiten Regionen 200 und 300 freigelegt wird. Bei einigen Ausführungsformen ist die Maske 106 ein Fotolack, der über den dritten und vierten Regionen 400 und 500 gebildet werden kann. Der Fotolack kann strukturiert werden, um die ersten und zweiten Regionen 200 und 300 freizulegen. Der Fotolack kann unter Verwendung einer Aufschleudertechnik gebildet werden und kann unter Verwendung von annehmbaren Fotolithografietechniken strukturiert werden. Sobald die Maske 106 strukturiert ist, wird ein Ätzen, das zur zweiten Arbeitsfunktionsabstimmungsschicht 104 selektiv ist, ausgeführt, um die zweite Arbeitsfunktionsabstimmungsschicht 104 von den ersten und zweiten Regionen 200 und 300 wie veranschaulicht in 12 zu entfernen. Die zweite Unterschicht 98 in den ersten und zweiten Regionen 200 und 300 kann als ein Ätzstopp während dieses Ätzens agieren. Die Maske 106 wird dann beispielsweise unter Verwendung einer geeigneten Veraschungsverarbeitung entfernt, wenn die Maske 106 ein Fotolack ist.
  • Eine Abschlussart wie Hydroxid und/oder Sauerstoff kann die Flächen der zweiten Unterschicht 98 und der zweiten Arbeitsfunktionsabstimmungsschicht 104 infolge des Ätzens, des Entfernens der Maske 106 und/oder des Aussetzens gegenüber einer sauerstoffhaltigen Umgebung wie einer natürlichen Umgebung abschließen. Wenn die Art Hydroxid und/oder Sauerstoff ist, kann sich ein Oxid wie ein natives Oxid auf diesen Schichten 98 und 104 bilden. Bei einigen Ausführungsformen wird eine chlorbasierte Behandlung auf den Flächen der zweiten Unterschicht 98 und der zweiten Arbeitsfunktionsabstimmungsschicht 104 wie beschrieben in Bezug auf die 1A bis 1C und 2 ausgeführt. Die chlorbasierte Behandlung kann die Abschlussart von den Flächen der zweiten Unterschicht 98 und der zweiten Arbeitsfunktionsabstimmungsschicht 104 entfernen oder ablösen und eine Art auf Chlorbasis wie Chlor Cl kann die Flächen der zweiten Unterschicht 98 und der zweiten Arbeitsfunktionsabstimmungsschicht 104 wieder abschließen.
  • Dann wird in 12 eine dritte Arbeitsfunktionsabstimmungsschicht 108 konform auf der Verkappungsschicht, z. B. auf der zweiten Unterschicht 98, in den ersten und zweiten Regionen 200 und 300 und konform auf der zweiten Arbeitsfunktionsabstimmungsschicht 104 in den dritten und vierten Regionen 400 und 500 gebildet, und eine vierte Arbeitsfunktionsabstimmungsschicht 110 wird dann konform auf der dritten Arbeitsfunktionsabstimmungsschicht 108 in den ersten, zweiten, dritten und vierten Regionen 200, 300, 400 und 500 gebildet. Die dritte Arbeitsfunktionsabstimmungsschicht 108 und die vierte Arbeitsfunktionsabstimmungsschicht 110 können jedes annehmbare Material sein, um eine Arbeitsfunktion einer Vorrichtung auf einen gewünschten Betrag bezüglich der Anwendung der zu bildenden Vorrichtung abzustimmen, und kann unter Verwendung jedes annehmbaren Abscheidungsprozesses abgeschieden werden. Bei einigen Ausführungsformen umfasst die dritte Arbeitsfunktionsabstimmungsschicht 108 Titanaluminium (TiAl), Titanaluminiumkohlenstoff (TiAlC) oder dergleichen, das durch ALD oder dergleichen abgeschieden wird, und die vierte Arbeitsfunktionsabstimmungsschicht 110 umfasst Titannitrid (TiN) oder dergleichen, das durch ALD oder dergleichen abgeschieden wird. Eine Dicke der dritten Arbeitsfunktionsabstimmungsschicht 108 kann in einem Bereich von ungefähr 5 Å bis zu ungefähr 60 Å liegen, wie ungefähr 40 Å. Eine Dicke der vierten Arbeitsfunktionsabstimmungsschicht 110 kann in einem Bereich von ungefähr 5 Å bis zu ungefähr 30 Å liegen, wie ungefähr 10 Å. Gemäß einigen Ausführungsformen ist die abgeschiedene Dicke der dritten Arbeitsfunktionsabstimmungsschicht 108 über den unterschiedlichen Materialien der zweiten Unterschicht 98 in den ersten und zweiten Regionen 200 und 300 und der zweiten Arbeitsfunktionsabstimmungsschicht 104 in den dritten und vierten Regionen 400 und 500 infolge der chlorbasierten Behandlung gleichförmiger.
  • Eine Maske 112 wird dann über der vierten Arbeitsfunktionsabstimmungsschicht 110 in den zweiten, dritten und vierten Regionen 300, 400 und 500 strukturiert, während die vierte Arbeitsfunktionsabstimmungsschicht 110 in der ersten Region 200 freigelegt wird. Bei einigen Ausführungsformen ist die Maske 112 ein Fotolack, der über den zweiten, dritten und vierten Regionen 300, 400 und 500 gebildet werden kann. Der Fotolack kann strukturiert werden, um die erste Region 200 freizulegen. Der Fotolack kann unter Verwendung einer Aufschleudertechnik gebildet werden und kann unter Verwendung von annehmbaren Fotolithografietechniken strukturiert werden. Sobald die Maske 112 strukturiert ist, wird ein Ätzen, das zur vierten Arbeitsfunktionsabstimmungsschicht 110 und der dritten Arbeitsfunktionsabstimmungsschicht 108 selektiv ist, ausgeführt, um die vierte Arbeitsfunktionsabstimmungsschicht 110 und die dritte Arbeitsfunktionsabstimmungsschicht 108 von der ersten Region 200 wie veranschaulicht in 13 zu entfernen. Die zweite Unterschicht 98 in der ersten Region 200 kann als ein Ätzstopp während dieses Ätzens agieren. Die Maske 112 wird dann beispielsweise unter Verwendung einer geeigneten Veraschungsverarbeitung entfernt, wenn die Maske 112 ein Fotolack ist.
  • Eine Abschlussart wie Hydroxid und/oder Sauerstoff kann die Flächen der zweiten Unterschicht 98 und der vierten Arbeitsfunktionsabstimmungsschicht 110 infolge des Ätzens, des Entfernens der Maske 112 und/oder des Aussetzens gegenüber einer sauerstoffhaltigen Umgebung wie einer natürlichen Umgebung abschließen. Wenn die Art Hydroxid und/oder Sauerstoff ist, kann sich ein Oxid wie ein natives Oxid auf diesen Schichten 98 und 110 bilden. Bei einigen Ausführungsformen wird eine chlorbasierte Behandlung auf den Flächen der zweiten Unterschicht 98 und der vierten Arbeitsfunktionsabstimmungsschicht 110 wie beschrieben in Bezug auf die 1A bis 1C und 2 ausgeführt. Die chlorbasierte Behandlung kann die Abschlussart von den Flächen der zweiten Unterschicht 98 und der vierten Arbeitsfunktionsabstimmungsschicht 110 entfernen oder ablösen und eine Art auf Chlorbasis wie Chlor Cl kann die Flächen der zweiten Unterschicht 98 und der vierten Arbeitsfunktionsabstimmungsschicht 110 wieder abschließen.
  • Dann wird in 13 eine Sperrschicht 114 konform auf der Verkappungsschicht, z. B. auf der zweiten Unterschicht 98, in der ersten Region 200 und konform auf der vierten Arbeitsfunktionsabstimmungsschicht 110 in den zweiten, dritten und vierten Regionen 300, 400 und 500 gebildet. Bei einigen Ausführungsformen umfasst die Sperrschicht 114 Titannitrid (TiN) oder dergleichen, das durch ALD oder dergleichen abgeschieden wird. Eine Dicke der Sperrschicht 114 kann in einem Bereich von ungefähr 5 Å bis zu ungefähr 50 Å liegen, wie ungefähr 15 Å.
  • Gemäß einigen Ausführungsformen ist die abgeschiedene Dicke der dritten Arbeitsfunktionsabstimmungsschicht 108 über den unterschiedlichen Materialien der zweiten Unterschicht 98 in der ersten Region 200 und der vierten Arbeitsfunktionsabstimmungsschicht 110 in den zweiten, dritten und vierten Regionen 300, 400 und 500 infolge der chlorbasierten Behandlung gleichförmiger.
  • Dann werden in 14 die Gatedielektrikumschicht 94, die Verkappungsschicht (einschließlich der Unterschichten 96 und 98), die Arbeitsfunktionsabstimmungsschichten 100, 104, 108 und 110 und die Sperrschicht 114 derart geätzt, dass Schichtstrukturen 120a, 120b, 120c und 120d in den ersten, zweiten, dritten und vierten Regionen 200, 300, 400 und 500 entsprechend gebildet werden. Das Ätzen kann beispielsweise ein Trockenätzen sein, das im Wesentlichen obere Abschnitte der Schichten ohne Ätzen von unteren Abschnitten der Schichten in den Öffnungen ätzt. Beispielsweise kann das Ätzgas zu den Materialien der Schichten selektiv sein und Prozessparameter können modifiziert werden, um die Struktur in 14 zu erreichen. Seitenverhältnisse der Öffnungen und/oder eine Verengung der Schichten an den Ecken der Öffnungen können dazu beitragen, dass das Ätzen untere Abschnitte der Schichten in den Öffnungen nicht wesentlich ätzt. Bei anderen Ausführungsformen kann ein Opfermaterial in den Öffnungen abgeschieden werden, um zu verhindern, dass die unteren Abschnitte der Schichten geätzt werden, und das Opfermaterial kann nach dem Ätzen selektiv entfernt werden.
  • Wie veranschaulicht umfasst die Schichtstruktur 120a in der ersten Region 200 die Gatedielektrikumschicht 94, die Verkappungsschicht (welche die erste Unterschicht 96 und die zweite Unterschicht 98 umfasst) und die Sperrschicht 114. Wie veranschaulicht umfasst die Schichtstruktur 120b in der zweiten Region 300 die Gatedielektrikumschicht 94, die Verkappungsschicht (welche die erste Unterschicht 96 und die zweite Unterschicht 98 umfasst), die dritte Arbeitsfunktionsabstimmungsschicht 108, die vierte Arbeitsfunktionsabstimmungsschicht 110 und die Sperrschicht 114. Wie veranschaulicht umfasst die Schichtstruktur 120c in der dritten Region 400 die Gatedielektrikumschicht 94, die Verkappungsschicht (welche die erste Unterschicht 96 und die zweite Unterschicht 98 umfasst), die zweite Arbeitsfunktionsabstimmungsschicht 104, die dritte Arbeitsfunktionsabstimmungsschicht 108, die vierte Arbeitsfunktionsabstimmungsschicht 110 und die Sperrschicht 114. Wie veranschaulicht umfasst die Schichtstruktur 120d in der vierten Region 500 die Gatedielektrikumschicht 94, die Verkappungsschicht (welche die erste Unterschicht 96 und die zweite Unterschicht 98 umfasst), die erste Arbeitsfunktionsabstimmungsschicht 100, die zweite Arbeitsfunktionsabstimmungsschicht 104, die dritte Arbeitsfunktionsabstimmungsschicht 108, die vierte Arbeitsfunktionsabstimmungsschicht 110 und die Sperrschicht 114.
  • In 15 wird ein leitfähiges Material 122 in den Öffnungen auf den Schichtstrukturen 120a, 120b, 120c und 120d und auf dem ILD0 90 abgeschieden. Das leitfähige Material 122 kann ein Metall wie Wolfram (W), Aluminium (Al), Cobalt (Co), Ruthenium (Ru), Kombinationen davon oder dergleichen umfassen. Das leitfähige Material 122 kann unter Verwendung von CVD, physikalischer Gasphasenabscheidung (PVD), dergleichen oder einer Kombination davon abgeschieden werden. Das leitfähige Material 122 füllt mindestens die verbleibenden Abschnitte von den Öffnungen, z. B. Abschnitte, die nicht durch die Schichtstrukturen 120a, 120b, 120c und 120d gefüllt sind.
  • Dann kann ein Planarisierungsprozess wie ein CMP ausgeführt werden, um die überschüssigen Abschnitte des leitfähigen Materials 122 zu entfernen, die sich über der oberen Fläche von ILD0 90 befinden. Dann wird ein gesteuertes Rückätzen, das zu dem leitfähigen Material 122 selektiv ist, und möglicherweise zu den Schichtstrukturen 120a, 120b, 120c und 120d selektiv ist, ausgeführt, um das leitfähige Material 122 auszusparen, was in den Gatestrukturen von der oberen Fläche des ILD0 90 resultiert, die in 16 veranschaulicht sind.
  • In 17 werden Dielektrikumkappen 124 auf den Schichtstrukturen 120a, 120b, 120c und 120d und leitfähigen Materialien 122 in den Öffnungen gebildet. Um die Dielektrikumkappen 124 zu bilden, kann eine Kappendielektrikumschicht in den verbleibenden Abschnitten der Öffnungen über den Schichtstrukturen 120a, 120b, 120c und 120d und leitfähigen Materialien 122 und auf der oberen Fläche des ILD0 90 abgeschieden werden. Die Kappendielektrikumschicht kann Siliziumnitrid, Siliziumcarbonitrid oder dergleichen umfassen, das unter Verwendung von CVD, PECVD oder dergleichen gebildet wird. Die Kappendielektrikumschicht kann dann beispielsweise durch CMP planarisiert werden, um obere Flächen zu bilden, die mit der oberen Fläche des ILD0 90 koplanar sind, wodurch die dielektrischen Kappen gebildet werden.
  • Ein oberes ILD (ILD1) 126 wird über dem ILD0 90 und den Dielektrikumkappen 124 abgeschieden und Kontakte 128 werden durch das ILD1 126, ILD0 90 und die ESL 88 zu den epitaktischen Source-/Drain-Regionen 84 und 86 gebildet. Das ILD1 126 wird aus einem Dielektrikum wie PSG, BSG, BPSG, USG oder dergleichen gebildet und kann durch jedes geeignete Verfahren wie CVD und PECVD abgeschieden werden. Öffnungen für Kontakte 128 werden durch das ILD1 126, ILD0 90 und die ESL 88 gebildet. Die Öffnungen können unter Verwendung von annehmbaren Fotolithografie- und Ätztechniken gebildet werden. Eine Auskleidung wie eine Diffusionssperrschicht, eine Haftschicht oder dergleichen, und ein leitfähiges Material wird in den Öffnungen gebildet. Die Auskleidung kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen umfassen. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Aluminium, Nickel oder dergleichen sein. Ein Planarisierungsprozess wie ein CMP kann ausgeführt werden, um überschüssiges Material von einer Fläche des ILD1 126 zu entfernen. Die verbleibende Auskleidung und das leitfähige Material bilden die Kontakte 128 in den Öffnungen. Ein Glühprozess kann ausgeführt werden, um ein Silizid entsprechend an der Schnittstelle zwischen den epitaktischen Source-/Drain-Regionen 84 und 86 und den Kontakten 128 zu bilden.
  • 17 veranschaulicht eine erste Vorrichtung in der ersten Region 200, die aufgrund von der Schichtstruktur 120a und dem leitfähigen Material 122, das in der Gatestruktur beinhaltet ist, ein p-finFET mit ultraniedriger Schwellenspannung sein kann. 17 veranschaulicht ebenfalls eine zweite Vorrichtung in der zweiten Region 300, die aufgrund von der Schichtstruktur 120b und dem leitfähigen Material 122, das in der Gatestruktur beinhaltet ist, ein n-finFET mit ultraniedriger Schwellenspannung sein kann. 17 veranschaulicht weiter eine dritte Vorrichtung in der dritten Region 400, die aufgrund von der Schichtstruktur 120c und dem leitfähigen Material 122, das in der Gatestruktur beinhaltet ist, ein n-finFET mit Standardschwellenspannung sein kann. 17 veranschaulicht desgleichen eine vierte Vorrichtung in der vierten Region 500, die aufgrund von der Schichtstruktur 120d und dem leitfähigen Material 122, das in der Gatestruktur beinhaltet ist, ein p-finFET mit Standardschwellenspannung sein kann.
  • Obwohl nicht explizit gezeigt, wird ein Durchschnittsfachmann ohne Weiteres verstehen, dass weitere Verarbeitungsschritte an der Struktur in 17 ausgeführt werden können. Beispielsweise können verschiedene Zwischenmetalldielektrika (IMD) und ihre entsprechenden Metallisierungen über ILD1 126 gebildet werden.
  • 18 veranschaulicht Schnitt C-C von 17, um Aspekte der Gatestruktur zu veranschaulichen, die in der vierten Region 500 gebildet ist. Das Grenzflächendielektrikum 92 und die Schichtstruktur 120d sind entlang von Seitenwänden der Finne 72 konform. Die Gatestrukturen in den ersten, zweiten und dritten Regionen 200, 300 und 400 weisen ähnliche Querschnitte auf, außer mit den Unterschieden in den zuvor beschriebenen Schichtstrukturen 120a, 120b und 120c.
  • 19 ist eine vergrößerte Ansicht von einem Abschnitt der Vorrichtung, welche die Gatestruktur umfasst, die in der vierten Region 500 gebildet ist, die gezeigt wird, um die in der Gatestruktur gebildeten Schichten zu klarzustellen. Die Gatestrukturen in den ersten, zweiten und dritten Regionen 200, 300 und 400 weisen ähnliche Querschnitte auf, außer mit den Unterschieden in den zuvor beschriebenen Schichtstrukturen 120a, 120b und 120c.
  • Zusätzliche Details von einigen spezifischen Beispielen werden nachfolgend beschrieben. Als ein Bezugspunkt wird eine Titannitrid-(TiN)-Schicht durch ALD auf einer Tantalnitrid-(TaN)-Schicht ohne Verwendung einer chlorbasierten Behandlung abgeschieden. Der Bezugspunkt kann beispielsweise dem Prozess folgen, der von der Abscheidung der zweiten Unterschicht 98 zur Abscheidung der zweiten Arbeitsfunktionsabstimmungsschicht 104 ohne Verwendung einer chlorbasierten Behandlung vorstehend beschrieben ist. In diesem Bezugspunkt wies die TaN-Schicht eine Dicke von 16,49 Å und die TiN-Schicht eine Dicke von 15,62 Å auf.
  • Dieser Bezugspunkt wurde dann modifiziert, um eine gasförmige WCl5-Behandlung vor dem Abscheiden der TiN-Schicht durch ALD zu umfassen. Bei Verwenden einer 1-Sekunden-Behandlung wies die TaN-Schicht eine Dicke von 16,52 Å und die TiN-Schicht eine Dicke von 15,21 Å auf. Bei Verwenden einer 2-Sekunden-Behandlung wies die TaN-Schicht eine Dicke von 16,27 Å und die TiN-Schicht eine Dicke von 15,36 Å auf. Bei Verwenden einer 4-Sekunden-Behandlung wies die TaN-Schicht eine Dicke von 15,58 Å und die TiN-Schicht eine Dicke von 17,01 Å auf. Bei Verwenden einer 30-Sekunden-Behandlung wies die TaN-Schicht eine Dicke von 9,76 Å und die TiN-Schicht eine Dicke von 21,43 Å auf. Bei Verwenden einer 60-Sekunden-Behandlung wies die TaN-Schicht eine Dicke von 11,57 Å und die TiN-Schicht eine Dicke von 18,57 Å auf. Das Verwenden der Behandlungen für 30 Sekunden und 60 Sekunden resultierte in einer Dicke, die mit dem Abscheiden einer TiN-Schicht in situ auf der TaN-Schicht vergleichbar ist, wo die TaN-Schicht eine Dicke von 9,59 Å und die TiN-Schicht eine Dicke von 22,30 Å aufwies.
  • In diesen Beispielen wurde vor der WCI5-Behandlung eine Tantaloxid-(z. B. Ta2O5)-Schicht auf der TaN-Schicht beobachtet. Die folgende Reaktion wurde beobachtet: WCl5(g) + Ta2O5(s) → WOCly(g) + TaClx(s)
  • Diese Reaktion resultiert darin, dass Cl die TaN-Schicht passiviert und das Oxid als ein gasförmiges Beiprodukt der Reaktion entfernt wird. Von dem Cl wird angenommen, dass es die Reaktivität auf der TaN-Schicht während des ALD-Prozesses verglichen damit, dass eine Ta2O5-Schicht auf der TaN-Schicht vorhanden ist, erhöht. Dies kann in einem kürzeren Inkubationszyklus für den ALD-Prozess resultieren, was in schnelleren Abscheidungsgeschwindigkeiten bei dem ALD-Prozess resultieren kann.
  • Bei anderen Beispielen wird eine gasförmige TiCl4-Behandlung oder eine gasförmige TaCl5-Behandlung verwendet. Unter Verwendung dieser Behandlungen und der gasförmigen WCl5-Behandlung in unterschiedlichen Beispielen wurde beobachtet, dass eine höhere Behandlungstemperatur die Effizienz einer Oxidentfernung erhöhen kann. Beispielsweise wies eine gasförmige TaCl5-Behandlung bei 525°C eine höhere Oxidabtragsleistung auf als eine gasförmige TaCl5-Behandlung bei 500°C, und die gasförmige TaCl5-Behandlung bei 500°C wies eine höhere Oxidabtragsleistung auf als die gasförmige TaCl5-Behandlung bei 375°C. Eine erhöhte Temperatur kann eine Barriere für die Desorption des Oxidbeiproduktes der Reaktion zwischen der Oxidschicht auf der TaN-Schicht und der Cl-basierten Behandlung verringern und daher kann die Abtragsleistung der Oxidschicht mit erhöhter Temperatur erhöht werden.
  • Einige Ausführungsformen können Vorteile erreichen. Wie beschrieben kann das Verwenden einer chlorbasierten Behandlung auf Schichten von unterschiedlichen Materialien vor der Verwendung von ALD, um eine andere Schicht auf diesen Schichten abzuscheiden, die Abscheidungsgeschwindigkeit des ALD-Prozesses erhöhen, wodurch der Ladeeffekt reduziert wird. Weiter kann die Abscheidungsgeschwindigkeit im Wesentlichen die gleiche sein, wenn ALD verwendet wird, um eine Schicht auf abweichenden Materialien abzuscheiden, wodurch eine Substratabhängigkeit reduziert wird. Mit diesen Vorteilen können Lückenfüllungsprobleme bei Prozessen wie dem vorstehend beschriebenen Gate-Last-Prozess überwunden werden.
  • Eine Ausführungsform ist ein Verfahren. Gemäß dem Verfahren wird eine erste metallhaltige Schicht auf einem Substrat gebildet. Eine zweite metallhaltige Schicht wird auf dem Substrat gebildet. Ein Material der ersten metallhaltigen Schicht unterscheidet sich von einem Material der zweiten metallhaltigen Schicht. Eine chlorbasierte Behandlung wird auf der ersten metallhaltigen Schicht und der zweiten metallhaltigen Schicht ausgeführt. Eine dritte metallhaltige Schicht wird auf der ersten metallhaltigen Schicht und der zweiten metallhaltigen Schicht unter Verwendung von Atomlagenabscheidung (ALD) abgeschieden.
  • Eine weitere Ausführungsform ist ein Verfahren. Gemäß dem Verfahren wird ein Dielektrikum auf einem Substrat gebildet und das Dielektrikum weist eine erste Öffnung und eine zweite Öffnung auf. Eine erste metallhaltige Schicht wird auf dem Dielektrikum und in der ersten Öffnung und der zweiten Öffnung gebildet. Eine zweite metallhaltige Schicht wird auf der ersten metallhaltigen Schicht gebildet. Die zweite metallhaltige Schicht wird von der ersten Öffnung entfernt. Die erste metallhaltige Schicht in der ersten Öffnung und die zweite metallhaltige Schicht in der zweiten Öffnung werden einer chlorbasierten Flüssigkeit ausgesetzt. Eine dritte metallhaltige Schicht wird auf der ersten metallhaltigen Schicht in der ersten Öffnung und der zweiten metallhaltigen Schicht in der zweiten Öffnung unter Verwendung von Atomlagenabscheidung (ALD) gebildet.
  • Eine weitere Ausführungsform ist ein Verfahren. Gemäß dem Verfahren wird eine erste metallhaltige Schicht und eine zweite metallhaltige Schicht gebildet und ein Material der ersten metallhaltigen Schicht unterscheidet sich von einem Material der zweiten metallhaltigen Schicht. Die erste metallhaltige Schicht weist eine mit einer sauerstoffhaltigen Art abgeschlossene Fläche auf. Die sauerstoffhaltige Art wird von der Fläche der ersten metallhaltigen Schicht entfernt und die Fläche der ersten metallhaltigen Schicht wird mit einer chlorbasierten Art passiviert. Eine dritte metallhaltige Schicht wird durch Atomlagenabscheidung (ALD) auf der Fläche der ersten metallhaltigen Schicht, die mit der chlorbasierten Art passiviert ist, und auf einer Fläche der zweiten metallhaltigen Schicht abgeschieden.
  • Das Vorhergehende beschreibt Merkmale von mehreren Ausführungsformen, sodass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann sollte offensichtlich sein, dass er ohne Weiteres die vorliegende Offenbarung als eine Basis verwenden kann, um andere Prozesse und Strukturen zu konzipieren oder zu modifizieren, um die gleichen Zwecke auszuführen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu erreichen. Der Fachmann sollte auch realisieren, dass solche äquivalenten Aufbauten nicht vom Sinn und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hierin vornehmen kann, ohne vom Sinn und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren, umfassend: Bilden einer ersten metallhaltigen Schicht auf einem Substrat; Bilden einer zweiten metallhaltigen Schicht auf dem Substrat, wobei ein Material der ersten metallhaltigen Schicht sich von einem Material der zweiten metallhaltigen Schicht unterscheidet; Ausführen einer chlorbasierten Behandlung auf der ersten metallhaltigen Schicht und der zweiten metallhaltigen Schicht; und Abscheiden einer dritten metallhaltigen Schicht auf der ersten metallhaltigen Schicht und der zweiten metallhaltigen Schicht unter Verwendung von Atomlagenabscheidung (ALD).
  2. Verfahren nach Anspruch 1, wobei die chlorbasierte Behandlung ein chlorbasiertes Gas verwendet.
  3. Verfahren nach Anspruch 1 oder 2, wobei die chlorbasierte Behandlung ein Metallchlorfluid verwendet.
  4. Verfahren nach einem der vorstehenden Ansprüche, wobei die chlorbasierte Behandlung TiClx, TaClx, WClx oder eine Kombination davon verwendet.
  5. Verfahren nach einem der vorstehenden Ansprüche, wobei die chlorbasierte Behandlung nicht das Verwenden eines Plasmas umfasst.
  6. Verfahren nach einem der vorstehenden Ansprüche, wobei das Ausführen der chlorbasierten Behandlung eine Abschlussart von einer Fläche der ersten metallhaltigen Schicht entfernt und die Fläche der ersten metallhaltigen Schicht mit einer chlorbasierten Art abschließt.
  7. Verfahren nach einem der vorstehenden Ansprüche, wobei das Ausführen der chlorbasierten Behandlung bei einer Temperatur in einem Bereich von 200°C bis 600°C ausgeführt wird.
  8. Verfahren nach einem der vorstehenden Ansprüche, wobei das Ausführen der chlorbasierten Behandlung für eine Zeitdauer in einem Bereich von 10 Sekunden bis zu 300 Sekunden ausgeführt wird.
  9. Verfahren nach einem der vorstehenden Ansprüche, wobei das Ausführen der chlorbasierten Behandlung unter Verwendung eines chlorbasierten Gases bei einem Volumenstrom in einem Bereich von 100 sccm bis 10.000 sccm umfasst.
  10. Verfahren, umfassend: Bilden eines Dielektrikums auf einem Substrat, wobei das Dielektrikum eine erste Öffnung und eine zweite Öffnung aufweist; Bilden einer ersten metallhaltigen Schicht auf dem Dielektrikum und in der ersten Öffnung und der zweiten Öffnung; Bilden einer zweiten metallhaltigen Schicht auf der ersten metallhaltigen Schicht; Entfernen der zweiten metallhaltigen Schicht von der ersten Öffnung; Aussetzen der ersten metallhaltigen Schicht in der ersten Öffnung und der zweiten metallhaltigen Schicht in der zweiten Öffnung gegenüber einer chlorbasierten Flüssigkeit; und Bilden einer dritten metallhaltigen Schicht auf der ersten metallhaltigen Schicht in der ersten Öffnung und der zweiten metallhaltigen Schicht in der zweiten Öffnung unter Verwendung von Atomlagenabscheidung (ALD).
  11. Verfahren nach Anspruch 10, wobei eine Oxidschicht auf der ersten metallhaltigen Schicht in der ersten Öffnung nach dem Entfernen der zweiten metallhaltigen Schicht von der ersten Öffnung gebildet wird, wobei das Aussetzen gegenüber der chlorbasierten Flüssigkeit die Oxidschicht von der ersten metallhaltigen Schicht entfernt.
  12. Verfahren nach Anspruch 10 oder 11, wobei die chlorbasierte Flüssigkeit ein Gas ist.
  13. Verfahren nach Anspruch 10 oder 11, wobei die chlorbasierte Flüssigkeit ein Metallchlorgas ist.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei das Aussetzen gegenüber der chlorbasierten Flüssigkeit die erste metallhaltige Schicht in der ersten Öffnung mit einer chlorbasierten Art abschließt.
  15. Verfahren nach einem der Ansprüche 10 bis 14, wobei die erste metallhaltige Schicht eine Tantalnitridschicht ist, die zweite metallhaltige Schicht eine Titannitridschicht ist und die dritte metallhaltige Schicht eine von einer Titannitridschicht, einer Titanaluminiumschicht oder einer Titanaluminiumkohlenstoffschicht ist.
  16. Verfahren, umfassend: Bilden einer ersten metallhaltigen Schicht und einer zweiten metallhaltigen Schicht, wobei ein Material der ersten metallhaltigen Schicht sich von einem Material der zweiten metallhaltigen Schicht unterscheidet und die erste metallhaltige Schicht eine mit einer sauerstoffhaltigen Art abgeschlossene Fläche aufweist; Entfernen der sauerstoffhaltigen Art von der Fläche der ersten metallhaltigen Schicht und Passivieren der Fläche der ersten metallhaltigen Schicht mit einer chlorbasierten Art; und Abscheiden einer dritten metallhaltigen Schicht auf der Fläche der ersten metallhaltigen Schicht, die mit der chlorbasierten Art passiviert ist, und auf einer Fläche der zweiten metallhaltigen Schicht durch Atomlagenabscheidung (ALD).
  17. Verfahren nach Anspruch 16, wobei das Entfernen der sauerstoffhaltigen Art und das Passivieren mit einer chlorbasierten Art das Aussetzen der Fläche der ersten metallhaltigen Schicht gegenüber einem chlorbasierten Gas umfasst.
  18. Verfahren nach Anspruch 17, wobei das chlorbasierte Gas ein Metallchlorgas ist.
  19. Verfahren nach Anspruch 17 oder 18, wobei das chlorbasierte Gas TiClx, TaClx, WClx oder eine Kombination davon ist.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei die mit der sauerstoffhaltigen Art abgeschlossene Fläche ein natives Oxid bildet.
DE102015113184.6A 2015-07-31 2015-08-11 Behandlung vor der Abscheidung und Atomlagenabscheidungs- (ALD) -Prozess und dabei gebildete Strukturen Active DE102015113184B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/815,286 2015-07-31
US14/815,286 US9947540B2 (en) 2015-07-31 2015-07-31 Pre-deposition treatment and atomic layer deposition (ALD) process and structures formed thereby

Publications (2)

Publication Number Publication Date
DE102015113184A1 true DE102015113184A1 (de) 2017-02-16
DE102015113184B4 DE102015113184B4 (de) 2022-06-23

Family

ID=57883044

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015113184.6A Active DE102015113184B4 (de) 2015-07-31 2015-08-11 Behandlung vor der Abscheidung und Atomlagenabscheidungs- (ALD) -Prozess und dabei gebildete Strukturen

Country Status (5)

Country Link
US (2) US9947540B2 (de)
KR (1) KR101745166B1 (de)
CN (1) CN106409651B (de)
DE (1) DE102015113184B4 (de)
TW (1) TWI563547B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018100300A1 (de) * 2017-11-28 2019-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Bilden eines leitfähigen merkmals und einer struktur
DE102016114526B4 (de) 2015-10-20 2021-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Atomlagenabscheidungsverfahren und damit hergestellte Strukturen

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947540B2 (en) * 2015-07-31 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Pre-deposition treatment and atomic layer deposition (ALD) process and structures formed thereby
CN106531776B (zh) * 2015-09-11 2021-06-29 联华电子股份有限公司 半导体结构
US10490643B2 (en) * 2015-11-24 2019-11-26 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US9837487B2 (en) * 2015-11-30 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure with gate stack
US11114347B2 (en) 2017-06-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layers with different materials
US10283417B1 (en) * 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Self-protective layer formed on high-k dielectric layers with different materials
US10276690B2 (en) 2017-07-31 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10446400B2 (en) 2017-10-20 2019-10-15 Samsung Electronics Co., Ltd. Method of forming multi-threshold voltage devices and devices so formed
US11043567B2 (en) * 2017-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10431500B1 (en) 2018-03-27 2019-10-01 Globalfoundries Inc. Multi-step insulator formation in trenches to avoid seams in insulators
US10515807B1 (en) * 2018-06-14 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices with metal-gate work-function tuning layers
US10535523B1 (en) 2018-08-30 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Formation and in-situ etching processes for metal layers
DE102018130833B4 (de) * 2018-09-27 2022-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren
US11501999B2 (en) * 2018-09-28 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Cobalt fill for gate structures
US10872826B2 (en) 2018-10-31 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method
US11158719B2 (en) 2018-11-30 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US11289578B2 (en) * 2019-04-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Selective etching to increase threshold voltage spread
KR20210036113A (ko) 2019-09-25 2021-04-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11430698B2 (en) * 2020-05-19 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. In-situ formation of metal gate modulators
DE102020130401A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben
US11784052B2 (en) 2020-05-28 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole-engineered high-k gate dielectric and method forming same
US11855163B2 (en) 2020-06-23 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US20210408235A1 (en) * 2020-06-25 2021-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with silicide gate fill structure
CN111883543B (zh) 2020-07-28 2022-09-27 北海惠科光电技术有限公司 阵列基板的制作方法、阵列基板和显示装置
CN112063991A (zh) * 2020-08-10 2020-12-11 西安交通大学 一种钛的氮化物薄膜及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010038739A1 (de) * 2010-07-30 2012-02-02 Globalfoundries Dresden Module One Llc & Co. Kg Erhöhte Stabilität eines komplexen Materialstapels in einem Halbleiterbauelement durch Vorsehen von fluorangereicherten Grenzflächen

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030190424A1 (en) 2000-10-20 2003-10-09 Ofer Sneh Process for tungsten silicide atomic layer deposition
KR100385947B1 (ko) 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
AU2003228360B2 (en) * 2002-03-22 2010-06-24 Oil Process Systems, Inc. Cooking oil antioxidant composition, method of preparation and use
US6951813B2 (en) * 2003-04-04 2005-10-04 Micron Technology, Inc. Methods of forming metal-containing layers including a metal bonded to halogens and trialkylaluminum
US7514310B2 (en) * 2004-12-01 2009-04-07 Samsung Electronics Co., Ltd. Dual work function metal gate structure and related method of manufacture
US7833849B2 (en) * 2005-12-30 2010-11-16 International Business Machines Corporation Method of fabricating a semiconductor structure including one device region having a metal gate electrode located atop a thinned polygate electrode
EP2399863A1 (de) * 2010-06-22 2011-12-28 Valtion Teknillinen Tutkimuskeskus Mehrschichtige Substratstruktur und Herstellungsverfahren dafür
US9991375B2 (en) 2012-05-30 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate electrode of a semiconductor device
US8895434B2 (en) 2012-11-14 2014-11-25 International Business Machines Corporation Replacement metal gate structure for CMOS device
KR102089682B1 (ko) * 2013-07-15 2020-03-16 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9245793B2 (en) * 2013-12-19 2016-01-26 Intermolecular, Inc. Plasma treatment of low-K surface to improve barrier deposition
US9947540B2 (en) * 2015-07-31 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Pre-deposition treatment and atomic layer deposition (ALD) process and structures formed thereby

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010038739A1 (de) * 2010-07-30 2012-02-02 Globalfoundries Dresden Module One Llc & Co. Kg Erhöhte Stabilität eines komplexen Materialstapels in einem Halbleiterbauelement durch Vorsehen von fluorangereicherten Grenzflächen

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016114526B4 (de) 2015-10-20 2021-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Atomlagenabscheidungsverfahren und damit hergestellte Strukturen
DE102018100300A1 (de) * 2017-11-28 2019-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Bilden eines leitfähigen merkmals und einer struktur
US10714334B2 (en) 2017-11-28 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
US10804097B2 (en) 2017-11-28 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
US11232945B2 (en) 2017-11-28 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
DE102018100300B4 (de) 2017-11-28 2023-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Bilden eines leitfähigen merkmals und einer struktur

Also Published As

Publication number Publication date
US20170032972A1 (en) 2017-02-02
TW201705238A (zh) 2017-02-01
CN106409651B (zh) 2019-05-24
CN106409651A (zh) 2017-02-15
TWI563547B (en) 2016-12-21
US9947540B2 (en) 2018-04-17
US10297453B2 (en) 2019-05-21
KR101745166B1 (ko) 2017-06-08
DE102015113184B4 (de) 2022-06-23
US20180218912A1 (en) 2018-08-02
KR20170015055A (ko) 2017-02-08

Similar Documents

Publication Publication Date Title
DE102015113184B4 (de) Behandlung vor der Abscheidung und Atomlagenabscheidungs- (ALD) -Prozess und dabei gebildete Strukturen
DE102015109820B4 (de) Metallgate-Schema für Bauelement und Verfahren zum Ausbilden
DE102020107101B3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018111381A1 (de) Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen
DE102015108837B4 (de) Verfahren zur Herstellung eines FinFET und FinFET-Struktur
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102019117011B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102019116328A1 (de) Halbleiterbauelement und verfahren
DE102020104621A1 (de) Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren
DE102019117007A1 (de) Dielektrischer spaltfüllungsprozess für halbleitervorrichtung
DE102020119099A1 (de) Halbleitervorrichtung und verfahren
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102020114655B4 (de) Finnen-feldeffekttransistorvorrichtung mit kontaktstopfen mit einspringendem profil und verfahren zu dessen herstellung
DE102021107846A1 (de) Halbleitervorrichtung und verfahren
DE102021103538A1 (de) Halbleitervorrichtung und verfahren
DE102020124234A1 (de) Metallgates und verfahren zu ihrer herstellung
DE102018101016B4 (de) Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
DE102017126435B4 (de) Fin-feldeffekttransistorvorrichtung und verfahren
DE102022105643A1 (de) Transistor-gatestrukturen und verfahren zu deren herstellung
DE102021112360A1 (de) Halbleitervorrichtung und verfahren
DE102021109560A1 (de) Transistor-gate-strukturen und verfahren zu deren bildung
DE102021105456A1 (de) Halbleitervorrichtung und verfahren
DE102018124815B4 (de) FIN-Feldeffekttransistorbauteil und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021205000

Ipc: H01L0021283000

R020 Patent grant now final