DE10339989A1 - Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur - Google Patents

Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur Download PDF

Info

Publication number
DE10339989A1
DE10339989A1 DE10339989A DE10339989A DE10339989A1 DE 10339989 A1 DE10339989 A1 DE 10339989A1 DE 10339989 A DE10339989 A DE 10339989A DE 10339989 A DE10339989 A DE 10339989A DE 10339989 A1 DE10339989 A1 DE 10339989A1
Authority
DE
Germany
Prior art keywords
spacer
spacer layer
layer
etch stop
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10339989A
Other languages
English (en)
Other versions
DE10339989B4 (de
Inventor
Christoph Schwan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10339989A priority Critical patent/DE10339989B4/de
Priority to US10/813,317 priority patent/US7064071B2/en
Publication of DE10339989A1 publication Critical patent/DE10339989A1/de
Application granted granted Critical
Publication of DE10339989B4 publication Critical patent/DE10339989B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

In einem Prozess zur Bildung von L-förmigen Seitenwandabstandselementen für ein Leitungselement, etwa eine Gateelektrodenstruktur, werden Opferabstandselemente aus einem Material gebildet, die ein ähnliches Ätzverhalten aufweisen, wie das Material der schließlich erhaltenen L-förmigen Abstandselemente, wodurch die Anlagenausnutzung verbessert und die Prozesskomplexität im Vergleich zu konventionellen Prozessen verringert wird. In einer speziellen Ausführungsform wird ein Abstandsschichtstapel vorgesehen mit einer ersten Ätzstoppschicht, einer ersten Abstandsschicht, einer zweiten Ätzstoppschicht und einer zweiten Abstandsschicht, wobei die erste und zweite Abstandsschicht Siliziumnitrid aufweisen.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung konformer Abstandselemente, die auch als L-förmige Abstandselemente bezeichnet werden, während der Herstellung von Leitungen, etwa einer Gateelektrode eines Feldeffekttransistors.
  • In modernen integrierten Schaltungen haben minimale Strukturgrößen, etwa die Kanallänge von Feldeffekttransistoren, den Bereich deutlich unter 1 μm erreicht, wodurch das Verhalten dieser Schaltungen hinsichtlich der Geschwindigkeit und der Leistungsaufnahme ständig verbessert wurde. Typischerweise kann die Gateelektrode eines Feldeffekttransistors als eine Leitung betrachtet werden, die in einer standardmäßigen CMOS-Technologie aus stark dotiertem Polysilizium mit einem Metallsilizidgebiet aufgebaut ist, wobei die laterale Abmessung der Leitung im Wesentlichen die Länge eines leitenden Kanals bestimmt, der sich in einem Siliziumgebiet unter einer Gateisolationsschicht, die wiederum die Gateelektrode und das Siliziumgebiet voneinander trennt, bildet. Dieses Kanalgebiet verbindet ein stark dotiertes Draingebiet mit einem stark dotierten Sourcegebiet, deren Dotierprofil typischerweise durch komplexe Ionenimplantationssequenzen erzeugt wird, in welchem die Gateelektrode als eine Implantationsmaske dient. Wenn die Abmessungen eines Feldeffekttransistors kleiner werden, muss typischerweise die Kanallänge, d. h. die laterale Abmessung der Gateelektrode zusammen mit der Dicke der Gateisolationsschicht verringert werden, um ein erforderliches Maß an Steuerbarkeit des leitenden Kanals beizubehalten, der sich in dem Kanalgebiet bei Anlegen einer geeigneten Steuerspannung an die Gateelektrode ausbildet. Des weiteren sind präzise gesteuerte Dotierprofile in der lateralen und in der vertikalen Richtung erforderlich, um nachteilige Wirkungen, etwa die Wirkung von Ladungsträgern mit hoher Energie und die Wirkungen des kurzen Kanals zu reduzieren, die zunehmend auftreten können, wenn das Dotierprofil nicht in geeigneter Weise an die Gesamtabmessungen des Transistors angepasst sind.
  • Üblicherweise wird das laterale Dotierprofil eingestellt, indem ein Implantationsmaske bereitgestellt wird, wobei die Materialzusammensetzung und die Schichtdicke in Kombination mit den lateralen Abmessungen der Maske das Erzeugen eines spezifizierten lateralen Dotierprofils während eines speziell gestalteten Implantationsprozesses ermöglichen. D. h., Prozessparameter des Implantationsprozesses, d. h. die Art der verwendeten Dotierstoffe, die Teilchenenergie, der Neigungswinkel und dergleichen, werden auf der Grundlage der Eigenschaften der Implantationsmaske so gewählt, um das erforderliche Dotierprofil zu erhalten. Es ist daher allgemeine Praxis bei konventionellen CMOS-Technologien geworden, Seitenwandabstandselemente benachbart zu der Gateelektrode vorzusehen, wobei eine laterale Breite der Seitenwandabstandselemente eine präzise Steuerung der lateralen blockierenden Wirkung während einer Implantationssequenz ermöglicht. Obwohl eine Vielzahl von Materialien typischerweise für die Seitenwandabstandselemente verwendet werden, stellt sich jedoch heraus, dass für äußerst größenreduzierte Transistorbauelemente Siliziumnitrid ein bevorzugter Kandidat ist, da dieses durch gut etablierte plasmaunterstützte chemische Dampfabscheide-(PECVD)-Techniken in äußerst konformer Weise abgeschieden werden kann, wobei eine Dicke der Siliziumnitridschicht in dieser Größenordnung eine Diffusion von Bor effizienter unterdrücken kann als beispielsweise eine Oxidschicht. Der Herstellungsprozess für die Seitenwandabstandselemente ist eine selbstjustierende Technik, in der die Siliziumnitridschicht in konformer Weise über dem Substrat mit der Gateelektrodenstruktur abgeschieden und anschließend anisotrop zurückgeätzt wird, um die Abstandselemente an den Seitenwänden der Gateelektrode zu erhalten, wohingegen andere Substratgebiete im Wesentlichen von dem Siliziumnitrid befreit werden. Da eine Ätzchemie für das anisotrope Ätzen von Siliziumnitrid typischerweise auf Fluorkohlenwasserstoffen basiert, würde das Einwirken auf ungeschützte Siliziumoberflächen, etwa auf einer Oberseite der Polysiliziumgateelektrode und des kristallinen Siliziums des Substrats, ein merkliches Ätzen dieser freigelegten Siliziumbereiche bewirken. Daher wird typischerweise eine typische Oxidbeschichtung beispielsweise durch Oxidation oder Abscheidung vor der Bildung der Siliziumnitridschicht gebildet, wobei die anisotrope Ätzchemie, die zum Entfernen der Siliziumnitridschicht verwendet wird, eine ausgezeichnete Selektivität zu Siliziumdioxid aufweist, wodurch ein übermäßiger Materialabtrag der darunter liegenden Siliziumbereiche im Wesentlichen vermieden wird. Das Siliziumdioxid kann auch während nachfolgender Implantationsprozesse benutzt werden, um kanalisierende Wirkungen zu reduzieren. In anderen Prozessabläufen kann die dünne Siliziumdioxidschicht durch einen sogenannten „Durchstoß"-Schritt entfernt werden, wobei beispielsweise ein Nassätzprozess mit Fluorwasserstoff (HF) angewendet wird. Da das Ausbilden von Siliziumnitridseitenwandabstandselementen eine standardmäßige Technik bei der Herstellung moderner CMOS-Bauteile geworden ist, wurden äußerst effiziente anisotrope Ätzrezepte entwickelt, die eine hohe Siliziumnitridabtragsrate erreichen. Des weiteren können die Prozessrezepte hinsichtlich der erforderlichen Prozessgase und der Anlagenausnutzung so optimiert werden, dass eine minimale Anzahl unterschiedlicher reaktiver Gase in einer einzelnen Ätzanlage zur Ausführung des Siliziumnitridätzens erforderlich sind.
  • Obwohl die zuvor beschriebene Technik zur Herstellung von Seitenwandabstandselementen sehr effizient bei der Herstellung von CMOS-Bauteilen mit einer Gatelänge deutlich unterhalb 0.2 μm ist, stellt sich heraus, dass für kleinere Strukturgrößen die Herstellung relativ großvolumiger Seitenwandabstandselemente nachteilig sein kann in Hinblick auf thermisch induzierte Spannungen, die auf die Gateelektrode ausgeübt werden und die durch die Herstellung der Seitenwandabstandselemente hervorgerufen werden. Des weiteren können großvolumige Seitenwandabstandselemente unter Umständen nicht die erforderliche Flexibilität in der Gestaltung der lateralen Dotierprofile der Drain- und Sourcegebiete und der entsprechenden Erweiterungsgebiete, die mit dem Kanalgebiet verbunden sind, bereitstellen. Aus diesem Grunde werden äußerst konforme Abstandselemente, so genannte L-förmige Abstandselemente, vorgeschlagen, um zumindest teilweise Spannungseffekte in der Gateelektrode zu reduzieren, wobei eine erhöhte Variationsmöglichkeit in nachfolgenden Implantationsprozessen erreicht wird. In anderen Prozessschemata werden großvolumige Abstandselemente weiterhin für die Implantation verwendet, während L-förmige Abstandselemente anschließend gebildet werden, nach Entfernen der großvolumigen Abstandselemente, um die ungewünschte Implantation durch den Fuß des L-förmigen Abstandselements zu vermeiden und um eine effizientere Freilegung eines oberen Teils der Gateelektrode vor dem Silizidierungsvorgang zu ermöglichen.
  • Mit Bezug zu den 1a bis 1c wird nunmehr ein typischer konventioneller Prozessablauf zur Herstellung eines L-förmigen Seitenwandabstandselements detaillierter beschrieben.
  • In 1a umfasst ein Feldeffekttransistor 100, der in einem frühren Herstellungsstadium gezeigt ist, ein Substrat 101 mit einem Siliziumgebiet, in dem Drain- und Sourcegebiete benachbart zu einem Kanalgebiet 104 zu bilden sind. Eine Gatelektrode 102, die typischerweise Polysilizium aufweist, ist über dem Kanalgebiet 104 ausgebildet und ist von diesem durch eine Gateisolationsschicht 103 getrennt, die beispielsweise aus Siliziumdioxid aufgebaut sein kann. Ferner ist eine Oxidbeschichtung 105 auf dem Substrat 101 und auf der Gateelektrode 102 gebildet. Es sollte beachtet werden, dass der Einfachheit halber Isolationsstrukturen in der Form von Grabenisolationen oder lokal oxidierten Substratbereichen sowie beliebige Offsetabstandselemente nicht gezeigt sind.
  • Ein typischer Prozessablauf zur Herstellung des Transistors 100, wie er in 1a gezeigt ist, kann die folgenden Prozesse aufweisen. Nach Herstellung von Isolationsstrukturen (nicht gezeigt) wird ein vertikales Dotierprofil in dem Substrat 101 und insbesondere in dem Kanalgebiet 104 durch gut etablierte Implantationssequenzen hergestellt. Danach wird ein Gateelektrodenschichtstapel auf dem Substrat 101 gebildet, wobei der Gateelektrodenschichtstapel ein Gatedielektrikum und eine darauf ausgebildete Polysiliziumschicht mit geeigneter Dicke aufweist. Das Gatedielektrikum kann ein beliebiges geeignetes Material mit einer erforderlichen Dicke aufweisen und kann beispielsweise aus Siliziumdioxid mit einer Dicke von ungefähr 2 bis 3 nm oder weniger in modernen Transistorbauelementen aufgebaut sein. Das Gatedielektrikum kann, wenn dieses Siliziumdioxid aufweist, durch moderne Oxidations- und/oder Aufwachsverfahren hergestellt werden. Danach wird die Polysiliziumschicht durch gut etablierte CVD-Verfahren bei geringem Druck abgeschieden. Anschließend wird eine Lackmaske (nicht gezeigt), die möglicherweise eine unten liegende antireflektierende Beschichtung aufweist, auf der Polysiliziumschicht mittels moderner Photolithographie gebildet, wobei dann ein anisotroper Ätzprozess so ausgeführt wird, um die Gateelektrode 102 zu strukturieren. Das Gatedielektrikum, das als eine Ätzstoppschicht während des Strukturierens der Gateelektrode 102 dient, kann durch einen entsprechenden Reinigungsprozess auf der Grundlage von HF strukturiert werden, wobei Ätzpassivierungsschichten entfernt werden, wodurch freigelegte Bereiche des Gatedielektrikums ebenso entfernt werden, um damit die Gateisolationsschicht 103 zu bilden. Die Oxidbeschichtung 105 kann durch Oxidations- und/oder Abscheidetechniken, etwa plasmaunterstütztes CVD, gebildet werden. Typischerweise kann eine Dicke der Oxidbeschichtung 105 im Bereich von ungefähr 3 bis 15 nm liegen.
  • 1b zeigt schematisch den Transistor 100 in einem fortgeschrittenen Herstellungsstadium. Der Transistor 100 umfasst eine konforme Siliziumnitridschicht 106 mit einer Dicke, die als 106a bezeichnet ist. Wie später gezeigt wird, definiert die Dicke 106a der Siliziumnitridschicht im Wesentlichen eine Dicke der konformen, d. h. L-förmigen, Abstandselemente, die noch herzustellen sind. Eine zweite Abstandsschicht 107 ist konform auf der Siliziumnitridschicht 106 gebildet und besitzt eine Dicke 107a, die im Wesentlichen eine Länge der konformen Abstandselemente bestimmt, wie dies später noch erläutert wird.
  • Die Siliziumnitridschicht 106 kann durch einen plasmaunterstützten CVD-Prozess bei geringer Temperatur hergestellt werden, wobei die physikalischen Eigenschaften der Schicht 106 durch entsprechendes Auswählen der Abscheideprozessparameter eingestellt werden können. Wie zuvor erläutert ist, ist Siliziumnitrid und entsprechende Prozesse zum Abscheiden des Siliziumnitrids bei der Herstellung konventioneller großvolumiger Seitenwandabstandselemente bestens bewährt, so dass die Konformität und die Schichtdicke der Schicht 106 sowie die Eigenschaften der Materialzusammensetzung gut steuerbar sind, um damit die geforderten Eigenschaften des Abstandselements bereitzustellen. Danach wird die Abstandsschicht 107 abgeschieden, wobei häufig organische Materialien, amorphes Silizium oder Siliziumdioxid als bevorzugte Materialien verwendet werden. Abhängig von der Art des verwendeten Materials wird eine geeignete Abscheidetechnik ausgewählt, um die Schicht 107 mit der geforderten Dicke 107a herzustellen. Obwohl die Abstandsschicht 107 in Form einer relativ konformen Schicht gezeigt ist, was für Silizium oder Siliziumdioxid angemessen sein kann, kann in anderen Beispielen die Schicht 107 als ein organisches Material vorgesehen werden, das durch Aufschleuderverfahren aufgebracht wird, wobei abhängig von dem Betrag der Viskosität des organischen Materials eine Dicke der Schicht 107 auf der Oberseite der Gateelektrode 102 deutlich von der Dicke 107a abweichen kann.
  • 1c zeigt schematisch den Transistor 100, wobei wesentliche Bereiche der Abstandsschicht 107 entfernt sind, wodurch Opferseitenwandabstandselemente 107b gebildet werden. Wenn die Abstandsschicht 107 beispielsweise Siliziumdioxid aufweist, kann ein entsprechend gestalteter anisotroper Ätzprozess ausgeführt werden, um im wesentlichen vollständig horizontale Schichtbereiche der Schicht 107 zu entfernen, wobei die Siliziumnitridschicht 106 nur geringfügig angegriffen wird. Dazu kann ein anisotroper Ätzprozess auf der Grundlage von Kohlenstoff und Fluor ausgeführt werden, wobei die erreichte Ätzselektivität zu der darunter liegenden Siliziumnitridschicht 106 und/oder die verfügbare Dicke 106a im Wesentlichen eine zulässige Überätzungszeit zum Freilegen oberer Seitenwandbereiche 108 der Siliziumnitridschicht 106 bestimmen. Wie zuvor erläutert ist, bestimmt die anfängliche Dicke 107a im Wesentlichen die laterale Ausdehnung des Seitenwandabstandselements 107b, wenn die Abstandsschicht 107 in einer im Wesentlichen konformen Weise abgeschieden wurde. Wenn das Opferseitenwandabstandselement 107b auf der Grundlage der Abstandsschicht 107 gebildet ist, wenn diese in einer nicht konformen Weise abgeschieden wurde – z. B. durch Aufschleuderverfahren – kann die resultierende Breite des Abstandselements 107b durch die Eigenarten des Ätzprozesses zum Entfernen des überschüssigen Materials der Abstandsschicht 107 eingestellt werden. Das entsprechende Verhalten des Ätzprozesses kann im Voraus so bestimmt werden, dass die resultierende Breite des Opferabstandselements 107b mit einer erforderlichen Genauigkeit erreicht werden kann, unabhängig von dem Maß an Konformität der anfänglichen Abstandsschicht 107.
  • In jedem Falle ist ein spezieller Ätzprozess auszuführen, um das Opferabstandselement 107b mit der gewünschten Breite zu erhalten. Folglich sind zusätzliche reaktive Gase oder andere Vorstufengase, die für die geeignete Ätzchemie erforderlich sind, zusammen mit einer geeigneten Ätzanlage bereitzustellen, wodurch die Prozesskomplexität ansteigt. Danach können freigelegte Bereiche der Siliziumnitridschicht 106 durch einen gut etablierten anisotropen Ätzschritt unter Anwendung einer Ätzchemie, die ähnlich ist zu jener, die in konventionellen Prozessen zur Herstellung von großvolumigen Siliziumnitridseitenwandabstandselementen eingesetzt wird, entfernt werden, wobei der Ätzprozess zuverlässig in der Oxidbeschichtung 105 gestoppt wird. Als nächstes werden die Opferabstandselemente 107b durch einen entsprechend gestalteten Ätzprozess entfernt, wobei abhängig von der Materialzusammensetzung des Opferabstandselements 107b freigelegte Bereiche der Siliziumoxidbeschichtung 105 vor, während oder nach dem Entfernen der Opferabstandselemente 107b entfernt werden. Wenn z. B. die Opferabstandselemente 107b Siliziumdioxid aufweisen, kann die Oxidbeschichtung 105 zusammen mit dem Opferabstandselementen 107b in einem gemeinsamen Ätzprozess entfernt werden. Beispielsweise kann ein im Wesentlichen isotroper Ätzprozess, etwa ein HF-Nassätzprozess, ausgeführt werden, der typischerweise eine bessere Ätzselektivität zu Silizium als ein anisotroper Ätzprozess bei einem geringeren Anteil an Beschädigung aufweist, die an unten liegenden Siliziumbereichen hervorgerufen werden, da hochenergetische ionisierte Teilchen, die auf die Substratoberfläche gelenkt werden, im Wesentlichen fehlen.
  • 1d zeigt schematisch den Transistor 100 nach dem Entfernen der Opferabstandselemente 107b und freigelegter Bereiche der Oxidbeschichtung 105, wobei der Einfachheit halber Unterätzungsgebiete an den oberen Seitenwandbereichen 108 und am Fuße der sich ergebenden L-förmigen Abstandselements, der als 106b bezeichnet ist, nicht gezeigt sind. Wie aus 1d ersichtlich ist, zeigt das konforme Abstandselement oder L-förmige Abstandselemente 106b eine Abstandslänge, die als 106l bezeichnet ist, die im Wesentlichen durch die Breite des Opferabstandselements 107b (vergleiche 1c) und durch die anfängliche Schichtdicke der Siliziumnitridschicht 106 bestimmt ist. Ferner ist eine Dicke des L-förmigen Abstandselements 106b, die als 106t bezeichnet ist, im Wesentlichen durch die anfängliche Schichtdicke 106a der Siliziumnitridschicht 106 bestimmt. Wie aus der Zeichnung ersichtlich ist, kann ferner die anfängliche Dicke der Oxidbeschichtung 105 zu der Abstandslänge 106l sowie zu der Abstandsdicke 106t beitragen.
  • In einer nachfolgenden Implantationssequenz findet eine effiziente laterale Dotierprofilierung statt, wobei das resultierende Dotierprofil gesteuert werden kann, indem zusätzlich zur geeigneten Auswahl der Implantationsparameter die Abstandslänge 106l und die Abstandsdicke 106t geeignet gewählt werden, wobei des weiteren der Anteil an weggenommenem Material des L-förmigen Abstandselements 106b zur Verbesserung der durch Spannungen hervorgerufenen Wirkung auf die Gateelektrode 102 beitragen kann.
  • Obwohl das L-förmige Abstandselement 106b eine verbesserte laterale Dotierprofilierung zusammen mit einer Reduzierung der spannungsinduzierten Effekte bereitstellen kann, ist eine komplexe Ätzsequenz erforderlich, um die Opferabstandselemente 107b herzustellen und zu entfernen, was zu einer Einführung zusätzlicher reaktiver Gase und/oder dem Aufstellen neuer Ätzrezepte und/oder der Erfordernis für zusätzliche Ätzanlagen führt. Beispielsweise erfordern die Opferabstandselemente 107b einen Oxidätzprozess, der auf Nitrid stoppt, während eine nachfolgende Nitridabstandselementsätzung auf der Ätzung von Nitrid basiert, wobei Oxid als Ätzstoppschicht verwendet wird. Auf Grund von Ätzgasresten aus dem vorhergehenden Schritt oder angesichts unterschiedlicher Anforderungen für die Anlage für die unterschiedlichen Ätzprozesse sind typischerweise zwei unterschiedliche Ätzkammern erforderlich. Angesichts dieser Nachteile besteht ein Bedarf für ein Herstellungsverfahren, das die Bildung von L-förmigen Abstandselementen ermöglicht, ohne unnötig Prozesskomplexität hervorzurufen.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik zur Herstellung konformer Seitenwandabstandselemente während der Herstellung von Leitungen, etwa von Gateelektrodenstrukturen von Feldeffekttransistoren, wobei das Entfernen von Opferabstandselementen durch Ätzrezepte bewerkstelligt werden kann, die auch für die Definition der konformen Seitenwandabstandselemente verwendet werden. Dazu können das Opferabstandselement und das konforme Abstandselement aus einem Material gebildet werden, das im Wesentlichen mit der gleichen Ätzchemie geätzt werden kann. In einer speziellen Ausführungsform der vorliegenden Erfindung weisen das Opferabstandselement und das konforme Abstandselement Siliziumnitrid auf, wobei dazwischen eine Ätzstoppschicht angeordnet ist.
  • In einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung von Abstandselementen das Bilden einer Leitung über einem Halbleitergebiet und das konforme Bilden eines Abstandsschichtstapels über der Leitung und dem Halbleitergebiet. Der Abstandsschichtstapel umfasst eine Ätzstoppschicht, die eine erste Abstandsschicht von einer zweiten Abstandsschicht, die über der ersten Abstandsschicht gebildet ist, trennt, wobei die erste und die zweite Abstandsschicht ein Material aufweisen, das mittels einer vordefinierten Ätzchemie selektiv zu der Ätzstoppschicht geätzt werden kann. Des weiteren wird die zweite Abstandsschicht anisotrop geätzt, um Opferseitenwandabstandselemente zu bilden. Bereiche der Ätzstoppschicht, die während der Herstellung der Opferseitenwandabstandselemente freigelegt sind, werden dann entfernt. Schließlich werden die Opferseitenwandabstandselemente und die freigelegten Bereiche der ersten Abstandsschicht durch einen Ätzprozess unter Anwendung der spezifizierten Ätzchemie entfernt, um die konformen Abstandselemente zu bilden.
  • Gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung von Abstandselementen das Bilden einer Leitung über einem Halbleitergebiet und das Bilden eines Abstandsschichtstapels über der Leitung und dem Halbleitergebiet. Der Abstandsschichtstapel umfasst eine erste Ätzstoppschicht, die aus einem ersten Material gebildet ist, eine erste Abstandsschicht, die aus einem zweiten Material gebildet ist, eine zweite Ätzstoppschicht, die aus dem ersten Material gebildet ist, und eine zweite Abstandsschicht, die aus dem zweiten Material gebildet ist. Ferner wird ein Opferabstandselement zumindest aus der zweiten Abstandsschicht gebildet. Schließlich werden konforme Abstandselemente zumindest aus der ersten Abstandsschicht durch Entfernen der Opferabstandselemente gebildet.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in angefügten Patentansprüchen definiert und gegen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen
  • 1a bis 1d schematisch Querschnittsansichten einer Gatestruktur für einen Feldeffekttransistor während der Herstellungssequenz zur Bildung L-förmiger Abstandselemente gemäß einem typischen konventionellen Prozessablauf;
  • 2a bis 2e schematisch Querschnittsansichten einer Leitung, etwa einer Gatestruktur, während diverser Stadien des Herstellungsprozesses für konforme Seitenwandabstandselemente gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung; und
  • 2f bis 2h schematisch weitere anschauliche Ausführungsformen zur Bildung konformer Seitenwandabstandselemente, wobei Opferseitenwandabstandselemente durch einen anisotropen Ätzprozess im Wesentlichen entfernt werden.
  • DETAILLIERTE BESCHREIBUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der nachfolgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Wie zuvor erläutert ist, stellt die vorliegende Erfindung eine Technik zur Herstellung konformer oder L-förmiger Seitenwandabstandselemente bereit, wobei gut etablierte Prozessrezepte verwendbar sind, ohne dass die Einführung neuer reaktiver Gase erforderlich ist und/oder dass die Anwendung zusätzlicher Ätzanlagen erforderlich ist, wodurch ein hohes Maß an Kompatibilität mit dem konventionellen CMOS-Prozessablauf erreicht wird und wobei die Prozesszeit und die Betriebskosten im Vergleich zu konventionellen Prozessen verringert werden. In anderen Aspekten der vorliegenden Erfindung kann der Prozessablauf so optimiert werden, um die Anlagenausnutzung zu verbessern, indem der gesamte Ätzprozessablauf als ein insitu-Prozess gestaltet wird, d. h. der gesamte Ätzprozess zum Definieren des L-förmigen Abstandselements kann in einer einzelnen Prozesskammer ausgeführt werden. In anderen Ausführungsformen kann die Anzahl unterschiedlicher Ätzschritte während des gesamten Prozesses zur Abstandselementsherstellung gering gehalten werden, indem die Tatsache vorteilhaft ausgenutzt wird, dass die Opferabstandselemente und das Material des L-förmigen Abstandselements ein ähnliches Ätzverhalten aufweisen, wodurch die Prozesszeit deutlich reduziert und die Anlagenausnutzung verbessert wird, selbst wenn neue Prozessrezepte zu entwickeln sind.
  • Mit Bezug zu den 2a bis 2h werden nun weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • In 2a umfasst ein Halbleiterbauelement 200 ein Leitungselement 202, das über einem kristallinen Halbleitergebiet 204 gebildet ist, wobei das Leitungselement 202 und das Halbleitergebiet 204 voneinander durch eine Isolationsschicht 203 getrennt sind. Es sollte betont werden, dass das Leitungselement 202 eine Gateelektrode eines Feldeffekttransistors repräsentieren kann, da die Herstellung äußerst konformer Seitenwandabstandselemente besonders vorteilhaft bei der lateralen Profilierung einer Dotierstoffkonzentration ist, die benachbart zu dem Halbleitergebiet 204 herzustellen ist. Das Leitungselement 202 kann aber auch eine beliebige Leitung repräsentieren, die diverse Schaltungselemente oder Chipbereiche miteinander verbinden kann, wobei dennoch der Vorteil eines verbesserten Spannungsverhaltens durch das Bereitstellen der äußerst konformen Seitenwandabstandselemente beibehalten wird.
  • Das Halbleitergebiet 204 ist in oder auf einem Substrat gebildet, das als ein großvolumiges Halbleitersubstrat, ein isolierendes Substrat mit einer darauf gebildeten halbleitenden Materialschicht und dergleichen repräsentiert sein kann. Es sollte beachtet werden, dass die Prinzipien der vorliegenden auf einen beliebigen Halbleitertyp anwendbar sind, obwohl gegenwärtig integrierte CMOS-Schaltungen auf der Grundlage von Silizium den Hauptanteil an momentan verfügbaren integrierten Schaltungen bilden. Ein Abstandsschichtstapel 220 ist über dem Substart 201 gebildet und kann eine erste Ätzstoppschicht 205, eine erste Abstandsschicht 206, eine zweite Ätzstoppschicht 215 und eine zweite Abstandsschicht 216 aufweisen. Die erste und die zweite Abstandsschicht 206, 216 weisen ein Material mit einem "ähnlichen" Ätzverhalten auf, wenn diese einer vordefinierten Ätzchemie ausgesetzt werden, wobei "ähnlich" so zu verstehen ist, dass Ätzraten der ersten und der zweiten Abstandsschicht in Bezug auf die vordefinierte Ätzchemie nicht mehr als ungefähr 100% differieren. In einer speziellen Ausführungsform der vorliegenden Erfindung weisen die erste und die zweite Abstandsschicht 206, 216 Siliziumnitrid auf, dessen Eigenschaften gut bekannt sind und während eines entsprechenden Abscheideprozesses gut steuerbar sind. In anderen Ausführungsformen können die erste und zweite Abstandsschicht 206, 216 aus anderen Materialien, etwa Siliziumdioxid, aufgebaut sein, wenn dies als geeignet erachtet wird, oder die erste und die zweite Abstandsschicht 206, 216 können aus unterschiedlichen Materialien aufgebaut sein, solange diese eine ähnliche Ätzrate für eine spezifizierte Ätzchemie zeigen. Die zweite Ätzstoppschicht 215, die die erste und die zweite Abstandsschicht 206, 216 trennt, weist ein Material auf, das eine ausreichend hohe Ätzselektivität in Bezug auf die zweite Abstandsschicht 216 zeigt, um somit zuverlässig einen Ätzprozess anzuhalten oder diesen zumindest ausreichend zu verlangsamen. In einer speziellen Ausführungsform weist die zweite Ätzstoppschicht 215 Siliziumdioxid auf. Das Vorsehen einer Dioxidätzstoppschicht 215 kann insbesondere vorteilhaft sein, wenn gleichzeitig die erste und die zweite Abstandsschicht 206, 216 Siliziumnitrid aufweisen, da gut bewährte Ätzrezepte und Ätzchemien aus konventionellen Siliziumnitridabstandselementstechniken verfügbar sind.
  • In einer weiteren anschaulichen Ausführungsform kann die erste Ätzstoppschicht 205 im Wesentlichen das gleiche Material wie die zweite Ätzstoppschicht 215 aufweisen und kann somit beispielsweise Siliziumdioxid aufweisen.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 200, wie es 2a gezeigt ist, kann die folgenden Prozesse umfassen. Zunächst werden die Isolationsschicht 203 und das Leitungselement 202 durch gut etablierte Oxidations- und/oder Abscheideverfahren gefolgt von modernen Photolithographie- und Ätzprozessen gebildet. Wenn das Leitungselement 202 zusammen mit der Isolationsschicht 203 eine Gatestruktur eines Feldeffekttransistors auf Siliziumbasis repräsentieren soll, können ähnliche Prozesse ausgeführt werden, wie sie zuvor mit Bezug zu 1a beschrieben sind, einschließlich entsprechender Prozesse zum Erzeugen eines vertikalen Dotierprofils in dem Gebiet 204 und einschließlich entsprechender Prozesse zur Herstellung von Isolationsstrukturen, um das Halbleiterbauelement 200 von benachbarten Schaltungselementen elektrisch zu isolieren. Danach wird der Abstandsschichtstapel 220 mittels einer Abscheidesequenz, etwa einer plasmaunterstützten CVD-Prozesssequenz gebildet, in der die gewünschte Materialzusammensetzung der einzelnen Schichten und zu einem gewissen Maße die physikalischen Eigenschaften durch geeignetes Auswählen der Abscheideparameter eingestellt werden können. In einigen Ausführungsformen kann die erste Ätzstoppschicht 205 alternativ durch ein Oxidationsprozess gefolgt durch entsprechende CVD-Prozesse zur Herstellung der ersten Abstandsschicht 206, der zweiten Ätzstoppschicht 215 und der zweiten Abstandsstoppschicht 216 gebildet werden. Wie zuvor erläutert ist, kann in speziellen Ausführungsformen der vorliegenden Erfindung der Abstandsschichtstapel 220 aufgebaut sein aus Siliziumdioxid/Siliziumnitrid/Siliziumdioxid/Siliziumnitrid für die erste Ätzstoppschicht 205, die erste Abstandsschicht 206, die zweite Ätzstoppschicht 215 und die zweite Abstandsschicht 216. Entsprechende Abscheideprozesse sind gut etabliert, so dass eine Dicke der einzelnen Schichten des Stapels 220 mit hoher Präzision steuerbar ist, da die diese Dicken in einigen Ausführungsformen im Wesentlichen die Abmessungen der konformen Seitenwandabstandselemente, die schließlich erhalten werden, bestimmen.
  • 2b zeigt schematisch das Halbleiterbauelement 200, wobei wesentliche Bereiche der zweiten Abstandsschicht 216 entfernt sind, um Opferabstandselemente 216b mit einer Breite 216a zu bilden. Die Herstellung der Opferabstandselemente 216b wird mittels eines anisotropen Ätzprozesses erreicht, wobei die spezifizierte Ätzchemie verwendet wird, um somit eine wirksame Ätzrate für das Material der zweiten Abstandsschicht 216 zu erzielen, während der Ätzprozess zuverlässig auf oder in der zweiten Ätzstoppschicht 215 angehalten wird. Wenn zum Beispiel die zweite Abstandsschicht 216 PECVD-Siliziumnitrid aufweist, kann eine Ätzchemie auf der Grundlage von CF4/HBR (Kohlenstofftetrafluorid/Wasserstoffbromid) in einer konventionellen Ätzanlage für reaktives Ionenätzen verwendet werden, wobei das Freilegen horizontaler Bereiche der zweiten Ätzstoppschicht 215 durch eine Endpunktdetektion bestimmt werden kann, wie dies in konventionellen Ätzverfahren gut etabliert ist. Danach kann ein kurzer zusätzlicher Ätzschritt, der auch als "Nachätz"Schritt bezeichnet wird, auf der Grundlage einer Chemie mit Cl2 (Chlor), HBr, O2 (Sauerstoff) ausgeführt werden. Wie zuvor erläutert ist, wird eine ausreichend hohe Ätzselektivität in Bezug auf die Ätzstoppschicht 215 während des Hauptätzschrittes und des nachfolgenden Nachätzschrittes erreicht, um den Gesamtätzprozess zum Definieren der Opferabstandselemente 216b präzise zu steuern, wobei die Breite 216a durch die anfängliche Schichtdicke der zweiten Abstandsschicht 216 bestimmt ist, wie dies auch mit Bezug zu 1b erläutert ist. In anderen Ausführungsformen kann die Dicke und/oder die Selektivität in Bezug auf die vordefinierte Ätzchemie der zweiten Ätzstoppschicht 215, oder die Ätzchemie selbst so gesteuert werden, um zumindest wesentliche Bereiche der zweiten Ätzstoppschicht 215 zu entfernen, wie dies detaillierter mit Bezug zu den 2f bis 2h beschrieben ist.
  • 2c zeigt schematisch das Halbleiterbauelement 200, wobei wesentliche Bereich der zweiten Ätzstoppschicht 215 entfernt sind. Dazu wird das Halbleiterbauelement 200 der Einwirkung einer Ätzchemie ausgesetzt, die wirksam Material der zweiten Ätzstoppschicht 215 entfernt, wobei in speziellen Ausführungsformen der vorliegenden Erfindung gut etablierte reaktive Gase verwendet werden können, um ein hohes Maß an Kompatibilität zu konventionellen Prozessrezepten und Ätzanlagen zu bieten. In einer speziellen Ausführungsform kann ein gut etablierter Durchätzschritt verwendet werden, um die horizontalen Bereich der zweiten Ätzstoppschicht 215 zu entfernen. Zum Beispiel kann eine fluorenthaltende Plasmaatmosphäre in der gleichen Prozesskammer errichtet werden, die zuvor zum Entfernen des Materials der zweiten Abstandsschicht 216 verwendet wurde.
  • Danach können die Opferabstandselemente 216b und die freigelegten Bereiche 226 der ersten Abstandsschicht 206 entfernt werden, was in einer speziellen Ausführungsform mittels eines gemeinsamen isotropen Ätzprozesses bewerkstelligt wird. Dabei wird von der Tatsache Gebrauch gemacht, dass das Ätzverhalten der Materialien der ersten und der zweiten Abstandsschicht 206 und 216 ähnlich ist. Wenn z. B. die erste und die zweite Abstandsschicht 206, 216 Siliziumnitrid aufweisen, kann ein isotropes Ätzrezept auf der Grundlage einer SF6-Chemie angewendet werden, um die Opferabstandselemente 216b und die freigelegten Bereiche 226 zu entfernen.
  • In einer weiteren Ausführungsform (nicht gezeigt) wird die zweite Abstandsschicht 216 anisotrop geätzt und ein Durchätzschritt für die zweite Ätzstoppschicht 215 wird ausgeführt, wodurch das Opferabstandselement 216b gebildet wird. Danach wird die erste Abstandsschicht 206 anisotrop geätzt, wobei diese Ätzprozesse in einer einzelnen Ätzkammer ausgeführt werden können, um ein D-förmiges Abstandselement, das beispielsweise Oxid und Nitrid aufweist, zu bilden. Danach werden alle Implantationsschritte ausgeführt und vor dem Silizidierungsvorgang wird das Opferabstandselement 216b mittels eines isotropen Ätzprozesses oder eines anisotropen Ätzprozesses entfernt. Das Maß an Isotropie bestimmt die Abnahme der Abstandselementsbreite 206l, die das Anwenden einer kleineren Abstandselementsbreite für eine nachfolgende Silizidierung im Vergleich zu den Implantationsschritten ermöglicht. Dieser Prozessablauf kann angewendet werden, wenn ein L-förmiges Abstandselement als vorteilhaft für die Silizidierung hinsichtlich einer größeren Vertiefung des Abstandselements betrachtet wird, wodurch ein zusätzlicher Anteil an CoSi (Kobaltsilizid) bereitgestellt wird. 2d zeigt schematisch das Halbleiterbauelement 200 nach der zuvor beschriebenen Entfernung des Opferabstandselements 216b und der freigelegten Bereiche 226, wodurch ein konformes oder L-förmiges Abstandselement 206b definiert ist. In einigen Ausführungsformen der vorliegenden Erfindung kann es geeignet sein, das konforme Abstandselement 206 mit Teilen der zweiten Ätzstoppschicht 215, die noch daran angeordnet sind, und mit der ersten Ätzstoppschicht 205, die noch das Substrat 201 und das Leitungselement 202 bedeckt, zu nutzen. Wenn beispielsweise eine Ionenimplantationssequenz auszuführen ist, um ein Dotierprofil benachbart zu dem Gebiet 204 lateral zu definieren, kann die "abschirmende" Wirkung der Schichten 205, 215 vorteilhafterweise ausgenutzt werden und die Implantationsparameter können so ausgewählt werden, um die "zusätzliche" Dicke der Schichten 205, 215 im Vergleich zu einer vollständig freigelegten Substratoberfläche zu berücksichtigen.
  • In anderen Ausführungsformen kann nach dem im wesentlichen Entfernen des Opferabstandselements 216b, wodurch ebenso die horizontalen Oberflächenbereiche des Bauteils 200 freigelegt werden, ein zusätzlicher Nachätzschritt ausgeführt werden, um steuerbar obere Seitenwandbereiche 208 des Leitungselements 202 freizulegen, wobei diese Bereiche noch von der ersten Ätzstoppschicht 205 bedeckt sind. Dazu kann ein Nachätzschritt auf der Grundlage von einer Cl2/HBr/He-O2-Chemie durchgeführt werden, die so eingestellt ist, dass sie eine erhöhte anisotrope Komponente aufweiset. Auf diese Weise kann die Höhe des freigelegten Seitenwandbereichs 208 gesteuert werden, indem die Ätzzeit variiert wird, wobei gleichzeitig eine nachteilige Unterätzung am Fuße des konformen Abstandselements 206b im Wesentlichen unterdrückt wird. Das Zurücksetzen des konformen Abstandselements 206b kann vorteilhaft sein für einen nachfolgenden Silizidierungsprozess, um die Leitfähigkeit des Leitungselements 202 zu verbessern, wenn dieses als eine Polysiliziumleitung vorgesehen ist, wie dies typischerweise für konventionelle CMOS-Technologien auf Siliziumbasis der Fall ist.
  • 2e zeigt schematisch das Halbleiterbauelement 200 nach dem Entfernen freigelegter Bereiche der ersten Ätzstoppschicht 205, wobei horizontale Bereiche des Substrats 201 und des Leitungselements 202 sowie die oberen Seitenwandbereiche 208 freigelegt werden. Wenn die erste Ätzstoppschicht 205 aus Siliziumdioxid aufgebaut ist, kann ein Nassätzprozess mit HF ausgeführt werden. Während dieses Ätzschrittes können die verbleibenden Bereiche der zweiten Ätzstoppschicht 215 (vergleiche 2d) ebenso entfernt werden, um konforme Abstandselemente 206b mit einer Dicke 206t zu bilden, die durch die anfängliche Dicke der ersten Abstandsschicht 206 und die anfängliche Dicke der ersten Ätzstoppschicht 205 bestimmt ist. In ähnlicher Weise ist eine Länge des konformen Abstandselements 206b, die als 206l bezeichnet ist, im Wesentlichen durch die Dicke der ersten Ätzstoppschicht 205, die erste Abstandsschicht 206, die Dicke der zweiten Ätzstoppschicht 215 und durch die Breite 216a (vergleiche 2b) des Opferabstandselements 216b, d. h. durch die anfängliche Dicke der zweiten Abstandsschicht 206b bestimmt. Zusätzlich zum Steuern der entsprechenden Dicken dieser Schichten kann die Länge 206l auch durch Einstellen entsprechender Prozessparameter, etwa der Ätzzeit, des isotropen Prozesses zum gemeinsamen Entfernen des Opferabstandselements 216b und der freigelegten Bereiche 226 gesteuert werden, wie dies mit Bezug zu 2c erläutert ist. Die Möglichkeit des Steuerns der Länge 206l unabhängig – zumindest in einem gewissen Maße – von der Dicke 206t bietet eine erhöhte Flexibilität im lateralen Formen eines Dotierprofils in nachfolgenden Implantationsprozessen. Zum Beispiel können die Implantationsparameter, etwa die Implantationsenergie, so gewählt werden, um die Spitzendotierkonzentration unterhalb des horizontalen Fußbereiches des Abstandselements 206b an einer gewünschten ersten Tiefe in dem Substrat 201 zu deponieren, während die entsprechende Spitzenkonzentration in nicht bedeckten Substratbereichen entsprechend tiefer an einer zweiten Tiefe abgeschieden wird. Somit kann die Dicke 206t entsprechend angepasst werden, um die gewünschte vertikale Dotierstoffverteilung an diesen beiden unterschiedlichen Implantationstiefen zu erreichen, wobei gleichzeitig die Abstandselementslänge 206l durch den isotropen Ätzprozess so steuerbar ist, um eine gewünschte laterale Ausdehnung der entsprechenden Dotierstoffkonzentrationen bei der ersten und bei der zweiten Tiefe zu erreichen.
  • Es gilt also, die zuvor beschriebenen anschaulichen Ausführungsformen ermöglichen die Herstellung eines konformen, d. h. L-förmigen, Abstandselements, wobei gut etablierte Prozessrezepte und/oder reaktive Gase und/oder Ätzanlagen verwendet werden können. in speziellen Ausführungsformen kann der gesamte Ätzprozessablauf in einer einzelnen Ätzkammer ausgeführt werden, wobei die Anlagennutzung optimiert wird. Zusätzlich kann die Gesamtätzzeit in der gleichen Größenordnung wie für ein konventionelles standardmäßiges nicht konformes Abstandselement liegen. Ferner zeigen Untersuchungen, die von den Erfindern ausgeführt wurden, dass die schließlich erhaltenen konformen Abstandselemente 206b ein hohes Maß an Gleichförmigkeit über die gesamte Fläche des Substrats 201 hinweg zeigen, selbst für 200 mm oder 300 mm Scheiben, unabhängig davon, ob Muster mit dichten Linien oder im Wesentlichen isolierte Leitungen betrachtet werden. Des weiteren sind lediglich geringfügige Tendenzen zur Beschädigung des Leitungselements 202 und/oder des Substrats 201 beobachtbar, wodurch die Möglichkeit geschaffen wird, äußerst dünne erste und zweite Ätzstoppschichten 205, 215, beispielsweise in Form dünner Oxidbeschichtungen, vorzusehen. Auf diese Weise sind die endgültigen Abmessungen des konformen Abstandselements 206 im Wesentlichen durch die erste und die zweite Abstandsschicht bestimmt, die mit hoher Genauigkeit abgeschieden werden, insbesondere, wenn Siliziumnitrid als Material für diese Schichten verwendet wird.
  • Mit Bezug zu den 2f bis 2h werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 2f zeigt schematisch das Halbleiterbauelement 200, das einen ähnlichen Aufbau aufweist, wie es mit Bezug zu 2b beschrieben ist. Somit umfasst das Halbleiterbauelement 200 die erste und die zweite Ätzstoppschicht 205, 215 und die erste Abstandsschicht 206, während die zweite Abstandsschicht 216 in einem Zustand während eines anisotropen Ätzprozesses gezeigt ist, wobei ein wesentlicher Teil der zweiten Abstandsschicht 216 bereits entfernt ist und lediglich die Opferabstandselemente 216b vorhanden sind. In der gezeigten Ausführungsform kann die zweite Ätzstoppschicht 215 aus einem Material aufgebaut sein, das eine spezifizierte Ätzselektivität in Bezug auf die anisotrope Ätzchemie zeigt, die während des Entfernens der zweiten Abstandsschicht 216 angewendet wird. Basierend auf der vordefinierten Ätzselektivität kann eine Dicke 215a der zweiten Ätzstoppschicht 215 zu einer Höhe 223 des Opferabstandselements 216b so angepasst werden, dass ein wesentlicher Teil der zweiten Ätzstoppschicht 215 ebenso entfernt wird, während der anisotrope Ätzprozess zur Bildung des Opferabstandselements 216b fortgesetzt wird, um ebenso einen wesentlichen Anteil oder im Wesentlichen die Gesamtheit des Opferabstandselements 216b während des anisotropen Ätzprozesses zu entfernen. Wenn beispielsweise die zweite Ätzstoppschicht 215 aus Siliziumdioxid aufgebaut ist, das eine moderat hohe Ätzselektivität im Bereich von ungefähr 8 bis 10 in Bezug auf Siliziumnitrid zeigt, wird die Dicke 215a im Bereich von ungefähr 1 bis 5 nm für eine Höhe 223 im Bereich von ungefähr 100 bis 500 nm gewählt.
  • In anderen Ausführungsformen kann die Materialzusammensetzung der zweiten Ätzstoppschicht 215 entsprechend während des plasmaunterstützten CVD-Prozesses so gesteuert werden, um die Ätzselektivität auf ein gewünschtes Maß einzustellen. Beispielsweise kann während des Abscheidens der zweiten Ätzstoppschicht 215, wenn diese im Wesentlichen Siliziumdioxid aufweist, der Gehalt an in die Siliziumdioxidschicht eingebautem Stickstoff so gesteuert werden, um die gewünschte Ätzselektivität für eine gewünschte endgültige Dicke 215a zu erhalten. D. h., für eine gegebene gewünschte Dicke 215a können die Eigenschaften der zweiten Ätzstoppschicht 215 während des Abscheideprozesses so eingestellt werden, um eine erforderliche Ätzselektivität zu erreichen, um damit einen gewünschten Anteil der zweiten Ätzstoppschicht 215 während des anisotropen Ätzprozesses zu entfernen. In einer speziellen Ausführungsform werden die Ätzselektivität und/oder die Dicke 215a so gewählt, dass im Wesentlichen die Gesamtheit der freigelegten Bereiche der zweiten Ätzstoppschicht 215 während des anisotropen Entfernens der Opferabstandselemente 216b entfernt werden.
  • 2g zeigt schematisch das Bauteil 200 während eines fortgeschrittenen Stadiums des spezifizierten anisotropen Ätzprozesses, wobei ein wesentlicher Anteil des Opferabstandselements 216b bereits entfernt ist und die zweite Ätzstoppschicht 215 mit der angepassten Ätzselektivität und/oder der angepassten anfänglichen Dicke 215a weist eine reduzierte Dicke 215b an den freigelegten Bereichen auf. Der anisotrope Ätzprozess kann weiter fortgesetzt werden, um im Wesentlichen vollständig die Opferabstandselemente 216b zu entfernen, während weiterhin die zweite Ätzstoppschicht 215 an den freigelegten Bereichen dünner gemacht wird. Während des weiteren Verlaufs des anisotropen Ätzprozesses verlangsamt sich der Materialabtrag unterhalb des entfernten Opferabstandselements 216b entsprechend der Ätzselektivität der zweiten Ätzstoppschicht 215, während der Materialabtrag benachbart zu den "entfernten" Opferabstandselementen 216b nunmehr Material der ersten Abstandsschicht 216 mit erhöhter Ätzrate entfernt. Da typischerweise die anfängliche Dicke der ersten Abstandsschicht 206 deutlich kleiner als die Höhe 223 ist, hält der verbleibende Bereich 215c der zweiten Ätzstoppschicht zuverlässig den anisotropen Ätzprozess an, nachdem die freigelegten Bereiche der ersten Abstandsschicht 206 im Wesentlichen vollständig entfernt sind.
  • 2h zeigt schematisch das Bauteil 200 nach Abschluss des zuvor beschriebenen anisotropen Ätzprozesses, wobei die konformen Abstandselemente 206 gebildet werden. Wie zuvor mit Bezug zu 2d erläutert ist, kann ein entsprechender Nachätzschritt ausgeführt werden, um im Wesentlichen vollständig Reste der ersten Abstandsschicht 206 von horizontalen Bereichen des Leitungselements 202 und des Substrats 201 zu entfernen. Hinsichtlich der für den anisotropen Ätzprozess angewendeten Ätzchemie gelten die gleichen Kriterien, wie sie zuvor erläutert sind. Wie aus den 2f bis 2h ersichtlich ist, kann eine einzelne Ätzchemie und ein einzelner Ätzschritt ausreichend sein, um die Opferabstandselemente 216b zu bilden, zu entfernen und die konformen Abstandselemente 206b zu definieren, wobei die Anlagennutzung verbessert und die Prozesskomplexität verringert wird. Obwohl die zuvor beschriebenen Ausführungsformen besonders vorteilhaft sind, wenn die erste und die zweite Abstandsschicht 206, 216 im Wesentlichen aus dem gleichen Material aufgebaut sind, kann es in anderen Ausführungsformen ausreichend sein, dass diese Schichten ein genügend ähnliches Ätzverhalten zeigen, wobei "genügend ähnlich" den Umstand beschreiben soll, in welchem die Ätzraten der ersten und der zweiten Abstandsschicht in einem spezifizierten anisotropen Ätzprozess beide um einen Faktor von mindestens 5 in Bezug auf die Ätzrate der ersten und der zweiten Ätzstoppschicht 205 und 215 höher sind.
  • Es sollte beachtet werden, dass in anderen Ausführungsformen die Opferabstandselemente 216b während des spezifizierten anisotropen Ätzprozesses nicht vollständig entfernt werden, wie dies in 2g gezeigt ist, wobei in einem nachfolgenden Durchätzschritt die freigelegten Bereiche der zweiten Ätzstoppschicht 215 wirkungsvoll auf Grund der reduzierten Dicke entfernt werden können. In anderen Ausführungsformen kann die Ätzstoppschicht 215 durch ein im Wesentlichen isotropes Ätzrezept, wie sie für Siliziumdioxid gut etabliert sind, entfernt werden, um so in zuverlässiger Weise die Ätzstoppschicht 215 von den Seitenwandbereichen 208 zu entfernen, obwohl dieser Bereich eine erhöhte Dicke 215a im Vergleich zu der reduzierten Dicke des Bereichs 215c (vergleiche 2g) aufweist. Die weitere Bearbeitung kann fortgesetzt werden, indem anisotrop und/oder isotrop das restliche Opferabstandselement 216b und die freigelegten Bereich der ersten Abstandsschicht 206 entfernt werden, um damit die konformen Abstandselemente 206b zu bilden. Während dieser Ätzprozedur kann das Maß an Vertiefung der ersten Abstandsschicht 206 an den Seitenwandbereichen 208 gut gesteuert werden, da der Ätzprozess zuverlässig an oder innerhalb der ersten Ätzstoppschicht 205 anhält, obwohl die freigelegten Bereiche der Schicht 206 bereits im Wesentlichen entfernt sind. Auf diese Weise kann ein vergrößerter Bereich der Seitenwände des Leitungselements 202 freigelegt werden, z. B. für einen Silizidierungsprozess, ohne im Wesentlichen die Abmessungen des konformen Abstandselements 206b, etwa die Abstandselementsdicke 206t und die Abstandselementslänge 206l, zu beeinflussen.
  • Es sei nun wiederum auf 2h verwiesen; nach dem anisotropen Entfernen der Opferabstandselemente 216b, wodurch die konformen Abstandselemente 206b gebildet werden, kann der anisotrope Ätzprozess so fortgesetzt werden, um ein gewünschtes Maß an Vertiefung von Resten der ersten Abstandsschicht 206 zu definieren, ohne im Wesentlichen das Leitungselement 202 und das Substrat 201 zu schädigen, die weiterhin von der ersten Ätzstoppschicht 205 bedeckt sind. Danach werden die Reste der zweiten Ätzstoppschicht 215 entfernt, um die konformen Abstandselemente 206b zu erhalten, wie dies in 2e gezeigt ist. Das Entfernen der Reste der zweiten Abstandsschicht 215 kann beispielsweise durch einen isotropen Ätzprozess erreicht werden, wobei, wenn die erste Ätzstoppschicht 205 im Wesentlichen aus dem gleichen Material wie die zweite Ätzstoppschicht 215 aufgebaut ist, entsprechende Bereiche des Substrats 201 und der Leitung 202 freigelegt werden. Auf diese Weise kann die Anzahl unterschiedlicher Ätzrezepte bei der Herstellung der konformen Abstandselemente 206b minimiert werden und diese können sehr kompatibel zu konventionellen Techniken zur Herstellung von Abstandselementen sein. In anderen Ausführungsformen kann die Ätzchemie zum Entfernen der ersten und der zweiten Ätzstoppschicht 205, 215 speziell für die verwendeten Materialien zugeschnitten werden.
  • Es gilt also, die vorliegende Erfindung ermöglicht die Herstellung konformer, d. h. L-förmiger, Seitenwandabstandselemente, indem identische oder ähnliche Materialien für die Opferabstandselemente und die konformen Abstandselemente benutzt werden.
  • Weitere Modifikationen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (36)

  1. Verfahren zur Herstellung von Abstandselementen, wobei das Verfahren umfasst: Bilden einer Leitung über einem Halbleitergebiet; konformes Bilden eines Abstandschichtstapels über der Leitung und dem Halbleitergebiet, wobei der Abstandschichtstapel eine Ätzstoppschicht umfasst, die eine erste Abstandsschicht von einer zweiten Abstandsschicht, die über der ersten Abstandsschicht gebildet ist, trennt und wobei die erste und die zweite Abstandsschicht ein Material aufweisen, das selektiv in Bezug auf die Ätzstoppschicht mittels einer vordefinierten Ätzchemie geätzt werden kann; anisotropes Ätzen der zweiten Abstandsschicht, um Opferseitenwandabstandselemente zu bilden; Entfernen von Bereichen der Ätzstoppschicht, die während der Bildung der Opferseitenwandabstandselemente freigelegt werden; und Entfernen der Opferseitenwandabstandselemente und freigelegter Bereiche der ersten Abstandsschicht durch einen Ätzprozess unter Anwendung der spezifizierten Ätzchemie, um die Abstandselemente zu bilden.
  2. Das Verfahren nach Anspruch 1, wobei die Opferseitenwandabstandselemente und die freigelegten Bereiche der ersten Abstandsschicht durch einen gemeinsamen Ätzprozess entfernt werden.
  3. Das Verfahren nach Anspruch 1, das ferner Bilden einer zweiten Ätzstoppschicht unter dem Abstandsschichtstapelumfasst.
  4. Das Verfahren nach Anspruch 3, wobei die zweite Ätzstoppschicht das gleiche Material wie die Ätzstoppschicht aufweist.
  5. Das Verfahren nach Anspruch 4, das ferner Entfernen freigelegter Bereich der zweiten Ätzstoppschicht umfasst.
  6. Das Verfahren nach Anspruch 1, wobei die Opferseitenwandabstandselemente und freigelegte Bereiche der ersten Abstandsschicht durch einen isotropen Ätzprozess entfernt werden.
  7. Das Verfahren nach Anspruch 1, wobei die erste und die zweite Abstandsschicht aus im Wesentlichen dem gleichen Material aufgebaut sind.
  8. Das Verfahren nach Anspruch 7, wobei die erste und die zweite Abstandsschicht im Wesentlichen Siliziumnitrid aufweisen.
  9. Das Verfahren nach Anspruch 8, wobei die erste und zweite Abstandsschicht durch plasmaunterstützte chemische Dampfabscheidung gebildet werden.
  10. Das Verfahren nach Anspruch 8, wobei die Ätzstoppschicht Siliziumdioxid aufweist.
  11. Das Verfahren nach Anspruch 10, wobei die zweite Ätzstoppschicht Siliziumdioxid aufweist.
  12. Das Verfahren nach Anspruch 6, das ferner umfasst: Steuern des Grades an Vertiefung der ersten Abstandsschicht in Bezug auf eine Oberseitenfläche der Leitung durch entsprechendes Einstellen mindestens eines Prozessparameters des isotropen Ätzprozesses.
  13. Das Verfahren nach Anspruch 12, wobei der mindestens eine Prozessparameter eine Ätzchemie und/oder eine Ätzzeit repräsentiert.
  14. Das Verfahren nach Anspruch 1, wobei anisotropes Ätzen der zweiten Abstandsschicht zur Formung von Opferseitenwandabstandselementen, Entfernen von Bereichen der Ätzstoppschicht, die während der Bildung der Opferseitenwandabstandselemente freigelegt werden und Entfernen der Opferseitenwandabstandselemente und der freigelegten Bereiche der ersten Abstandsschicht durch einen gemeinsamen Ätzprozess unter Anwendung der spezifizierten Ätzchemie als ein insitu-Prozess ausgeführt werden.
  15. Das Verfahren nach Anspruch 1, das ferner Einstellen einer Länge des konformen Abstandselements durch Steuern einer Dicke der zweiten Abstandsschicht umfasst.
  16. Das Verfahren nach Anspruch 1, das ferner Einstellen einer Dicke des konformen Abstandselements durch Steuern einer Dicke der ersten Abstandsschicht umfasst.
  17. Das Verfahren nach Anspruch 1, wobei die Leitung eine Gateelektrode eines Feldeffekttransistors repräsentiert, der ein laterales Drain- und Sourcedotierprofil erhält, das durch die Dicke und die Länge des konformen Abstandselements steuerbar ist.
  18. Das Verfahren nach Anspruch 1, wobei die Opferseitenwandabstandselemente zumindest teilweise durch einen anisotropen Ätzprozess entfernt werden.
  19. Das Verfahren nach Anspruch 18, das ferner umfasst: Auswählen einer Dicke der Ätzstoppschicht auf der Grundlage einer Höhe der Leitung und einer Ätzselektivität des anisotropen Ätzprozesses.
  20. Das Verfahren nach Anspruch 19, wobei die freigelegten Bereiche der Ätzstoppschicht zumindest teilweise während des anisotropen Ätzprozesses entfernt werden.
  21. Verfahren zur Herstellung von Abstandselementen, wobei das Verfahren umfasst: Bilden einer Leitung über einem Halbleitergebiet; Bilden eines Abstandsschichtstapels mit einer ersten Ätzstoppschicht, die aus einem ersten Material gebildet ist, einer ersten Abstandsschicht, die aus einem zweiten Material gebildet ist, einer zweiten Ätzstoppschicht, die aus dem ersten Material gebildet ist, und einer zweiten Abstandsschicht, die aus dem zweiten Material gebildet ist; Bilden eines Opferabstandselements zumindest aus der zweiten Abstandsschicht; und Bilden von Abstandselementen zumindest aus der ersten Abstandsschicht durch Entfernen des Opferabstandselements.
  22. Das Verfahren nach Anspruch 21, wobei das zweite Material Siliziumnitrid aufweist.
  23. Das Verfahren nach Anspruch 21, wobei das erste Material Siliziumdioxid aufweist.
  24. Das Verfahren nach Anspruch 22, wobei das zweite Material durch plasmaunterstützte chemische Dampfabscheidung abgeschieden wird.
  25. Das Verfahren nach Anspruch 21, wobei die Opferabstandselemente zumindest teilweise durch einen anisotropen Ätzprozess entfernt werden.
  26. Das Verfahren nach Anspruch 25, wobei die Opferabstandselemente im Wesentlichen vollständig durch einen anisotropen Ätzprozess entfernt werden.
  27. Das Verfahren nach Anspruch 21, wobei die Opferseitenwandabstandselemente und freigelegte Bereiche der ersten Abstandsschicht durch einen gemeinsamen Ätzprozess entfernt werden.
  28. Das Verfahren nach Anspruch 21, das ferner Entfernen freigelegter Bereiche der ersten und der zweiten Ätzstoppschicht umfasst.
  29. Das Verfahren nach Anspruch 21, wobei die Opferseitenwandabstandselemente und freigelegten Bereiche der ersten Abstandsschicht durch einen isotropen Ätzprozess entfernt werden.
  30. Das Verfahren nach Anspruch 29, das ferner umfasst: Steuern des Grades an Vertiefung der ersten Abstandsschicht in Bezug auf eine Oberseitenfläche der Leitung durch entsprechendes Einstellen mindestens eines Prozessparameters des isotropen Ätzprozesses.
  31. Das Verfahren nach Anspruch 30, wobei der mindestens eine Prozessparameter eine Ätzchemie und/oder eine Ätzzeit repräsentiert.
  32. Das Verfahren nach Anspruch 21, wobei die Bildung von Opferseitenwandabstandselementen und das Bilden der konformen Abstandselemente durch Entfernen der Opferseitenwandabstandselemente als ein insitu-Ätzprozess ausgeführt werden.
  33. Das Verfahren nach Anspruch 21, das ferner Einstellen einer Länge des konformen Abstandselements durch Steuern einer Dicke der zweiten Abstandsschicht umfasst.
  34. Das Verfahren nach Anspruch 29, das ferner Einstellen einer Länge des konformen Abstandselements durch Steuern mindestens eines Prozessparameters des isotropen Ätzprozesses umfasst.
  35. Das Verfahren nach Anspruch 21, das ferner Einstellen einer Dicke des konformen Abstandselements durch Steuern einer Dicke der ersten Abstandsschicht umfasst.
  36. Das Verfahren nach Anspruch 21, wobei die Leitung eine Gateelektrode eines Feldeffekttransistors repräsentiert, der ein laterales Drain- und Sourcedotierprofil erhält, das durch eine Dicke und eine Länge des konformen Abstandselements steuerbar ist.
DE10339989A 2003-08-29 2003-08-29 Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur Expired - Lifetime DE10339989B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10339989A DE10339989B4 (de) 2003-08-29 2003-08-29 Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
US10/813,317 US7064071B2 (en) 2003-08-29 2004-03-30 Method of forming a conformal spacer adjacent to a gate electrode structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10339989A DE10339989B4 (de) 2003-08-29 2003-08-29 Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur

Publications (2)

Publication Number Publication Date
DE10339989A1 true DE10339989A1 (de) 2005-04-07
DE10339989B4 DE10339989B4 (de) 2008-04-17

Family

ID=34202238

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10339989A Expired - Lifetime DE10339989B4 (de) 2003-08-29 2003-08-29 Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur

Country Status (2)

Country Link
US (1) US7064071B2 (de)
DE (1) DE10339989B4 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004015864B4 (de) * 2004-03-31 2007-10-31 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden von Seitenwandabstandhaltern
US7259050B2 (en) * 2004-04-29 2007-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of making the same
US7429517B2 (en) * 2004-05-13 2008-09-30 Texas Instruments Incorporated CMOS transistor using high stress liner layer
US7176084B2 (en) * 2005-06-09 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned conductive spacer process for sidewall control gate of high-speed random access memory
KR100618908B1 (ko) * 2005-08-12 2006-09-05 삼성전자주식회사 게이트 저항을 개선한 반도체 소자 및 제조 방법
US8003470B2 (en) 2005-09-13 2011-08-23 Infineon Technologies Ag Strained semiconductor device and method of making the same
US7759206B2 (en) * 2005-11-29 2010-07-20 International Business Machines Corporation Methods of forming semiconductor devices using embedded L-shape spacers
US7696578B2 (en) * 2006-02-08 2010-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Selective CESL structure for CMOS application
US7495280B2 (en) 2006-05-16 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with corner spacers
US7560360B2 (en) * 2006-08-30 2009-07-14 International Business Machines Corporation Methods for enhancing trench capacitance and trench capacitor
US7393746B2 (en) 2006-10-12 2008-07-01 International Business Machines Corporation Post-silicide spacer removal
US7504309B2 (en) * 2006-10-12 2009-03-17 International Business Machines Corporation Pre-silicide spacer removal
JP2008117848A (ja) * 2006-11-01 2008-05-22 Nec Electronics Corp 半導体装置の製造方法
KR100789629B1 (ko) * 2006-12-27 2007-12-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7648924B2 (en) * 2007-03-30 2010-01-19 Macronix International Co., Ltd. Method of manufacturing spacer
KR100948294B1 (ko) * 2007-10-12 2010-03-17 주식회사 동부하이텍 반도체 소자의 제조방법
KR100950473B1 (ko) * 2007-12-28 2010-03-31 주식회사 하이닉스반도체 균일한 두께의 게이트스페이서막을 갖는 반도체소자의제조방법
US7955964B2 (en) 2008-05-14 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dishing-free gap-filling with multiple CMPs
US8048752B2 (en) 2008-07-24 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer shape engineering for void-free gap-filling process
US8143131B2 (en) 2009-03-31 2012-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating spacers in a strained semiconductor device
GB2495256B (en) 2010-06-25 2014-07-23 Anastasios J Tousimis Integrated processing and critical point drying systems for semiconductor and mems devices
US8530886B2 (en) * 2011-03-18 2013-09-10 International Business Machines Corporation Nitride gate dielectric for graphene MOSFET
US9378975B2 (en) * 2014-02-10 2016-06-28 Tokyo Electron Limited Etching method to form spacers having multiple film layers
CN103972063B (zh) * 2014-05-20 2017-04-19 上海华力微电子有限公司 一种优化离子注入区域形貌的方法
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
US9627277B2 (en) 2015-06-09 2017-04-18 International Business Machines Corporation Method and structure for enabling controlled spacer RIE
US10868141B2 (en) * 2015-12-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Spacer structure and manufacturing method thereof
TW201725704A (zh) * 2016-01-05 2017-07-16 聯華電子股份有限公司 非揮發性記憶體元件及其製作方法
US10347749B2 (en) 2017-03-24 2019-07-09 International Business Machines Corporation Reducing bending in parallel structures in semiconductor fabrication
US10504797B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device and resulting device
US10868130B2 (en) 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182795A1 (en) * 2001-06-02 2002-12-05 Geum-Jong Bae Semiconductor transistor using L-shaped spacer and method of fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW203148B (de) * 1991-03-27 1993-04-01 American Telephone & Telegraph
US6534388B1 (en) * 2000-09-27 2003-03-18 Chartered Semiconductor Manufacturing Ltd. Method to reduce variation in LDD series resistance
KR100395878B1 (ko) * 2001-08-31 2003-08-25 삼성전자주식회사 스페이서 형성 방법
US6706605B1 (en) * 2003-03-31 2004-03-16 Texas Instruments Incorporated Transistor formed from stacked disposable sidewall spacer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182795A1 (en) * 2001-06-02 2002-12-05 Geum-Jong Bae Semiconductor transistor using L-shaped spacer and method of fabricating the same

Also Published As

Publication number Publication date
DE10339989B4 (de) 2008-04-17
US20050048753A1 (en) 2005-03-03
US7064071B2 (en) 2006-06-20

Similar Documents

Publication Publication Date Title
DE10339989B4 (de) Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
DE102013106621B3 (de) Finnenform für Feldeffekttransistoren und Verfahren zu deren Bildung
DE102005020133B4 (de) Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
DE102006015087B4 (de) Verfahren zur Herstellung von Transistoren
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE10355575B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität
DE102018111381A1 (de) Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen
DE102009046261B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε, die vor den Drain/Source-Gebieten auf der Grundlage eines Opferkohlenstoffabstandshalters hergestellt werden
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE102010042229B4 (de) Verfahren zum Steigern der Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie und mit den Verfahren hergestellter Transistor
DE102011004320B4 (de) Verfahren zur Herstellung komplementärer Transistoren mit Metallgateelektrodenstrukturen mit großem ε und epitaktisch hergestellten Halbleitermaterialien in den Drain- und Sourcebereichen
DE102009055435A1 (de) Verstärkter Einschluss von Metallgateelektrodenstrukturen mit großem ε durch Verringern der Materialerosion einer dielektrischen Deckschicht beim Erzeugen einer verformungsinduzierenden Halbleiterlegierung
DE10335100A1 (de) Technik zur Herstellung verkürzter Seitenabstandselemente für eine Polysiliziumleitung
DE102009023250B4 (de) Halbleiterbauelement-Herstellverfahren mit erhöhter Ätzstoppfähigkeit während der Strukturierung von siliziumnitridenthaltenden Schichtstapeln durch Vorsehen einer chemisch hergestellten Oxidschicht während der Halbleiterbearbeitung
DE102009055393A1 (de) Besserer Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102019116370A1 (de) Negativ geneigte isolationsstrukturen
DE102004052577B4 (de) Verfahren zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE102011080440A1 (de) Verfahren zur Herstellung von Metallgateelektrodenstrukturen mit großem ε mittels einer frühen Deckschichtanpassung
DE102010028459A1 (de) Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
DE10361635B4 (de) Verfahren zur Herstellung eines Abstandselements für ein Leitungselement durch anwenden einer Ätzstoppschicht, die durch eine stark richtungsgebundene Abscheidetechnik aufgebracht wird und Transistor mit Abstandselement
DE10250899B4 (de) Verfahren zum Entfernen von Seitenwandabstandselementen eines Halbleiterelements unter Anwendung eines verbesserten Ätzprozesses
DE102009046241A1 (de) Verformungsverstärkung in Transistoren, die eine eingebettete verformungsinduzierende Halbleiterlegierung besitzen, durch Kantenverrundung an der Oberseite der Gateelektrode
DE102008011928B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements unter Verwendung einer Ätzstoppschicht mit geringerer Dicke zum Strukturieren eines dielektrischen Materials
DE102010064290B3 (de) Verformungserhöhung in Transistoren mit einem eingebetteten verformungsinduzierenden Halbleitermaterial durch Kondensation der legierungsbildenden Substanz
DE102006030262B4 (de) Verfahren zum Strukturieren von Gateelektroden durch Reduzieren der Seitenwandwinkel einer Maskenschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right