DE10335100A1 - Technik zur Herstellung verkürzter Seitenabstandselemente für eine Polysiliziumleitung - Google Patents

Technik zur Herstellung verkürzter Seitenabstandselemente für eine Polysiliziumleitung Download PDF

Info

Publication number
DE10335100A1
DE10335100A1 DE10335100A DE10335100A DE10335100A1 DE 10335100 A1 DE10335100 A1 DE 10335100A1 DE 10335100 A DE10335100 A DE 10335100A DE 10335100 A DE10335100 A DE 10335100A DE 10335100 A1 DE10335100 A1 DE 10335100A1
Authority
DE
Germany
Prior art keywords
sidewall spacer
sidewall
forming
etching process
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10335100A
Other languages
English (en)
Other versions
DE10335100B4 (de
Inventor
Thorsten Kammler
Katja Huy
Christoph Schwan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10335100A priority Critical patent/DE10335100B4/de
Priority to US10/786,401 priority patent/US7005358B2/en
Publication of DE10335100A1 publication Critical patent/DE10335100A1/de
Application granted granted Critical
Publication of DE10335100B4 publication Critical patent/DE10335100B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

In einem Lösungsansatz mit Zweifachabstandshalter oder mehrfachem Abstandshalter bei der Herstellung technisch hochentwickelter Feldeffekttransistoren kann ein oberer Seitenwandbereich einer Gateelektrode wirksam während des Verkürzens eines äußeren Abstandselements freigelegt werden, da das äußere Abstandselement im Wesentlichen aus dem gleichen Material wie das Beschichtungsmaterial aufgebaut ist. Daher werden während des anisotropen Ätzprozesses zum Verkürzen des äußeren Seitenwandabstandselements ebenso auch in wirksamer Weise Beschichtungsreste an dem oberen Seitenwandbereich entfernt und es wird damit ein vergrößerter Diffusionsweg für ein hochschmelzendes Metall bereitgestellt. Ferner kann die laterale Ausdehnung der Silizidgebiete auf den Drain- und Sourcebereichen vergrößert werden, indem in entsprechender Weise ein isotroper Ätzprozess zum Entfernen von Oxidresten gesteuert wird.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung betrifft im Allgemeinen die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Polysiliziumleitungen, etwa von Gateelektroden, in denen das Freilegen oberer Seitenwandbereiche zur Bereitstellung eines vergrößerten Oberflächenbereichs für die Herstellung eines Metallsilizids erforderlich ist.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Gegenwärtig wird der Hauptanteil integrierter Schaltungen auf der Grundlage von Silizium mit kritischen Strukturgrößen in der Größenordnung von 0.1 μm und sogar weniger hergestellt. Die Herstellung von Transistorelementen, die die wesentlichen Komponenten aktiver Schaltungen darstellen, erfordert typischerweise u. a. ein kontrolliertes Einführen von Dotierstoffen in präzise definierte Siliziumgebiete. Eine Schaltungsarchitektur, die gegenwärtig die bevorzugte Technologie auf Grund der hohen Leistungsfähigkeit in Hinblick auf die Leistungsaufnahme darstellt, erfordert die Herstellung stark dotierter Siliziumgebiete mit einem invers dotierten Kanalgebiet, das dazwischen angeordnet ist, wobei die Leitfähigkeit des Kanalgebiets durch ein elektrisches Feld gesteuert wird, das durch Anlegen einer Steuerspannung an eine Gateelektrode erzeugt wird, die in der Nähe des Kanalgebiets aber davon durch eine Gateisolationsschicht getrennt angeordnet ist. Somit erfordert eine Größenreduzierung des Transistorelements die Verringerung des Abstandes zwischen den stark dotierten Siliziumgebieten. Dieser Abstand stellt einen wichtigen Entwurfsaspekt dar und wird auch als die "Kanallänge" bezeichnet. In gegenwärtig favorisierten CMOS-Technologien wird die Gateelektrode vor der Herstellung der stark dotierten Siliziumgebiete, die auch als "Drain-Gebiet" und "Source-Gebiet" bezeichnet werden, strukturiert, um damit die Transistorgeometrie, d. h. die räumliche Anordnung der Gateelektrode, des Draingebiets und des Sourcegebiets, in einer selbstjustierenden Weise zu erhalten. Das Reduzieren der Kanallänge erfordert daher ebenso eine entsprechende Reduzierung der Größe der Gateelektrode. Im Wesentlichen kann die Gateelektrode als ein leitungsähnliches Schaltungselement betrachtet werden, dessen Breite mit der entsprechenden Kanallänge in Beziehung steht und damit auch als "Gatelänge" bezeichnet wird. Da die Herstellung der Transistorelemente, insbesondere das Erzeugen eines geeignet geformten Dotierprofiles in den Drain- und Sourcegebieten, mehrere Hochtemperaturprozesse erfordert, ist Polysilizium das bevorzugte Material für die Gateelektrode auf Grund der günstigen und gut verstandenen Eigenschaften der Silizium/Siliziumdioxid-Grenzfläche, da Siliziumdioxid häufig als die Gateisolationsschicht verwendet wird, die das Kanalgebiet von der Gateelektrode trennt. Obwohl das Herstellen der Polysiliziumgateelektrode vor der Herstellung der Drain- und Source-Gebiete eine selbstjustierte Transistorgeometrie sicherstellt, erweist es sich, dass komplexe, präzise definierte Dotierprofile in der lateralen Richtung erforderlich sind, um das geforderte Transistorverhalten äußerst größenreduzierter Transistorelemente bereitzustellen. Aus diesem Grunde werden sogenannte "Seitenwandabstandselemente" an den Seitenwänden der Gateelektrode gebildet, die als dielektrische Erweiterungen der Gateelektrode betrachtet werden können, um entsprechend die lateralen Abmessungen der Gateelektrode zu gestalten, die als eine Implantationsmaske während mehrerer Implantationssequenzen zur Erzeugung des erforderlichen Dotierprofiles dient. Da die Abmessungen der Seitenwandabstandselemente im Wesentlichen das schließlich erhaltene Dotierprofil bestimmen, kann die Herstellung der Seitenwandabstandselemente in zwei Schritten ausgeführt werden, um eine verbesserte Prozesssteuerung während der Herstellung eines ersten Seitenwandabstandselements und während einer nachfolgenden Herstellung eines zweiten Seitenwandabstandselements zu erhalten, wobei abhängig von den Prozesserfordernissen entsprechende Implantationszyklen während der diversen Phasen des Herstellungsprozesses für die Abstandselemente ausgeführt werden können.
  • Mit Bezug zu den 1a bis 1d ist ein typischer konventioneller Prozessablauf zur Herstellung einer Gateelektrode beschrieben, die erste und zweite Seitenwandabstandselemente enthält, um damit ein laterales Dotierprofil bereitzustellen, das für äußerst größenreduzierte Transistorelemente erforderlich ist.
  • In 1a umfasst ein Transistorelement 100 ein Substrat 101, beispielsweise ein großvolumiges Siliziumsubstrat oder ein SOI-(Silizium auf Isolator)-Substrat einschließlich eines kristallines Gebiets 103, das auch als "aktives Gebiet" bezeichnet werden kann, und das von einer Isolationsstruktur 102 umschlossen ist, die in der Form einer Grabenisolationsstruktur in modernen Bauelementen typischerweise vorgesehen ist. Eine Polysiliziumgateelektrode 104 ist auf einer Gateisolationsschicht 105 gebildet, die beispielsweise in Form eines Siliziumdioxidschicht vorgesehen ist, und die die Gateelektrode 104 von einem Ka nalgebiet 106 trennt. Die horizontale Ausdehnung der Gateelekrode 104 in 1a wird als "Gatelänge" bezeichnet. Eine dielektrische Beschichtung 107 mit Siliziumdioxid ist an den Seitenwänden 109 der Gateelektrode 104 sowie an der oberen Oberfläche davon und an anderen Oberflächenbereichen des Transistors 100 gebildet. Des weiteren sind verkürzte Seitenwandabstandselemente 108 auf der Beschichtung 107 so gebildet, dass diese einen oberen Bereich 110 der Gateelektrode 104 nicht bedecken.
  • Ein typischer Prozessablauf zur Herstellung des Transistors 100, wie er in 1a gezeigt ist, kann die folgenden Prozesse beinhalten. Nach der Herstellung der Grabenisolationsstruktur 102 mittels fortschrittlicher Photolithographie-, Ätz- und Abscheidetechniken werden Implantationszyklen ausgeführt, um ein erforderliches vertikales Dotierprofil (nicht gezeigt) in dem aktiven Gebiet 103 herzustellen. Danach wird eine isolierende Schicht mit einer erforderlichen Dicke und Zusammensetzung, die für die Gateisolationsschicht 105 geeignet ist, beispielsweise durch gut etablierte Oxidations- und/oder Abscheidetechniken gebildet. Als nächstes wird eine Polysiliziumschicht mit spezifizierter Dicke abgeschieden und zusammen mit der isolierenden Schicht durch modernste Photolithographie- und Ätztechniken strukturiert, um die Gateelektrode 104 und die Gateisolationsschicht 105 zu bilden. Danach wird ein Ionenimplantationsprozess ausgeführt, um dotierte Erweiterungsgebiete 111 zu bilden, wobei die Gateelektrode 104 als eine Implantationsmaske verwendet wird. Danach wird die Beschichtung 107 beispielsweise durch das Abscheiden von Siliziumdioxid oder durch einen Oxidationsprozess gebildet. Nachfolgend wird eine Siliziumnitridschicht konform mit einer vordefinierten Dicke, die im Wesentlichen eine schließlich erhaltene Breite des Seitenwandabstandselements 108 bestimmt, abgeschieden. Anschließend wird die Siliziumnitridschicht anisotrop geätzt mit einer Ätzchemie, die eine hohe Selektivität in Bezug auf das Siliziumdioxid aufweist. Während des anisotropen Ätzprozesses kann die Ätzzeit so gesteuert werden, um das Maß an Verkürzung des Seitenwandabstandselements 108 einzustellen, wodurch die Größe des freigelegten oberen Seitenwandbereichs 110 bestimmt wird. Auf Grund der hohen Selektivität, die von der Ätzchemie bereitgestellt wird, stoppt der Ätzprozess zuverlässig auf den freigelegten Bereichen der Siliziumdioxidbeschichtung 107. Nach der Vertiefung bzw. Verkürzung des Seitenwandabstandselements 108 wird der Transistor 100 in eine weitere anisotrope Ätzatmosphäre eingebracht, die eine Ätzchemie aufweist, die Siliziumdioxid selektiv zu Silizium abträgt.
  • 1b zeigt schematisch das Transistorelement 100 nach Abschluss des anisotropen Silziumdioxidsprozesses. Auf Grund der anisotropen Natur der Siliziumdioxidätzung ist der obere Seitenwandbereich 110 nicht vollständig freigelegt, woraus Siliziumdioxidreste 112 resultieren. Nach der Herstellung der Seitenwandabstandselemente 108 kann ein weiterer Ionenimplantationszyklus so ausgeführt werden, um das laterale Dotierprofil in den Gebieten 111 zu modifizieren, oder abhängig von der angewendeten Prozesstechnologie kann ein zweites Seitenwandabstandselement gebildet werden, bevor die entsprechenden Implantationszyklen ausgeführt werden, um das gewünschte laterale Dotierprofil zu erhalten. Das Bereitstellen eines ersten Seitenwandabstandselements, d. h. des Seitenwandabstandselements 108, vor oder zwischen technisch anspruchsvollen Implantationszyklen kann die Gesamttransistoreigenschaften deutlich verbessern, indem die Abstandselementsbreite genauer gesteuert werden kann, und/oder indem das Dotierprofil mit einer feineren lateralen "Auflösung" modifiziert werden kann.
  • 1c zeigt schematisch das Transistorelement 100 in einem fortgeschrittenen Herstellungsstadium, wobei zweite Seitenwandabstandselemente 115, die Siliziumnitrid aufweisen, an den ersten Seitenwandabstandselementen 108 ausgebildet sind, wobei eine weitere Oxidbeschichtung 114 die Abstandselemente 108 und 115 trennt. Wie zuvor erläutert ist, kann mittels der ersten und zweiten Seitenwandabstandselemente 108 und 115 das laterale Dotierprofil in dem aktiven Gebiet 103 in geeigneter Weise so geformt werden, um damit die Erweiterung 111 und die entsprechenden Drain- und Sourcegebiete 113 zu bilden. Des weiteren ermöglichen die Seitenwandabstandselemente das Herstellen äußerst leitfähiger Metallsilizide auf den Drain- und Sourcegebieten 113 und auf der Gateelektrode 104 in einer selbstjustierenden Weise. Obwohl die Gateelektrode 104 eine Dotierstoffdosis empfangen hat, die der Dosis entspricht, die zur Herstellung der Drain- und Sourcegebiete 113 und der Erweiterung 111 verwendet wurde, ist der Widerstand des Polysiliziums dennoch deutlich höher als jener von Metall, etwa von Aluminium, und kann damit zu einer nicht tolerierbaren Signalausbreitungsverzögerung während des Betriebs des Bauteils 100 führen. Insbesondere wenn die Gatelänge reduziert wird, kann die reduzierte Querschnittsfläche im Zusammenwirken mit einer nicht ausreichenden Dotierstoffkonzentration in der Nähe der Gateisolationsschicht 105 zu einem erhöhten Gateleitungswiderstand führen.
  • In dem Bemühen, den Widerstand dotierter Siliziumgebiete zu reduzieren, ist es übliche Praxis geworden, ein Metallsilizid auf dem Drain- und Sourcegebiet 113 und der Gatee lektrode 104 zu bilden. Da diese Metallsilizidgebiete in einer gemeinsamen Prozesssequenz hergestellt werden, ist die Tiefe des auf der Gateelektrode 104 gebildeten Metallsilizids durch die Tiefe der Drain- und Sourcegebiete 113 beschränkt, da das Metallsilizid sich nicht in das invers dotierte aktive Gebiet 103 ausdehnen darf. In der Tat erforderte eine reduzierte Gatelänge und damit eine reduzierte Transistorabmessung jedoch das Bereitstellen äußerst flacher Source- und Draingebiete 113 in Verbindung mit einer äußerst dünnen Gateisolationsschicht, um die gewünschte Steuerbarkeit des Transistors 100 sicherzustellen. Daher ist die entsprechende Dicke eines Metallsilizidgebiets auf der Oberseite der Gateelektrode 104 durch die Erfordernisse für flache Drain- und Sourcegebiete beschränkt und damit ist der Anstieg des Widerstandes einer größenreduzierten Gateelektrode unter Umständen nicht so effizient kompensierbar, wie dies erforderlich ist. Daher wird der obere Bereich 110 der Seitenwand 109 freigelegt, um einen vergrößerten Diffusionsweg während der chemischen Reaktion zwischen dem Metall und dem Silizium in der Gateelektrode 104 bereitzustellen, wodurch darin ein vergrößertes Metallsilizidgebiet gebildet wird. Aus diesem Grunde werden die ersten und zweiten Abstandselemente 108 und 115 verkürzt, um einen vergrößerten Oberflächenbereich der Gateelektrode 104 freizulegen, während dennoch die geforderte laterale Formung des Dotierprofils erreicht wird.
  • Daher wird nach dem Entfernen der freigelegten Bereiche der Siliziumdioxidbeschichtung 114 mittels eines anisotropen Ätzprozesses und eines nachfolgenden Reinigungsprozesses zum Entfernen von Oxidresten ein hochschmelzendes Metall, etwa Kobalt, über dem Transistor 100 abgeschieden und es wird eine Wärmebehandlung durchgeführt, um eine chemische Reaktion zwischen dem hochschmelzenden Metall und dem Silizium zu bewirken.
  • 1d zeigt schematisch den Transistor 100 mit einer Kobaltschicht 116, die darauf gebildet ist. Obwohl ein Reinigungsprozess ausgeführt wird, können dennoch die Reste 112, 117 der Oxidbeschichtungen 107 und 114 vorhanden sein, die aus dem vorhergehenden anisotropen selektiven Ätzprozess resultieren. Daher ist der obere Seitenwandbereich 110 nicht vollständig freigelegt und damit wird die Kobaltdiffusion deutlich behindert, woraus sich eine reduzierte Kobaltsilizidbildung ergibt. Da die Höhe des ersten und des zweiten Abstandelements 108 und 115 nicht beliebig reduziert werden kann, um nicht übermäßig die blockierende Wirkung während der Implantationszyklen zu beeinflussen, beeinträchtigen die Siliziumoxidreste 112, 117 die wirksame Erhöhung der Leitfähigkeit in deutlicher Weise.
  • Daher besteht ein Bedarf für eine verbesserte Technik, die die Herstellung verkürzter Seitenwandabstandselemente ermöglicht, wobei mindestens einige der oben erkannten Probleme vermieden oder zumindest deutlich verringert werden.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik zur Bildung nacheinander zumindest eines ersten und eines zweiten verkürzten Seitenwandabstandselements an Seitenwänden eines Halbleiterleitungselements, etwa einer Polysiliziumgateelektrode, wobei die Metalldiffusion in die Halbleiterleitung im Vergleich zu den konventionellen Techniken verbessert ist.
  • In einer Ausführungsform weist zumindest das äußere Seitenwandabstandselement ein Material auf, das im Wesentlichen die gleiche Ätzrate zeigt, wie ein Material, das den innersten Bereich eines ersten Seitenwandabstandselements bildet, das mit der Halbleiterleitung in Kontakt ist. Beispielsweise kann das äußere Seitenwandabstandselement Siliziumdioxid aufweisen, so dass während eines selektiven anisotropen Ätzprozesses zur Herstellung des äußeren Seitenwandabstandselementes gleichzeitig eine während des inneren Seitenwandabstandselements verwendete Oxidbeschichtung ebenso entfernt werden kann. Folglich kann ein oberer Bereich einer Halbleiterleitung, etwa einer Polysiliziumleitung, für die Metalldiffusion effizienter freigelegt werden, als in konventionellen Techniken.
  • Gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bilden eines verkürzten ersten Seitenwandabstandselements benachbart zu einer Seitenwand einer Polysiliziumleitung, die über einem Substrat gebildet ist, wobei das erste Seitenwandabstandselement einen oberen Seitenwandbereich der Polysiliziumleitung freilegt. Ein zweites Seitenwandabstandselement wird benachbart zu dem ersten Seitenwandabstandselement gebildet, wobei das zweite Seitenwandabstandselement eine vordefinierte Ätzselektivität in Bezug auf die Polysiliziumleitung und das Substrat aufweist. Des weiteren wird eine Größe des zweiten Seitenwandabstandselements mittels eines selektiven Ätzprozesses entsprechend der vordefinierten Ätzselektivität so reduziert, um zumindest den oberen Seitenwandbereich freizulegen. Schließlich wird ein Metallsilizidgebiet zumindest auf dem freigelegten oberen Seitenwandbereich gebildet.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Herstellen einer Siliziumdioxidbeschichtung an den Seitenwänden einer Polysiliziumleitung, die über einem Siliziumgebiet ausgebildet ist. Es wird ein verkürztes erstes Seitenwandabstandselement an der Siliziumdioxidbeschichtung gebildet und ein Siliziumdioxidseitenwandabstandselement wird benachbart zu dem ersten Seitenwandabstandselement gebildet. Schließlich wird Siliziumdioxid selektiv zumindest an Bereichen der Polysiliziumleitung abgetragen, die nicht von dem ersten Seitenwandabstandselement bedeckt sind.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung eines Feldeffekttransistors das Bilden einer Gateelektrode auf einer Gateisolationsschicht über einem Gebiet, das ein spezifiziertes halbleitendes Material aufweist. Ferner wird ein erstes verkürztes Seitenwandabstandselement mit mindestens einer Schicht eines ersten dielektrischen Materials, das mit der Gateelektrode in Berührung ist, gebildet und ein zweites Seitenwandabstandselement, dass das erste dielektrische Material aufweist, wird gebildet, wobei das erste dielektrische Material eine spezifizierte Ätzselektivität in Bezug auf das spezifizierte halbleitende Material aufweist. Ferner werden ein Draingebiet und ein Sourcegebiet gebildet und ein Teil des ersten dielektrischen Materials wird selektiv abgetragen, um im Wesentlichen vollständig einen oberen Seitenwandbereich der Gateelektrode freizulegen. Schließlich wird ein Gebiet aus einer Metall/Halbleiterverbindung in der Gateelektrode gebildet, wobei der freigelegte obere Seitenwandbereich die Metalldiffusion in die Gateelektrode fördert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird. Es zeigen:
  • 1a bis 1d schematisch Querschnittsansichten eines typischen konventionellen Prozessablaufs zur Herstellung verkürzter Seitenwandabstandselemente einer Gateelektrode;
  • 2a bis 2c schematisch Querschnittsansichten eines Transistorelements während der Herstellung verkürzter Seitenwandabstandselemente, wobei ein vergrößerter Seitenwandbereich gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung freigelegt wird;
  • 3a bis 3c schematisch Querschnittsansichten eines Transistorelements während diverser Herstellungsphasen bei der Bildung verkürzter Seitenwandabstandselemente gemäß weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung; und
  • 4a bis 4c schematisch diverse Phase der Herstellung von Seitenwandabstandselementen, wobei erste und zweite Seitenwandabstandselemente aus im Wesentlichen dem gleichen Material gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung gebildet werden.
  • DETAILLIERTE BESCHREIBUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der nachfolgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offengelegten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Folgenden werden nun weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auf einen Feldeffekttransistor auf Siliziumbasis mit einer Polysiliziumgateelektrode Bezug genommen wird, in der ein Metallsilizidgebiet gebildet wird, um den elektrischen Schichtwiderstand zu verringern. Es sollte jedoch beachtet werden, dass die Prinzipien der vorliegenden Erfindung auch auf beliebige Polysiliziumleitungen und Strukturelemente angewendet werden können, die eine deutliche Reduzierung des Widerstandes mittels eines selbstjustierenden Silizidierungsprozesses erfordern. Daher sollte die vorliegende Erfindung nicht auf eine Gateelektrode eines Feldeffekttransistors eingeschränkt betrachtet werden, sofern derartige Einschränkungen nicht explizit in den angefügten Patentansprüchen angeführt sind.
  • Mit Bezug zu den 2a bis 2c, 3a bis 3c und 4a bis 4c werden nunmehr weitere anschauliche Ausführungsformen beschrieben, wobei ähnliche oder identische Komponenten durch die gleiche Bezugszeichenzahl gekennzeichnet sind, mit Ausnahme der ersten Stelle, die entsprechend der Nummer der entsprechenden Fig. bezeichnet ist.
  • 2a zeigt schematisch eine Querschnittsansicht eines Transistorelements 200 mit einem Substrat 201, etwa einem Silziumsubstrat, einem SOI-Substrat oder einem anderen Halbleitersubstrat mit einem darauf gebildeten im Wesentlichen kristallinen Halbleitergebiet 203, das auch als ein "aktives Gebiet" bezeichnet wird und von einer Isolationsstruktur 202 umschlossen ist. Im Folgenden wird angenommen, dass das aktive Gebiet 203 im Wesentlichen aus Silizium aufgebaut ist, wobei jedoch andere Halbleiterverbindungen verwendbar sind, wenn diese als geeignet erachtet werden. Drain- und Sourcegebiete 213 einschließlich entsprechender Erweiterungen 211 sind in dem aktiven Gebiet 203 gebildet und definieren dazwischen ein Kanalgebiet 206. Eine Gateelektrode 204, die beispielsweise aus Polysilizium aufgebaut ist, ist über dem Kanalgebiet 206 gebildet und ist davon durch eine Gateisolationsschicht 205 getrennt. Ein erstes Seitenwandabstandselement 208 ist benachbart zu einer Seitenwand 209 der Gateelektrode 204 gebildet, wobei eine Beschichtung 207, die aus einem ersten dielektrischen Material, etwa Siliziumdioxid, aufgebaut ist, die Seitenwand 209 von dem ersten Seitenwandabstandselement 208 trennt. Das erste Seitenwandabstandselement 208 ist vertieft bzw. verkürzt, so dass dieses einen oberen Seitenwandbereich 210 der Gateelektrode 204 nicht bedeckt. In einem typischen Beispiel kann der obere Seitenwandbereich 210 eine Ausdehnung in der Tiefenrichtung von ungefähr 10 bis 15 nm aufweisen, abhängig von der anfänglichen Dicke der Gateelektrode 204. Das Verkürzen des ersten Seitenwandabstandselements 208 zum Definieren des oberen Seitenwandbereichs wird vorzugsweise so durchgeführt, dass eine ausreichende blockierende Wirkung in nachfolgenden Implantationsprozessen mit spezifizierten Implantationsparametern erreicht wird. Ein zweites Seitenwandabstandselement 215 ist an dem ersten Seitenwandabstandselement 208 gebildet und kann gemäß einer speziellen Ausführungsform aus dem ersten dielektrischen Material aufgebaut sein. Das erste dielektrische Material ist so gewählt, um das Erstellen einer anisotropen und/oder isotropen Ätzchemie mit einer erforderlichen Ätzselektivität in Bezug auf das Material der Drain- und Sourcegebiete 213 und der Gateelektrode 204 zu ermöglichen. Wenn beispielsweise das erste dielektrische Material Siliziumdioxid ist und der Transistor 200 ein Bauteil auf Siliziumbasis, sind entsprechende selektive Ätzrezepte im Stand der Technik gut etabliert. In einer speziellen Ausführungsform weist das erste Seitenwandabstandselement 208 Siliziumnitrid auf, das wiederum eine hohe Ätzselektivität zu Siliziumdioxid zeigt.
  • Ein typischer Prozessablauf kann ähnliche Prozesse aufweisen, wie sie bereits mit Bezug zu den 1a bis 1c beschrieben sind. D. h., die Herstellung der Grabenisolation 202, das Strukturieren der Gateelektrode 204 und der Gateisolationsschicht 205, die Abscheidung und das Ätzen der entsprechenden Materialschichten für die Beschichtung 207 und das erste Seitenwandabstandselement 208 kann unter Anwendung gut etablierter Prozesse durchgeführt werden. Der anisotrope Ätzprozess zur Bildung des ersten Seitenwandabstandselements 208 wird so gesteuert, um das erforderliche Maß an Verkürzung zur Freilegung des oberen Seitenwandbereichs 210 und des entsprechenden Beschichtungsmaterials 207 zu erreichen. Danach kann ein weiterer anisotroper Ätzprozess ausgeführt werden, um das Beschichtungsmaterial 207 an horizontalen Oberflächenbereichen mit einer Ätzchemie mit einer hohen Selektivität gegenüber dem Material der Gateelektrode 204 und den Drain- und Sourcegebieten 213 zu entfernen, wie dies in ähnlicher Weise mit Bezug zu 1 erläutert ist. Somit kann der obere Seitenwandbereich 210 dennoch teilweise mit der Beschichtung 207 bedeckt sein, wie dies in 2a gezeigt ist. In anderen Ausführungsformen (nicht gezeigt) kann das anisotrope Ätzen der Beschichtung 207 weggelassen werden und abhängig von Prozesserfordernissen können weitere Implantationen durch die Beschichtung 207 hindurch ausgeführt werden. Danach wird eine Schicht mit dem ersten dielektrischen Material konform mit einer Dicke entsprechend einer Breite des zweiten Abstandselements 215 abgeschieden. Anschließend wird das zweite Seitenwandabstandselement 215 mittels eines anistropen Ätzprozesses strukturiert, wobei die vordefinierte Ätzselektivität zwischen dem ersten dielektrischen Material und dem Halbleitermaterial einen übermäßigen Materialabtrag von freigelegten Halbleiterbereichen auf der Gateelektrode 204 und den Drain- und Sourcegebieten 213 verhindert, wenn eine gewünschte Überätzzeit benutzt wird, um die Höhe des zweiten Abstandselements 215 der Höhe des bereits verkürzten ersten Seitenwandabstandselements 208 entsprechend anzupassen. Im Gegensatz zum konventionellen Vorgehen wird während des Verkürzens des zweiten Seitenwandabstandselements 215 die Beschichtung 207 ebenso geätzt, wodurch der obere Seitenwandbereich 210 vermehrt freigelegt wird. Danach können weitere Implantationszyklen und Ausheizprozesse ausgeführt werden, um das letztlich erforderliche laterale Dotierprofil der Drain- und Sourcegebiete 213 und der Erweiterung 211 zu erhalten. Entgegen dem konventionellen Prozessablauf wird daher nach der Bildung des zweiten Seitenwandabstandselements 215 der obere Seitenwandbereich 210 im Wesentlichen freigelegt, wobei das gleiche laterale Dotierprofil und damit im Wesentlichen die gleichen Transistoreigenschaften wie im konventionellen Falle erreicht werden. Vorteilhafterweise ist eine Abscheidesequenz zur Bildung einer Beschichtung zwischen dem ersten und dem zweiten Seitenwandabstandselement unnötig, wodurch die Prozesseffizienz verbessert wird. Wie zuvor erläutert ist, kann ferner in einigen Ausführungsformen ein anisotroper Ätzprozess zum Entfernen der Beschichtung 207 vermieden werden, um damit weiter die Produktionskosten zu reduzieren.
  • 2b zeigt schematisch das Transistorbauteil 200 nach einem Reinigungsprozess, um Oxidreste von freigelegten Oberflächenbereichen zu entfernen. In einer Ausführungsform kann ein nasschemischer Oxidätzprozess auf der Grundlage verdünnten Fluorwasserstoffs (HF) ausgeführt werden, um Oxidreste insbesondere von dem oberen Seitenwandbereich 210 effizient zu entfernen. In Ausführungsformen, in denen das erste dielektrische Material ein anderes Material als Siliziumdioxid aufweist, kann eine entsprechend angepasste Ätzchemie angewendet werden, um die Materialreste zu entfernen. In anderen Ausführungsformen kann ein isotroper Trockenätzprozess ausgeführt werden, um im Wesentlichen vollständig Reste der Beschichtung 207 auf dem oberen Seitenwandbereich 210 und selbstverständlich von anderen freigelegten Oberflächenbereichen zu entfernen. Während des isotropen Ätzprozesses zum Entfernen der Materialreste wird auch die Gesamtgröße des zweiten Seitenwandabstandselements 215 verringert, wobei schließlich eine reduzierte Breite 215a des Seitenwandabstandselements 215 das Freilegen eines zusätzlichen Oberflächenbereichs 213a der Drain- und Sourcegebiete 213 ermöglicht, der dann ebenfalls für den folgenden Silizidierungsvorgang zur Verfügung steht. In einigen Ausführungsformen kann daher der isotrope Ätzprozess zum Entfernen von Materialresten des ersten dielektrischen Materials beispielsweise durch geeignetes Einstellen der Ätzzeit gesteuert werden, um eine erforderliche laterale Ausdehnung des freigelegten Oberflächenbereichs der Drain- und Sourcegebiete 213 zu erhalten, um damit einen Kontaktwiderstand durch Bereitstellen eines vergrößerten Silizidbereiches zu reduzieren.
  • In einigen Ausführungsformen kann, wie gezeigt, der isotrope Ätzprozess einen "Unterätzungs-"bereich 210a zwischen der Seitenwand 209 und dem ersten Seitenwandabstandselement 208 hervorrufen. In einigen Ausführungsformen kann sich dieses Unterätzungsgebiet 210a bis ungefähr 5 bis 20 nm erstrecken und kann als vorteilhaft erachtet werden, solange die mechanische Unversehrtheit des Seitenwandabstandselements 208 nicht ungebührlich beeinträchtigt wird.
  • 2c zeigt schematisch einen Teil des Transistors 200 mit einer Schicht 216 aus hochschmelzendem Metall, etwa Kobalt, Titan, Nickel und dergleichen, wobei der Diffusionsbereich des hochschmelzenden Metalls in die Gateelektrode 204 durch das im Wesentlichen vollständige Freilegen des oberen Seitenwandbereichs 210 vergrößert ist während einer Wärmebehandlung zum Ingangsetzen einer chemischen Reaktion. Daher kann sich eine dickere Metall/Halbleiterverbindung, etwa ein Metallsilizid, in der Gateelektrode 204 im Vergleich zu dem konventionellen Prozessablauf ausbilden. Das vergrößerte Metallsilizidgebiet ermöglicht daher die wirksame Kompensierung einer reduzierten Querschnittsfläche, die durch die fortschreitende Größenreduzierung von Transistorelementen hervorgerufen wird, wobei zusätzlich der Kontaktwiderstand zu den Drain- und Sourcegebieten ebenso auf Grund der vergrößerten lateralen Ausdehnung des entsprechenden Metallsilizids (siehe 2b) verringert wird.
  • In Ausführungsformen mit dem Unterätzungsbereich 210a kann die anfängliche Dicke D der Beschichtung 207 so gewählt werden, dass der Unterätzungsbereich 210a zuverlässig mit dem hochschmelzenden Metall 216 gefüllt wird. Dazu kann die anfängliche Dicke der Schicht zur Bildung des ersten Seitenwandabstandselements 208 so eingestellt werden, um die Abstandselementsbreite entsprechend zu reduzieren und um die erforderliche Gesamtbreite der Beschichtung 207 des Abstandselements 208 zu erhalten. In einer anschaulichen Ausführungsform kann die Dicke der Beschichtung 207 im Bereich von ungefähr 3 bis 10 nm liegen. Ein entsprechend ausgebildeter Unterätzungsbereich 210a kann zuverlässig mittels Sputterabscheidung während der Bildung der hochschmelzenden Metallschicht 216 gefüllt werden und stellt damit einen vergrößerten Diffusionsweg für die Silizidierung bereit.
  • Mit Bezug zu den 3a bis 3c werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben. Wie zuvor angemerkt ist, sind Komponenten, die denen in den 2a bis 2c gezeigten ähnlich sind, mit den gleichen Bezugszahlen mit Ausnahme einer "3" als die erste Zahl bezeichnet.
  • In 3a ist der Transistor 300 in einem Herstellungsstadium gezeigt, in welchem die ersten Seitenwandabstandselemente 308 auf der darunter liegenden Beschichtung 307 gebildet sind, wobei eine dielektrische Schicht 315a über der Grabenisolationsstruktur 302, dem aktiven Gebiet 303 und der Gateelektrode 304 gebildet ist. Die dielektrische Schicht 315a weist im Wesentlichen das gleiche Material wie die Beschichtung 307 auf und zeigt somit eine vordefinierte Ätzselektivität zu der Gateelektrode 304 und dem aktiven Gebiet 303. In einer speziellen Ausführungsform weisen die dielektrischen Schicht und die Beschichtung 307 im Wesentlichen Siliziumdioxid auf.
  • Prozesse zur Herstellung des Transistors 300 können im Wesentlichen die gleichen Schritte aufweisen, wie sie bereits mit Bezug zu 2a beschrieben sind, wobei vorteilhafter Weise ein anisotroper Ätzprozess zum Entfernen der Beschichtung 307 von horizontalen Oberflächenbereichen weggelassen werden kann, da die Beschichtung 207 dann mittels eines nachfolgenden anisotropen Ätzprozesses zur Bildung zweiter Abstandselemente aus der Schicht 315a entfernt werden kann.
  • 3b zeigt schematisch das Bauteil 300 nach Abschluss des anisotropen Ätzprozesses. D. h., die zweiten Abstandselemente 315 sind benachbart zu den ersten Abstandselementen 308 und, entsprechend einer Ausführungsform, benachbart zu dem oberen Seitenwandbereich 310 gebildet. Daher kann ein übermäßiges anisotropes Überätzen der Schicht 315 zum Freilegen des oberen Seitenwandbereichs 310 vermieden werden, wodurch Schäden an den freigelegten Oberflächenbereichen der Gateelektrode 304 und den Erweiterungen 311 reduziert werden. Danach können weitere Implantations- und Ausheizzyklen ausgeführt werden, um die Drain- und Sourcegebiete 313 zu bilden. Vor der Herstellung eines Metallsilizids wird der obere Seitenwandbereich 310 mittels Ausführens eines isotropen Ätzprozesses freigelegt, der selektiv zu dem freigelegten Oberflächenbereich der Gateelektrode 304 und den Drain- und Sourcegebieten 313 ist, wobei der isotrope Ätzprozess als ein Trockenätzprozess oder als ein nasschemischer Prozess ausgeführt werden kann. Typischerweise zeigen isotrope Ätzprozesse eine erhöhte Selektivität und erzeugen deutlich weniger Schäden an freigelegten Oberflächen im Vergleich zu einem entsprechenden anisotropen Ätzprozess. Auf Grund der isotropen Natur wird zusätzlich die Breite des zwei ten Abstandselements 315 verringert, wobei die gewünschte Reduzierung in der Höhe und der Breite durch entsprechendes Einstellen der Ätzzeit für ein gegebenes isotropes Ätzprozessrezept steuerbar ist. In einigen Ausführungsformen kann das zweite Abstandselement im Wesentlichen sogar vollständig entfernt werden. In einer Ausführungsform kann der isotrope Ätzprozess als ein nasschemischer Ätzprozess gestaltet sein, der ferner Materialreste auf freigelegten Oberflächenbereichen entfernt, so dass ein entsprechender Reinigungsprozess weggelassen werden kann.
  • 3c zeigt schematisch den Transistor 300 nach Abschluss des oben beschriebenen Ätzprozesses zum Reduzieren der Größe des zweiten Seitenwandabstandselements 315. Wie gezeigt, ist der obere Seitenwandbereich 310 im Wesentlichen vollständig entsprechend einer vertikalen Ausdehnung freigelegt, die durch die Parameter des isotropen Ätzprozesses bestimmt ist. In einer Ausführungsform wird die Höhe des verkürzten ersten Abstandselements 308 so eingestellt, um im Wesentlichen der vertikalen Ausdehnung des oberen Seitenwandbereichs 310, der durch den isotropen Ätzprozess freigelegt ist, zu entsprechen. Auf diese Weise kann ein Unterätzungsbereich minimiert werden, wenn eine Unterätzung als ungeeignet erachtet wird. Ansonsten kann der Unterätzungsbereich bewusst verwendet werden, um den effektiven Diffusionspfad weiter zu vergrößern, wie dies mit Bezug zu den 2b und 2c beschrieben ist. Wie in den zuvor beschriebenen Ausführungsformen wird die laterale Ausdehnung 330 der Drain- und Sourcegebiete 313 deutlich vergrößert. Somit wird eine verbesserte Steuerbarkeit des Drain/Source-Kontaktwiderstandes bereitgestellt, wobei gleichzeitig die Prozesskomplexität durch Eliminieren eines anisotropen Ätzprozesses zum Entfernen der Beschichtung 307 verringert wird.
  • Mit Bezug zu den 4a bis 4c werden nun weitere anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben. Wie zuvor dargelegt ist, sind Komponenten, die den in 2a bis 2c und 3a bis 3c gezeigten Komponenten ähnlich sind, mit den gleichen Bezugszahlen belegt mit Ausnahme einer "4" als die erste Zahl.
  • In 4a weist der Transistor 400 eine Konfiguration auf, die ähnlich dem Aufbau des Bauteils 300 in 3a ist, mit der Ausnahme, dass das erste Seitenwandabstandselement 408 im Wesentlichen aus dem gleichen Material wie die dielektrische Schicht 415a aufgebaut ist. Ferner kann die Beschichtung 307 weggelassen werden, wie dies gezeigt ist, oder in anderen Ausführungsformen kann eine entsprechende Beschichtung gebildet werden, die ebenso im Wesentlichen aus dem gleichen Material aufgebaut ist wie das erste Seitenwandabstandselement 408 und die dielektrische Schicht 415a. In einer speziellen Ausführungsform sind das erste Seitenwandabstandselement 408 und die dielektrische Schicht 415a aus Siliziumdioxid aufgebaut. Obwohl in einigen Ausführungsformen (nicht gezeigt) das erste Seitenwandabstandselement 408 als ein verkürztes Abstandselement ausgebildet sein kann, kann es in Hinblick auf eine reduzierte anisotrope Ätzzeit während der Herstellung des Seitenwandabstandselements 408 in anderen Ausführungsformen vorteilhaft sein, dieses als Abstandselement bereitzustellen, das im Wesentlichen alle Seitenwände der Gateelektrode 404 bedeckt, wie dies in 4a gezeigt ist. Danach kann ein selektiver anisotroper Ätzprozess ausgeführt werden, um zweite Seitenwandabstandselemente benachbart zu dem ersten Seitenwandabstandselement 408 zu bilden.
  • 4b zeigt schematisch den Transistor 400 nach Abschluss des anisotropen Ätzprozesses, wobei in einer Ausführungsform, wie dies gezeigt ist, eine Überätzzeit vorgesehen ist, um den oberen Seitenwandbereich 410 freizulegen, um damit vertiefte bzw. verkürzte Seitenwandabstandselemente 408 und 415 zu bilden. In anderen Ausführungsformen kann jedoch der anisotrope Ätzprozess so ausgeführt werden, um im Wesentlichen den oberen Seitenwandbereich 410 freizulegen, wie dies mit Bezug zu 3b beschrieben ist. Nach abschließenden Implantations- und Ausheizzyklen zur Herstellung der Drain- und Sourcegebiete 413 kann ein weiterer isotroper Reinigungs- oder Ätzprozess durchgeführt werden, um Oxidreste von freigelegten Oberflächenbereichen zu entfernen, oder, wenn die Seitenwandabstandselemente 408 und 415 nicht während des vorhergehenden anisotropen Ätzvorganges verkürzt wurden, um den oberen Seitenwandbereich 410 freizulegen, wodurch ferner auch die Breite des Seitenwandabstandselements 415 und möglicherweise jene des Seitenwandabstandselements 408 reduziert wird, abhängig von den Prozesserfordernissen. Hinsichtlich des isotropen Ätzprozesses zum Reinigen und/oder Freilegen des oberen Seitenwandbereichs 410 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu 2b aufgeführt sind. In einer Ausführungsform kann die Größe des oberen Seitenwandbereichs 410 unabhängig von der schließlich gewünschten Breite des Seitenwandabstandselements 415 eingestellt werden, indem ein erster Teil des oberen Seitenwandbereichs 415 durch den anisotropen Ätzprozess freigelegt wird und der verbleibende Teil durch den isotropen Ätzprozess freigelegt wird, der ferner auch für eine erforderliche Reduzierung der Breite des Seitenwandabstandselements 415 und möglicherweise des Abstandselements 408 sorgt.
  • 4c zeigt schematisch den Transistor 400 nach Abschluss des isotropen Reinigungs/Ätzprozesses und nach Abschluss des Silizidierungsprozesses, wobei ein vergrößertes Metallsilizidgebiet 426 in der Gateelektrode 404 und entsprechende Metallsilzidgebiete 427 mit vergrößerter lateraler Ausdehnung in den Drain- und Sourcegebieten 413 gebildet sind.
  • Es gilt also, die vorliegende Erfindung stellt eine Technik bereit, die eine effiziente Vergrößerung eines Halbleiteroberflächenbereichs für die Metalldiffusion ermöglicht, um damit eine Metall/Halbleiterverbindung in diesen Gebieten zu bilden, wodurch deren Schichtwiderstand deutlich reduziert wird. Insbesondere kann der Widerstand von Polysiliziumgateelektroden deutlich reduziert werden, indem effizienter ein oberer Seitenwandbereich freigelegt wird, so dass eine verstärkte Diffusion von beispielsweise Kobalt oder anderen geeigneten hochschmelzenden Metallen stattfindet und damit die entsprechende Silizidbildung deutlich verbessert wird. Dies wird dadurch erreicht, dass ein äußeres Seitenwandabstandselement von zwei Seitenwandabstandselementen, die benachbart zueinander ausgebildet sind, aus im Wesentlichen dem gleichen Material aufgebaut ist wie eine Beschichtung oder eine innerste Schicht eines Seitenwandabstandselements, so dass beim Materialabtrag des äußeren Seitenwandabstandselements ebenso in effizienter Weise Material der Beschichtung oder des inneren Seitenwandabstandselements abgetragen wird. Gleichzeitig wird die Prozesskomplexität nicht wesentlich erhöht oder kann in einigen Ausführungsformen sogar reduziert werden. Es sollte beachtet werden, dass die zuvor beschriebenen Ausführungsformen in einer beliebigen geeigneten Weise miteinander kombinierbar sind. Insbesondere können die obigen Ausführungsformen auf Seitenwandabstandselementtechniken angewendet werden, die die Herstellung dreier oder mehrerer Seitenwandabstandselemente zum Erreichen eines verbesserten Transistorleistungsverhaltens erfordern.
  • Weitere Modifikationen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (35)

  1. Verfahren mit: Bilden eines verkürzten ersten Seitenwandabstandselements benachbart zu einer Seitenwand zu einer Polysiliziumleitung, die über einem Substrat ausgebildet ist, wobei das erste Seitenwandabstandselement einen oberen Seitenwandbereich der Polysiliziumleitung freilässt; Bilden eines zweiten Seitenwandabstandselements benachbart zu dem ersten Seitenwandabstandselement, wobei das zweite Seitenwandabstandselement eine vordefinierte Ätzselektivität in Bezug auf die Polysiliziumleitung und das Substrat aufweist; Reduzieren einer Größe des zweiten Seitenwandabstandselements durch einen selektiven Ätzprozess gemäß der vordefinierten Ätzselektivität, um zumindest den oberen Seitenwandbereich freizulegen; und Bilden eines Metallsilizidgebiets zumindest auf dem freigelegten oberen Seitenwandbereich.
  2. Das Verfahren nach Anspruch 1, wobei Bilden eines verkürzten ersten Seitenwandabstandselements umfasst: Bilden einer konformen Siliziumdioxidschicht auf der Polysiliziumleitung; Abscheiden einer Siliziumnitridschicht über der Polysiliziumleitung; und anisotropes Ätzen der Siliziumnitridschicht bis der obere Seitenwandbereich freigelegt ist.
  3. Das Verfahren nach Anspruch 1, wobei das zweite Seitenwandabstandselement Siliziumdioxid aufweist.
  4. Das Verfahren nach Anspruch 3, wobei Bilden des zweiten Seitenwandabstandselements umfasst: Abscheiden einer Siliziumdioxidschicht über der Polysiliziumleitung und dem ersten verkürzten Seitenwandabstandselement und anisotropes Ätzen der Siliziumdioxidschicht, wobei eine Ätzchemie in Bezug auf Silizium selektiv ist.
  5. Das Verfahren nach Anspruch 4, das ferner Durchführen eines selektiven isotropen Ätzprozesses zur Entfernung von Siliziumdioxid vor dem Bilden des Metallsilizidgebiets umfasst, wobei der obere Seitenwandbereich im Wesentlichen vollständig freigelegt wird.
  6. Das Verfahren nach Anspruch 5, das ferner Bilden dotierter Gebiete benachbart zu der Polysiliziumleitung umfasst.
  7. Das Verfahren nach Anspruch 6, wobei das erste und das zweite Seitenwandabstandselement als Implantationsmaske während der Bildung der dotierten Gebiete verwendet werden.
  8. Das Verfahren nach Anspruch 6, das ferner Bilden von Metallsilizidgebieten in den dotierten Gebieten im Wesentlichen gleichzeitig zum Bilden des Metallsilizidgebiets in der Polysiliziumleitung umfasst.
  9. Das Verfahren nach Anspruch 8, wobei eine laterale Ausdehnung der Metallsilizidgebiete in den dotierten Gebieten eingestellt wird, indem der Siliziumdioxidabtrag während des selektiven Ätzprozesses zur Reduzierung der Größe des zweiten Seitenwandabstandselements gesteuert wird.
  10. Verfahren mit: Bilden einer Siliziumdioxidbeschichtung an Seitenwänden einer über einem Siliziumgebiet gebildeten Polysiliziumleitung; Bilden eines verkürzten ersten Seitenwandabstandselements auf der Siliziumdioxidbeschichtung, wobei das erste Seitenwandabstandselement ein Material aufweist, das selektiv in Bezug auf Siliziumdioxid geätzt werden kann; Bilden eines Siliziumdioxidseitenwandabstandselements benachbart zu dem ersten Seitenwandabstandselement; und selektives Entfernen von Siliziumdioxid von mindestens Bereichen der Polysiliziumleitung, die nicht von dem ersten Seitenwandabstandselement bedeckt sind.
  11. Das Verfahren nach Anspruch 10, wobei Bilden eines Siliziumseitenwandabstandselements Abscheiden einer Siliziumdioxidschicht und teilweise Entfernen von Siliziumdioxid mittels eines anisotropen Ätzprozesses umfasst.
  12. Das Verfahren nach Anspruch 11, wobei der anisotrope Ätzprozess in Bezug zu Silizium selektiv ist und wobei der anisotrope Ätzprozess ausgeführt wird, um einen oberen Bereich der Polysiliziumleitung freizulegen.
  13. Das Verfahren nach Anspruch 10, wobei selektives Entfernen von Siliziumdioxid umfasst: im Wesentlichen vollständiges Entfernen von Siliziumdioxid von einer oberen Oberfläche der Polysiliziumleitung, Seitenwandbereichen, die nicht von dem ersten Seitenwandabstandselement abgedeckt sind, und Oberflächenbereichen des Siliziumgebiets, die nicht von dem ersten und dem zweiten Seitenwandabstandselement bedeckt sind.
  14. Das Verfahren nach Anspruch 13, wobei das selektive Entfernen ein selektiver Nassätzprozess ist.
  15. Das Verfahren nach Anspruch 14, wobei eine laterale Ausdehnung des Siliziumgebiets, das nicht von dem ersten und dem zweiten Seitenwandabstandselement bedeckt wird, entsprechend einem spezifizierten Sollwert eingestellt wird, indem der selektive Nassätzprozess gesteuert wird.
  16. Das Verfahren nach Anspruch 13, wobei eine Dicke der Dioxidbeschichtung so gewählt wird, um zumindest ein teilweises Einfüllen eines hochschmelzenden Metalls nach Beendigung des selektiven Nassätzprozesses zu ermöglichen.
  17. Das Verfahren nach Anspruch 10, das ferner Abscheiden eines Metalls über der Polysiliziumleitung und Bilden eines Metallsilizids zumindest in Bereichen, die nicht von dem ersten und dem zweiten Seitenwandabstandselement bedeckt sind, umfasst.
  18. Das Verfahren nach Anspruch 13, das ferner Abscheiden eines Metalls über der Polysiliziumleitung und dem Siliziumgebiet und Bilden eines Metallsilizids auf Gebieten, die im Wesentlichen siliziumdioxidfrei sind, umfasst.
  19. Das Verfahren nach Anspruch 10, das ferner Bilden dotierter Bereiche mit einem spezifizierten Dotierprofil in dem Siliziumgebiet umfasst.
  20. Das Verfahren nach Anspruch 19, wobei das erste und/oder das zweite Seitenwandabstandselement als eine Maske für das laterale Strukturieren des spezifizierten Dotierprofils dient.
  21. Das Verfahren nach Anspruch 20, wobei die dotierten Bereiche durch Ionenimplantation hergestellt werden.
  22. Verfahren zur Herstellung eines Feldeffekttransistors, wobei das Verfahren umfasst: Bilden einer Gateelektrode auf einer Gateisolationsschicht über einem Gebiet, wobei das Gebiet ein spezifiziertes halbleitendes Material aufweist; Bilden eines ersten verkürzten Seitenwandabstandselements mit mindestens einer Schicht eines ersten dielektrischen Materials, die mit der Gateelektrode in Kontakt ist, und Bilden eines zweiten Seitenwandabstandselements, wobei das zweite Seitenwandabstandselement das erste dielektrische Material aufweist, wobei das erste dielektrische Material eine spezifizierte Ätzselektivität in Bezug auf das spezifizierte halbleitende Material aufweist; Bilden eines Draingebiets und eines Sourcegebiets; selektives Entfernen eines Teils des ersten dielektrischen Materials, um einen oberen Seitenwandbereich der Gateelektrode im Wesentlichen vollständig freizulegen; und Bilden eines Gebiets einer Metall/Halbleiterverbindung in der Gateelektrode, wobei der freigelegte obere Seitenwandbereich eine Metalldiffusion in die Gateelektrode verbessert.
  23. Das Verfahren nach Anspruch 22, wobei das Bilden des ersten verkürzten Seitenwandabstandselements Abscheiden einer Schicht aus Material auf der Schicht des ersten dielektrischen Materials und das anisotrope Ätzen der Schicht aus Material umfasst, um das erste vertiefte Seitenwandabstandselement zu bilden.
  24. Das Verfahren nach Anspruch 23, wobei Bilden des zweiten Seitenwandabstandselements umfasst: Abscheiden einer Schicht des ersten dielektrischen Materials und anisotropes Ätzen des ersten dielektrischen Materials, wobei die vordefinierte Ätzselektivität im Wesentlichen ein Ätzen der Gateelektrode und der Drain- und Sourcegebiete unterdrückt.
  25. Das Verfahren nach Anspruch 24, wobei eine Höhe des zweiten Seitenwandabstandselements eingestellt wird, indem eine Ätzzeit des anisotropen Ätzprozesses gesteuert wird.
  26. Das Verfahren nach Anspruch 25, wobei der obere Seitenwandbereich der Gateelektrode im Wesentlichen vollständig durch einen isotropen selektiven Ätzprozess vor der Bildung des Gebiets mit der Metall/Halbleiterverbindung im Wesentlichen vollständig freigelegt wird.
  27. Das Verfahren nach Anspruch 26, wobei der isotrope selektive Ätzprozess ein nasschemischer Ätzprozess auf der Grundlage von Fluorwasserstoff ist.
  28. Das Verfahren nach Anspruch 26, wobei eine laterale Ausdehnung eines im Wesentlichen vollständig freigelegten Bereichs des Drain- und des Sourcegebiets in Über einstimmung mit einem vordefinierten Sollwert eingestellt wird, indem der isotrope selektive Ätzprozess gesteuert wird.
  29. Das Verfahren nach Anspruch 22, wobei das erste dielektrische Material Siliziumdioxid aufweist.
  30. Das Verfahren nach Anspruch 29, wobei das erste Seitenwandabstandselement Siliziumnitrid aufweist.
  31. Verfahren mit: Bilden eines ersten Seitenwandabstandselements benachbart zu einer Seitenwand einer Polysiliziumleitung, die über einem Substrat ausgebildet ist; Bilden eines zweiten Seitenwandabstandselements benachbart zu dem ersten Seitenwandabstandselement, wobei das zweite Seitenwandabstandselement im Wesentlichen aus dem gleichen Material wie das erste Seitenwandabstandselement aufgebaut ist; Reduzieren einer Höhe des ersten und des zweiten Seitenwandabstandselements durch einen selektiven Ätzprozess, um einen oberen Seitenwandbereich der Polysiliziumleitung freizulegen; und Bilden eines Metallsilizidgebiets zumindest in dem freigelegten oberen Seitenwandbereich.
  32. Das Verfahren nach Anspruch 31, wobei das Reduzieren einer Höhe des ersten und des zweiten Seitenwandabstandselements Reduzieren einer Höhe des ersten Seitenwandabstandselements während dessen Herstellung umfasst.
  33. Das Verfahren nach Anspruch 31, wobei Reduzieren einer Höhe des ersten und des zweiten Seitenwandabstandselements gemeinsames Reduzieren einer Höhe des ersten und des zweiten Seitenwandabstandselements während der Herstellung des zweiten Seitenwandabstandselements umfasst.
  34. Das Verfahren nach Anspruch 31, wobei Reduzieren einer Höhe des ersten und des zweiten Seitenwandabstandselements gemeinsames Reduzieren einer Größe des ersten und des zweiten Seitenwandabstandselements durch einen isotropen Ätzprozess umfasst.
  35. Das Verfahren nach Anspruch 31, wobei Reduzieren einer Höhe des ersten und des zweiten Seitenwandabstandselements gemeinsames Reduzieren einer Größe des ersten und des zweiten Seitenwandabstandselements durch einen anisotropen Ätzprozess und einen isotropen Ätzprozess umfasst.
DE10335100A 2003-07-31 2003-07-31 Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors Expired - Lifetime DE10335100B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10335100A DE10335100B4 (de) 2003-07-31 2003-07-31 Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors
US10/786,401 US7005358B2 (en) 2003-07-31 2004-02-25 Technique for forming recessed sidewall spacers for a polysilicon line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10335100A DE10335100B4 (de) 2003-07-31 2003-07-31 Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors

Publications (2)

Publication Number Publication Date
DE10335100A1 true DE10335100A1 (de) 2005-03-03
DE10335100B4 DE10335100B4 (de) 2008-06-05

Family

ID=34088997

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10335100A Expired - Lifetime DE10335100B4 (de) 2003-07-31 2003-07-31 Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors

Country Status (2)

Country Link
US (1) US7005358B2 (de)
DE (1) DE10335100B4 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050196946A1 (en) * 2004-03-02 2005-09-08 Matsushita Electric Industrial Co., Ltd. Method for manufacturing solid-state imaging device
US7112497B2 (en) * 2004-06-25 2006-09-26 Texas Instruments Incorporated Multi-layer reducible sidewall process
US20060057853A1 (en) * 2004-09-15 2006-03-16 Manoj Mehrotra Thermal oxidation for improved silicide formation
US7276433B2 (en) * 2004-12-03 2007-10-02 Micron Technology, Inc. Methods of forming integrated circuitry, methods of forming memory circuitry, and methods of forming field effect transistors
US20060267106A1 (en) * 2005-05-26 2006-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Novel semiconductor device with improved channel strain effect
US7303999B1 (en) * 2005-12-13 2007-12-04 Lam Research Corporation Multi-step method for etching strain gate recesses
US7652336B2 (en) * 2007-08-06 2010-01-26 International Business Machines Corporation Semiconductor devices and methods of manufacture thereof
US7867835B2 (en) * 2008-02-29 2011-01-11 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system for suppressing short channel effects
US8455952B2 (en) 2010-11-22 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer elements for semiconductor device
CN102569089B (zh) * 2010-12-30 2014-12-03 中芯国际集成电路制造(北京)有限公司 半导体器件的形成方法
US9252019B2 (en) * 2011-08-31 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same
US9105570B2 (en) 2012-07-13 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for introducing carbon to a semiconductor structure
CN104517850B (zh) * 2013-09-30 2018-02-16 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US10158000B2 (en) * 2013-11-26 2018-12-18 Taiwan Semiconductor Manufacturing Company Limited Low-K dielectric sidewall spacer treatment
US9875332B2 (en) 2015-09-11 2018-01-23 Arm Limited Contact resistance mitigation
US9691780B2 (en) 2015-09-25 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor in split-gate flash technology
CN109755180B (zh) * 2017-11-07 2021-01-12 华邦电子股份有限公司 半导体结构的制造方法
US11653498B2 (en) * 2017-11-30 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device with improved data retention
CN110364476B (zh) * 2018-04-09 2022-03-22 无锡华润上华科技有限公司 一种半导体器件的制造方法
CN109037054B (zh) * 2018-07-13 2020-11-24 上海华力集成电路制造有限公司 栅极侧墙的制造方法
US10629516B2 (en) * 2018-08-28 2020-04-21 Globalfoundries Inc. Hybrid dual damascene structures with enlarged contacts
US10937786B2 (en) * 2018-09-18 2021-03-02 Globalfoundries U.S. Inc. Gate cut structures
US11309402B2 (en) 2020-03-05 2022-04-19 Sandisk Technologies Llc Semiconductor device containing tubular liner spacer for lateral confinement of self-aligned silicide portions and methods of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017823A (en) * 1996-12-27 2000-01-25 Nec Corporation Method of forming a MOS field effect transistor with improved gate side wall insulation films
US6498067B1 (en) * 2002-05-02 2002-12-24 Taiwan Semiconductor Manufacturing Company Integrated approach for controlling top dielectric loss during spacer etching
US20030001108A1 (en) * 1999-11-05 2003-01-02 Energy Sciences, Inc. Particle beam processing apparatus and materials treatable using the apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512266B1 (en) * 2001-07-11 2003-01-28 International Business Machines Corporation Method of fabricating SiO2 spacers and annealing caps
KR100396895B1 (ko) * 2001-08-02 2003-09-02 삼성전자주식회사 L자형 스페이서를 채용한 반도체 소자의 제조 방법
US6610571B1 (en) * 2002-02-07 2003-08-26 Taiwan Semiconductor Manufacturing Company Approach to prevent spacer undercut by low temperature nitridation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017823A (en) * 1996-12-27 2000-01-25 Nec Corporation Method of forming a MOS field effect transistor with improved gate side wall insulation films
US20030001108A1 (en) * 1999-11-05 2003-01-02 Energy Sciences, Inc. Particle beam processing apparatus and materials treatable using the apparatus
US6498067B1 (en) * 2002-05-02 2002-12-24 Taiwan Semiconductor Manufacturing Company Integrated approach for controlling top dielectric loss during spacer etching

Also Published As

Publication number Publication date
DE10335100B4 (de) 2008-06-05
US7005358B2 (en) 2006-02-28
US20050026380A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
DE10335100B4 (de) Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors
DE102005020133B4 (de) Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
DE102007052220B4 (de) Verfahren zur Dotierstoffprofileinstellung für MOS-Bauelemente durch Anpassen einer Abstandshalterbreite vor der Implantation
DE10339989B4 (de) Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
DE102009047306B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen durch getrennte Entfernung von Platzhaltermaterialien unter Anwendung eines Maskierungsschemas vor der Gatestrukturierung
DE10355575B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE112008002270B4 (de) Verfahren zur Herstellung von MOS-Strukturen mit einem geringeren Kontaktwiderstand
DE102009047891B4 (de) Verfahren zur Herstellung eines Transistors mit verbesserten Füllbedingungen in einem Austauschgateverfahren durch Eckenverrundung vor dem vollständigen Entfernen eines Platzhaltermaterials
DE102011003232B4 (de) Herstellverfahren für Metallgateelektrodenstrukturen mit großem ε, die durch ein Austauschgateverfahren auf der Grundlage einer verbesserten Ebenheit von Platzhaltermaterialien hergestellt sind
DE102011004320B4 (de) Verfahren zur Herstellung komplementärer Transistoren mit Metallgateelektrodenstrukturen mit großem ε und epitaktisch hergestellten Halbleitermaterialien in den Drain- und Sourcebereichen
DE102009031110A1 (de) Verbesserte Deckschichtintegrität in einem Metallgatestapel mit großem ε durch Verwenden einer Hartmaske für die Abstandshalterstrukturierung
DE102009055435A1 (de) Verstärkter Einschluss von Metallgateelektrodenstrukturen mit großem ε durch Verringern der Materialerosion einer dielektrischen Deckschicht beim Erzeugen einer verformungsinduzierenden Halbleiterlegierung
DE10351006B4 (de) Verfahren zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist
DE102009023298A1 (de) Verformungserhöhung in Transistoren mit einer eingebetteten verformungsinduzierenden Halbleiterlegierung durch Erzeugen von Strukturierungsungleichmäßigkeiten an der Unterseite der Gateelektrode
DE10351008A1 (de) Verbesserte Technik zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe
DE102009055393A1 (de) Besserer Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102010003451A1 (de) Austauschgateverfahren für Metallgatestapel mit großem ε durch Vermeiden eines Polierprozesses zum Freilegen des Platzhaltermaterials
DE102008011813B4 (de) Halbleiterbauelement mit einem Metallgatestapel mit reduzierter Höhe und Verfahren zur Herstellung des Bauelements
DE102006025364B4 (de) Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens
DE102011080440A1 (de) Verfahren zur Herstellung von Metallgateelektrodenstrukturen mit großem ε mittels einer frühen Deckschichtanpassung
DE10208728B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit unterschiedlichen Metallsilizidbereichen
DE10250899B4 (de) Verfahren zum Entfernen von Seitenwandabstandselementen eines Halbleiterelements unter Anwendung eines verbesserten Ätzprozesses
DE102010028458A1 (de) Halbleiterbauelement mit Kontaktelementen und Metallsilizidgebieten, die in einer gemeinsamen Prozesssequenz hergestellt sind

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right