CN109755180B - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
CN109755180B
CN109755180B CN201711082329.7A CN201711082329A CN109755180B CN 109755180 B CN109755180 B CN 109755180B CN 201711082329 A CN201711082329 A CN 201711082329A CN 109755180 B CN109755180 B CN 109755180B
Authority
CN
China
Prior art keywords
substrate
dielectric layer
layer
dielectric
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711082329.7A
Other languages
English (en)
Other versions
CN109755180A (zh
Inventor
林庚平
欧阳自明
李书铭
黑川哲治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201711082329.7A priority Critical patent/CN109755180B/zh
Priority to US16/168,847 priority patent/US10985262B2/en
Publication of CN109755180A publication Critical patent/CN109755180A/zh
Application granted granted Critical
Publication of CN109755180B publication Critical patent/CN109755180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体结构及其制造方法。所述半导体结构包括基底、多个栅极结构、多个介电结构以及间隙壁。所述多个栅极结构配置于所述基底上。所述多个介电结构分别配置于每一个所述栅极结构与所述基底之间，其中每一所述介电结构的顶部宽度小于底部宽度。所述间隙壁配置于所述栅极结构的侧壁上，且覆盖所述介电结构的侧壁。

Description

半导体结构的制造方法
技术领域
本发明涉及一种半导体结构及其制造方法，尤其涉及一种相邻的栅极结构之间具有较大的间距的半导体结构及其制造方法。
背景技术
动态随机存取存储器为一种常见的易失性存储器，其是由多个存储单元所构成。每一个存储单元主要是由晶体管及其所操控的电容器所构成，且每一个存储单元通过字符线与比特线而彼此电性连接。
一般来说，上述的电容器会通过配置于层间介电层(inter-layer dielectriclayer)中的接触窗(contact)来与晶体管的源极/漏极区电性连接。换句话说，上述的接触窗会穿过存储单元阵列中相邻的晶体管之间的介电层而与基底连接。随着元件尺寸的持续缩小，相邻的晶体管之间的间距也随之减小，导致接触窗无法有效地与基底连接，因而对元件效能造成影响。
发明内容
本发明提供一种半导体结构，其中相邻的栅极结构之间具有较大的间距。
本发明提供一种半导体结构的制造方法，其用以制造上述的半导体结构。
本发明的半导体结构的制造方法包括以下步骤。提供基底，所述基底具有存储器区与周边区，其中所述存储器区中的所述基底上具有第一介电层，且所述周边区中的所述基底上具有第二介电层。在所述第一介电层上形成多个第一栅极结构以及于所述第二介电层上形成至少一第二栅极结构。在所述基底上形成第三介电层，所述第三介电层覆盖所述基底、所述第一介电层、所述第一栅极结构、所述第二介电层与所述第二栅极结构。移除所述第一栅极结构两侧的所述基底上的所述第一介电层与所述第三介电层。移除剩余的所述第三介电层与部分所述第一介电层。形成第四介电层，以覆盖所述第二栅极结构的侧壁、所述存储器区中的基底、所述第一介电层以及所述第一栅极结构。形成第五介电层，以覆盖所述周边区的所述基底与所述第二栅极结构。移除所述存储器区中的所述基底上的所述第四介电层。
在本发明的半导体结构的制造方法的一实施例中，所述第一介电层、所述第二介电层、所述第三介电层与所述第五介电层各自例如为氧化物层。
在本发明的半导体结构的制造方法的一实施例中，所述第四介电层例如为氮化物层。
在本发明的半导体结构的制造方法的一实施例中，在形成所述第三介电层之后以及在移除所述存储器区中的所述基底上的所述第一介电层与所述第三介电层之前还包括于所述周边区的所述基底上形成罩幕层，移除所述存储器区中的所述基底上的所述第一介电层与所述第三介电层的方法例如为进行非等向性蚀刻制程，且在移除所述存储器区中的所述基底上的所述第一介电层与所述第三介电层之后以及在移除剩余的所述第三介电层与部分所述第一介电层之前还包括移除所述罩幕层。
在本发明的半导体结构的制造方法的一实施例中，移除剩余的所述第三介电层与部分所述第一介电层的方法例如为进行等向性蚀刻制程。
在本发明的半导体结构的制造方法的一实施例中，形成所述第四介电层的方法包括以下步骤。在所述基底上共形地形成介电材料层。在所述存储器区中的所述基底上形成罩幕层。进行非等向性蚀刻制程，移除部分所述介电材料层。移除所述罩幕层。
在本发明的半导体结构的制造方法的一实施例中，形成所述第五介电层的方法包括以下步骤。在所述基底上形成介电材料层，其中所述介电材料层覆盖所述存储器区中的所述第四介电层并填满所述第一栅极结构之间的空间以及共形地形成于所述周边区中的所述基底上。在所述周边区中的所述基底上形成罩幕层。进行等向性蚀刻制程，移除所述存储器区中的所述介电材料层。此外，移除所述存储器区中的所述基底上的所述第四介电层的方法包括以下步骤。进行非等向性蚀刻制程，移除部分所述第四介电层。移除所述罩幕层。
本发明的半导体结构包括基底、多个栅极结构、多个介电结构以及间隙壁。所述多个栅极结构配置于所述基底上。所述多个介电结构分别配置于每一个所述栅极结构与所述基底之间，其中每一所述介电结构的顶部宽度小于底部宽度。所述间隙壁配置于所述栅极结构与所述介电结构的侧壁上。
在本发明的半导体结构的一实施例中，所述介电结构的材料例如为氧化物。
在本发明的半导体结构的一实施例中，所述间隙壁的材料例如为氮化物。
基于上述，在本发明中，经由蚀刻制程使位于栅极结构与基底之间的介电结构的尺寸缩小，使得相邻的栅极结构之间具有较大的间距而增加暴露出的基底的面积，因此有利于接触窗与基底的连接。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1J为依照本发明实施例所示出的半导体结构的制造流程剖面示意图。
附图标号说明
100：基底；
100a：存储器区；
100b：周边区；
102、104、110：介电层；
104a：闸介电层；
106、108：栅极结构；
106a：氮化物层；
106b、108a：导电层；
106c、108b、112、120、126：罩幕层；
114、122、128：间隙壁；
116：介电结构；
118、124：介电材料层。
具体实施方式
图1A至图1J为依照本发明实施例所示出的半导体结构的制造流程剖面示意图。首先，请参照图1A，提供基底100。基底100具有存储器区100a与周边区100b。存储器区100a为待形成有存储单元阵列的区域，而周边区100b为待形成有逻辑元件等的区域。基底100中可具有隔离结构(例如浅沟渠隔离结构)，以定义出主动区。在本实施例中，为了使图示清楚且便于说明，将省略示出基底100中的隔离结构。
存储器区100a中的基底100上形成有介电层102，而周边区100b的基底100上形成有介电层104。此外，介电层102上形成有以阵列形式配置的多个栅极结构106，介电层104上形成有栅极结构108。在本实施例中，示出3个栅极结构106与1个栅极结构108，但本发明不限于此。介电层104可用以形成周边区100b中的晶体管的栅绝缘层。在本实施例中，栅极结构106包括依序堆叠于介电层102上的氮化物层106a、导电层106b(例如多晶硅层)与罩幕层106c(例如氮化物层)，栅极结构108包括依序堆叠于介电层104上的导电层108a(例如多晶硅层)与罩幕层108b(例如氮化物层)，但本发明不限于此。在其他实施例中，可视实际需求而形成其他种类的栅极结构。上述的介电层102、介电层104、栅极结构106与栅极结构108的制造方法为本领域技术人员所熟知，在此不再赘述。
然后，请参照图1B，在基底100上形成介电层110。介电层110覆盖介电层102、栅极结构106、介电层104与栅极结构108。详细地说，介电层110共形地形成于基底100上，其可在后续的蚀刻制程中作为栅极结构106的保护层。介电层110例如是氧化物层，其形成方法例如是进行化学气相沉积制程。或者，可在用以形成栅极结构106与栅极结构108的蚀刻制程之后，以原位(in-situ)的方式形成一层氧化物层来作为介电层110而不须另外进行化学气相沉积制程，以简化制程步骤。特别一提的是，在本实施例中，介电层102、介电层104与介电层110皆为氧化物层，但经由调整制程参数可使得介电层102与介电层110具有相同或相近的致密度而介电层104与介电层110具有不同的致密度。如此一来，在特定的蚀刻制程中，介电层102与介电层110可具有相同或相近的蚀刻速率而能够被同时被移除。
接着，请参照图1C，移除栅极结构106两侧的基底100上的介电层102与介电层110，以在栅极结构106的侧壁上形成间隙壁114以及在栅极结构106与基底100之间形成介电结构116。详细地说，先于周边区110b的基底100上形成罩幕层112。罩幕层112例如为光阻层。然后，以罩幕层112为蚀刻罩幕，进行非等向性蚀刻制程，以移除栅极结构106两侧的基底100上的介电层102与介电层110。在本实施例中，由于介电层102与介电层110具有相同或相近的致密度，因此通过调整蚀刻制程的制程参数，可使介电层102与位于其上的介电层110在同一蚀刻制程中一起被移除。然而，本发明不限于此，在其他实施例中，也可通过不同的非等向性蚀刻制程来移除栅极结构106两侧的基底100上的介电层102与介电层110。此外，在上述的蚀刻过程中，罩幕层106c的顶面上的介电层110也会被同时移除。如此一来，即可于栅极结构106的侧壁上形成间隙壁114。
此外，由于受限于相邻的栅极结构106之间的空间的高深宽比，在进行上述的非等向性蚀刻制程之后，所形成的介电结构116会具有类似梯形的剖面形状，也即介电结构116的顶部宽度会小于底部宽度。然而，通过将介电层110的厚度形成为尽可能地薄(例如2nm至3nm)，仍可使相邻的栅极结构106的底部之间具有较大的间距而可暴露出较多的基底表面，以利于后续所形成的接触窗与基底100的连接。此外，由于介电层110的厚度形成为尽可能地薄，因此除了可以在蚀刻制程中保护栅极结构106不被损坏，在后续制程中也可被轻易移除。
然后，请参照图1D，移除罩幕层112。接着，移除剩余的介电层110(包括间隙壁114)与部分介电结构116。详细地说，在形成介电结构116之后，将整个基底上的介电层110移除。移除介电层110的方法例如是进行等向性蚀刻制程。如此一来，周边区100b中的介电层110以及间隙壁114(由介电层110所形成)皆会被移除。由于介电层104与介电层110具有不同的致密度而具有不同的蚀刻速率，因此介电层104仍保留于周边区100b中。此外，由于介电层102与介电层110具有相同或相近的致密度，因此在蚀刻的过程中部分介电结构116也会跟着被移除。如此一来，介电结构116的尺寸缩小，且因此增加了相邻的栅极结构106的底部之间所暴露出的基底100的面积，因而有利于后续所形成的接触窗与基底100的连接。
接着，请参照图1E，在基底100上共形地形成介电材料层118。介电材料层118覆盖基底100、栅极结构106、介电结构116、介电层104以及栅极结构108。介电材料层118例如为氮化物层，其形成方法例如是进行化学气相沉积制程。
然后，请参照图1F，在存储器区100a中的基底100上形成罩幕层120。罩幕层120例如为光阻层。接着，以罩幕层120为蚀刻罩幕，进行非等向性蚀刻制程，移除周边区100b中的部分介电材料层118以及其下方的介电层104，以在栅极结构108的侧壁上形成间隙壁122以及在栅极结构108与基底100之间形成闸介电层104a。在上述的非等向性蚀刻制程中，栅极结构108的顶面上的介电材料层118也会同时被移除。
接着，请参照图1G，移除罩幕层120。然后，在基底100上形成介电材料层124。介电材料层124例如为氧化物层，其形成方法例如是进行化学气相沉积制程。由于存储器区100a中具有以阵列方式排列的栅极结构106且相邻的栅极结构106之间的空间较为狭小，因此介电材料层124会覆盖介电材料层118并填满栅极结构106之间的空间。此外，由于在周边区100b中栅极结构108与其周围的元件之间的间距较大，因此介电材料层124会共形地形成于周边区100b中的基底100上。
然后，请参照图1H，在周边区100b中的基底100上形成罩幕层126。罩幕层126例如为光阻层。接着，以罩幕层126为蚀刻罩幕，进行等向性蚀刻制程，移除存储器区100a中的介电材料层124。由于存储器区100a中的基底100上已共形地形成有介电材料层118(氮化物层)，因此可避免栅极结构106与介电结构116在上述等向性蚀刻制程中受损。此外，由于周边区100b中的基底100上形成有罩幕层126，因此周边区100b中的介电材料层124不会受到蚀刻的影响而导致厚度减小，因而有利于后续制程的进行。
之后，请参照图1I，以罩幕层126为蚀刻罩幕，进行非等向性蚀刻制程，移除部分介电材料层118，以暴露出基底100的表面，并同时在栅极结构106及介电结构116的侧壁上形成间隙壁128。之后，请参照图1J，移除罩幕层126，即完成本发明的半导体结构的制造。之后，可再进行本领域技术人员所熟知的制程，例如形成层间介电层、形成接触窗、形成电容器等步骤。
在本发明的半导体结构的制造过程中，存储器区100a与周边区100b中的元件的形成步骤可整合在一起，且由此所形成的相邻的栅极结构106之间可暴露出较大面积的基底表面，因此有利于后续所形成的接触窗与基底100的连接。此外，在本发明中，间隙壁128覆盖了介电结构116的侧壁，因此可避免介电结构116在后续制程中受损。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (7)

1.一种半导体结构的制造方法，包括：
提供基底，所述基底具有存储器区与周边区，其中所述存储器区中的所述基底上具有第一介电层，且所述周边区中的所述基底上具有第二介电层；
在所述第一介电层上形成多个第一栅极结构以及在所述第二介电层上形成至少一第二栅极结构；
在所述基底上形成第三介电层，所述第三介电层覆盖所述基底、所述第一介电层、所述第一栅极结构、所述第二介电层与所述第二栅极结构；
移除所述第一栅极结构两侧的所述基底上的所述第一介电层与所述第三介电层；
移除剩余的所述第三介电层与其下方的部分所述第一介电层；
形成第四介电层，以覆盖所述第二栅极结构的侧壁、所述存储器区中的基底、所述第一介电层以及所述第一栅极结构；
形成第五介电层，以覆盖所述周边区的所述基底与所述第二栅极结构；以及
移除所述存储器区中的所述基底上的所述第四介电层。
2.根据权利要求1所述的半导体结构的制造方法，其中所述第一介电层、所述第二介电层、所述第三介电层与所述第五介电层各自包括氧化物层。
3.根据权利要求1所述的半导体结构的制造方法，其中所述第四介电层包括氮化物层。
4.根据权利要求1所述的半导体结构的制造方法，其中在形成所述第三介电层之后以及在移除所述存储器区中的所述基底上的所述第一介电层与所述第三介电层之前还包括在所述周边区的所述基底上形成罩幕层，移除所述存储器区中的所述基底上的所述第一介电层与所述第三介电层的方法包括进行非等向性蚀刻制程，且在移除所述存储器区中的所述基底上的所述第一介电层与所述第三介电层之后以及在移除剩余的所述第三介电层与部分所述第一介电层之前还包括移除所述罩幕层。
5.根据权利要求4所述的半导体结构的制造方法，其中移除剩余的所述第三介电层与部分所述第一介电层的方法包括进行等向性蚀刻制程。
6.根据权利要求1所述的半导体结构的制造方法，其中形成所述第四介电层的方法包括：
在所述基底上共形地形成介电材料层；
在所述存储器区中的所述基底上形成罩幕层；
进行非等向性蚀刻制程，移除部分所述介电材料层；以及
移除所述罩幕层。
7.根据权利要求1所述的半导体结构的制造方法，其中形成所述第五介电层的方法包括：
在所述基底上形成介电材料层，其中所述介电材料层覆盖所述存储器区中的所述第四介电层并填满所述第一栅极结构之间的空间以及共形地形成于所述周边区中的所述基底上；
在所述周边区中的所述基底上形成罩幕层；以及
进行等向性蚀刻制程，移除所述存储器区中的所述介电材料层，
且其中移除所述存储器区中的所述基底上的所述第四介电层的方法包括：
进行非等向性蚀刻制程，移除所述第一栅极结构的顶面上以及所述第一栅极结构两侧的所述基底上的所述第四介电层；以及
移除所述罩幕层。
CN201711082329.7A 2017-11-07 2017-11-07 半导体结构的制造方法 Active CN109755180B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711082329.7A CN109755180B (zh) 2017-11-07 2017-11-07 半导体结构的制造方法
US16/168,847 US10985262B2 (en) 2017-11-07 2018-10-24 Semiconductor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711082329.7A CN109755180B (zh) 2017-11-07 2017-11-07 半导体结构的制造方法

Publications (2)

Publication Number Publication Date
CN109755180A CN109755180A (zh) 2019-05-14
CN109755180B true CN109755180B (zh) 2021-01-12

Family

ID=66327673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711082329.7A Active CN109755180B (zh) 2017-11-07 2017-11-07 半导体结构的制造方法

Country Status (2)

Country Link
US (1) US10985262B2 (zh)
CN (1) CN109755180B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11974424B2 (en) * 2021-11-30 2024-04-30 Winbond Electronics Corp. Memory device and method of forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627503A (zh) * 2003-12-12 2005-06-15 三星电子株式会社 存储器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543643A (en) * 1995-07-13 1996-08-06 Lsi Logic Corporation Combined JFET and MOS transistor device, circuit
US5989967A (en) * 1998-04-30 1999-11-23 Advanced Micro Devices, Inc. Transistor with ultra short length defined partially by sidewall oxidation of a gate conductor overlying the channel length
US6107171A (en) * 1998-07-09 2000-08-22 Vanguard International Semiconductor Corporation Method to manufacture metal gate of integrated circuits
US6472283B1 (en) * 1999-09-24 2002-10-29 Advanced Micro Devices, Inc. MOS transistor processing utilizing UV-nitride removable spacer and HF etch
KR100432888B1 (ko) * 2002-04-12 2004-05-22 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JP4744788B2 (ja) * 2003-05-22 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE10335100B4 (de) * 2003-07-31 2008-06-05 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors
US7135724B2 (en) * 2004-09-29 2006-11-14 International Business Machines Corporation Structure and method for making strained channel field effect transistor using sacrificial spacer
US8288802B2 (en) * 2006-04-19 2012-10-16 United Microelectronics Corp. Spacer structure wherein carbon-containing oxynitride film formed within
US7402496B2 (en) * 2006-09-11 2008-07-22 United Microelectronics Corp. Complementary metal-oxide-semiconductor device and fabricating method thereof
US8093146B2 (en) * 2010-03-17 2012-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating gate electrode using a hard mask with spacers
CN102655081B (zh) * 2012-04-16 2015-08-19 上海华力微电子有限公司 一种无定形碳牺牲栅极结构的浅结和侧墙的制备方法
US8981487B2 (en) * 2013-07-31 2015-03-17 United Microelectronics Corp. Fin-shaped field-effect transistor (FinFET)
US9129825B2 (en) 2013-11-01 2015-09-08 International Business Machines Corporation Field effect transistor including a regrown contoured channel
US9577070B2 (en) * 2014-11-26 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Gate spacers and methods of forming
US9859129B2 (en) 2016-02-26 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method of the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627503A (zh) * 2003-12-12 2005-06-15 三星电子株式会社 存储器件及其制造方法

Also Published As

Publication number Publication date
CN109755180A (zh) 2019-05-14
US20190140069A1 (en) 2019-05-09
US10985262B2 (en) 2021-04-20

Similar Documents

Publication Publication Date Title
KR100843716B1 (ko) 자기 정렬된 콘택플러그를 갖는 반도체소자의 제조방법 및관련된 소자
US8344517B2 (en) Integrated circuit devices including air spacers separating conductive structures and contact plugs and methods of fabricating the same
CN110223982B (zh) 动态随机存取存储器及其制作方法
US10475794B1 (en) Semiconductor device and method for fabricating the same
US9613967B1 (en) Memory device and method of fabricating the same
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
US8120103B2 (en) Semiconductor device with vertical gate and method for fabricating the same
US20120299073A1 (en) Semiconductor device and method of forming the same
US10770464B2 (en) Semiconductor device including bit line structure of dynamic random access memory (DRAM) and method for fabricating the same
US11251188B2 (en) Semiconductor memory device and a method of fabricating the same
US20210242214A1 (en) Contacts and method of manufacturing the same
US20140015027A1 (en) Semiconductor device having gate electrode embedded in gate trench
US9953982B1 (en) Semiconductor device and method for fabricating the same
TWI653712B (zh) 半導體結構及其製造方法
JP2006278967A (ja) 半導体装置およびその製造方法
CN109755180B (zh) 半导体结构的制造方法
US11665888B2 (en) Semiconductor device and method for fabricating the same
US11711916B2 (en) Method of forming semiconductor memory device
KR20100111468A (ko) 반도체 소자의 제조방법
JP4439429B2 (ja) 半導体装置の製造方法
KR20120057462A (ko) 반도체 소자 및 그 형성 방법
KR20040063351A (ko) 패드와 플러그 접촉면의 저항을 감소시키는 반도체 장치형성 방법
KR20060074990A (ko) 반도체 소자 제조 방법
KR20090109388A (ko) 반도체 소자의 게이트 패턴 및 그 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant