CN1627503A - 存储器件及其制造方法 - Google Patents

存储器件及其制造方法 Download PDF

Info

Publication number
CN1627503A
CN1627503A CNA2004100983589A CN200410098358A CN1627503A CN 1627503 A CN1627503 A CN 1627503A CN A2004100983589 A CNA2004100983589 A CN A2004100983589A CN 200410098358 A CN200410098358 A CN 200410098358A CN 1627503 A CN1627503 A CN 1627503A
Authority
CN
China
Prior art keywords
layer
etching
semiconductor substrate
oxide layer
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100983589A
Other languages
English (en)
Inventor
宋仁才
金元住
徐顺爱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1627503A publication Critical patent/CN1627503A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种存储器件及其制造方法。该方法包括以下步骤：在半导体衬底上形成栅层叠结构，并通过蚀刻所述栅层叠结构的端部，部分地暴露所述半导体衬底的上端部分；将掺杂剂注入到所述半导体衬底的所述暴露部分中以形成源区和漏区，其中蚀刻所述栅层叠结构使得其宽度从顶部至底部增加。因此，可采用简化的制造工艺来制造高集成度的存储器件。

Description

存储器件及其制造方法
技术领域
本发明涉及一种存储器件及其制造方法，更确切地，涉及一种存储器件及应用源区和漏区的简化制造工艺制造该存储器件的方法，由此提高存储器件的成品率和性能。
背景技术
半导体存储器件的存储容量由表示单位面积上存储单元数目的集成度决定。一般地，半导体存储器件包括通过电路相连的多个存储单元。例如，动态随机存取存储器(DRAM)的存储单元由晶体管和电容组成。因此，需要减小晶体管和电容的尺寸以提高半导体存储器件的集成度。
半导体存储器件的集成度和应用于其制造工艺的设计规则紧密相关。这样，为了提高半导体存储器件的集成度，必须对制造工艺应用更加严格的设计规则。换句话说，由于光刻工艺或者蚀刻工艺的工艺裕度(processmargin)不足，对这类工艺需要更高的精确度以制造半导体存储器件。
就此而论，发展了包括数据存储器件的新型半导体存储器件，例如晶体管上的巨磁阻(GMR)结构或隧道磁阻(TMR)结构。GMR和TMR结构是与传统半导体存储器件的电容不同的数据存储器件。
多晶硅-氧化物-氮化物-氧化物-硅(polysilicon-oxide-nitride-oxide-silicon)(SONOS)存储器件是新型半导体存储器件之一。图1A至图1H说明了制造SONOS存储器件的传统方法。
参照图1A，隧道氧化层12、氮化物层13、阻挡氧化层14和栅电极层15依次淀积在半导体衬底11上，由此形成栅层叠结构(gate stack structure)。在这一公开中，隧道氧化层12、氮化物层13以及阻挡氧化层14将被称作氧化物-氮化物-氧化物(ONO)层。ONO层是栅层叠结构，必须被蚀刻以得到源区17a和漏区17b(参照图1F)以及栅结构。为了蚀刻，掩模层16和电子束抗蚀剂19依次涂敷在所得结构上，并且构图电子束抗蚀层19，如图1A所示。接下来，蚀刻掩模层16与栅电极层15以获得图1B中的结构。之后，蚀刻ONO层并去除电子束抗蚀剂19，由此获得图1C的栅结构。
下面，如图1D所示，n型掺杂剂注入到半导体衬底11中以形成源区17a和漏区17b。在这种情况下，重要之处在于要精确控制n型掺杂剂的浓度和厚度，以防止隧道氧化层12下方的沟道区掺入n型掺杂剂。接着。将绝缘材料涂覆到半导体衬底11上并蚀刻已涂覆的绝缘材料的两端以获得图1E中的所得结构。更具体地说，蚀刻绝缘层使得沿栅层叠结构的侧壁形成侧壁层18并且暴露用于源区17a和漏区17b的区域。下面，如图1F所示，n型掺杂剂进一步注入到用于源区17a和漏区17b的区域从而控制其中的掺杂量并形成预期形状的区域。此后，在图1G所示的所得结构上进行退火，由此激活源区17a和漏区17b。然后，如图1H所示，在所得结构上形成保护层19，并进行金属化工艺以形成电极层20，从而将源区17a和漏区17b以及栅电极层15互连。
制造SONOS存储器件的传统方法，如图1A至图1H所示的，具有以下问题。首先，这一方法执行起来过于复杂。也就是，蚀刻例如多晶硅形成的栅电极层；蚀刻ONO层；注入n型掺杂剂；淀积并蚀刻侧壁层；进一步注入n型掺杂剂；在所得结构上进行退火。
第二，氧化层之下的沟道区必须形成得足够窄以形成宽度为100nm或更少的栅层叠结构并获得适合于该栅层叠结构的源区和漏区。然而，由于栅层叠结构的宽度很窄，源区和漏区之间的距离在注入n型掺杂剂后的退火期间会变得非常窄，由此引起源区和漏区贴在一起。因此，这种方法需要更高的精确度。
第三，由于隧道氧化层形成为较薄的大约20nm的厚度，很难将其完全蚀刻。由此很难将n型掺杂剂注入到半导体衬底中以得到预期的浓度。
第四，必须以大约90度角形成图案轮廓(pattern profile)以使得源区和漏区之间的距离为100nm或更小。然而，这种情况下，掩模层必须形成得很薄以使得其轮廓几乎不受蚀刻材料轮廓的影响。依据蚀刻条件，在蚀刻栅电极层之后蚀刻ONO层期间，掩模层也被蚀刻，从而使得掩模层轮廓显著劣化。掩模层轮廓的劣化增加了源区和漏区之间的距离，结果，即使n型掺杂剂被注入到半导体衬底以控制源区和漏区的浓度及深度，也不可能得到任何特定的效果。
发明内容
本发明提供了一种存储器件以及使用简化的制造工艺制造该存储器件的方法，由此提高存储器件的成品率和性能。
根据本发明的一个方面，提供了一种半导体存储器件的制造方法，该方法包括以下步骤：(a)在半导体衬底上形成栅层叠结构，并通过蚀刻所述栅层叠结构的端部，部分地暴露所述半导体衬底的上端部分；(b)将掺杂剂注入所述半导体衬底的所述暴露部分中以形成源区和漏区。蚀刻所述栅层叠结构从而使其宽度从顶部至底部增加。
步骤(a)包括：(a1)在所述半导体衬底上依次形成第一氧化层、电介质层、第二氧化层和栅电极层；(a2)在所述栅电极层上形成掩模层并形成预定宽度的抗蚀剂图案；以及(a3)依次蚀刻所述掩模层、所述栅电极层、所述第二氧化层、所述电介质层和所述第一氧化层，同时留下未蚀刻的所述抗蚀剂图案。
步骤(a3)包括：(a31)在氯气氛中蚀刻所述栅电极层；以及(a32)在氟气氛中依次蚀刻所述栅电极层、所述第二氧化层、所述电介质层和所述第一氧化层。
在步骤(a32)中，蚀刻所述电介质层和所述第一氧化层使得其宽度从顶部至底部增大。
使用反应离子束蚀刻所述电介质层和所述第一氧化层。
在步骤(a32)中，通过控制氟的浓度蚀刻所述电介质层和所述第一氧化层使得所述电介质层宽度从顶部到底部增加，以调整在所述电介质层下方的所述第一氧化层的宽度。
步骤(b)包括：向所述半导体衬底的所述暴露部分注入掺杂剂，在所述半导体衬底上进行退火以使注入的掺杂剂稳定；以及，在所述半导体衬底上形成保护层，蚀刻所述保护层以部分地暴露所述源区和漏区以及栅电极层，并形成电极层。
抗蚀剂图案形成为100nm或更小的宽度。
根据本发明的另一方面，提供了一种存储器件，包括：一半导体衬底；在所述半导体衬底上形成为预定宽度的一栅层叠结构；以及源区和漏区，所述源区和漏区形成在所述半导体衬底的两端、与所述栅层叠结构接触、并且掺有其极性与用于所述半导体衬底的材料的极性相反的掺杂剂。栅层叠结构的宽度从顶部到底部增长。
栅层叠结构形成为约100nm或更小的宽度。
电介质层的宽度朝向第一氧化层增加。
所述电介质层包括从Si3x4、HfO2和HfON构成的组中选取的至少一种。
附图说明
本发明以上及其他的方面和优点将通过参照附图对本发明示例性实施例的详细描述而变得更加明显，附图中：
图1A至图1H是说明存储器件的传统制造方法的图；
图2是根据本发明一实施例的存储器件的图；
图3A至图3F是根据本发明一实施例的存储器件制造方法的图；以及
图4A和4B是根据本发明一实施例的蚀刻存储器件栅层叠结构的方法的图。
具体实施方式
图2说明了根据本发明一实施例的存储器件。参照图2，在半导体衬底21中形成源区27a和漏区27b。源区27a和漏区27b掺杂了其极性与半导体衬底21的极性相反的掺杂剂。在半导体衬底21的包括部分源区27a和漏区27b的中心部分上形成栅层叠结构。栅层叠结构通过依次形成隧道氧化层22、电介质层23、阻挡氧化层24和栅电极层25而获得。隧道氧化层22与源区27a和漏区27b的一部分相接触，并且在隧道氧化层22的下方形成沟道区。保护层28在源区27a和漏区27b上沿栅层叠结构的侧壁形成。电极层29进一步形成在所得结构上从而连接到部分源区27a和漏区27b。
与例如图1H中器件的传统存储器件类似，图2中的存储器件在电介质层23中具有预定密度的陷阱点(trap site)。当对栅电极层25施加预定电压时，电子(未示出)在陷阱点中通过隧道氧化层22被俘获。当电子在陷阱点中被俘获时，阻挡氧化层24防止电子向栅电极层25移动。与图1H中的传统存储器件相比，图2中的存储器件不包括侧壁层18，并且隧道氧化层22具有菱形剖面。也就是说，形成根据本发明的存储器件的栅层叠结构使得其宽度从顶部至底部增加。因此，可以形成宽度为100nm或更小的栅层叠结构，同时防止栅层叠结构下方的源区27a和漏区27b贴在一起。
现将参照图3A至图3F，更加详细地描述根据本发明实施例的存储器件的制造方法。参照图3A，隧道氧化层22、电介质层23、阻挡氧化层24和栅电极层25依次在半导体衬底21上形成，由此形成栅层叠结构。电介质层23包括至少一种用于存储器件的电介质材料，例如Si3N4、HfO2和HfON。如果根据本发明的存储器件为SONOS存储器件，则隧道氧化层22、电介质层23和阻挡氧化层24形成了氧化物-氮化物-氧化物(ONO)层。这种情况下，电介质层23用作氮化物层。半导体衬底21的类型不受局限。例如，硅(Si)衬底或绝缘体上硅(silicon-on-insulator)(SOI)衬底均可用作半导体衬底21。此外，栅层叠结构的材料也不受局限，从而其可以用传统方法中所使用的材料制造。
为了制造栅结构，在栅电极层25上形成掩模层26。接着，电子束抗蚀剂30被涂敷在掩模层26上并被构图为预期的宽度，例如，大约100nm。
接着，在以上图3A的所得结构上进行各向异性蚀刻以蚀刻掩模层26和栅电极层25并去除电子束抗蚀剂30。结果，如图3B所示，ONO层上与电子束抗蚀剂30不接触的部分栅电极层25被去除，由此暴露与栅电极层25不接触的部分阻挡氧化层24。通常，蚀刻栅电极层25，同时通过向其中供应氩(Ar)和氧(O2)来控制氯(Cl2)气氛处理室中的氯(Cl2)的浓度。例如，利用反应离子束来蚀刻栅电极层25。
之后，参照图3C，ONO层的两端都被蚀刻并除去以使得ONO层的宽度等于栅电极层25的宽度。可以通过调整蚀刻条件来蚀刻ONO层使得电介质层23和阻挡氧化层24垂直向下蚀刻而隧道氧化层22被蚀刻为菱形。即，可以蚀刻隧道氧化层22的两端使其以预定角度倾斜。这种情况下，ONO层在通常蚀刻氧化物的氟(F)气氛的处理室中被蚀刻。
与传统方法不同，根据本发明，蚀刻ONO层使得与在电介质层23和隧道氧化层22上的阻挡氧化层24或栅电极层25的宽度相比，电介质层23或隧道氧化层22的宽度从顶部到底部增加。可以通过调整如图4A所示反应离子束蚀刻期间离子束的入射角度，来如上所述蚀刻ONO层。换言之，可以蚀刻电介质层23和/或阻挡氧化层24，使得通过将反应离子束辐射到其上放置了半导体衬底21的测试样品持具(test sample holder)上同时改变离子束的角度，电介质层23和/或阻挡氧化层24的端部以预定角度倾斜。
可选择地，可以通过调整通常用作氧化物蚀刻气体的氟的浓度来如上所述蚀刻ONO层。当使用氟作为蚀刻气体时，以高速蚀刻氧化层而以相对低的速度来蚀刻氮化物层。因此，如图4B所示，阻挡氧化层24在垂直方向向下蚀刻。然而，由于采用氟作为蚀刻气体时以相对低的速度被蚀刻，作为氮化物层的电介质层23被蚀刻为其宽度从底部至顶部减小。同时，由于电介质层23，电介质层23之下的隧道氧化层22被蚀刻为与已蚀刻的电介质层23的形状相似的形状。在根据本发明的SONOS存储器件的情况下，栅结构形成为大约100nm的宽度，因此其必须以低速被蚀刻，优选50埃/分钟或更慢以将栅结构制成为预期的形状。
接下来，如图3D所示，将掺杂剂注入到半导体衬底21的暴露部分中以形成源区27a和漏区27b。在根据本发明的SONOS存储器件中，源区27a和漏区27b之间的沟道长度小于图1H所示的传统SONOS存储器件的源区17a和漏区17b之间的沟道长度。
如图3E所示，在形成源区27a和漏区27b之后，对所得结构在预定温度下进行退火以使注入的掺杂剂稳定。预定温度约为1000℃。当掺杂剂被加热到约1000℃时，掺杂剂扩散到整个半导体衬底21中。因此，如果源区和漏区之间的沟道长度较短，源区和漏区会贴在一起。然而，根据本发明，由于隧道氧化层22和/或电介质层23的宽度从顶部至底部增加，当掺杂剂注入到半导体衬底21中时，它们起到了掩模的作用，由此增加了源区27a和漏区27b之间的沟道长度。因此，可防止源区27a和漏区27b在退火期间贴在一起。
接着，如图3F所示，保护层28形成于源区27a和漏区27b之上并被蚀刻以暴露出部分源区27a和漏区27b。然后，在所得结构上进行金属化以在其上涂覆导电材料，从而形成电极层29。
根据本发明，当形成源区和漏区时，蚀刻ONO层使得隧道氧化层能够用作掩模以代替侧壁层。此外，本发明不需要将掺杂剂进一步注入到半导体衬底中以控制源区和漏区中的掺杂量。因此，可以简化存储器件的制造工艺，从而减少制造成本和时间。同时，在蚀刻ONO层期间，无需额外的工艺可以去除栅电极层上的掩模层。
尽管已参考其示例性实施例对本发明进行了特别地表示和说明，本领域技术人员应理解的是可以在不偏离由所附权利要求限定的本发明的主旨和范围的前提下对本发明进行形式和细节上的多种变化。本发明可应用于各种半导体器件，包括晶体管结构半导体器件。

Claims (13)

1.一种半导体存储器件的制造方法，包括以下步骤：
(a)在一半导体衬底上形成一栅层叠结构，并通过蚀刻所述栅层叠结构的端部，部分地暴露所述半导体衬底的上端部分；以及
(b)将掺杂剂注入到所述半导体衬底的所述暴露部分中以形成源区和漏区，
其中蚀刻所述栅层叠结构使得其宽度从顶部至底部增加。
2.如权利要求1所述的方法，其中步骤(a)包括：
(a1)在所述半导体衬底上依次形成一第一氧化层、一电介质层、一第二氧化层和一栅电极层；
(a2)在所述栅电极层上形成一掩模层并形成预定宽度的抗蚀剂图案；以及
(a3)依次蚀刻所述掩模层、所述栅电极层、所述第二氧化层、所述电介质层和所述第一氧化层，同时不蚀刻所述抗蚀剂图案。
3.如权利要求2所述的方法，其中步骤(a3)包括：
(a31)在氯气氛中蚀刻所述栅电极层；以及
(a32)在氟气氛中依次蚀刻所述栅电极层、所述第二氧化层、所述电介质层和所述第一氧化层。
4.如权利要求3所述的方法，其中在步骤(a32)期间，蚀刻所述电介质层和所述第一氧化层使得其宽度从顶部至底部增大。
5.如权利要求4所述的方法，其中使用反应离子束蚀刻所述电介质层和所述第一氧化层。
6.如权利要求3所述的方法，其中在步骤(a32)期间，通过控制氟的浓度蚀刻所述电介质层和所述第一氧化层使得所述电介质层的宽度从顶部到底部增加，以调整在所述电介质层下方的所述第一氧化层的宽度。
7.如权利要求1所述的方法，其中步骤(b)包括：
向所述半导体衬底的所述暴露部分注入所述掺杂剂，
在所述半导体衬底上进行退火以稳定注入的掺杂剂；以及
在所述半导体衬底上形成一保护层，蚀刻所述保护层以部分地暴露所述源区和漏区以及栅电极层，并且形成一电极层。
8.如权利要求2所述的方法，其中抗蚀剂图案形成为100nm或更小的宽度。
9.一种存储器件，包括：
一半导体衬底；
在所述半导体衬底上形成为预定宽度的一栅层叠结构；以及
源区和漏区，所述源区和漏区形成在所述半导体衬底的两端、与所述栅层叠结构接触、并且掺有其极性与用于所述半导体衬底的材料的极性相反的掺杂剂，
其中所述栅层叠结构的宽度从顶部至底部增加。
10.如权利要求9所述的存储器件，其中所述栅层叠结构形成为100nm或更小的宽度。
11.如权利要求9所述的存储器件，其中所述栅层叠结构包括一第一氧化层、一电介质层、一第二氧化层和一栅电极层。
12.如权利要求11所述的存储器件，其中所述电介质层包括从Si3N4、HfO2和HfON构成的组中选取的至少一种。
13.如权利要求11所述的存储器件，其中电介质层的宽度朝向第一氧化层增加。
CNA2004100983589A 2003-12-12 2004-12-08 存储器件及其制造方法 Pending CN1627503A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR90552/2003 2003-12-12
KR1020030090552A KR100707169B1 (ko) 2003-12-12 2003-12-12 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN1627503A true CN1627503A (zh) 2005-06-15

Family

ID=34588108

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100983589A Pending CN1627503A (zh) 2003-12-12 2004-12-08 存储器件及其制造方法

Country Status (5)

Country Link
US (1) US7491997B2 (zh)
EP (1) EP1553619A1 (zh)
JP (1) JP2005175499A (zh)
KR (1) KR100707169B1 (zh)
CN (1) CN1627503A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755180A (zh) * 2017-11-07 2019-05-14 华邦电子股份有限公司 半导体结构及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022465B2 (en) * 2005-11-15 2011-09-20 Macronrix International Co., Ltd. Low hydrogen concentration charge-trapping layer structures for non-volatile memory
KR100823712B1 (ko) * 2006-07-21 2008-04-21 삼성전자주식회사 반도체 장치의 제조 방법
JP4687656B2 (ja) * 2007-01-24 2011-05-25 トヨタ自動車株式会社 多相電圧変換装置、車両および多相電圧変換装置の制御方法
TWI419267B (zh) * 2007-12-11 2013-12-11 Macronix Int Co Ltd 記憶元件與其製造方法
JP2015122343A (ja) * 2013-12-20 2015-07-02 株式会社東芝 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882469A (en) * 1971-11-30 1975-05-06 Texas Instruments Inc Non-volatile variable threshold memory cell
US3793090A (en) * 1972-11-21 1974-02-19 Ibm Method for stabilizing fet devices having silicon gates and composite nitride-oxide gate dielectrics
US5966603A (en) 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
US6284637B1 (en) 1999-03-29 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method to fabricate a floating gate with a sloping sidewall for a flash memory
US6388293B1 (en) * 1999-10-12 2002-05-14 Halo Lsi Design & Device Technology, Inc. Nonvolatile memory cell, operating method of the same and nonvolatile memory array
US6271094B1 (en) 2000-02-14 2001-08-07 International Business Machines Corporation Method of making MOSFET with high dielectric constant gate insulator and minimum overlap capacitance
JP2003068891A (ja) * 2001-08-24 2003-03-07 Hitachi Ltd 半導体記憶素子、半導体装置及びその制御方法
US6465837B1 (en) 2001-10-09 2002-10-15 Silicon-Based Technology Corp. Scaled stack-gate non-volatile semiconductor memory device
US6610586B1 (en) * 2002-09-04 2003-08-26 Macronix International Co., Ltd. Method for fabricating nitride read-only memory
US6900098B1 (en) * 2002-10-15 2005-05-31 Halo Lsi, Inc. Twin insulator charge storage device operation and its fabrication method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755180A (zh) * 2017-11-07 2019-05-14 华邦电子股份有限公司 半导体结构及其制造方法
CN109755180B (zh) * 2017-11-07 2021-01-12 华邦电子股份有限公司 半导体结构的制造方法
US10985262B2 (en) 2017-11-07 2021-04-20 Winbond Electronics Corp. Semiconductor structure and manufacturing method thereof

Also Published As

Publication number Publication date
US20050145896A1 (en) 2005-07-07
KR20050058613A (ko) 2005-06-17
JP2005175499A (ja) 2005-06-30
US7491997B2 (en) 2009-02-17
KR100707169B1 (ko) 2007-04-13
EP1553619A1 (en) 2005-07-13

Similar Documents

Publication Publication Date Title
US5070032A (en) Method of making dense flash eeprom semiconductor memory structures
US4597060A (en) EPROM array and method for fabricating
KR19990022910A (ko) 반도체장치의 제작
CN1520610A (zh) 新型动态随机存取存储器存取晶体管
CN1168740A (zh) 具有垂直mos晶体管的只读存储单元装置的制造方法
US5682052A (en) Method for forming isolated intra-polycrystalline silicon structure
CN1841707A (zh) 形成存储器件的方法
CN1713395A (zh) 能够调整阈值电压的半导体器件及其制造方法
US4713142A (en) Method for fabricating EPROM array
CN1627503A (zh) 存储器件及其制造方法
US11444163B2 (en) Channel structure having tunneling layer with adjusted nitrogen weight percent and methods for forming the same
CN101055841A (zh) 半导体存储器件的制造方法
US20100327260A1 (en) Single Electron Transistor Operating at Room Temperature and Manufacturing Method for Same
CN1215534C (zh) 半导体器件
US20020102808A1 (en) Method for raising capacitance of a trench capacitor and reducing leakage current
CN100338737C (zh) 抑制栅极氧化膜劣化的方法
US6660586B2 (en) Semiconductor device and process for manufacturing same
CN1303672C (zh) 氮化物只读存储器的制造方法
US7998814B2 (en) Semiconductor memory device and method of fabricating the same
KR100431300B1 (ko) 플래쉬 메모리 셀 형성 방법
KR20040077900A (ko) 고품질 산화물층 형성 방법 및 비휘발성 메모리 소자
CN1949539A (zh) 具有埋入扩散隔离物的氮化物只读存储器件及其制造方法
KR20060088775A (ko) 반도체 장치의 층간절연막 형성방법
KR20050040243A (ko) 플랫 셀 메모리 소자의 확산 영역 제조 방법
JPH0629548A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication