KR100431300B1 - 플래쉬 메모리 셀 형성 방법 - Google Patents
플래쉬 메모리 셀 형성 방법 Download PDFInfo
- Publication number
- KR100431300B1 KR100431300B1 KR10-2001-0083308A KR20010083308A KR100431300B1 KR 100431300 B1 KR100431300 B1 KR 100431300B1 KR 20010083308 A KR20010083308 A KR 20010083308A KR 100431300 B1 KR100431300 B1 KR 100431300B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- flash memory
- floating gate
- memory cell
- dielectric layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 11
- 229910052786 argon Inorganic materials 0.000 claims description 8
- -1 argon ions Chemical class 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 239000010408 film Substances 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플로팅 게이트(floating gate) 표면에 균일한 두께의 유전체층을 형성할 수 있는 플래쉬 메모리 셀(flash memory cell) 형성 방법에 관해 개시한다.
개시된 본 발명의 플래쉬 메모리 셀 형성 방법은 반도체기판 상에 불순물이 도핑된 다결정 실리콘으로 이루어진 플로팅 게이트를 형성하는 단계; 이온 주입에 의해 불순물이 도핑된 다결정 실리콘의 표면을 비정질화하는 단계; 및 결과물 상에 유전체층 및 컨트롤 게이트(control gate)를 차례로 형성하는 단계를 포함한다.
Description
본 발명은 플래쉬 메모리 셀(flash memory cell) 형성 방법에 관한 것으로, 보다 상세하게는 플로팅 게이트(floating gate) 표면에 균일한 두께의 유전체층을 형성할 수 있는 플래쉬 메모리 셀 형성 방법에 관한 것이다.
도 1은 종래 기술에 따른 플래쉬 메모리 셀 형성을 보인 공정단면도이다.
플래쉬 메모리 소자는 프로그래밍 및 소거 특성을 구비한 이피롬(EPROM)과전기적으로 프로그래밍 및 소거특성을 확보하는 이이피롬 (EEPROM)의 장점을 살려 제조된 소자이다. 이러한 플래쉬 메모리 소자는 일반적으로 한 개의 트랜지스터로서 한 비트의 저장상태를 실현하며 전기적으로 프로그래밍과 소거를 수행한다.
이와 같은 특성을 갖는 플래쉬 메모리 소자는, 도 1에 도시된 바와 같이, 실리콘 기판(100) 상에 형성된 박막의 터널 산화막(102)과, 유전체층(106)의 개재 하에 적층된 플로팅 게이트(104) 및 컨트롤 게이트(control gate)(110)를 포함하여 이루어진다.
상기 플로팅 게이트(104)는 불순물이 도핑된 다결정 실리콘층을 패턴 식각하여 형성하고, 상기 유전체층(106)은 산화 공정에 의해 상기 플로팅 게이트의 측면 및 상부에 산화막(SiO2) 형태로 형성한다.
그러나, 종래 기술에서는 상기 플로팅 게이트를 이루는 불순물이 도핑된 다결정 실리콘은 단결정 실리콘 보다 그레인 바운더리(grain boundary) 부분에서 산화 속도가 빠르게 진행되기 때문에 이 후의 산화 공정을 통해 균일한 두께의 유전체층을 얻기 어려운 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 플로팅 게이트 표면에 균일한 두께의 유전체층을 형성할 수 있는 플래쉬 메모리 셀 형성 방법을 제공함에 그 목적이 있다.
도 1은 종래 기술에 따른 플래쉬 메모리 셀 형성을 보인 공정단면도.
도 2a 내지 도 2d는 본 발명에 따른 플래쉬 메모리 셀 형성을 보인 공정단면도.
도면의 주요부분에 대한 부호의 설명
200. 빈도체기판 202. 채널 산화막
204. 플로팅 게이트 206. 비결정화된 부분
210. 실리콘 산화막 212.실리콘 질화막
222. 열처리 216. 컨트롤 게이트
상기 목적을 달성하기 위한 본 발명의 플래쉬 메모리 셀 형성 방법은 반도체기판 상에 불순물이 도핑된 다결정 실리콘으로 이루어진 플로팅 게이트를 형성하는 단계; 이온 주입에 의해 불순물이 도핑된 다결정 실리콘의 표면을 비정질화하는 단계; 및 결과물 상에 유전체층 및 컨트롤 게이트를 차례로 형성하는 단계를 포함한 것을 특징으로 한다.
또한, 상기 유전체층은 산화막과 질화막의 이중막으로 구성되며, 상기 이온 주입 공정은 5∼20 KeV 의 에너지를 가지고 1.0E14∼1.0E16 도우즈(dose)를 가진 아르곤 이온을 45도 각도로 경사지게 주입하거나, 2∼10 KeV 의 에너지를 가지고 1.0E14∼1.0E16 도우즈를 가진 질소 이온을 45도 각도로 경사지게 주입한다.
또한, 상기 유전체층 형성과 컨트롤 게이트 형성 사이에, 상기 비정질화된 실리콘에 열처리를 실시하여 결정화하는 단계를 추가한다. 상기 열처리는 800∼1000℃ 온도에서 진행한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명에 따른 플래쉬 메모리 셀 형성을 보인 공정단면도이다.
본 발명에 따른 플래쉬 메모리 셀 형성 방법은, 도 2a에 도시된 바와 같이, 먼저, 반도체기판(200) 상에 불순물이 도핑된 다결정 실리콘층을 증착한 후, 포토리쏘그라피(photolithography) 공정에 의해 상기 실리콘층을 식각하여 플로팅 게이트(204)를 형성한다. 이때, 기판과 플로팅 게이트 사이에는 터널 산화막(202)이 개재된다. 또한, 상기 플로팅 게이트(204)를 구성하는 불순물이 도핑된 다결정 실리콘 내에는 다수의 그레인 바운더리가 형성되어져 있다.
이어서, 도 2b에 도시된 바와 같이, 상기 플로팅 게이트(204)를 포함한 기판 상에 질소 또는 아르곤 이온 주입(220) 공정을 실시한다. 이때, 상기 질소 또는 아르곤 이온 주입 공정(220)은 기판을 90도 회전시키면서 상기 질소 또는 아르곤 이온을 45도 각도로 주입한다.
상기 질소 또는 아르곤 이온 주입 공정(220)에 있어서, 1) 1.0E14∼1.0E16 도우즈(dose)의 아르곤 이온을 약 5∼20 KeV 가량의 에너지로 주입하는 경우, 상기 불순물이 도핑된 다결정 실리콘 표면으로부터 약 50∼200Å, 바람직하게는 100Å 정도 두께가 비정질화된다.(도면부호 206) 2) 1.0E14∼1.0E16 도우즈의 질소 이온을 약 2∼10 KeV 가량의 에너지로 주입하는 경우, 상기 불순물이 도핑된 다결정 실리콘 표면으로부터 약 50∼200Å, 바람직하게는 100Å 정도 두께가 비정질화된다.(도면부호 206)
상기 비정질화된 부분(206)에서는 이 후의 산화 공정 진행 시 산화막의 성장 속도가 느려지는 특성이 있다.
그 다음, 도 2c에 도시된 바와 같이, 상기 결과물 상에 N2O가스를 이용하여 실리콘 신화막(210)을 형성한다. 상기 실리콘 산화막(210) 형성 공정은 800∼1000℃ 온도에서 진행하며, 이때 얻어지는 실리콘 산화막 두께는 30∼100Å 가량 된다.
상기 실리콘 산화막(210)은 상기 플로팅 게이트(204)의 비정질화된부분(206)에 형성되므로, 다결정 실리콘에 비해 훨씬 산화 속도가 느리다. 즉, 그레인 바운더리 부분에서는 산소의 확산이 저지되므로 상기 실리콘 산화막은 전표면에 걸쳐서 균일한 두께를 얻는다.
이 후, 상기 실리콘 산화막(210) 상에 50∼100Å 두께로 실리콘 질화막(212)을 형성하고 나서, 상기 결과물에 800∼1000℃ 온도에서 열처리(220)를 진행한다. 이때, 상기 열처리(220) 공정은 수소 및 산소가스를 이용한다. 또한, 상기 열처리(220) 공정에 의해, 도 2d에 도시된 바와 같이, 상기 비정질화된 부분이 다시 결정화된다. 상기 실리콘 산화막(210)과 실리콘 질화막(212)은 유전체층이 된다.
이어서, 상기 열처리가 진행된 기판 상에 다결정 실리콘층을 증착한 후, 포토리쏘그라피 공정에 의해 상기 다결정 실리콘층을 식각하여 컨트롤 게이트(216)을 형성한다.
이상에서와 같이, 본 발명의 방법에서는 플로팅 게이트를 이루는 다결정 실리콘에 질소 또는 아르곤 이온 주입을 실시하여 표면을 비정질화시키고, 상기 비정질화된 부분에 유전체층으로 사용되는 산화막을 형성함으로써, 상기 이온에 의해 산소의 확산이 저지되어 산화막의 두께가 균일하게 된다.
따라서, 상기 다결정 실리콘 표면에 균일한 산화막을 형성할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (6)
- 반도체기판 상에 불순물이 도핑된 다결정 실리콘으로 이루어진 플로팅 게이트를 형성하는 단계;상기 결과의 기판을 90도 회전시키면서 45도 각도로 경사지게 이온주입을 실시하여 상기 플로팅 게이트의 불순물이 도핑된 다결정 실리콘의 표면을 100Å두께로 비정질화하는 단계; 및상기 구조 상에 유전체층 및 컨트롤 게이트를 차례로 형성하는 단계를 포함하는 것을 특징으로 하는 플래쉬 메모리 셀 형성 방법.
- 제 1항에 있어서, 상기 유전체층은 산화막과 질화막의 이중막인 것을 특징으로 하는 플래쉬 메모리 셀 형성 방법.
- 제 1항에 있어서, 상기 이온 주입 공정은 5∼20 KeV 의 에너지를 가지고,1.0E14∼1.0E16 도우즈(dose)를 가진 아르곤 이온을 주입하는 것을 특징으로 하는 플래쉬 메모리 셀 형성 방법.
- 제 1항에 있어서, 상기 이온 주입 공정은 2∼10 KeV 의 에너지를 가지고 1.0E14∼1.0E16 도우즈를 가진 질소 이온을 주입하는 것을 특징으로 하는 플래쉬 메모리 셀 형성 방법.
- 제 1항에 있어서, 상기 유전체층 형성과 컨트롤 게이트 형성 사이에, 열처리공정을 실시하여 상기 플로팅게이트의 비정질화된 실리콘을 결정화하는 단계를 추가하는 것을 특징으로 하는 플래쉬 메모리 셀 형성 방법.
- 제 5항에 있어서, 상기 열처리는 800∼1000℃ 온도에서 진행하는 것을 특징으로 하는 플래쉬 메모리 셀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0083308A KR100431300B1 (ko) | 2001-12-22 | 2001-12-22 | 플래쉬 메모리 셀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0083308A KR100431300B1 (ko) | 2001-12-22 | 2001-12-22 | 플래쉬 메모리 셀 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030053555A KR20030053555A (ko) | 2003-07-02 |
| KR100431300B1 true KR100431300B1 (ko) | 2004-05-12 |
Family
ID=32212221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0083308A KR100431300B1 (ko) | 2001-12-22 | 2001-12-22 | 플래쉬 메모리 셀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100431300B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101110177B1 (ko) * | 2004-03-26 | 2012-02-29 | 매그나칩 반도체 유한회사 | Ｅｅｐｒｏｍ 셀 및 그 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990005905A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 비휘발성 메모리 셀의 플로팅 게이트 형성 방법 |
| JPH1174381A (ja) * | 1997-08-28 | 1999-03-16 | Sony Corp | 不揮発性半導体記憶装置の製造方法 |
| JPH11214540A (ja) * | 1998-01-21 | 1999-08-06 | Seiko Epson Corp | 半導体装置の製造方法 |
-
2001
- 2001-12-22 KR KR10-2001-0083308A patent/KR100431300B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990005905A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 비휘발성 메모리 셀의 플로팅 게이트 형성 방법 |
| JPH1174381A (ja) * | 1997-08-28 | 1999-03-16 | Sony Corp | 不揮発性半導体記憶装置の製造方法 |
| JPH11214540A (ja) * | 1998-01-21 | 1999-08-06 | Seiko Epson Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030053555A (ko) | 2003-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6127227A (en) | Thin ONO thickness control and gradual gate oxidation suppression by b. N.su2 treatment in flash memory | |
| KR100690925B1 (ko) | 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법 | |
| JPH0964209A (ja) | 半導体装置およびその製造方法 | |
| KR100942961B1 (ko) | 주상 구조의 폴리실리콘 게이트전극을 구비한 반도체소자의제조 방법 | |
| US5960285A (en) | Flash EEPROM device | |
| KR100425666B1 (ko) | 반도체 장치에서 게이트 전극 형성방법 및 이를 이용한불휘발성 메모리 장치에서 셀 게이트 전극 형성 방법 | |
| KR100426482B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| US6893920B2 (en) | Method for forming a protective buffer layer for high temperature oxide processing | |
| KR100573480B1 (ko) | 반도체 소자의 제조 방법 | |
| TW200408074A (en) | Method of manufacturing a flash memory cell | |
| US7829936B2 (en) | Split charge storage node inner spacer process | |
| US6333228B1 (en) | Method to improve the control of bird's beak profile of poly in split gate flash | |
| KR100431300B1 (ko) | 플래쉬 메모리 셀 형성 방법 | |
| CN100568459C (zh) | 半导体器件及其制造方法 | |
| US20020132427A1 (en) | Modified source/drain re-oxidation method and system | |
| KR20050058613A (ko) | 메모리 소자 및 그 제조 방법 | |
| US6620705B1 (en) | Nitriding pretreatment of ONO nitride for oxide deposition | |
| KR100997781B1 (ko) | 이이피롬 소자의 제조방법 | |
| KR100422819B1 (ko) | 반도체 장치 제조 방법 | |
| JP5160175B2 (ja) | 半導体装置の製造方法 | |
| KR101037688B1 (ko) | 반도체소자의 제조방법 | |
| JPH11111871A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US6858496B1 (en) | Oxidizing pretreatment of ONO layer for flash memory | |
| KR20010008614A (ko) | 플래시 ｅｅｐｒｏｍ의 게이트전극 제조방법 | |
| KR100879746B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |