JP2008117848A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008117848A
JP2008117848A JP2006297774A JP2006297774A JP2008117848A JP 2008117848 A JP2008117848 A JP 2008117848A JP 2006297774 A JP2006297774 A JP 2006297774A JP 2006297774 A JP2006297774 A JP 2006297774A JP 2008117848 A JP2008117848 A JP 2008117848A
Authority
JP
Japan
Prior art keywords
silicon nitride
film
semiconductor device
transistor
transistor formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006297774A
Other languages
English (en)
Inventor
Takashi Watanabe
敬 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006297774A priority Critical patent/JP2008117848A/ja
Priority to US11/980,554 priority patent/US7935592B2/en
Publication of JP2008117848A publication Critical patent/JP2008117848A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】所望の特性を有するトランジスタを精度よく形成する。
【解決手段】トランジスタのエクステンション領域を形成するためのオフセットスペーサとしてシリコン窒化膜を用いる場合に、レジスト膜を除去する工程の前に、シリコン窒化膜表面に酸素プラズマ処理により酸化保護表面を形成しておく。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。
半導体装置に電界効果トランジスタ（ＦＥＴ）を形成する際に、ソース・ドレイン領域に比較的低濃度に不純物を添加したＬＤＤ（Lightly Doped Drain）領域（エクステンション領域ともいう。）を形成することがある。これにより、ショートチャネル効果を抑制することができる。一般的に、ＬＤＤ領域は、ゲート電極をマスクとして不純物注入を行うことにより形成される。
たとえば特許文献１（特開２０００−２１６３７３号公報）には、ＬＤＤ領域の形成を制御するために、ゲート構造の側壁上にオフセットスペーサを設けた構成が記載されている。
オフセットスペーサを用いる場合、オフセットスペーサの材料としてシリコン窒化膜を用いると、シリコン窒化膜はシリコン酸化膜に比較してストレスの強い材料のため、とくにｎ型チャネルの性能を向上させることができる。
通常、半導体基板上には、導電型の異なるトランジスタや能力の異なるトランジスタ等、複数種のトランジスタが形成される。複数種のトランジスタを形成するためには、異なるステップで不純物イオンを注入する必要がある。そのため、あるステップで一部のトランジスタの形成領域をレジスト膜で保護してイオン注入を行った後、レジスト膜を除去して、他のステップで他の一部のトランジスタの形成領域をレジスト膜で保護してイオン注入を行い、その後イオン注入後にレジスト膜を除去するという処理が行われる。また、種々のトランジスタを形成するために、各トランジスタのエクステンション領域は、複数回のイオン注入処理により形成されることが多い。
しかし、シリコン窒化膜は、レジスト除去時に膜減りが生じるという問題がある。とくに、レジスト除去時に、ＳＰＭ（硫酸と過酸化水素水の混合溶液）処理を行うと、膜減りが顕著に生じてしまう。９０ｎｍノード以降のプロセスで用いられるオフセットスペーサ構造では、ゲートとエクステンション領域とのオーバーラップ長をコントロールするため、ゲート側壁に形成されるオフセットスペーサの幅が数Åでも変化するとトランジスタ特性が大きく変動してしまい、所望のトランジスタを得ることができなくなってしまう。そのため、製造バラツキ低減のためには、オフセットスペーサの膜厚変化を抑えることが重要となる。
図１４は、この様子を示す図である。
半導体装置１は、半導体基板２と、その上に形成されたゲート絶縁膜１０と、ゲート絶縁膜１０上に形成されたゲート電極１２と、ゲート電極の側壁に形成され、シリコン窒化膜により構成されたオフセットスペーサ１４とを含む（図１４（ａ））。このような状態で、他の領域に形成されたトランジスタを一旦レジスト膜で保護してイオン注入を行い、その後にレジスト膜を除去すると、レジスト膜除去時のＳＰＭ処理の影響で、シリコン窒化膜により構成されたオフセットスペーサ１４に膜減りが生じてしまう（図１４（ｂ））。とくに、薬液があたりやすい上部でシリコン窒化膜がエッチングされ、オフセットスペーサ１４がテーパ形状になってしまう。
上述したように、オフセットスペーサ１４はゲートとエクステンション領域とのオーバーラップ長をコントロールするために設けられるが、オフセットスペーサとして機能するためには、ある程度の厚み、たとえば、３０ｎｍ以上程度の高さが必要である。オフセットスペーサの高さが充分でない部分では、イオン注入を行う際にイオンが通過して、半導体基板２中に注入されてしまう。そのため、ゲートとエクステンション領域とのオーバーラップ長が設計通りにならなくなってしまう。これにより、トランジスタ特性の精緻なコントロールをすることが難しくなる。
特許文献１では、ゲート構造の側壁上にオフセットスペーサを形成した後に、基板およびゲート構造をアニールするために約８００℃の温度で薄酸化物アニール処理を実施する手順が記載されている。これにより、薄酸化物アニール処理中にオフセットスペーサがゲート構造を保護し、ゲート酸化物層とゲート導体層の界面にバーズビークが形成されるのを防ぐことができるとされている。
特許文献２（特開２００１−２５０９４４号公報）には、ポリシリコンゲートを覆うように、シリコン窒化膜を形成し、酸化雰囲気中で熱処理を施すことにより、シリコン酸窒化膜を形成し、それを異方性エッチングし、シリコン窒化膜とシリコン酸窒化膜とがこの順で積層されたサイドウォールを形成する技術が記載されている。これにより、エピタキシャル成長法によりソース・ドレイン領域に所定の膜厚の選択シリコン膜を形成する際に、サイドウォール表面にシリコン片が堆積しないようにすることができるとされている。
特開２０００−２１６３７３号公報 特開２００１−２５０９４４号公報
しかし、特許文献１に記載の技術では、オフセットスペーサ形成後に高温（約８００℃）で薄酸化物アニール処理を行っている。そのため、たとえば、ゲート電極がポリシリコンにより構成され、ポリシリコン中に不純物が拡散されている場合、その不純物の拡散により、Ｎ型のＭＯＳ領域とＰ型のＭＯＳ領域との間で不純物の相互拡散が生じたり、不純物がゲート電極を突き抜けたりするおそれがある。これにより、不純物の拡散が生じ、トランジスタの特性が劣化するという問題が生じる。
本発明によれば、
半導体基板上に、種類の異なるトランジスタが形成される複数のトランジスタ形成領域が形成された半導体装置の製造方法であって、
前記複数のトランジスタ形成領域にそれぞれ形成された複数のゲート電極の側壁にそれぞれオフセットスペーサとして機能し得るシリコン窒化膜を形成する工程と、
酸素プラズマ処理により、前記シリコン窒化膜の表面を酸化して、当該シリコン窒化膜に酸化保護表面を形成する工程と、
前記複数のトランジスタ形成領域のうちの一部分をレジスト膜で保護した状態で、他の部分の前記複数のトランジスタ形成領域に不純物を導入して、前記酸化保護表面が形成された前記シリコン窒化膜および前記ゲート電極をマスクとして当該他の部分の前記複数のトランジスタ形成領域にエクステンション領域を形成する工程と、
前記レジスト膜を除去する工程と、
前記複数のトランジスタの前記ゲート電極の前記酸化保護表面が形成された前記シリコン窒化膜の側壁にサイドウォールを形成する工程と、
を含む半導体装置の製造方法が提供される。
本発明によれば、
種類の異なるトランジスタが形成される第１のトランジスタ形成領域および第２のトランジスタ形成領域を含む半導体基板上の前記第１のトランジスタ形成領域および前記第２のトランジスタ形成領域にそれぞれ形成された第１のゲート電極および第２のゲート電極の側壁にシリコン窒化膜をそれぞれ形成する工程と、
酸素プラズマ処理により、前記シリコン窒化膜の表面を酸化して、当該シリコン窒化膜に酸化保護表面を形成する工程と、
前記第１のトランジスタ形成領域を第１のレジスト膜で保護した状態で前記第２のゲート電極側壁に形成され、前記酸化保護表面が形成された前記シリコン窒化膜をオフセットスペーサとし、当該オフセットスペーサおよび前記第２のゲート電極をマスクとして前記第２のトランジスタ形成領域に不純物を導入してエクステンション領域を形成する工程と、
前記第１のレジスト膜を除去する工程と、
前記第１のゲート電極および前記第２ゲート電極の前記酸化保護表面が形成された前記シリコン窒化膜の側壁にサイドウォールを形成する工程と、
を含む半導体装置の製造方法が提供される。
以上の構成によれば、オフセットスペーサをシリコン窒化膜で構成した場合でも、表面に酸化保護表面が形成されているため、レジスト膜を除去する際にＳＰＭ薬液を用いても、オフセットスペーサの膜減りを防ぐことができる。これにより、オフセットスペーサとして機能する幅を所望通りに保つことができ、ゲートとエクステンション領域とのオーバーラップ長を所望の値に制御することができる。また、高温処理を原因とする不純物の拡散を低減することができる。これらにより、トランジスタ特性の製造ばらつきを低減することができる。
本発明によれば、所望の特性を有するトランジスタを精度よく形成することができる。
以下、図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１の実施の形態）
図１は、本実施の形態における半導体装置１００の構成を示す断面図である。
図１（ａ）に示すように、半導体装置１００は、たとえばシリコン基板である半導体基板１０２と、半導体基板１０２上に形成された第１のゲート絶縁膜１５２と、その上に形成された第１のゲート電極１５４と、第１のゲート電極１５４の両側壁に形成された第１のオフセットスペーサ１５６と、および半導体基板１０２表面において第１のオフセットスペーサ１５６の側方の領域に形成された第１のエクステンション領域１６２とを有する。第１のオフセットスペーサ１５６は、第１のゲート電極１５４に接して設けられたシリコン窒化膜１５７と、シリコン窒化膜１５７表面に形成された酸化保護表面１５８とを含む。酸化保護表面１５８は、第１のゲート電極１５４側壁にシリコン窒化膜１５７を形成した後に、酸素プラズマ処理によりシリコン窒化膜１５７表面を酸化することにより形成される。ここで、酸素プラズマ処理は、半導体基板１０２の温度が７００℃以下、より好ましくは６５０℃以下の低温、となる条件で行われる。酸素プラズマ処理は、オゾンまたは酸素およびこれらの混合雰囲気下で、バイアス印加または無印加の条件で行われる。処理時間は、１０秒から１０分程度、より好ましくは、１分から２分程度とすることができる。これにより、酸化保護表面の膜厚をＳＰＭ処理耐性を保てる程度の厚さとするとともにエクステンション領域の幅への影響を与えない程度に薄くすることができる。酸化保護表面の膜厚は、数Å程度（２〜３Å程度、１０Å未満が好ましい。）とすることができる。
つづいて、図１（ｂ）に示すように、第１のオフセットスペーサ１５６の側壁に第１のサイドウォール１６０を形成する。
図２は、本実施の形態において、半導体基板１０２上に、種類の異なる２つのトランジスタが形成された半導体装置１００の構成を示す断面図である。ここで、半導体基板１０２上には、第１のトランジスタ形成領域１１０と第２のトランジスタ形成領域１１２とが設けられる。本実施の形態において、第１のトランジスタ形成領域１１０には第１導電型のトランジスタが形成され、第２のトランジスタ形成領域１１２には第１導電型とは異なる第２導電型のトランジスタが形成されるものとすることができる。ここで、第１導電型および第２導電型の組合せは、Ｐ型およびＮ型またはその逆とすることができる。
半導体装置１００は、第１のトランジスタ形成領域１１０に形成された第１のトランジスタ１５０と、第２のトランジスタ形成領域１１２に形成された第２のトランジスタ１７０と、および第１のトランジスタ形成領域１１０と第２のトランジスタ形成領域１１２とを分離する素子分離絶縁膜１０４とを含む。
第１のトランジスタ１５０は、図１に示したのと同様の構成を有し、第１のゲート絶縁膜１５２と、第１のゲート電極１５４と、第１のオフセットスペーサ１５６と、第１のサイドウォール１６０と、第１のエクステンション領域１６２と、および半導体基板１０２表面において第１のサイドウォール１６０の側方の領域に形成された第１のソース・ドレイン領域１６４とを有する。
第２のトランジスタ１７０も、導電型が異なる点を除き第１のトランジスタ１５０と同様の構成を有する。第２のトランジスタ１７０は、半導体基板１０２上に形成された第２のゲート絶縁膜１７２と、第２のゲート絶縁膜１７２上に形成された第２のゲート電極１７４と、半導体基板１０２表面において第２のオフセットスペーサ１７６の側方の領域に形成された第２のエクステンション領域１８２と、第２のオフセットスペーサ１７６の側方に形成された第２のサイドウォール１８０と、および半導体基板１０２表面において第２のサイドウォール１８０の側方の領域に形成された第２のソース・ドレイン領域１８４とを含む。
第２のオフセットスペーサ１７６は、第２のゲート電極１７４に接して設けられたシリコン窒化膜１７７と、シリコン窒化膜１７７表面に形成された酸化保護表面１７８とを含む。酸化保護表面１７８は、第２のゲート電極１７４側壁にシリコン窒化膜１７７を形成した後に、酸素プラズマ処理によりシリコン窒化膜１７７表面を酸化することにより形成される。
次に、図３〜図６を参照して、図２に示した半導体装置１００の製造手順を詳細に説明する。
まず、半導体基板１０２に素子分離絶縁膜１０４を形成する。つづいて、半導体基板１０２上全面にゲート絶縁膜となる絶縁膜、およびゲート電極となるゲート電極膜を形成した後、これらをパターニングして第１のトランジスタ形成領域１１０に第１のゲート絶縁膜１５２および第１のゲート電極１５４、第２のトランジスタ形成領域１１２に第２のゲート絶縁膜１７２および第２のゲート電極１７４をそれぞれ形成する（図３（ａ））。ゲート絶縁膜は、たとえばシリコン酸化膜や高誘電率膜により構成することができ、これらの積層膜とすることもできる。また、ゲート電極膜は、たとえばポリシリコンや金属材料により構成することができる。
つづいて、半導体基板１０２上全面にシリコン窒化膜１１４を形成する（図３（ｂ））。シリコン窒化膜１１４は、後に第１のトランジスタ１５０および第２のトランジスタ１７０のオフセットスペーサとして機能する膜である。オフセットスペーサの幅により、ゲート電極とエクステンション領域とのオーバーラップ長が規定される。そのため、シリコン窒化膜１１４の膜厚は、製造対象のトランジスタにおけるゲート電極とエクステンション領域とのオーバーラップ長の目的値を考慮して、決定される。
次に、エッチングにより、シリコン窒化膜１１４をエッチバックし、ゲート電極側壁部分のシリコン窒化膜１１４以外を除去する（図３（ｃ））。このとき、第１のゲート電極１５４および第２のゲート電極１７４上面のシリコン窒化膜１１４も除去される。これにより、第１のトランジスタ形成領域１１０および第２のトランジスタ形成領域１１２に、シリコン窒化膜１５７およびシリコン窒化膜１７７がそれぞれ形成される。
その後、酸素プラズマ処理により、シリコン窒化膜１５７およびシリコン窒化膜１７７表面を酸化して、酸化保護表面１５８および酸化保護表面１７８をそれぞれ形成する（図４（ａ））。酸素プラズマ処理は、１００℃以上の温度（半導体基板温度）で行うことができる。これにより、短い処理時間で酸化保護表面１５８および酸化保護表面１７８を形成することができる。また、酸素プラズマ処理は、７００℃以下、より好ましくは６５０℃以下の温度（半導体基板温度）で行うことができる。これにより、不純物の拡散を防ぐことができ、トランジスタの性能ばらつきを防ぐことができる。
つづいて、第２のトランジスタ形成領域１１２にレジスト膜１１６を形成して、第２のトランジスタ形成領域１１２を保護する（図４（ｂ））。次いで、半導体基板１０２上の全面に第１導電型の不純物をイオン注入する。これにより、第１のトランジスタ形成領域１１０に第１のエクステンション領域１６２が形成される（図４（ｃ））。
その後、レジスト膜１１６を除去する（図５（ａ））。レジスト膜１１６は、酸素プラズマアッシング等により除去することができる。また、レジスト膜１１６をアッシングで除去した後、ＳＰＭにより半導体基板１０２全面を洗浄する。このとき、第１のオフセットスペーサ１５６および第２のオフセットスペーサ１７６のシリコン窒化膜が表面に露出していると、ＳＰＭによりシリコン窒化膜がエッチングされ、膜減りが生じてしまう。このような膜減りが生じると、図１４に示したようにオフセットスペーサがテーパ状となってしまい、膜厚が薄い部分ではオフセットスペーサとして機能しなくなってしまう。本実施の形態において、シリコン窒化膜の表面に酸化保護表面が形成されているので、このような膜減りを防ぐことができ、オフセットスペーサの形状を垂直に保つことができる。
つづいて、第１のトランジスタ形成領域１１０にレジスト膜１１８を形成して、第１のトランジスタ形成領域１１０を保護する（図５（ｂ））。次いで、半導体基板１０２上の全面に第２導電型の不純物をイオン注入する。これにより、第２のトランジスタ形成領域１１２に第２のエクステンション領域１８２が形成される（図５（ｃ））。
その後、レジスト膜１１８を除去する（図６（ａ））。レジスト膜１１８は、酸素プラズマアッシング等により除去することができる。また、レジスト膜１１８をアッシングで除去した後、ＳＰＭにより半導体基板１０２全面を洗浄する。本実施の形態において、シリコン窒化膜の表面に酸化保護表面が形成されているので、オフセットスペーサの膜減りを防ぐことができ、オフセットスペーサの形状を垂直に保つことができる。
なお、第１のエクステンション領域１６２および第２のエクステンション領域１８２を形成するためのイオン注入は、それぞれ１回ずつに限られず、複数回行われてもよい。ここでは導電型が異なる２種のトランジスタしか記載していないが、半導体装置１００は、たとえば導電型が同じであるが、不純物イオンの濃度が異なる３種以上のトランジスタ（たとえばＡ、Ｂ、Ｃ）を含むことができる。この場合、レジスト膜で保護するトランジスタ形成領域を変えて、エクステンション領域を形成する工程と、レジスト膜を除去する工程とを、複数回繰り返すことができる。具体的には、まず、トランジスタＡの形成領域をレジスト膜で保護してトランジスタＢおよびトランジスタＣのエクステンション領域にイオン注入を行った後、レジスト膜を除去する。つづいて、トランジスタＢの形成領域をレジスト膜で保護してトランジスタＡおよびトランジスタＣのエクステンション領域にイオン注入を行った後、レジスト膜を除去する。これにより、エクステンション領域に注入されるイオン濃度が異なる３種のトランジスタを形成することができる。
このように複数回のイオン注入によりエクステンション領域を形成する場合、その都度レジスト膜を除去する工程が行われる。この場合に、オフセットスペーサがシリコン窒化膜で形成されており、表面にシリコン窒化膜が露出している場合、レジスト膜を除去する際に用いるＳＰＭによりオフセットスペーサの膜減りが生じてしまう。イオン注入の回数が増えるに従いオフセットスペーサの膜減り量が多くなるため、ゲートとエクステンション領域とのオーバーラップ長を制御するのが困難になる。
本実施の形態における半導体装置１００の製造手順によれば、第１のオフセットスペーサ１５６および第２のオフセットスペーサ１７６において、それぞれ表面に酸化保護表面１５８および酸化保護表面１７８が形成されている。酸化保護表面１５８および酸化保護表面１７８を設けることにより、シリコン窒化膜に比べてＳＰＭ薬液に対するエッチングレートを約１０倍以上高めることができる。これにより、オフセットスペーサの膜減りを防ぐことができる。これにより、オフセットスペーサとして機能する幅を所望通りに保つことができ、ゲートとエクステンション領域とのオーバーラップ長を所望の値に制御することができる。そのため、トランジスタ特性の製造ばらつきを低減することができる。
また、シリコン窒化膜表面に酸過保護表面を形成するための酸素プラズマ処理は、複数回行うこともできる。たとえば、エクステンション領域を形成する工程と、レジスト膜を除去する工程とを、複数回繰り返した後に、酸素プラズマ処理を行い、さらにその後、エクステンション領域を形成する工程と、レジスト膜を除去する工程を行うことができる。
オフセットスペーサの幅によってトランジスタにおけるゲート電極とエクステンション領域とのオーバーラップ長やチャネル長が決定されるため、オフセットスペーサのサイズは厳密に規定される必要がある。そのため、酸化保護表面の膜厚はできるだけ薄くすることが好ましい。一方、半導体基板上に、多数種のトランジスタが形成される場合、通常、一部のトランジスタ形成領域をレジスト膜で保護した状態で他のトランジスタ形成領域に不純物を注入する処理を、保護する領域と不純物を注入する領域との組合せを種々に変えて複数回繰り返す。これによって、多数種のトランジスタを効率よく形成することができる。この場合、レジスト膜を除去する処理も複数回繰り返される。酸化保護表面の膜厚を薄くした場合、レジスト膜を除去する処理を複数回繰り返しその都度ＳＰＭ処理を行うと、酸化保護表面も徐々にエッチングされるおそれがある。レジスト膜を除去する処理を複数回行う度に、再度酸素プラズマ処理を行うことにより、酸化保護表面の膜厚を薄く保ってオフセットスペーサのサイズを厳密に規定するとともに、シリコン窒化膜が酸化保護表面で保護された状態を保つことができ、トランジスタを所望の特性に保つことができる。本実施の形態における半導体装置の製造手順によれば、酸化保護表面を酸素プラズマ処理で行うので、この処理を低温で行うことができ、酸素プラズマ処理を複数回行っても、不純物の拡散を防ぐことができる。
つづいて、半導体基板１０２上全面にサイドウォール用絶縁膜１２０を形成する（図６（ｂ））。サイドウォール用絶縁膜１２０は、たとえばシリコン酸化膜、またはシリコン窒化膜により構成することができる。次いで、サイドウォール用絶縁膜１２０をエッチバックして第１のトランジスタ形成領域１１０および第２のトランジスタ形成領域１１２にそれぞれ第１のサイドウォール１６０および第２のサイドウォール１８０を形成する（図６（ｃ））。なお、サイドウォール用絶縁膜１２０をシリコン窒化膜により構成した場合、第１のサイドウォール１６０および第２のサイドウォール１８０を形成した後に、酸素プラズマ処理により、これらの表面を酸化して、酸化保護表面を形成してもよい。サイドウォールは、チャネル長を決定するオフセットスペーサ程厳密に形状変化を防ぐ処理を行う必要はないが、このような処理を行うことにより、この後のＳＰＭ処理等によりサイドウォールがエッチングされてサイドウォールの形状が変化するのを防ぐことができる。
その後、第２のトランジスタ形成領域１１２にレジスト膜を形成して、第２のトランジスタ形成領域１１２を保護し、その状態で半導体基板１０２上の全面に第１導電型の不純物をイオン注入する。これにより、第１のトランジスタ形成領域１１０に第１のソース・ドレイン領域１６４が形成される。つづいて、第２のトランジスタ形成領域１１２に形成したレジスト膜を除去する。このレジスト膜も、酸素プラズマアッシングにより除去することができ、またＳＰＭで洗浄することができる。
次いで、第１のトランジスタ形成領域１１０にレジスト膜を形成して、第１のトランジスタ形成領域１１０を保護する。その後、半導体基板１０２上の全面に第２導電型の不純物をイオン注入する。これにより、第２のトランジスタ形成領域１１２に第２のソース・ドレイン領域１８４が形成される。このレジスト膜も、酸素プラズマアッシングにより除去することができ、またＳＰＭで洗浄することができる。これにより、図２に示した構成の半導体装置１００が得られる。
（第２の実施の形態）
本実施の形態において、一部のトランジスタでは、オフセットスペーサが設けられていない点で、第１の実施の形態と異なる。
図７は、本実施の形態における半導体装置２００の構成を示す断面図である。
半導体装置２００は、たとえばシリコン基板である半導体基板２０２と、半導体基板２０２上に形成された第３のトランジスタ形成領域２１０および第４のトランジスタ形成領域２１２と、第３のトランジスタ形成領域２１０および第４のトランジスタ形成領域２１２とを分離する素子分離絶縁膜２０４とを含む。また、半導体装置２００は、第３のトランジスタ形成領域２１０上に形成された第３のトランジスタ２５０と、第４のトランジスタ形成領域２１２上に形成された第４のトランジスタ２７０とを含む。本実施の形態において、第３のトランジスタ２５０は第１導電型、第４のトランジスタ２７０は第２導電型とすることができる。ここで、第１導電型および第２導電型の組合せは、Ｐ型およびＮ型またはその逆とすることができる。
ここで、第３のトランジスタ２５０は、オフセットスペーサを有しない。第３のトランジスタ２５０は、半導体基板２０２上に形成された第３のゲート酸化膜２５２と、その上に形成された第３のゲート電極２５４と、第３のゲート電極２５４の両側壁に形成された第３のサイドウォール２６０と、半導体基板２０２表面において第３のゲート電極２５４の側方の領域に形成された第３のエクステンション領域２６２と、および半導体基板２０２表面において第３のサイドウォール２６０の側方の領域に形成された第３のソース・ドレイン領域２６４とを含む。第３のサイドウォール２６０は、第３のゲート電極２５４の側壁に形成されたシリコン窒化膜２５７と、シリコン窒化膜２５７の表面に形成された酸化保護表面２５８と、酸化保護表面２５８の側壁に形成された絶縁膜２５９とを含む。
第４のトランジスタ２７０は、半導体基板２０２上に形成された第４のゲート酸化膜２７２と、その上に形成された第４のゲート電極２７４と、第４のゲート電極２７４の両側壁に形成された第４のオフセットスペーサ２７６と、第４のオフセットスペーサ２７６の側壁に形成された第４のサイドウォール２８０と、半導体基板２０２表面において第４のオフセットスペーサ２７６の側方の領域に形成された第４のエクステンション領域２８２と、および半導体基板２０２表面において第４のサイドウォール２８０の側方の領域に形成された第４のソース・ドレイン領域２８４とを含む。第４のオフセットスペーサ２７６は、第４のゲート電極２７４の側壁に形成されたシリコン窒化膜２７７と、シリコン窒化膜２７７の表面に形成された酸化保護表面２７８とを含む。第４のサイドウォール２８０は、第３のサイドウォール２６０の絶縁膜２５９と同じ材料により構成することができる。
次に、図８〜図１２を参照して、図７に示した半導体装置２００の製造手順を詳細に説明する。
まず、半導体基板２０２に素子分離絶縁膜２０４を形成する。つづいて、半導体基板２０２上に第３のトランジスタ２５０の第３のゲート酸化膜２５２および第３のゲート電極２５４、ならびに第４のトランジスタ２７０の第４のゲート酸化膜２７２および第４のゲート電極２７４を形成する（図８（ａ））。これらは、第１の実施の形態で説明したのと同様に形成することができる。
次いで、第４のトランジスタ形成領域２１２にレジスト膜２１１を形成して、第４のトランジスタ形成領域２１２を保護する（図８（ｂ））。その後、半導体基板１０２上の全面に第１導電型の不純物をイオン注入する。これにより、第３のトランジスタ形成領域２１０に第３のエクステンション領域２６２が形成される（図８（ｃ））。
その後、レジスト膜２１１を除去する（図９（ａ））。レジスト膜２１１は、酸素プラズマアッシング等により除去することができる。また、レジスト膜２１１をアッシングで除去した後、ＳＰＭ薬液により半導体基板２０２全面を洗浄する。
つづいて、半導体基板２０２上全面にシリコン窒化膜２１３を形成する（図９（ｂ））。シリコン窒化膜２１３は、後に第３のゲート酸化膜２５２のオフセットスペーサとして機能する膜である。そのため、シリコン窒化膜２１３の膜厚は、製造対象のトランジスタにおけるゲート電極とエクステンション領域とのオーバーラップ長の目的値を考慮して、決定される。
次に、酸素プラズマ処理により、シリコン窒化膜２１３表面を酸化して、酸化保護表面２１４を形成する（図９（ｃ））。酸素プラズマ処理は、第１の実施の形態において酸化保護表面１５８および酸化保護表面１７８を形成する手順で説明したのと同様の条件で行うことができる。酸素プラズマ処理を７００℃以下、より好ましくは６５０℃以下で行うことにより、第３のトランジスタ形成領域２１０に形成された第３のエクステンション領域２６２の不純物の拡散を防ぐことができ、第３のエクステンション領域２６２を所望の範囲に形成することができる。これにより、第３のトランジスタ２５０のトランジスタ特性を良好にすることができる。
その後、第３のトランジスタ形成領域２１０にレジスト膜２１６を形成して、第３のトランジスタ形成領域２１０を保護する（図１０（ａ））。つづいて、第４のトランジスタ形成領域２１２に形成されたシリコン窒化膜２１３および酸化保護表面２１４をエッチバックし、第４のゲート電極２７４側壁部分以外を除去する。これにより、第４のトランジスタ形成領域２１２に、シリコン窒化膜２７７および酸化保護表面２７８により構成された第４のオフセットスペーサ２７６が形成される（図１０（ｂ））。
その後、レジスト膜２１６を除去する（図１０（ｃ））。レジスト膜２１６も、酸素プラズマアッシングにより除去することができ、またＳＰＭで洗浄することができる。このとき、第４のオフセットスペーサ２７６は、表面に酸化保護表面２７８が形成されているため、ＳＰＭによる膜減りが生じることなく、レジスト膜２１６を除去することができる。
つづいて、第３のトランジスタ形成領域２１０上にレジスト膜２１８を形成し、第３のトランジスタ形成領域２１０を再度保護する（図１１（ａ））。次いで、半導体基板２０２上の全面に第２導電型の不純物をイオン注入する。これにより、第４のトランジスタ形成領域２１２に第４のエクステンション領域２８２が形成される（図１１（ｂ））。
その後、レジスト膜２１８を除去する（図１１（ｃ））。レジスト膜２１８も、酸素プラズマアッシングにより除去することができ、またＳＰＭで洗浄することができる。このとき、第４のオフセットスペーサ２７６は、表面に酸化保護表面２７８が形成されているため、ＳＰＭによる膜減りが生じることなく、レジスト膜２１８を除去することができる。
つづいて、半導体基板２０２上全面にサイドウォール用絶縁膜２２０を形成する（図１２（ａ））。サイドウォール用絶縁膜２２０は、第１の実施の形態におけるサイドウォール用絶縁膜１２０と同様の材料により構成することができる。次いで、サイドウォール用絶縁膜２２０をエッチバックして、第３のトランジスタ形成領域２１０および第４のトランジスタ形成領域２１２に、それぞれ第３のサイドウォール２６０および第４のサイドウォール２８０を形成する（図１２（ｂ））。第３のサイドウォール２６０は、シリコン窒化膜２５７、酸化保護表面２５８、およびサイドウォール用絶縁膜２２０をエッチバックした絶縁膜２５９により構成される。
なお、第１の実施の形態で説明したのと同様、サイドウォール用絶縁膜２２０をシリコン窒化膜により構成した場合、第３のサイドウォール２６０および第４のサイドウォール２８０を形成した後に、酸素プラズマ処理により、これらの表面を酸化して、酸化保護表面を形成してもよい。
（実施例１）
シリコン基板上にシリコン窒化膜を形成してシリコン窒化膜表面を酸素プラズマ処理（１４０℃）によりシリコン窒化膜表面に酸化保護表面を形成したサンプル（Ｏ２処理有り）、および酸素プラズマ処理を行っていないサンプル（Ｏ２処理無し）につき、ＳＰＭ処理を行い、膜減り量を測定した。ＳＰＭ薬液は、レジスト膜除去時に用いるのと同様の条件（Ｈ２ＳＯ４：Ｈ２Ｏ２＝５：１、処理温度１４０℃）とした。
図１３（ａ）は、ＳＰＭ処理回数とシリコン窒化膜の膜減り量との関係を示す図である。Ｏ２処理有りのサンプルは、処理回数が５回の場合でも、処理回数がゼロ回の場合と膜厚がほとんど変わらなかった。一方、Ｏ２処理無しの場合、処理回数が増えるに従い膜減り量が多くなり、処理回数３回で、膜減り量が約１５Åとなった。
（実施例２）
第１の実施の形態の図１に示した構成の半導体装置１００を製造し、トランジスタ特性（Ｉｏｎ）を測定した。オフセットスペーサとしては、シリコン窒化膜およびその表面に酸素プラズマ処理（１４０℃）により酸化保護表面を形成したものを用いた（Ｏ２処理有り）。また、比較例として、シリコン窒化膜により構成されたオフセットスペーサを形成した後、酸素プラズマ処理を行わないサンプル（Ｏ２処理無し）も製造した。
図１３（ｂ）は、オフセットスペーサＳＰＭ処理回数とトランジスタ特性（Ｉｏｎ）との関係を示す図である。Ｏ２処理有りのサンプルは、処理回数が増えても、トランジスタ特性がほとんど変動しなかった。一方、Ｏ２処理無しの場合、処理回数が増えるに従いＩｏｎが減少し、トランジスタ特性にばらつきが生じることが明らかになった。
以上、図面を参照して本発明の実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
第２の実施の形態において、図９および図１０を参照して説明したように、シリコン窒化膜２１３の表面に酸化保護表面２１４を形成した後に、これらをエッチバックする例を示した。しかし、他の例として、第１の実施の形態で説明したのと同様、第３のゲート電極２５４および第４のゲート電極２７４の側壁のみにシリコン窒化膜２１３を残すようにシリコン窒化膜２１３をエッチバックした後に、酸素プラズマ処理により、シリコン窒化膜２１３表面に酸化保護表面を形成するようにしてもよい。
本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態において、半導体基板上に、種類の異なる２つのトランジスタが形成された半導体装置の構成を示す断面図である。 図２に示した半導体装置の製造手順を示す工程断面図である。 図２に示した半導体装置の製造手順を示す工程断面図である。 図２に示した半導体装置の製造手順を示す工程断面図である。 図２に示した半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 図７に示した半導体装置の製造手順を示す工程断面図である。 図７に示した半導体装置の製造手順を示す工程断面図である。 図７に示した半導体装置の製造手順を示す工程断面図である。 図７に示した半導体装置の製造手順を示す工程断面図である。 図７に示した半導体装置の製造手順を示す工程断面図である。 本発明の実施例の結果を示す図である。 従来の問題点を示す図である。
符号の説明
１００ 半導体装置
１０２ 半導体基板
１０４ 素子分離絶縁膜
１１０ 第１のトランジスタ形成領域
１１２ 第２のトランジスタ形成領域
１１４ シリコン窒化膜
１１６ レジスト膜
１１８ レジスト膜
１２０ サイドウォール用絶縁膜
１５０ 第１のトランジスタ
１５２ 第１のゲート絶縁膜
１５４ 第１のゲート電極
１５６ 第１のオフセットスペーサ
１５７ シリコン窒化膜
１５８ 酸化保護表面
１６０ 第１のサイドウォール
１６２ 第１のエクステンション領域
１６４ 第１のソース・ドレイン領域
１７０ 第２のトランジスタ
１７２ 第２のゲート絶縁膜
１７４ 第２のゲート電極
１７６ 第２のオフセットスペーサ
１７７ シリコン窒化膜
１７８ 酸化保護表面
１８０ 第２のサイドウォール
１８２ 第２のエクステンション領域
１８４ 第２のソース・ドレイン領域
２００ 半導体装置
２０２ 半導体基板
２０４ 素子分離絶縁膜
２１０ 第３のトランジスタ形成領域
２１１ レジスト膜
２１２ 第４のトランジスタ形成領域
２１３ シリコン窒化膜
２１４ 酸化保護表面
２１６ レジスト膜
２１８ レジスト膜
２２０ サイドウォール用絶縁膜
２５０ 第３のトランジスタ
２５２ 第３のゲート酸化膜
２５４ 第３のゲート電極
２５７ シリコン窒化膜
２５８ 酸化保護表面
２５９ 絶縁膜
２６０ 第３のサイドウォール
２６２ 第３のエクステンション領域
２６４ 第３のソース・ドレイン領域
２７０ 第４のトランジスタ
２７２ 第４のゲート酸化膜
２７４ 第４のゲート電極
２７６ 第４のオフセットスペーサ
２７７ シリコン窒化膜
２７８ 酸化保護表面
２８０ 第４のサイドウォール
２８２ 第４のエクステンション領域
２８４ 第４のソース・ドレイン領域

Claims (7)

  1. 半導体基板上に、種類の異なるトランジスタが形成される複数のトランジスタ形成領域が形成された半導体装置の製造方法であって、
    前記複数のトランジスタ形成領域にそれぞれ形成された複数のゲート電極の側壁にそれぞれオフセットスペーサとして機能し得るシリコン窒化膜を形成する工程と、
    酸素プラズマ処理により、前記シリコン窒化膜の表面を酸化して、当該シリコン窒化膜に酸化保護表面を形成する工程と、
    前記複数のトランジスタ形成領域のうちの一部分をレジスト膜で保護した状態で、他の部分の前記複数のトランジスタ形成領域に不純物を導入して、前記酸化保護表面が形成された前記シリコン窒化膜および前記ゲート電極をマスクとして当該他の部分の前記複数のトランジスタ形成領域にエクステンション領域を形成する工程と、
    前記レジスト膜を除去する工程と、
    前記複数のトランジスタの前記ゲート電極の前記酸化保護表面が形成された前記シリコン窒化膜の側壁にサイドウォールを形成する工程と、
    を含む半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記サイドウォールを形成する工程の前に、前記エクステンション領域を形成する工程と、前記レジスト膜を除去する工程とを、前記レジスト膜で保護する前記トランジスタ形成領域を変えて複数回繰り返す半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記エクステンション領域を形成する工程と、前記レジスト膜を除去する工程とを複数回繰り返した後に、前記酸化保護表面を形成する工程を再度行い、さらにその後、前記エクステンション領域を形成する工程と、前記レジスト膜を除去する工程とを行う半導体装置の製造方法。
  4. 請求項１から３いずれかに記載の半導体装置の製造方法において、
    前記シリコン窒化膜をそれぞれ形成する工程の前に、
    前記複数のトランジスタ形成領域のうちの一部分をレジスト膜で保護した状態で、他の部分の前記複数のトランジスタ形成領域に不純物を導入して、前記ゲート電極をマスクとして当該他の部分の前記複数のトランジスタ形成領域にエクステンション領域を形成する工程と、
    当該エクステンション領域を形成する工程で用いた前記レジスト膜を除去する工程と、
    をさらに含む半導体装置の製造方法。
  5. 請求項１から４いずれかに記載の半導体装置の製造方法において、
    前記種類の異なるトランジスタは、第１導電型のトランジスタと前記第１の導電型と反対の第２の導電型のトランジスタとを含む半導体装置の製造方法。
  6. 請求項１から５いずれかに記載の半導体装置の製造方法において、
    前記シリコン窒化膜に酸化保護表面を形成する工程において、前記酸素プラズマ処理は、前記半導体基板の温度が７００℃以下の条件で行う半導体装置の製造方法。
  7. 請求項１から６いずれかに記載の半導体装置の製造方法において、
    前記レジスト膜を除去する工程は、前記レジスト膜をアッシングにより除去する工程と、前記半導体基板上の全面をＳＰＭ薬液で洗浄する工程と、を含む半導体装置の製造方法。
JP2006297774A 2006-11-01 2006-11-01 半導体装置の製造方法 Pending JP2008117848A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006297774A JP2008117848A (ja) 2006-11-01 2006-11-01 半導体装置の製造方法
US11/980,554 US7935592B2 (en) 2006-11-01 2007-10-31 Method of manufacturing semiconductor device having of spacer gate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006297774A JP2008117848A (ja) 2006-11-01 2006-11-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008117848A true JP2008117848A (ja) 2008-05-22

Family

ID=39329113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006297774A Pending JP2008117848A (ja) 2006-11-01 2006-11-01 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7935592B2 (ja)
JP (1) JP2008117848A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010140244A1 (ja) * 2009-06-05 2010-12-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2011049422A (ja) * 2009-08-28 2011-03-10 Renesas Electronics Corp 半導体装置の製造方法
US8569136B2 (en) 2011-04-05 2013-10-29 Renesas Electronic Corporation Manufacturing method of semiconductor device
JP2014514757A (ja) * 2011-03-28 2014-06-19 日本テキサス・インスツルメンツ株式会社 化学的に改変されたスペーサ表面を有する集積回路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696036B2 (en) * 2007-06-14 2010-04-13 International Business Machines Corporation CMOS transistors with differential oxygen content high-k dielectrics
DE102010028466B4 (de) * 2010-04-30 2012-02-09 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Bewahren der Integrität eines Gatestapels mit großem ε nach Einbettung in ein Verspannungsmaterial unter Anwendung einer Beschichtung
CN102738225A (zh) * 2011-04-06 2012-10-17 联华电子股份有限公司 半导体元件及其制作方法
JP5927017B2 (ja) * 2012-04-20 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN105322013B (zh) 2014-07-17 2020-04-07 联华电子股份有限公司 半导体元件及其形成方法
US10868141B2 (en) * 2015-12-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Spacer structure and manufacturing method thereof
JP7034834B2 (ja) * 2018-05-30 2022-03-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203349A (ja) * 2000-01-20 2001-07-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004014875A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6187645B1 (en) 1999-01-19 2001-02-13 United Microelectronics Corp. Method for manufacturing semiconductor device capable of preventing gate-to-drain capacitance and eliminating birds beak formation
JP2001250944A (ja) 2000-03-07 2001-09-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3699956B2 (ja) * 2002-11-29 2005-09-28 株式会社東芝 半導体装置の製造方法
DE10339989B4 (de) * 2003-08-29 2008-04-17 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur
US7018888B2 (en) * 2004-07-30 2006-03-28 Texas Instruments Incorporated Method for manufacturing improved sidewall structures for use in semiconductor devices
JP4361880B2 (ja) * 2005-01-11 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体集積回路装置の製造方法
US20070026599A1 (en) * 2005-07-27 2007-02-01 Advanced Micro Devices, Inc. Methods for fabricating a stressed MOS device
US7326601B2 (en) * 2005-09-26 2008-02-05 Advanced Micro Devices, Inc. Methods for fabrication of a stressed MOS device
US7410859B1 (en) * 2005-11-07 2008-08-12 Advanced Micro Devices, Inc. Stressed MOS device and method for its fabrication
US7795644B2 (en) * 2007-01-04 2010-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with stress memory effect and fabrication methods thereof
US20080283926A1 (en) * 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for integrating silicon germanium and carbon doped silicon within a strained cmos flow

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203349A (ja) * 2000-01-20 2001-07-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004014875A (ja) * 2002-06-07 2004-01-15 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010140244A1 (ja) * 2009-06-05 2010-12-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5374585B2 (ja) * 2009-06-05 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9449883B2 (en) 2009-06-05 2016-09-20 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2011049422A (ja) * 2009-08-28 2011-03-10 Renesas Electronics Corp 半導体装置の製造方法
JP2014514757A (ja) * 2011-03-28 2014-06-19 日本テキサス・インスツルメンツ株式会社 化学的に改変されたスペーサ表面を有する集積回路
JP2017143302A (ja) * 2011-03-28 2017-08-17 日本テキサス・インスツルメンツ株式会社 化学的に改変されたスペーサ表面を有する集積回路
US8569136B2 (en) 2011-04-05 2013-10-29 Renesas Electronic Corporation Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US7935592B2 (en) 2011-05-03
US20080099859A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
JP2008117848A (ja) 半導体装置の製造方法
TWI528499B (zh) Semiconductor device and manufacturing method thereof
JP2009032962A (ja) 半導体装置及びその製造方法
JP4551795B2 (ja) 半導体装置の製造方法
TW201605045A (zh) 半導體器件以及其製造方法
US6869839B2 (en) Method of fabricating a semiconductor device having an L-shaped spacer
JP2004014875A (ja) 半導体装置及びその製造方法
US8586440B2 (en) Methods for fabricating integrated circuits using non-oxidizing resist removal
JP2007036116A (ja) 半導体装置の製造方法
US8008204B2 (en) Method of manufacturing semiconductor device
US20020058410A1 (en) Method of prohibiting from producing protrusion alongside silicide layer of gate
KR101054320B1 (ko) 반도체 장치의 제조 방법
JP4505349B2 (ja) 半導体装置の製造方法
KR100714311B1 (ko) 실리콘 표면의 세정용액 및 이를 사용하는 반도체 소자의제조방법들
US20100173465A1 (en) Semiconductor device having silicide transistors and non-silicide transistors formed on the same substrate and method for fabricating the same
KR100628225B1 (ko) 반도체 소자의 제조방법
JPH1140538A (ja) 半導体装置の製造方法
KR100770499B1 (ko) 게이트 산화막 제조 방법
KR20050105806A (ko) 반도체 소자의 제조방법
JP2005353655A (ja) 半導体装置の製造方法
JP2005064403A (ja) 半導体装置の製造方法および半導体装置
JP2005209836A (ja) 半導体装置の製造方法
KR100565450B1 (ko) 반도체 소자의 제조 방법
KR100995330B1 (ko) 반도체소자의 제조방법
JP2005191428A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710