KR20050105806A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20050105806A KR20050105806A KR1020040031070A KR20040031070A KR20050105806A KR 20050105806 A KR20050105806 A KR 20050105806A KR 1020040031070 A KR1020040031070 A KR 1020040031070A KR 20040031070 A KR20040031070 A KR 20040031070A KR 20050105806 A KR20050105806 A KR 20050105806A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- gate
- kpa
- semiconductor device
- ion implantation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 28
- 125000006850 spacer group Chemical group 0.000 claims abstract description 23
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims description 30
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- KSPMJHKUXSQDSZ-UHFFFAOYSA-N [N].[N] Chemical compound [N].[N] KSPMJHKUXSQDSZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 게이트가 형성된 반도체 기판 상부에 게이트 스페이서의 형성을 위해 제 1 절연막을 형성하는 단계와, 제 1 절연막 상부에 게이트 스페이서의 형성을 위해 제 2 절연막을 형성하되 제 2 절연막에 질소를 함유시켜 인장 응력을 갖도록 하는 단계와, 제 1 절연막 및 제 2 절연막을 식각하여 게이트의 측벽에 제 1 절연막과 제 2 절연막을 포함하여 구성되는 게이트 스페이서를 형성하는 단계를 포함하며, 게이트 스페이서에 질소를 함유시켜 인장 응력을 갖도록 함으로써 소자의 종류에 상관없이 온 전류를 향상시켜 신뢰도를 향상시키는 이점이 있다.
Description
본 발명은 반도체 소자의 제조에 관한 것으로, 더욱 상세하게는 게이트 스페이서에 질소(Nitrogen)를 함유시켜 인장 응력을 갖도록 한 트랜지스터 제조방법에 관한 것이다.
이하, 종래 기술에 따른 반도체 소자의 트랜지스터 제조방법을 설명하기로 한다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 트랜지스터 제조방법을 설명하기 위한 공정 단면도이다.
도 1a를 참조하면, 반도체 기판(11)의 소자 분리 영역에 소자간 격리를 위한 소자 분리막(12)을 형성한다. 여기서, 소자 분리막(12)은 STI(Shallow Trench Isolation) 구조로 형성한다. 이어서, 트랜지스터의 채널 타입에 따라 활성 영역에 n웰 및 p웰(도시 생략됨)을 각각 형성하고, 트랜지스터의 문턱 전압 조절을 위하여 채널 이온 주입 공정을 통해 선택적으로 p형과 n형 불순물을 주입하여 웰의 소정 깊이에 채널 이온 주입층(도시 생략됨)을 형성한다. 이러한 공정을 통해 n웰, p웰 및 채널 이온 주입층을 형성한 후 주입된 불순물을 활성화시키기 위하여 열처리를 실시한다.
이후, 반도체 기판(11) 상에 산화막(13a) 및 폴리실리콘층(14a)을 순차적으로 형성한다. 여기서, 소자가 고집적화 될수록 산화막(13a)을 얇은 두께로 형성하여야 함에 따라 발생하는 누설 등의 문제를 억제하기 위하여 산화막(13a)에 질소(Nitrogen)를 주입하여 전기적 두께를 낮추고 물리적 두께를 증가시킨다.
도 1b를 참조하면, 게이트 마스크를 이용한 식각 공정으로 폴리실리콘층(14a) 및 산화막(13a)을 패터닝하여 게이트 산화막(13) 및 폴리실리콘층(14a)으로 이루어진 게이트(14)를 형성한다. 그리고 이후 형성될 소오스/드레인 영역의 공핍층 증가 방지를 위하여 포켓 이온 주입 공정을 통해 포켓 영역(15)을 형성한다. 여기서 포켓 이온 주입 공정을 수행하기 전에 게이트(14)가 형성된 반도체 기판(11) 상에 열 산화 공정을 통해 버퍼산화막(도시 생략됨)을 균일한 두께를 갖도록 형성하여 이온 주입에 의한 데미지로부터 소자를 보호할 수 있다.
다음으로, 게이트(14)를 이온 주입 마스크로 이용하는 저농도 이온 주입 공정을 실시하여 게이트(14)의 양측 기판 내에 소오스/드레인을 형성하기 위한 LDD(Lightly Doped Drain) 이온 주입층(16a)을 형성한다.
도 1c를 참조하면, 전체 상부에 절연물질인 TEOS(tetra-ethyl-orthosilicate)를 소정 두께로 증착하여 버퍼막(17)을 형성하고, 그 상부에 더블 스페이서의 형성을 위해 실리콘 질화막(18)과 TEOS 산화막(19)을 순차적으로 형성한다. 여기서 각각의 절연막은 버퍼막(17)을 두께 200Å, 실리콘 질화막(18)을 두께 200Å, TEOS 산화막(19)을 두께 800Å으로 형성하거나, 순차적으로 100Å, 100Å, 800Å의 두께로 형성한다.
도 1d를 참조하면, 전면 식각 공정으로 TEOS 산화막(19) 및 실리콘 질화막(18)을 식각하여 게이트(14)의 측벽에 게이트 스페이서(18, 19)를 형성한다. 게이트(14) 및 게이트 스페이서(18, 19)를 이온 주입 마스크로 이용하는 고농도 이온 주입 공정을 실시하여 게이트 스페이서(18, 19)의 측부에 고농도 이온주입층(16b)을 형성하고 열처리를 실시하여 주입된 불순물을 활성화시킨다. 이로써 LDD 이온주입층(16a) 및 고농도 이온주입층(16b)으로 이루어진 소오스/드레인(16)이 형성된다.
도 1e를 참조하면, 접촉 저항을 낮추기 위하여 게이트(14) 및 소오스/드레인(16) 상부에 실리사이드층(20)을 형성한다. 이로써, 트랜지스터가 제조된다.
그러나, 전술한 바와 같은 종래의 트랜지스터 제조방법에 의하면 누설 등의 문제를 억제하기 위하여 게이트 산화막에 질소를 주입하고 있으나, 질소의 농도가 증가하면 PMOS 트랜지스터에는 긍정적인 역할을 하나 NMOS 트랜지스터에서는 소오스에서 드레인으로 이동하는 전자의 이동성이 감소하여 전류가 작아진다. 이는 NMOS 트랜지스터의 캐리어인 전자는 인장 응력(Tensile stress) 하에서 더 큰 이동성을 갖기 때문이다.
또한, 게이트 스페이서를 구성하는 실리콘 질화막은 인장 응력(1×1010 dynes/cm2)을 갖고 있으나 TEOS 산화막은 인장 응력이 거의 없으며, 게이트 스페이서의 전체 두께 중에서 TEOS 산화막이 차지하는 두께가 주를 이루므로 게이트 스페이서의 전체 인장 응력이 거의 없는 것과 마찬가지여서 온 전류(ON Current)의 향상에 장애가 되는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 제안한 것으로, 게이트 스페이서에 질소(Nitrogen)를 함유시켜 인장 응력을 갖도록 함으로써 트랜지스터의 종류에 상관없이 온 전류를 향상시켜 소자의 신뢰도를 향상시키는 데 그 목적이 있다.
이와 같은 목적을 실현하기 위한 본 발명에 따른 반도체 소자의 제조방법은, 게이트가 형성된 반도체 기판 상부에 게이트 스페이서의 형성을 위해 제 1 절연막을 형성하는 단계와, 제 1 절연막 상부에 게이트 스페이서의 형성을 위해 제 2 절연막을 형성하되 제 2 절연막에 질소를 함유시켜 인장 응력을 갖도록 하는 단계와, 제 1 절연막 및 제 2 절연막을 식각하여 게이트의 측벽에 제 1 절연막과 제 2 절연막을 포함하여 구성되는 게이트 스페이서를 형성하는 단계를 포함한다.
이하에서는 첨부한 도면을 참조하여 바람직한 실시예에 대하여 상세히 설명하기로 한다. 이 실시예를 통해 본 발명의 목적, 특징 및 이점들을 보다 잘 이해할 수 있게 된다. 그러나 본 발명은 이러한 실시예로 제한되는 것은 아니다.
도 2a 내지 도 2e는 본 발명에 따른 트랜지스터 제조방법을 설명하기 위한 공정 단면도이다.
도 2a를 참조하면, 반도체 기판(101)의 소자 분리 영역에 소자간 격리를 위한 소자 분리막(102)을 형성한다. 여기서, 소자 분리막(102)은 STI 구조로 형성한다. 이어서, 트랜지스터의 채널 타입에 따라 활성 영역에 n웰 및 p웰(도시 생략됨)을 각각 형성하고, 트랜지스터의 문턱 전압 조절을 위하여 채널 이온 주입 공정을 통해 선택적으로 p형과 n형 불순물을 주입하여 웰의 소정 깊이에 채널 이온 주입층(도시 생략됨)을 형성한다. 이러한 공정을 통해 n웰, p웰 및 채널 이온 주입층을 형성한 후 주입된 불순물을 활성화시키기 위하여 열처리를 실시한다.
이후, 반도체 기판(101) 상에 산화막(103a) 및 폴리실리콘층(104a)을 순차적으로 형성한다. 여기서, 산화막(103a)은 800℃ 내지 900℃의 온도에서 수소와 산소 가스, 또는 산소 가스만을 사용하여 얇게 형성한다.
도 2b를 참조하면, 게이트 마스크를 이용한 식각 공정으로 폴리실리콘층(104a) 및 산화막(103a)을 패터닝하여 게이트 산화막(103) 및 폴리실리콘층(104a)으로 이루어진 게이트(104)를 형성한다. 그리고 이후 형성될 소오스/드레인 영역의 공핍층 증가 방지를 위하여 포켓 이온 주입 공정을 통해 포켓 영역(105)을 형성한다. 여기서 포켓 이온 주입 공정을 수행하기 전에 게이트(104)가 형성된 반도체 기판(101) 상에 열 산화 공정을 통해 버퍼산화막(도시 생략됨)을 균일한 두께를 갖도록 형성하여 이온 주입에 의한 데미지로부터 소자를 보호할 수 있다.
다음으로, 게이트(104)를 이온 주입 마스크로 이용하는 저농도 이온 주입 공정을 실시하여 게이트(104)의 양측 기판 내에 소오스/드레인을 형성하기 위한 LDD 이온 주입층(106a)을 형성한다.
도 2ca 또는 도 2cb를 참조하면, 전체 상부에 절연물질인 TEOS를 소정 두께로 증착하여 버퍼막(107)을 형성하고, 그 상부에 더블 스페이서의 형성을 위해 실리콘 질화막(108)과 TEOS 산화막(109)을 순차적으로 형성한다. 여기서 각각의 절연막은 버퍼막(107)을 두께 100Å 내지 200Å, 실리콘 질화막(108)을 두께 100Å 내지 200Å, TEOS 산화막(109)을 두께 500Å 내지 1000Å으로 형성한다.
여기서, TEOS 산화막(109)이 인장 응력을 갖도록 하기 위하여 TEOS 산화막(109)에 질소(Nitrogen)를 함유시키는 데, 이를 위한 함유 방법으로는 도 2ca에 나타낸 방법과 도 2cb에 나타낸 방법 중 어느 하나의 방법으로 수행한다.
도 2ca를 참조하면, TEOS 산화막(109)을 저압 화학기상증착(Low Pressure Chemical Vapor Deposition; LPCVD) 공정으로 증착시 챔버 내에 암모니아 가스를 흘려서 산화실리콘(SiO2) 내에 질소가 도입되도록 한다.
도 2cb를 참조하면, TEOS 산화막(109)을 증착한 후 이온 주입 공정을 실시하여 질소를 TEOS 산화막(109) 내에 침투시키며, RTA(Rapid Thermal Annealing) 장비를 이용해 700℃ 내지 800℃에서 8초 내지 12초간 열처리를 실시하여 주입된 질소를 활성화시킨다. 바람직하게는 750℃에서 10초간 열처리를 실시한다.
도 2d를 참조하면, 전면 식각 공정으로 TEOS 산화막(109) 및 실리콘 질화막(108)을 식각하여 게이트(104)의 측벽에 게이트 스페이서(108, 109)를 형성한다. 게이트(104) 및 게이트 스페이서(108, 109)를 이온 주입 마스크로 이용하는 고농도 이온 주입 공정을 실시하여 게이트 스페이서(108, 109)의 측부에 고농도 이온주입층(106b)을 형성하고 열처리를 실시하여 주입된 불순물을 활성화시킨다. 이로써 LDD 이온주입층(106a) 및 고농도 이온주입층(106b)으로 이루어진 소오스/드레인(106)이 형성된다.
도 2e를 참조하면, 접촉 저항을 낮추기 위하여 게이트(104) 및 소오스/드레인(106) 상부에 실리사이드층(110)을 형성한다. 실리사이드층(110)은 전체 상부에 금속 물질로 코발트를 증착하고, 1차 열처리 실시하며, 미반응 금속 물질을 제거한 후 2차 열처리를 실시하는 과정을 통해 형성된다. 이로써, 트랜지스터가 제조된다.
상기에서는 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.
전술한 바와 같은 본 발명은 게이트 스페이서에 질소를 함유시켜 인장 응력을 갖도록 함으로써 트랜지스터의 종류에 상관없이 온 전류를 약 20%정도 향상시켜 소자의 신뢰도를 향상시키는 효과가 있다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자 제조방법을 설명하기 위한 공정 단면도,
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자 제조방법을 설명하기 위한 공정 단면도.
Claims (7)
- 게이트가 형성된 반도체 기판 상부에 게이트 스페이서의 형성을 위해 제 1 절연막을 형성하는 단계와,상기 제 1 절연막 상부에 상기 게이트 스페이서의 형성을 위해 제 2 절연막을 형성하되 상기 제 2 절연막에 질소를 함유시켜 인장 응력을 갖도록 하는 단계와,상기 제 1 절연막 및 제 2 절연막을 식각하여 상기 게이트의 측벽에 상기 제 1 절연막과 제 2 절연막을 포함하여 구성되는 상기 게이트 스페이서를 형성하는 단계를 포함하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 제 1 절연막의 형성 이전에 상기 반도체 기판 상부에 절연물질을 증착하여 버퍼막을 형성하는 단계를 더 포함하는 반도체 소자의 제조방법.
- 제 2 항에 있어서,상기 버퍼막을 두께 100Å 내지 200Å, 상기 제 1 절연막을 두께 100Å 내지 200Å, 상기 제 2 절연막을 두께 500Å 내지 1000Å으로 형성하는 것을 특징으로 한 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 제 2 절연막은 저압 화학기상증착(LPCVD) 공정으로 절연물질을 증착하여 형성하되 증착시 암모니아 가스를 흘려서 산화실리콘 내에 상기 질소가 도입되도록 하는 것을 특징으로 한 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 제 2 절연막은 절연물질을 증착하여 형성한 후 이온 주입 공정을 실시하여 질소를 상기 제 2 절연막 내에 침투시킨 후 열처리를 실시하는 것을 특징으로 한 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 열처리는 RTA 장비를 이용해 700℃ 내지 800℃에서 8초 내지 12초간 실시하는 것을 특징으로 한 반도체 소자의 제조방법.
- 제 1 항 내지 제 5 항 중 어느 하나에 있어서,상기 제 2 절연막은 TEOS 산화막인 것을 특징으로 한 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040031070A KR101088712B1 (ko) | 2004-05-03 | 2004-05-03 | 반도체 소자의 제조방법 |
| US11/121,499 US7358128B2 (en) | 2004-05-03 | 2005-05-03 | Method for manufacturing a transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040031070A KR101088712B1 (ko) | 2004-05-03 | 2004-05-03 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050105806A true KR20050105806A (ko) | 2005-11-08 |
| KR101088712B1 KR101088712B1 (ko) | 2011-12-01 |
Family
ID=35375726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040031070A KR101088712B1 (ko) | 2004-05-03 | 2004-05-03 | 반도체 소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7358128B2 (ko) |
| KR (1) | KR101088712B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7429775B1 (en) | 2005-03-31 | 2008-09-30 | Xilinx, Inc. | Method of fabricating strain-silicon CMOS |
| US7423283B1 (en) | 2005-06-07 | 2008-09-09 | Xilinx, Inc. | Strain-silicon CMOS using etch-stop layer and method of manufacture |
| US7655991B1 (en) * | 2005-09-08 | 2010-02-02 | Xilinx, Inc. | CMOS device with stressed sidewall spacers |
| US7936006B1 (en) | 2005-10-06 | 2011-05-03 | Xilinx, Inc. | Semiconductor device with backfilled isolation |
| US7550356B2 (en) * | 2005-11-14 | 2009-06-23 | United Microelectronics Corp. | Method of fabricating strained-silicon transistors |
| KR20090008568A (ko) * | 2007-07-18 | 2009-01-22 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0131062B1 (ko) * | 1992-08-27 | 1998-04-14 | 순페이 야마자끼 | 반도체장치 제작방법 |
| US6607951B2 (en) * | 2001-06-26 | 2003-08-19 | United Microelectronics Corp. | Method for fabricating a CMOS image sensor |
| US6949443B2 (en) * | 2003-10-10 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company | High performance semiconductor devices fabricated with strain-induced processes and methods for making same |
| DE10360000B4 (de) * | 2003-12-19 | 2009-12-10 | Advanced Micro Devices, Inc., Sunnyvale | Abstandselement für eine Gateelektrode mit Zugspannung eines Transistorelements und ein Verfahren zur Herstellung |
| KR100519170B1 (ko) * | 2004-07-13 | 2005-10-05 | 주식회사 하이닉스반도체 | 반도체 소자의 패시베이션막 형성방법 및 반도체 소자의패시베이션막 구조 |
| US20060244074A1 (en) * | 2005-04-29 | 2006-11-02 | Chien-Hao Chen | Hybrid-strained sidewall spacer for CMOS process |
-
2004
- 2004-05-03 KR KR1020040031070A patent/KR101088712B1/ko not_active IP Right Cessation
-
2005
- 2005-05-03 US US11/121,499 patent/US7358128B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR101088712B1 (ko) | 2011-12-01 |
| US7358128B2 (en) | 2008-04-15 |
| US20050260817A1 (en) | 2005-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100440263B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR100473735B1 (ko) | 반도체 소자의 제조 방법 | |
| US20090101979A1 (en) | Methods of Forming Field Effect Transistors Having Stress-Inducing Sidewall Insulating Spacers Thereon and Devices Formed Thereby | |
| KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
| KR101088712B1 (ko) | 반도체 소자의 제조방법 | |
| KR100580796B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100540341B1 (ko) | 반도체 소자 제조방법 | |
| KR100840684B1 (ko) | 반도체 소자의 제조방법 | |
| KR100588658B1 (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
| KR20090071605A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| KR100945648B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR100940440B1 (ko) | 반도체 소자의 제조 방법 | |
| US6720224B2 (en) | Method for forming transistor of semiconductor device | |
| KR100835519B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100598284B1 (ko) | 반도체 소자 제조방법 | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR100333356B1 (ko) | 반도체장치의 제조방법 | |
| JP2010098236A (ja) | 半導体装置及びその製造方法 | |
| KR100548525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR101231229B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100611785B1 (ko) | 소오스 드레인에 접하는 도핑된 실리콘막을 구비하는반도체 소자의 제조 방법 | |
| KR100949666B1 (ko) | 반도체 소자의 제조방법 | |
| KR100572212B1 (ko) | 반도체 소자 제조 방법 | |
| KR100546812B1 (ko) | 반도체 소자 제조방법 | |
| KR20090034535A (ko) | 모스 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |